KR101985933B1 - 유기발광다이오드 표시장치 - Google Patents

유기발광다이오드 표시장치 Download PDF

Info

Publication number
KR101985933B1
KR101985933B1 KR1020110119194A KR20110119194A KR101985933B1 KR 101985933 B1 KR101985933 B1 KR 101985933B1 KR 1020110119194 A KR1020110119194 A KR 1020110119194A KR 20110119194 A KR20110119194 A KR 20110119194A KR 101985933 B1 KR101985933 B1 KR 101985933B1
Authority
KR
South Korea
Prior art keywords
node
signal
line
reference voltage
scan
Prior art date
Application number
KR1020110119194A
Other languages
English (en)
Other versions
KR20130053660A (ko
Inventor
윤중선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110119194A priority Critical patent/KR101985933B1/ko
Priority to US13/674,757 priority patent/US9286834B2/en
Priority to CN201210457452.3A priority patent/CN103106873B/zh
Publication of KR20130053660A publication Critical patent/KR20130053660A/ko
Application granted granted Critical
Publication of KR101985933B1 publication Critical patent/KR101985933B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Abstract

본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다. 본 발명의 유기발광다이오드 표시장치는 데이터 라인, 제1 스캔 라인, 제1 스캔 라인, 제2 스캔 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속되며, 드레인 전극에 고전위 전압을 공급하는 고전위 전압에 접속된 구동 TFT; 상기 제2 노드에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 제1 스캔 라인의 제1 스캔 신호에 응답하여 턴-온되어 제1 노드와 상기 데이터 라인을 접속시키는 제1 TFT; 상기 제2 스캔 라인의 제2 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 제1 기준 전압을 공급하는 제1 기준 전압원을 접속시키는 제2 TFT; 상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 제3 노드를 접속시키는 제3 TFT; 상기 제1 노드와 제3 노드 사이에 접속된 제1 캐패시터; 및 상기 제3 노드와 상기 제1 기준 전압원 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.

Description

유기발광다이오드 표시장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치 중에서 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 널리 사용된다.
액티브 매트릭스 타입 유기발광다이오드 표시장치의 표시패널은 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 TFT(Thin Film Transistor)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(Organic Light Emitting Diode)에 공급되는 전류의 양을 조절하는 구동 TFT를 포함한다. 이때, 유기발광다이오드에 공급되는 구동 TFT의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.
Figure 112011090286887-pat00001
수학식 1에서, k'는 구동 TFT의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 TFT의 게이트-소스간 전압, Vth는 구동 TFT의 문턱전압을 의미한다.
한편, 구동 TFT의 열화에 의한 문턱전압(Vth)의 쉬프트(shift)로 인해, 화소들 각각의 구동 TFT의 문턱전압(Vth)은 서로 다른 값을 가질 수 있다. 이 경우, 구동 TFT의 드레인-소스간 전류(Ids)는 구동 TFT의 문턱전압(Vth)에 의존하므로, 동일한 데이터 전압을 화소들 각각에 공급하더라도 유기발광다이오드에 공급되는 전류(Ids)는 화소마다 달라진다. 따라서, 동일한 데이터 전압을 화소들 각각에 공급하더라도 화소들 각각의 유기발광다이오드가 발광하는 빛의 휘도가 달라지는 문제점이 발생한다. 이를 해결하기 위해, 구동 TFT의 문턱전압(Vth)을 보상하는 여러 형태의 화소 구조가 제안되고 있다.
도 1은 다이오드 연결 방식의 문턱전압 보상 화소 구조의 일부를 보여주는 회로도이다. 도 1에는 유기발광다이오드에 전류를 공급하는 구동 TFT(DT)와 구동 TFT(DT)의 게이트 노드(Ng)와 드레인 노드(Nd) 사이에 접속된 센싱 TFT(ST)가 나타나 있다. 센싱 TFT(ST)는 구동 TFT(DT)의 문턱전압 센싱 기간 동안 구동 TFT(DT)의 게이트 노드(Ng)와 드레인 노드(Nd)를 접속시켜, 구동 TFT(DT)가 다이오드(diode)로 구동하게 한다. 도 1에서 구동 TFT(DT)와 센싱 TFT(ST)는 N타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 중심으로 설명하였다.
도 1을 참조하면, 센싱 TFT(ST)가 턴-온되는 문턱전압 센싱 기간 동안 게이트 노드(Ng)와 드레인 노드(Nd)가 접속되므로, 게이트 노드(Ng)와 드레인 노드(Nd)는 실질적으로 동등한 전위로 플로팅(floating) 된다. 이때, 게이트 노드(Ng)와 소스 노드(Ns) 간의 전압 차(Vgs)가 문턱전압보다 큰 경우, 구동 TFT(DT)는 게이트 노드(Vg)와 소스 노드(Vs) 간의 전압 차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성하며, 그에 따라 게이트 노드(Vg)와 드레인 노드(Vd)의 전압은 방전된다. 하지만, 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트(negative shift)되는 경우 구동 TFT(DT)의 문턱전압(Vth)이 0V보다 낮기 때문에, 게이트 노드(Vg)가 0V까지 낮아지더라도 게이트 노드(Vg)와 소스 노드(Vs) 간의 전압 차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)에 도달할 수 없다. 결국, 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트되는 경우, 구동 TFT(DT)의 문턱전압(Vth) 센싱이 불가능하다는 문제가 발생한다. 네거티브 쉬프트는 구동 TFT(DT)가 N타입 MOSFET으로 구현된 경우 구동 TFT(DT)의 문턱전압(Vth)이 0V보다 낮은 전압으로 쉬프트되는 것을 의미한다. 네거티브 쉬프트는 구동 TFT(DT)의 반도체층이 옥사이드(Oxide)로 형성되는 경우 주로 발생한다.
본 발명은 구동 TFT의 문턱전압이 네거티브 쉬프트되는 경우에도 구동 TFT의 문턱전압 센싱이 가능한 유기발광다이오드 표시장치를 제공한다.
본 발명의 유기발광다이오드 표시장치는 데이터 라인, 제1 스캔 라인, 제1 스캔 라인, 제2 스캔 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속되며, 드레인 전극에 고전위 전압을 공급하는 고전위 전압에 접속된 구동 TFT; 상기 제2 노드에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 제1 스캔 라인의 제1 스캔 신호에 응답하여 턴-온되어 제1 노드와 상기 데이터 라인을 접속시키는 제1 TFT; 상기 제2 스캔 라인의 제2 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 제1 기준 전압을 공급하는 제1 기준 전압원을 접속시키는 제2 TFT; 상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 제3 노드를 접속시키는 제3 TFT; 상기 제1 노드와 제3 노드 사이에 접속된 제1 캐패시터; 및 상기 제3 노드와 상기 제1 기준 전압원 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.
본 발명은 초기화 기간 동안 구동 TFT의 게이트 노드를 제1 기준 전압으로 초기화하고, 구동 TFT의 소스 노드를 로우 레벨의 고전위 전압으로 초기화한다. 로우 레벨의 고전위 전압은 제1 기준 전압과 구동 TFT의 문턱전압의 차전압보다 낮은 전압으로 설정된다. 또는, 본 발명은 초기화 기간 동안 구동 TFT의 소스 노드를 제2 기준 전압으로 초기화한다. 이때, 제2 기준 전압은 제1 기준 전압과 구동 TFT의 문턱전압의 차전압보다 낮은 전압으로 설정된다. 그 결과, 본 발명은 구동 TFT의 문턱전압이 네거티브 쉬프트 되더라도, 문턱전압 센싱 기간 동안 구동 TFT의 게이트-소스 간의 전압 차를 문턱전압보다 크게할 수 있으므로, 구동 TFT의 소스 노드를 이용하여 문턱전압을 센싱할 수 있다.
또한, 본 발명은 제2 기준 전압 라인을 이용하여 구동 TFT의 드레인-소스간 전류 및 유기발광다이오드의 전류를 센싱할 수 있다. 그 결과, 본 발명은 센싱된 전류를 외부 보상 방법을 이용하여 외부 보상할 수 있으므로, 구동 TFT의 문턱전압 뿐만 아니라 구동 TFT의 전자 이동도와 유기발광다이오드의 문턱전압 등을 보상할 수 있다.
또한, 본 발명은 구동 TFT의 문턱전압을 센싱하는 기간이 구동 TFT의 게이트 노드가 플로팅 되는 기간을 포함하도록 한다. 그 결과, 본 발명은 구동 TFT의 게이트 노드가 플로팅되는 기간을 이용하여 구동 TFT의 문턱전압 센싱 속도를 높일 수 있다.
또한, 본 발명은 고전위 전압원과 구동 TFT의 게이트 노드 사이에 접속된 캐패시터를 포함한다. 그 결과, 본 발명은 구동 TFT의 게이트 노드가 플로팅되는 기간 동안 구동 TFT의 게이트 노드의 전압 상승을 방지할 수 있으므로, 블랙 계조 표현 능력을 개선할 수 있다. 이로 인해, 본 발명은 명암대비비를 높일 수 있다.
또한, 본 발명은 2 수평기간 이상의 기간 동안 구동 TFT의 문턱전압을 센싱한다. 그 결과, 본 발명은 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT의 문턱전압을 정확히 센싱할 수 있다.
도 1은 다이오드 연결 방식의 문턱전압 보상 화소의 일부를 보여주는 회로도.
도 2는 본 발명의 제1 실시예에 따른 화소의 등가회로도.
도 3은 구동 TFT의 문턱전압 내부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도.
도 4는 화소의 노드들의 전압 변화를 보여주는 표.
도 5는 본 발명의 제1 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프.
도 6은 본 발명의 제2 실시예에 따른 화소의 등가회로도.
도 7은 본 발명의 제2 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프.
도 8은 본 발명의 제3 실시예에 따른 화소의 등가회로도.
도 9는 구동 TFT의 문턱전압 내부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도.
도 10은 화소의 노드들의 전압 변화를 보여주는 표.
도 11은 본 발명의 제3 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프.
도 12는 구동 TFT의 외부 보상의 경우 화소의 전류 흐름도를 보여주는 도면.
도 13은 구동 TFT의 외부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도.
도 14는 유기발광다이오드의 외부 보상의 경우 화소의 전류 흐름도를 보여주는 도면.
도 15는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도.
도 16은 타이밍 컨트롤러의 외부 보상부를 보여주는 블록도.
도 17은 본 발명의 실시예에 따른 외부 보상 방법을 보여주는 흐름도.
이하 첨부된 도면을 참조하여 유기발광다이오드 표시장치를 중심으로 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
본 발명의 실시예에 따른 유기발광다이오드 표시장치의 화소는 구동 TFT의 문턱전압을 내부 보상할 수 있을 뿐만 아니라, 구동 TFT의 문턱전압과 전자 이동도, 및 유기발광다이오드의 문턱전압을 외부 보상할 수 있다. 내부 보상은 화소 내에서 실시간으로 구동 TFT의 문턱전압을 센싱하여 보상하는 것을 의미한다. 외부 보상은 구동 TFT의 드레인-소스간 전류 및 유기발광다이오드의 전류를 센싱하고 센싱된 전류를 이용하여 화소에 입력될 디지털 비디오 데이터를 보상한 후, 보상된 디지털 비디오 데이터를 화소에 공급하는 것을 의미한다. 구동 TFT의 문턱전압을 내부 보상하는 화소에 대한 설명은 도 2 내지 도 11을 결부하여 설명하였고, 구동 TFT의 문턱전압과 전자 이동도, 및 유기발광다이오드의 문턱전압을 외부 보상하는 화소에 대한 설명은 도 12 내지 도 14를 결부하여 설명하였다.
도 2는 본 발명의 제1 실시예에 따른 화소의 등가회로도이다. 도 2를 참조하면, 본 발명의 제1 실시예에 따른 화소(P)는 구동 TFT(Thin Film Transistor)(DT), 유기발광다이오드(Organic Light Emitting Diode, OLED), 제어 회로, 및 캐패시터(capacitor)들을 포함한다.
구동 TFT(DT)는 게이트 전극에 인가된 전압 량에 따라, 드레인-소스간 전류(Ids)의 양을 다르게 조절한다. 구동 TFT(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 고전위 전압(VDD)을 공급하는 고전위 전압원에 접속된다.
유기발광다이오드(OLED)의 애노드 전극은 제2 노드(N2)에 접속되고, 캐소드 전극은 저전위 전압(VSS)이 공급되는 저전위 전압원에 접속된다. 유기발광다이오드(OLED)는 구동 TFT(DT)의 드레인-소스간 전류(Ids)에 따라 발광된다.
제어 회로는 제1 내지 제3 TFT(T1, T2, T3)를 포함한다. 제1 TFT(T1)는 제1 스캔 라인(SL1)으로부터 공급되는 제1 스캔 신호(SCAN1)에 응답하여 턴-온되어 제1 노드(N1)와 데이터 전압(DATA)이 공급되는 데이터 라인(DL)을 접속시킨다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 라인(SL1)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 데이터 라인(DL)에 접속된다.
제2 TFT(T2)는 제2 스캔 라인(SL2)으로부터 공급되는 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제1 노드(N1)와 제1 기준 전압(REF1)이 공급되는 제1 기준 전압원을 접속시킨다. 제2 TFT(T2)의 게이트 전극은 제2 스캔 라인(SL2)에 접속되고, 소스 전극은 제1 기준 전압원에 접속되며, 드레인 전극은 제1 노드(N1)에 접속된다.
제3 TFT(T3)는 발광 라인(EML)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제4 TFT(T4)의 게이트 전극은 발광 라인(EML)에 접속되고, 소스 전극은 제3 노드(N3)에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다.
제1 캐패시터(C1)는 제1 노드(N1)와 제3 노드(N4) 사이에 접속되고, 제1 노드(N1)와 제3 노드(N3)의 차전압을 저장한다. 제2 캐패시터(C2)는 제3 노드(N3)와 제1 기준 전압원 사이에 접속되고, 제3 노드(N3)와 제1 기준 전압원의 차전압을 저장한다.
한편, 제1 노드(N1)는 구동 TFT(DT)의 게이트 전극, 제1 TFT(T1)의 소스 전극, 제2 TFT(T2)의 드레인 전극, 및 제1 캐패시터(C1)의 일측 전극 간의 접점이다. 제2 노드(N2)는 구동 TFT(DT)의 소스 전극, 유기발광다이오드(OLED)의 애노드 전극, 및 제3 TFT(T3)의 드레인 전극 간의 접점이다. 제3 노드(N3)는 제3 TFT(T3)의 소스 전극, 제1 캐패시터(C1)의 타측 전극, 및 제2 캐패시터(C2)의 일측 전극 간의 접점이다.
제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)의 반도체 층은 산화물 반도체, 특히 옥사이드(Oxide)로 형성된 것을 중심으로 설명하였다. 하지만, 이에 한정되지 않으며, 제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)의 반도체 층은 a-Si, 및 Poly-Si 중 어느 하나로 형성될 수도 있다. 또한, 본 발명의 실시예에서 제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 중심으로 설명하였다.
구동 TFT(DT)의 특성, 유기발광다이오드(OLED)의 특성 등을 고려하여 고전위 전압원은 하이 레벨(VDD_H)과 로우 레벨(VDD_L) 사이에서 스윙하는 고전위 전압(VDD)을 공급하도록 설정되고, 저전위 전압원은 직류 저전위 전압(VSS)을 공급하도록 설정될 수 있다. 로우 레벨의 고전위 전압(VDD_L)은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압보다 낮은 전압으로 설정될 수 있다. 예를 들어, 하이 레벨의 고전위 전압(VDD_H)은 대략 20V, 로우 레벨의 고전위 전압(VDD_L)은 대략 -7V, 저전위 전압(VSS)은 대략 0V, 제1 기준 전압(REF1)은 대략 -1V로 설정될 수 있다.
도 3은 구동 TFT의 문턱전압 내부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도이다. 도 3에는 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 및 제2 스캔 신호(SCAN1, SCAN2), 및 발광 신호(EM)가 나타나 있다. 또한, 도 3에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(DATA)과 고전위 전압원으로부터 공급되는 고전위 전압(VDD)이 나타나 있다.
도 3을 참조하면, 제1 및 제2 스캔 신호(SCAN1, SCAN2), 및 발광 신호(EM)는 화소(P)의 제1 내지 제3 TFT(T1, T2, T3)를 제어하기 위한 신호들이다. 제1 및 제2 스캔 신호(SCAN1, SCAN2), 및 발광 신호(EM) 각각은 1 프레임 기간을 주기로 발생한다. 제1 및 제2 스캔 신호(SCAN1, SCAN2), 및 발광 신호(EM) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 제1 및 제2 스캔 신호(SCAN1, SCAN2), 및 발광 신호(EM) 각각의 펄스는 게이트 하이 전압(VGH)으로 발생한다. 특히, 발광 신호(EM)의 펄스는 두 차례 발생한다. 발광 신호(EM)의 제1 펄스는 t1 및 t2 기간 동안 발생하고, 제2 펄스는 t4 기간 동안 발생한다. 게이트 하이 전압(VGH)은 대략 14V 내지 20V 사이에서 설정될 수 있고, 게이트 로우 전압(VGL)은 대략 -12V 내지 -5V로 설정될 수 있다.
제2 스캔 신호(SCAN2)의 펄스 시작 시점과 발광 신호(EM)의 제1 펄스 시작 시점은 서로 동기된다. 발광 신호(EM)의 제1 펄스 종료 시점과 제1 스캔 펄스(SCAN)의 펄스 시작 시점은 서로 동기된다. 제2 스캔 신호(SCAN2)의 펄스 종료 시점은 발광 신호(EM)의 제1 펄스 종료 시점보다 앞선다. 또한, 제1 스캔 펄스(SCAN1)의 펄스 종료 시점과 발광 신호(EM)의 제2 펄스 시작 시점은 서로 동기된다. 발광 신호(EM)의 제2 펄스는 수 내지 수십 수평 기간 동안 발생한다. 1 수평기간(1H)은 표시패널에서 1 수평 라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다.
제2 스캔 신호(SCAN2)의 펄스 폭과 발광 신호(EM)의 제1 펄스 폭은 제1 스캔 신호(SCAN1)의 펄스 폭보다 넓다. 발광 신호(EM)의 제1 펄스 폭은 제2 스캔 신호(SCAN2)의 펄스 폭보다 넓다. 예를 들어, 제1 스캔 신호(SCAN1)의 펄스 폭은 1 수평기간(1H), 제2 스캔 신호(SCAN2)의 펄스 폭은 2 수평기간(2H), 발광 신호(EM)의 제1 펄스 폭은 3 수평기간(3H)으로 설정될 수 있다.
구동 TFT(DT)는 데이터 전압(DATA)에 따라 유기발광다이오드(OLED)에 공급되는 전류의 양을 조절한다. 데이터 전압(DATA)은 1 수평기간(1H)을 주기로 발생한다. 고전위 전압(VDD)은 1 프레임 기간을 주기로 하이 레벨(VDD_H)과 로우 레벨(VDD_L) 사이에서 스윙한다. 고전위 전압(VDD)은 t1 기간 동안 로우 레벨(VDD_L)로 발생하고, 나머지 기간 동안 하이 레벨(VDD_H)로 발생한다. 즉, 고전위 전압원은 제2 스캔 신호(SCAN2)의 펄스 시작 시점부터 로우 레벨(VDD_L)로 발생하고, 제2 스캔 신호(SCAN2)의 펄스 종료 시점보다 앞선 시점부터 하이 레벨(VDD_H)로 발생한다.
도 4는 화소의 노드들의 전압 변화를 보여주는 표이다. 이하에서, 도 2 내지 도 4를 참조하여 t1 내지 t5 기간 동안 본 발명의 실시예에 따른 화소(P)의 동작을 상세히 설명한다. t1 기간은 제1 내지 제3 노드(N1, N2, N3)를 초기화하는 기간이고, t2 및 t3 기간은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, t4 기간은 데이터 전압이 공급되는 기간이며, t5 기간은 유기발광다이오드(OLED)가 발광하는 기간이다.
첫 번째로, t1 기간 동안 제2 스캔 신호(SCAN2)의 펄스와 발광 신호(EM)의 제1 펄스가 시작된다. 즉, t1 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 또한, t1 기간 동안 로우 레벨의 고전위 전압(VDD_L)이 고전위 전압원으로부터 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제1 노드(N1)와 제1 기준 전압원을 접속시킨다. 제2 TFT(T2)의 턴-온으로 인해, 제1 노드(N1)는 제1 기준 전압(REF1)으로 방전된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 동등한 전위를 갖는다.
한편, t1 기간 동안 고전위 전압원으로부터 로우 레벨의 고전위 전압(VDD_L)이 공급되므로, 고전위 전압원에 접속된 구동 TFT(DT)의 드레인 전극은 소스 전극 역할을 하고, 제2 노드(N2)에 접속된 구동 TFT(DT)의 소스 전극은 드레인 전극으로 역할을 한다. 따라서, t1 기간 동안 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차(Vgs)이 문턱전압(Vth)보다 커지므로, 구동 TFT(DT)는 턴-온된다. 구동 TFT(DT)의 턴-온으로 인해, 제2 노드(N2)는 로우 레벨의 고전위 전압(VDD_L)으로 방전된다. 또한, 제3 TFT(T3)의 턴-온에 의해 제2 노드(N2)와 접속된 제3 노드(N3)도 로우 레벨의 고전위 전압(VDD_L)으로 방전된다.
두 번째로, t2 기간 동안 제2 스캔 신호(SCAN2)의 펄스가 유지되고, 발광 신호(EM)의 제1 펄스가 유지된다. 또한, t3 기간 동안 제2 스캔 신호(SCAN2)의 펄스가 종료되고, 발광 신호(EM)의 제1 펄스가 유지된다. 즉, t2 및 t3 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, t2 기간 동안 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, t3 기간 동안 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되고, t2 및 t3 기간 동안 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 또한, t2 및 t3 기간 동안 하이 레벨의 고전위 전압(VDD_H)이 고전위 전압원으로부터 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)으로 반전된 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제1 및 제2 TFT(T1, T2)의 턴-오프로 인해, 제1 노드(N1)와 제1 기준 전압원의 접속은 차단되고, 제1 노드(N1)는 플로팅된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 동등한 전위를 갖는다.
t2 및 t3 기간 동안 고전위 전압원으로부터 하이 레벨의 고전위 전압(VDD_H)이 공급된다. 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 따라서, 제2 노드(N2)의 전압은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다. 또한, 제3 TFT(T3)의 턴-온으로 인해 제3 노드(N3)는 제2 노드(N2)와 접속되므로, 제3 노드(N3)의 전압은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다.
한편 t3 기간은 제1 노드(N1) 플로팅 기간으로 정의될 수 있다. t3 기간 동안 제1 노드(N1)는 플로팅되므로, 구동 TFT(DT)의 게이트 전극과 소스 전극 사이에 존재하는 기생용량에 의해 제2 노드(N2)의 전압 변화량이 반영될 수 있다. 이로 인해, 제1 노드(N1)의 전압이 상승하므로, 구동 TFT(DT)의 문턱전압(Vth) 센싱 속도를 높일 수 있는 효과가 있다.
결국, t2 및 t3 기간 동안 제2 노드(N2)와 제3 노드(N3)는 구동 TFT(DT)의 문턱전압(Vth)을 센싱한다. 도 2에서 문턱전압(Vth) 센싱 기간인 t2 및 t3 기간은 2 수평기간인 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, t2 및 t3 기간은 사전 실험을 통해 대략 2 수평기간 이상으로 적절하게 설정될 수 있으며, 제1 노드(N1) 플로팅 기간인 t3 기간도 사전 실험을 통해 대략 1 내지 수십 수평기간 이내로 적절하게 설정될 수 있다. 이에 대한 자세한 설명은 도 5를 결부하여 후술한다. 본 발명은 2 수평 기간 이상의 기간 동안 구동 TFT(DT)의 문턱전압(Vth)을 센싱하므로, 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT(DT)의 문턱전압 센싱의 정확도를 높일 수 있다.
세 번째로, t4 기간 동안 발광 신호(EM)의 제1 펄스가 종료되고, 제1 스캔 신호(SCAN1)의 펄스가 시작된다. 즉, t4 기간 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 또한, t4 기간 동안 하이 레벨의 고전위 전압(VDD_H)이 고전위 전압원으로부터 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 응답하여 턴-온되어 제1 노드(N1)를 데이터 라인(DL)에 접속시킨다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-오프된다. 제1 TFT(T1)의 턴-온으로 인해, 제1 노드(N1)는 데이터 전압(DATA)으로 충전된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-오프된다. 제3 TFT(T3)의 턴-오프로 인해, 제2 노드(N2)와 제3 노드(N3)의 접속은 차단되고, 제3 노드(N3)는 플로팅된다.
t4 기간 동안 제3 노드(N3)가 플로팅되므로, 제1 노드(N1)의 전압 변화량이 제1 캐패시터(C1)에 의해 제3 노드(N3)에 반영된다. 즉, 제3 노드(N3)에는 제1 노드(N1)의 전압 변화량인 'REF1-DATA'가 반영된다. 다만, 제3 노드(N3)는 직렬로 연결된 제1 및 제2 캐패시터(C1, C2)의 사이에 접속되어 있으므로, 수학식 2와 같이 C'의 비율로 전압 변화량이 반영된다.
Figure 112011090286887-pat00002
수학식 2에서, CA1은 제1 캐패시터(C1)의 용량, CA2는 제2 캐패시터(C2)의 용량을 의미한다. 결국, 제3 노드(N3)에는 'C'(REF1-DATA)'가 반영되므로, 제4 노드(N4)의 전압은 'REF1-Vth-C'(REF1-DATA)'로 변화된다.
네 번째로, t5 기간 동안 제1 스캔 신호(SCAN1)의 펄스가 종료되고, 발광 신호(EM)의 제2 펄스가 발생한다. 즉, t5 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 발광 신호(EM)는 대략 1 내지 수십 수평기간 내에 게이트 로우 전압(VGL)으로 반전된다. 또한, t5 기간 동안 하이 레벨의 고전위 전압(VDD_H)이 고전위 전압원으로부터 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-오프된다. 제1 TFT(T1) 및 제2 TFT(T2)의 턴-오프로 인해, 제1 노드(N1)는 플로팅된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해 제3 노드(N3)의 전압은 변화한다. 제3 TFT(T3)는 대략 1 내지 수십 수평 기간 이내에 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 발광 신호(EM)에 의해 턴-오프된다.
t5 기간 동안 제1 노드(N1)가 플로팅되므로, 제3 노드(N3)의 전압 변화량이 제1 캐패시터(C1)에 의해 제1 노드(N1)에 반영된다. 즉, 제1 노드(N1)에는 제3 노드(N3)의 전압 변화량인 'REF1-Vth-C'(REF1-DATA)-Voled_anode'가 반영된다. 따라서, 제1 노드(N1)의 전압은 'DATA-{REF1-Vth-C'(REF1-DATA)-Voled_anode}'로 변화된다.
한편, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 3과 같이 표현된다.
Figure 112011090286887-pat00003
수학식 3에서, k'는 구동 TFT(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수로서, 구동 TFT(DT)의 전자 이동도(mobility), 채널 폭, 및 채널 길이 등에 의해 결정된다. Vgs는 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차, Vth는 구동 TFT(DT)의 문턱전압을 의미한다. t5 기간 동안 'Vgs-Vth'는 수학식 4와 같다.
Figure 112011090286887-pat00004
수학식 4를 정리하면, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 도출된다.
Figure 112011090286887-pat00005
결국, t5 기간 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 구동 TFT(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 본 발명은 구동 TFT(DT)의 문턱전압을 보상할 수 있다.
종합해보면, 본 발명의 제1 실시예에 따른 화소(P)는 고전위 전압(VDD)을 초기화 기간(t1 기간) 동안 로우 레벨로 공급함으로써 구동 TFT(DT)의 소스 전극에 접속된 제2 노드(N2)를 로우 레벨의 고전위 전압(VDD_L)으로 초기화한다. 로우 레벨의 고전위 전압(VDD_L)은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압보다 낮은 전압으로 설정된다. 그 결과, 본 발명의 제1 실시예에 따른 화소(P)는 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트(negative shift) 되더라도, 문턱전압(Vth) 센싱 기간(t2 및 t3 기간) 동안 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차(Vgs)를 문턱전압(Vth)보다 크게 할 수 있다. 이로 인해, 구동 TFT(DT)는 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성하므로, 제2 노드(N2)의 전압은 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다. 따라서, 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트 되더라도, 제2 노드(N2)는 문턱전압(Vth)을 센싱할 수 있다. 한편, 네거티브 쉬프트는 구동 TFT(DT)가 N타입 MOSFET으로 구현된 경우 구동 TFT(DT)의 문턱전압(Vth)이 0V보다 낮은 전압으로 쉬프트되는 것을 의미한다.
도 5는 본 발명의 제1 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프이다. 도 5를 참조하면, x축에는 구동 TFT(DT)의 문턱전압 변동 범위(Vth Variation)가 나타나 있고, y축에는 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids) 오차(error)가 나타나 있다.
구동 TFT(DT)의 열화로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 화소(P)별로 기준 값 대비 -2.0V 내지 +2.0V 정도 쉬프트(shift)될 수 있다. 따라서, 최근 유기발광다이오드 표시장치는 화소(P)별로 구동 TFT(DT)의 문턱전압(Vth)을 센싱하여 문턱전압(Vth)을 보상함으로써, 유기발광다이오드(OLED)가 문턱전압(Vth)에 의존하지 않고 발광할 수 있도록 하고 있다. 하지만, 구동 TFT(DT)의 문턱전압(Vth) 센싱의 정확도가 낮은 경우 문턱전압(Vth) 센싱 기간(t2 및 t3 기간) 동안 센싱된 문턱전압(Vth) 보상 값과 실제 구동 TFT(DT)의 문턱전압(Vth)이 다르므로, 수학식 4에서 'Vth'가 삭제되지 않는다. 이로 인해, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids)에 오차(error)가 발생하게 된다.
도 5에서는 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간(t2 및 t3 기간)에서 제1 노드(N1) 플로팅 기간(t3 기간)을 3 수평기간(3H) 및 4 수평기간(4H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)를 살펴보았다. 제1 노드(N1) 플로팅 기간(t3 기간)을 3 수평기간(3H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)가 대략 -2% 내지 5%로 발생하였다. 하지만, 제1 노드(N1) 플로팅 기간(t3 기간)을 4 수평기간(4H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)는 -2% 내지 10%로 발생하였다. 즉, 제1 노드(N1) 플로팅 기간(t3 기간)은 구동 TFT(DT)의 문턱전압(Vth) 센싱 속도를 높일 수 있는 효과가 있으므로, 본 발명의 제1 실시예는 제1 노드(N1) 플로팅 기간(t3 기간)을 도 5와 같이 3 수평기간(3H)으로 할 경우 구동 TFT(DT)의 문턱전압(Vth)의 센싱 정확도를 높일 수 있고, 이로 인해 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차는 최소화될 수 있다.
도 6은 본 발명의 제2 실시예에 따른 화소의 등가회로도이다. 도 6을 참조하면, 본 발명의 제2 실시예에 따른 화소(P)는 구동 TFT(DT), 유기발광다이오드(OLED), 제어 회로, 및 캐패시터(capacitor)들을 포함한다. 제어 회로는 제1 내지 제3 TFT(T1, T2, T3)를 포함하고, 캐패시터들은 제1 내지 제3 캐패시터(C1, C2, C3)를 포함한다.
본 발명의 제2 실시예에 따른 화소(P)는 제3 캐패시터(C3)를 제외하고는 도 2 내지 도 4를 결부하여 설명한 본 발명의 제1 실시예에 따른 화소(P)와 그 구조 및 동작 방법이 실질적으로 동일하므로, 본 발명의 제2 실시예에 따른 화소(P)의 구동 TFT(DT), 유기발광다이오드(OLED), 제1 내지 제3 TFT(T1, T2, T3), 제1 및 제2 캐패시터(C1, C2)에 대한 설명은 생략하기로 한다.
제3 캐패시터(C3)는 제1 노드(N1)와 고전위 전압원 사이에 접속되고, 제1 노드(N1)와 고전위 전압원의 차전압을 저장한다. 제3 캐패시터(C3)는 구동 TFT(DT)의 기생용량에 의해 제2 노드(N2)의 전압 변화량이 제1 노드(N1)에 반영되는 것을 방지할 수 있다. 따라서, 제1 노드(N1)의 전압이 상승하는 것을 방지할 수 있으므로, 블랙 계조 표현 능력을 개선할 수 있다. 즉, 명암 대비비(contrast ratio)를 높일 수 있는 장점이 있다.
도 7은 본 발명의 제2 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프이다. 도 7을 참조하면, x축에는 구동 TFT(DT)의 문턱전압 변동 범위(Vth Variation)가 나타나 있고, y축에는 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids) 오차(error)가 나타나 있다.
구동 TFT(DT)의 열화로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 화소(P)별로 기준 값 대비 -2.0V 내지 +2.0V 정도 쉬프트(shift)될 수 있다. 따라서, 최근 유기발광다이오드 표시장치는 화소(P)별로 구동 TFT(DT)의 문턱전압(Vth)을 센싱하여 문턱전압(Vth)을 보상함으로써, 유기발광다이오드(OLED)가 문턱전압(Vth)에 의존하지 않고 발광할 수 있도록 하고 있다. 하지만, 구동 TFT(DT)의 문턱전압(Vth) 센싱의 정확도가 낮은 경우 문턱전압(Vth) 센싱 기간(t2 및 t3 기간) 동안 센싱된 문턱전압(Vth) 보상 값과 실제 구동 TFT(DT)의 문턱전압(Vth)이 다르므로, 수학식 4에서 'Vth'가 삭제되지 않는다. 이로 인해, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids)에 오차(error)가 발생하게 된다.
도 7에서는 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간(t2 및 t3 기간)에서 제1 노드(N1) 플로팅 기간(t3 기간)을 6 수평기간(6H) 및 7 수평기간(7H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)를 살펴보았다. 제1 노드(N1) 플로팅 기간(t3 기간)을 6 수평기간(6H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)가 대략 -3% 내지 5%로 발생하였다. 하지만, 제1 노드(N1) 플로팅 기간(t3 기간)을 7 수평기간(7H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)는 -1% 내지 5%로 발생하였다. 즉, 제3 캐패시터(C3)는 구동 TFT(DT)의 기생용량에 의해 제2 노드(N2)의 전압 변화량이 제1 노드(N1)에 반영되는 것을 방지할 수 있다. 따라서, 본 발명의 제2 실시예는 제1 노드(N1) 플로팅 기간(t3 기간)을 도 7과 같이 길게 할수록 구동 TFT(DT)의 문턱전압(Vth)의 센싱 정확도를 높일 수 있고, 이로 인해 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차는 최소화될 수 있다.
도 8은 본 발명의 제3 실시예에 따른 화소의 등가회로도이다. 도 8을 참조하면, 본 발명의 제3 실시예에 따른 화소(P)는 구동 TFT(DT), 유기발광다이오드(OLED), 제어 회로, 및 캐패시터(capacitor)들을 포함한다. 제어 회로는 제1 내지 제4 TFT(T1, T2, T3, T4)를 포함하고, 캐패시터들은 제1 및 제2 캐패시터(C1, C2)를 포함한다.
본 발명의 제3 실시예에 따른 화소(P)는 제4 TFT(T4)를 제외하고는 도 2를 결부하여 설명한 본 발명의 제1 실시예에 따른 화소(P)와 그 구조가 실질적으로 동일하므로, 본 발명의 제3 실시예에 따른 화소(P)의 구동 TFT(DT), 유기발광다이오드(OLED), 제1 내지 제3 TFT(T1, T2, T3), 제1 및 제2 캐패시터(C1, C2)에 대한 설명은 생략하기로 한다.
제4 TFT(T4)는 제3 스캔 라인(SL3)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제2 노드(N2)와 제2 기준 전압(REF2)을 공급하는 제2 기준 전압원을 접속시킨다. 제4 TFT(T4)의 게이트 전극은 제3 스캔 라인(SL3)에 접속되고, 소스 전극은 제2 기준 전압원에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다.
제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)의 반도체 층은 산화물 반도체, 특히 옥사이드(Oxide)로 형성된 것을 중심으로 설명하였다. 하지만, 이에 한정되지 않으며, 제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)의 반도체 층은 a-Si, 및 Poly-Si 중 어느 하나로 형성될 수도 있다. 또한, 본 발명의 실시예에서 제1 내지 제3 TFT(T1, T2, T3), 및 구동 TFT(DT)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 중심으로 설명하였다.
제2 기준 전압(REF2)은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압보다 낮은 전압으로 설정될 수 있다. 예를 들어, 고전위 전압(VDD)은 대략 20V, 저전위 전압(VSS)은 대략 0V, 제1 기준 전압(REF1)은 대략 -1V, 제2 기준 전압(REF2)은 대략 -7V로 설정될 수 있다.
도 9는 구동 TFT의 문턱전압 내부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도. 도 9에는 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 및 발광 신호(EM)가 나타나 있다. 또한, 도 9에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(DATA)이 나타나 있다.
도 9에서 제3 스캔 신호(SCAN3)를 제외한 제1 및 제2 스캔 신호(SCAN2), 발광 신호(EM), 및 데이터 전압(DATA)에 대한 설명은 도 3에서 설명한 바와 실질적으로 동일하므로, 제1 및 제2 스캔 신호(SCAN2), 발광 신호(EM), 및 데이터 전압(DATA)에 대한 설명은 생략하기로 한다. 또한, 도 9에서 고전위 전압(VDD)은 직류 고전위 전압으로 공급되는 것에 유의하여야 한다. 고전위 전압(VDD)은 대략 20V로 설정될 수 있다.
제3 스캔 신호(SCAN3)는 제4 TFT(T4)를 제어하기 위한 신호이다. 제3 스캔 신호(SCAN3)는 1 프레임 기간을 주기로 발생한다. 제3 스캔 신호(SCAN3)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 제3 스캔 신호(SCAN3)의 펄스는 게이트 하이 전압(VGH)으로 발생한다.
제3 스캔 신호(SCAN3)의 펄스 시작 시점과 제2 스캔 신호(SCAN2)의 펄스 시작 시점은 서로 동기된다. 제3 스캔 신호(SCAN3)의 펄스 종료 시점은 제2 스캔 신호(SCAN2)의 펄스 종료 시점보다 앞선다. 제2 스캔 신호(SCAN2)의 펄스 폭은 제3 스캔 신호(SCAN3)의 펄스 폭보다 넓다. 예를 들어, 제1 스캔 신호(SCAN1)의 펄스 폭은 1 수평기간(1H), 제2 스캔 신호(SCAN2)의 펄스 폭은 2 수평기간(2H), 제3 스캔 신호(SCAN3)의 펄스 폭은 1 수평기간(1H), 발광 신호(EM)의 제1 펄스 폭은 3 수평기간(3H)으로 설정될 수 있다.
도 10은 화소의 노드들의 전압 변화를 보여주는 표이다. 이하에서, 도 8 내지 도 10을 참조하여 t1 내지 t5 기간 동안 본 발명의 실시예에 따른 화소(P)의 동작을 상세히 설명한다. t1 기간은 제1 내지 제3 노드(N1, N2, N3)를 초기화하는 기간이고, t2 및 t3 기간은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, t4 기간은 데이터 전압이 공급되는 기간이며, t5 기간은 유기발광다이오드(OLED)가 발광하는 기간이다.
첫 번째로, t1 기간 동안 제2 스캔 신호(SCAN2)의 펄스, 제3 스캔 신호(SCAN3)의 펄스, 및 발광 신호(EM)의 제1 펄스가 시작된다. 즉, t1 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급된다. 또한, t1 기간 동안 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제1 노드(N1)와 제1 기준 전압원을 접속시킨다. 제2 TFT(T2)의 턴-온으로 인해, 제1 노드(N1)는 제1 기준 전압(REF1)으로 방전된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제2 노드(N2)와 제2 기준 전압원을 접속시킨다. 제3 및 제4 TFT(T3, T4)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 제2 기준 전압(REF2)으로 방전된다.
두 번째로, t2 기간 동안 제2 스캔 신호(SCAN2)의 펄스가 유지되고, 제3 스캔 신호(SCAN3)의 펄스가 종료되며, 발광 신호(EM)의 제1 펄스가 유지된다. 또한, t3 기간 동안 제2 스캔 신호(SCAN2)의 펄스가 종료되고, 발광 신호(EM)의 제1 펄스가 유지된다. 즉, t2 및 t3 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, t2 기간 동안 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, t3 기간 동안 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급된다. 또한, t2 및 t3 기간 동안 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)으로 반전된 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제1 및 제2 TFT(T1, T2)의 턴-오프로 인해, 제1 노드(N1)와 제1 기준 전압원의 접속은 차단되고, 제1 노드(N1)는 플로팅된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 동등한 전위를 갖는다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)와 제2 기준 전압원의 접속은 차단된다.
t2 및 t3 기간 동안 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 따라서, 제2 노드(N2)의 전압은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다. 또한, 제3 TFT(T3)의 턴-온으로 인해 제3 노드(N3)는 제2 노드(N2)와 접속되므로, 제3 노드(N3)의 전압은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다.
한편, t3 기간은 제1 노드(N1) 플로팅 기간으로 정의될 수 있다. t3 기간 동안 제1 노드(N1)는 플로팅되므로, 구동 TFT(DT)의 게이트 전극과 소스 전극 사이에 존재하는 기생용량에 의해 제2 노드(N2)의 전압 변화량이 반영될 수 있다. 이로 인해, 제1 노드(N1)의 전압이 상승하므로, 구동 TFT(DT)의 문턱전압(Vth) 센싱 속도를 높일 수 있는 효과가 있다.
결국, t2 및 t3 기간 동안 제2 노드(N2)와 제3 노드(N3)는 구동 TFT(DT)의 문턱전압(Vth)을 센싱한다. 도 2에서 문턱전압(Vth) 센싱 기간인 t2 및 t3 기간은 2 수평기간인 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, t2 및 t3 기간은 사전 실험을 통해 대략 2 수평기간 이상으로 적절하게 설정될 수 있으며, 제1 노드(N1) 플로팅 기간인 t3 기간도 사전 실험을 통해 대략 1 내지 수십 수평기간 이내로 적절하게 설정될 수 있다. 이에 대한 자세한 설명은 도 11을 결부하여 후술한다. 본 발명은 2 수평 기간 이상의 기간 동안 구동 TFT(DT)의 문턱전압(Vth)을 센싱하므로, 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT(DT)의 문턱전압 센싱의 정확도를 높일 수 있다.
세 번째로, t4 기간 동안 발광 신호(EM)의 제1 펄스가 종료되고, 제1 스캔 신호(SCAN1)의 펄스가 시작된다. 즉, t4 기간 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급된다. 또한, t4 기간 동안 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급되고, 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 응답하여 턴-온되어 제1 노드(N1)를 데이터 라인(DL)에 접속시킨다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-오프된다. 제1 TFT(T1)의 턴-온으로 인해, 제1 노드(N1)는 데이터 전압(DATA)으로 충전된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-오프된다. 제3 TFT(T3)의 턴-오프로 인해, 제2 노드(N2)와 제3 노드(N3)의 접속은 차단되고, 제3 노드(N3)는 플로팅된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)와 제2 기준 전압원의 접속은 차단된다.
t4 기간 동안 제3 노드(N3)가 플로팅되므로, 제1 노드(N1)의 전압 변화량이 제1 캐패시터(C1)에 의해 제3 노드(N3)에 반영된다. 즉, 제3 노드(N3)에는 제1 노드(N1)의 전압 변화량인 'REF1-DATA'가 반영된다. 다만, 제3 노드(N3)는 직렬로 연결된 제1 및 제2 캐패시터(C1, C2)의 사이에 접속되어 있으므로, 수학식 2와 같이 C'의 비율로 전압 변화량이 반영된다. 결국, 제3 노드(N3)에는 'C'(REF1-DATA)'가 반영되므로, 제4 노드(N4)의 전압은 'REF1-Vth-C'(REF1-DATA)'로 변화된다.
네 번째로, t5 기간 동안 제1 스캔 신호(SCAN1)의 펄스가 종료되고, 발광 신호(EM)의 제2 펄스가 발생한다. 즉, t5 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, t5 기간 동안 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 발광 신호(EM)는 대략 1 내지 수십 수평기간 내에 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-오프된다. 제1 TFT(T1) 및 제2 TFT(T2)의 턴-오프로 인해, 제1 노드(N1)는 플로팅된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해 제3 노드(N3)의 전압은 변화한다. 제3 TFT(T3)는 대략 1 내지 수십 수평 기간 이내에 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 발광 신호(EM)에 의해 턴-오프된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)와 제2 기준 전압원의 접속은 차단된다.
t5 기간 동안 제1 노드(N1)가 플로팅되므로, 제3 노드(N3)의 전압 변화량이 제1 캐패시터(C1)에 의해 제1 노드(N1)에 반영된다. 즉, 제1 노드(N1)에는 제3 노드(N4)의 전압 변화량인 'REF1-Vth-C'(REF1-DATA)-Voled_anode'가 반영된다. 따라서, 제1 노드(N1)의 전압은 'DATA-{REF1-Vth-C'(REF1-DATA)-Voled_anode}'로 변화된다.
한편, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 3과 같이 표현되며, t5 기간 동안 'Vgs-Vth'는 수학식 4와 같다. 수학식 4를 정리하면, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 도출된다. 결국, t5 기간 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 구동 TFT(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 본 발명은 구동 TFT(DT)의 문턱전압을 보상할 수 있다.
종합해보면, 본 발명의 제3 실시예에 따른 화소(P)는 초기화 기간(t1 기간) 동안 구동 TFT(DT)의 소스 전극에 접속된 제2 노드(N2)를 제2 기준 전압(REF2)으로 초기화한다. 로우 레벨의 고전위 전압(VDD_L)은 제1 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압보다 낮은 전압으로 설정된다. 그 결과, 본 발명의 제3 실시예에 따른 화소(P)는 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트(negative shift) 되더라도, 문턱전압(Vth) 센싱 기간(t2 및 t3 기간) 동안 구동 TFT(DT)의 게이트-소스 전극 간의 전압 차(Vgs)를 문턱전압(Vth)보다 크게 할 수 있다. 이로 인해, 구동 TFT(DT)는 게이트-소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성하므로, 제2 노드(N2)의 전압은 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF1-Vth)까지 상승한다. 따라서, 구동 TFT(DT)의 문턱전압(Vth)이 네거티브 쉬프트 되더라도, 제2 노드(N2)는 문턱전압(Vth)을 센싱할 수 있다.
도 11은 본 발명의 제3 실시예에 따른 화소의 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프이다. 도 11을 참조하면, x축에는 구동 TFT(DT)의 문턱전압 변동 범위(Vth Variation)가 나타나 있고, y축에는 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids) 오차(error)가 나타나 있다.
도 11에서는 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간(t2 및 t3 기간)에서 제1 노드(N1) 플로팅 기간(t3 기간)을 1 내지 7 수평기간(1H, 2H, 3H, 4H, 5H, 6H, 7H)으로 하였을 때, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)를 살펴보았다. 제1 노드(N1) 플로팅 기간(t3 기간)을 1 수평기간(1H)으로 하였을 때, 오차(error)가 대략 -25% 내지 18%로 발생하였고, 제1 노드(N1) 플로팅 기간(t3 기간)을 2 수평기간(2H)으로 하였을 때, 오차(error)가 대략 -17% 내지 13%로 발생하였다. 또한, 제1 노드(N1) 플로팅 기간(t3 기간)을 3 수평기간(3H)으로 하였을 때, 오차(error)가 대략 -6% 내지 9%로 발생하였고, 제1 노드(N1) 플로팅 기간(t3 기간)을 4 수평기간(4H)으로 하였을 때, 오차(error)가 대략 -2% 내지 3%로 발생하였다. 또한, 제1 노드(N1) 플로팅 기간(t3 기간)을 5 수평기간(5H)으로 하였을 때, 오차(error)가 대략 -7% 내지 16%로 발생하였고, 제1 노드(N1) 플로팅 기간(t3 기간)을 6 수평기간(6H)으로 하였을 때, 오차(error)가 대략 -12% 내지 33%로 발생하였다. 즉, 제1 노드(N1) 플로팅 기간(t3 기간)은 구동 TFT(DT)의 문턱전압(Vth) 센싱 속도를 높일 수 있는 효과가 있으므로, 본 발명의 제3 실시예는 제1 노드(N1) 플로팅 기간(t3 기간)을 도 11과 같이 4 수평기간(4H)으로 할 경우, 구동 TFT(DT)의 문턱전압(Vth)의 센싱 정확도를 높일 수 있고, 이로 인해 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차는 최소화될 수 있다.
도 12는 구동 TFT의 외부 보상의 경우 화소의 전류 흐름도를 보여주는 도면이다. 도 12에는 외부 보상 방법을 이용하여 구동 TFT(DT)의 문턱전압(Vth)을 보상하는 경우, 구동 TFT(DT)의 문턱전압(Vth), 전자 이동도 등을 센싱하기 위한 전류 패스가 나타나 있다.
도 12를 참조하면, 본 발명의 유기발광다이오드 표시장치는 구동 TFT(DT)의 문턱전압(Vth)과 전자 이동도 등을 외부 보상하기 위해서는 제1 기준 전압 스위칭 회로(REF1_SW)와 제2 기준 전압 스위칭 회로(REF2_SW)를 더 포함한다.
제1 기준 전압 스위칭 회로(REF1_SW)는 제1 및 제2 스위치(S1, S2)와 제1 인버터(Inv1)를 포함한다. 제1 스위치(S1)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)에 응답하여 턴-온되어 제1 기준 전압 라인(RL1)을 제1 기준 전압원에 접속시킨다. 제1 스위치(S1)의 게이트 전극은 컨트롤 라인(CL)에 접속되고, 소스 전극은 제1 기준 전압원에 접속되며, 드레인 전극은 제1 기준 전압 라인(RL1)에 접속된다. 제2 스위치(S2)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)의 인버전 신호에 응답하여 턴-온되어 제1 기준 전압 라인(RL1)을 게이트 하이 전압(VGH)을 공급하는 게이트 하이 전압원에 접속시킨다. 제2 스위치(S2)의 게이트 전극은 인버터(Inv)에 접속되고, 소스 전극은 게이트 하이 전압원에 접속되며, 드레인 전극은 제1 기준 전압 라인(RL1)에 접속된다. 제1 인버터(Inv1)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)를 인버전 시킨다. 제1 인버터(Inv1)는 컨트롤 라인(CL)과 제2 스위치(S2)의 게이트 전극 사이에 접속된다.
제2 기준 전압 스위칭 회로(REF2_SW)는 제3 및 제4 스위치(S3, S4), 제2 인버터(Inv2), 및 전류 센싱 회로(ADC)를 포함한다. 제3 스위치(S3)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)에 응답하여 턴-온되어 제2 기준 전압 라인(RL2)을 제2 기준 전압원에 접속시킨다. 제3 스위치(S3)의 게이트 전극은 컨트롤 라인(CL)에 접속되고, 소스 전극은 제2 기준 전압원에 접속되며, 드레인 전극은 제2 기준 전압 라인(RL2)에 접속된다. 제4 스위치(S4)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)의 인버전 신호에 응답하여 턴-온되어 제2 기준 전압 라인(RL2)을 전류 센싱 회로(ADC)에 접속시킨다. 제4 스위치(S4)의 게이트 전극은 인버터(Inv)에 접속되고, 소스 전극은 전류 센싱 회로(ADC)에 접속되며, 드레인 전극은 제2 기준 전압 라인(RL2)에 접속된다. 제2 인버터(Inv2)는 컨트롤 라인(CL)으로부터 공급되는 컨트롤 신호(CTRL)를 인버전 시킨다. 제2 인버터(Inv2)는 컨트롤 라인(CL)과 제4 스위치(S4)의 게이트 전극 사이에 접속된다.
도 12에서 제1 내지 제4 스위치(S1, S2, S3, S4)는 TFT로 형성된 것을 중심으로 설명하였다. 하지만, 이에 한정되지 않음에 주의하여야 한다. 또한, 도 12에서 게이트 하이 전압 공급원이 예시되어 있지만, 게이트 하이 전압 공급원은 구동 TFT(DT)를 턴-온시킬 수 있는 다른 전원 공급원으로 대체될 수 있다.
도 13은 구동 TFT의 외부 보상을 위해 화소에 입력되는 신호들을 보여주는 파형도이다. 도 13에는 구동 TFT의 외부 보상의 경우, 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(CTRL)가 나타나 있다.
도 13을 참조하면, 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(CTRL) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 발광 신호(EM) 각각의 펄스는 게이트 하이 전압(VGH)으로 발생한다. 컨트롤 신호(CTRL)의 펄스는 게이트 로우 전압(VGL)으로 발생한다.
구동 TFT(DT)의 외부 보상의 경우, 제2 및 제3 스캔 신호(SCAN2, SCAN3)와 컨트롤 신호(CTRL)가 펄스를 발생하고, 제1 스캔 펄스(SCAN1)와 발광 신호(EM)는 펄스를 발생하지 않는다. 제2 및 제3 스캔 신호(SCAN2, SCAN3)와 컨트롤 신호(CTRL) 각각의 펄스는 동기되어 발생한다. 도 13에서는 제2 및 제3 스캔 신호(SCAN2, SCAN3)와 컨트롤 신호(CTRL) 각각의 펄스가 대략 1 수평기간(1H) 동안 발생하는 것을 예시하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, 제2 및 제3 스캔 신호(SCAN2, SCAN3)와 컨트롤 신호(CTRL) 각각의 펄스는 대략 1 내지 수십 수평기간 동안 발생할 수 있다. 한편, 구동 TFT(DT)의 문턱전압(Vth)을 내부 보상하는 경우, 컨트롤 신호(CTRL)는 펄스를 발생하지 않으며, 게이트 하이 전압(VGH)을 유지한다.
이하에서, 도 12 및 도 13을 참조하여, 구동 TFT(DT)의 외부 보상의 경우, 구동 TFT(DT)의 드레인-소스간 전류(Ids)의 센싱 방법을 살펴본다.
구동 TFT(DT)의 외부 보상의 경우, 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급된다. 또한, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급되고, 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 또한, 게이트 로우 전압(VGL)의 컨트롤 신호(CTRL)가 컨트롤 라인(CL)을 통해 공급된다.
제1 스위치(S1)는 게이트 로우 전압(VGL)의 컨트롤 신호(CTRL)에 의해 턴-오프되고, 제2 스위치(S2)는 컨트롤 신호(CTRL)의 반전 신호에 응답하여 턴-온된다. 제1 스위치(S1)의 턴-오프와 제2 스위치(S2)의 턴-온으로 인해, 게이트 하이 전압 공급원과 제1 기준 전압 라인(RL1)이 접속된다. 따라서, 제1 기준 전압 라인(RL1)에는 게이트 하이 전압(VGH)이 공급된다.
제3 스위치(S3)는 게이트 로우 전압(VGL)의 컨트롤 신호(CTRL)에 의해 턴-오프되고, 제4 스위치(S4)는 컨트롤 신호(CTRL)의 반전 신호에 응답하여 턴-온된다. 제3 스위치(S3)의 턴-오프와 제4 스위치(S4)의 턴-온으로 인해, 제2 기준 전압 라인(RL2)과 전류 센싱 회로(ADC)가 접속된다. 따라서, 제2 기준 전압 라인(RL2)은 구동 TFT(DT)의 드레인-소스간 전류(Ids)를 센싱하는 역할을 한다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-오프되고, 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 응답하여 턴-온된다. 제1 TFT(T1)의 턴-오프와 제2 TFT(T2)의 턴-온으로 인해, 제1 노드(N1)는 게이트 하이 전압(VGH)으로 충전된다. 구동 TFT(DT)는 게이트 하이 전압(VGH)에 응답하여 턴-온된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-오프되고, 제4 TFT(T4)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온된다. 제3 TFT(T3)의 턴-오프와 제4 TFT(T4)의 턴-온으로 인해, 구동 TFT(DT)의 드레인-소스 간 전류(Ids)는 제2 노드(N2)를 거쳐 제2 기준 전압 라인(RL2)으로 흐른다. 결국, 본 발명은 구동 TFT(DT)의 외부 보상의 경우, 제2 기준 전압 라인(RL2)을 전류 센싱 회로(ADC)에 접속시킴으로써 구동 TFT(DT)의 드레인-소스 간 전류(Ids)를 센싱할 수 있으므로, 외부 보상 방법을 이용하여 구동 TFT(DT)의 문턱전압(Vth)과 전자 이동도 등을 보상할 수 있다. 외부 보상 방법에 대한 자세한 설명은 도 16 및 도 17을 결부하여 후술한다.
도 14는 유기발광다이오드의 외부 보상의 경우 화소의 전류 흐름도를 보여주는 도면이다. 도 14에는 외부 보상 방법을 이용하여 유기발광다이오드(OLED)의 문턱전압(Vth)을 보상하는 경우, 유기발광다이오드(OLED)의 문턱전압(Vth)을 센싱하기 위한 전류 패스가 나타나 있다.
도 14를 참조하면, 본 발명의 유기발광다이오드 표시장치는 유기발광다이오드(OLED)의 외부 보상을 위해, 제1 기준 전압 스위칭 회로(REF1_SW)와 제2 기준 전압 스위칭 회로(REF2_SW)를 더 포함한다.
도 14에서 제1 기준 전압 스위칭 회로(REF1_SW)의 게이트 로우 전압 공급원을 제외한 제1 기준 전압 스위칭 회로(REF1_SW)와 제2 기준 전압 스위칭 회로(REF2_SW)에 대한 설명은 도 12에서 설명한 바와 실질적으로 동일하다. 따라서, 제1 기준 전압 스위칭 회로(REF1_SW)와 제2 기준 전압 스위칭 회로(REF2_SW)에 대한 설명은 생략하기로 한다. 도 14에서 게이트 로우 전압 공급원은 게이트 로우 전압(VGL)을 공급하며, 구동 TFT(DT)를 완전히 턴-오프시킬 수 있는 다른 전원 공급원으로 대체될 수 있다.
또한, 유기발광다이오드(OLED)의 문턱전압 외부 보상을 위해 화소에 입력되는 신호들의 파형도는 도 13에서 설명한 바와 실질적으로 동일하다. 이하에서, 도 13 및 도 14를 참조하여, 유기발광다이오드(OLED)의 외부 보상의 경우, 유기발광다이오드(OLED)의 전류(Ioled) 센싱 방법을 살펴본다.
또한, 유기발광다이오드(OLED)의 전류(Ioled) 센싱 방법은 게이트 로우 전압원을 이용하는 것을 제외하고는 도 12 및 도 13을 결부하여 설명한 바와 실질적으로 동일하므로, 그에 대한 설명은 생략하기로 한다.
도 13 및 도 14를 참조하면, 제1 스위치(S1)의 턴-오프와 제2 스위치(S2)의 턴-온으로 인해, 게이트 로우 전압 공급원과 제1 기준 전압 라인(RL1)이 접속된다. 따라서, 제1 기준 전압 라인(RL1)에는 게이트 로우 전압(VGL)이 공급된다. 또한, 제1 TFT(T1)의 턴-오프와 제2 TFT(T2)의 턴-온으로 인해, 제1 노드(N1)는 게이트 로우 전압(VGL)으로 충전된다. 구동 TFT(DT)는 게이트 로우 전압(VGL)에 의해 완전히 턴-오프된다. 또한, 제3 TFT(T3)의 턴-오프와 제4 TFT(T4)의 턴-온으로 인해, 유기발광다이오드(OLED)의 전류(Ioled)는 제2 기준 전압 라인(RL2)과 제2 노드(N2), 및 유기발광다이오드(OLED)를 거쳐 저전위 전압원으로 흐른다. 결국, 본 발명은 유기발광다이오드(OLED)의 외부 보상의 경우, 제2 기준 전압 라인을 전류 센싱 회로(ADC)에 접속시킴으로써 유기발광다이오드(OLED)의 전류(Ioled)를 센싱할 수 있으므로, 외부 보상 방법을 이용하여 유기발광다이오드(OLED)의 문턱전압(Vth)을 보상할 수 있다. 외부 보상 방법에 대한 자세한 설명은 도 16 및 도 17을 결부하여 후술한다.
도 15는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도이다. 도 15를 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 컨트롤러(40) 및 호스트 시스템(50) 등을 구비한다.
표시패널(10)에는 데이터 라인(DL)들과 제1 스캔 라인(SL1)들이 서로 교차되도록 형성된다. 또한, 표시패널(10)에는 제1 스캔 라인(SL1)들과 나란하게 제2 스캔 라인(SL2)들, 및 발광 라인(EML)들이 형성된다. 표시패널(10)에는 컨트롤 라인(CL)들이 형성될 수 있다. 또한, 표시패널(10)에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)들 각각은 도 2, 도 6, 도 8을 결부하여 설명한 바와 같다.
데이터 구동부(20)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터 구동 TFT(DT)의 문턱전압(Vth)과 전자 이동도(Mobility), 유기발광다이오드(OLED)의 문턱전압(Vth) 등이 보상된 디지털 비디오 데이터(RGB')를 입력받는다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터의 소스 타이밍 제어신호(DCS)에 응답하여 보상 디지털 비디오 데이터(RGB')를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 제1 스캔 신호(SCAN1)에 동기되도록 표시패널(10)의 데이터 라인(DL)들에 공급한다.
스캔 구동부(30)는 제1 스캔 신호 출력부, 제2 스캔 신호 출력부, 제3 스캔 신호 출력부, 발광 신호 출력부, 및 컨트롤 신호 출력부를 포함한다. 제1 스캔 신호 출력부는 표시패널(10)의 제1 스캔 라인(SL1)들에 제1 스캔 신호(SCAN1)를 순차적으로 출력한다. 제2 스캔 신호 출력부는 표시패널(10)의 제2 스캔 라인(SL2)들에 제2 스캔 신호(SCAN2)를 순차적으로 출력한다. 제3 스캔 신호 출력부는 표시패널(10)의 제3 스캔 라인(SL3)들에 컨트롤 신호(MG)를 출력한다. 발광 신호 출력부는 표시패널(10)의 발광 라인(EML)들에 발광 신호(EM)를 순차적으로 출력한다. 컨트롤 신호 출력부는 표시패널(10)의 컨트롤 라인(CL)들에 컨트롤 신호(CTR)를 순차적으로 출력한다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(CTR) 등에 대한 자세한 설명은 도 3, 도 9, 도 13을 결부하여 상세히 설명하였다.
타이밍 컨트롤러(40)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받는다. 타이밍 컨트롤러(40)는 구동 TFT(DT)의 문턱전압(Vth)와 전자 이동도, 및 유기발광다이오드(OLED)의 문턱전압(Vth)을 외부 보상하기 위한 외부 보상부를 포함할 수 있다. 외부 보상부(40)는 호스트 시스템(50)으로부터 입력되는 디지털 비디오 데이터(RGB)에 외부 보상 방법을 이용하여 산출된 보상 데이터를 반영하여 보상 디지털 비디오 데이터(RGB')를 데이터 구동부(20)로 출력한다.
타이밍 컨트롤러(40)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호(Data Enable), 도트 클럭(Dot Clock) 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(50)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동부(20)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 컨트롤러(40)는 스캔 타이밍 제어신호를 스캔 구동부(30)로 출력하고, 데이터 타이밍 제어신호를 데이터 구동부(20)로 출력한다.
표시패널은 도시하지 않은 전원부를 더 구비할 수 있다. 전원부는 표시패널(10)에 고전위 전압(VDD), 저전위 전압(VSS), 제1 기준 전압(REF1), 및 제2 기준 전압(REF2)을 공급한다. 또한, 전원부는 스캔 구동부(30)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 공급한다.
도 16은 타이밍 컨트롤러의 외부 보상부를 보여주는 블록도이다. 도 17은 본 발명의 실시예에 따른 외부 보상 방법을 보여주는 흐름도이다. 도 16을 참조하면, 타이밍 컨트롤러의 외부 보상부(41)는 보상 데이터 산출부(41a)와 보상 디지털 비디오 데이터 출력부(41b)를 포함한다. 이하에서, 도 16 및 도 17을 참조하여 본 발명의 실시예에 따른 외부 보상부(41)의 외부 보상 방법을 개략적으로 설명한다.
첫 번째로, 표시패널(10)의 화소(P)들 각각의 제2 기준 전압 라인(RL2)에 접속된 전류 센싱 회로(ADC)를 이용하여 화소(P)들 각각의 구동 TFT(DT)의 드레인-소스간 전류(Ids)와 유기발광다이오드(OLED)의 전류(Ioled)를 센싱한다. 전류 센싱 회로(ADC)의 구동 TFT(DT)의 드레인-소스간 전류(Ids) 센싱에 대하여는 도 12 및 도 13을 결부하여 상세히 설명하였다. 전류 센싱 회로(ADC)의 유기발광다이오드(OLED)의 전류(Ioled) 센싱에 대하여는 도 13 및 도 14를 결부하여 상세히 설명하였다. 전류 센싱 회로(ADC)는 센싱된 전류를 디지털 데이터로 변환하고, 변환된 디지털 데이터를 외부 보상부(41)의 보상 데이터 산출부(41a)로 출력한다. (S1)
두 번째로, 보상 데이터 산출부(41a)는 전류 센싱 회로(ADC)로부터 입력된 디지털 데이터를 이용하여 외부 보상 데이터를 산출한다. 보상 데이터 산출부(41a)는 공지의 외부 보상 연산 방법들을 이용하여 입력된 디지털 데이터로부터 구동 TFT(DT)의 문턱전압(Vth)과 전자 이동도, 및 유기발광다이오드(OLED)의 문턱전압(Vth) 등이 보상된 외부 보상 데이터를 산출할 수 있다. (S2)
세 번째로, 보상 디지털 비디오 데이터 출력부(41b)는 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받고, 보상 데이터 산출부(41a)로부터 외부 보상 데이터를 입력받는다. 보상 디지털 비디오 데이터 출력부(41b)는 입력된 디지털 비디오 데이터(RGB)에 외부 보상 데이터를 반영하여 보상 디지털 비디오 데이터(RGB')를 생성한다. 보상 디지털 비디오 데이터 출력부(41b)는 보상 디지털 비디오 데이터(RGB')를 데이터 구동부(20)로 출력한다. (S3)
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
OLED: 유기발광다이오드 DT: 구동 TFT
T1: 제1 TFT T2: 제2 TFT
T3: 제3 TFT T4: 제4 TFT
S1: 제1 스위치 S2: 제2 스위치
S3: 제3 스위치 S4: 제4 스위치
Inv1: 제1 인버터 Inv2: 제2 인버터
ADC: 전류 센싱 회로 C1: 제1 캐패시터
C2: 제2 캐패시터 C3: 제3 캐패시터
N1: 제1 노드 N2: 제2 노드
N3: 제3 노드 SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호 SCAN3: 제3 스캔 신호
EM: 발광 신호 CTR: 컨트롤 신호
10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 타이밍 컨트롤러
41: 외부 보상부 41a: 외부 보상 데이터 산출부
41b: 보상 디지털 비디오 데이터 출력부
50: 호스트 시스템

Claims (20)

  1. 데이터 라인, 제1 스캔신호를 전송하는 제1 스캔 라인, 상기 제1 스캔신호와는 다른 타이밍에 턴-온 전압을 갖는 제2 스캔신호를 전송하는 제2 스캔 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고,
    상기 화소들 각각은,
    게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속되며, 드레인 전극에 고전위 전압을 공급하는 고전위 전압원에 접속된 구동 TFT;
    상기 제2 노드에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드;
    상기 제1 스캔 신호에 응답하여 턴-온되어 제1 노드와 상기 데이터 라인을 접속시키는 제1 TFT;
    상기 제2 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 제1 기준 전압을 공급하는 제1 기준 전압원을 접속시키는 제2 TFT;
    상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 제3 노드를 접속시키는 제3 TFT;
    상기 제1 노드와 제3 노드 사이에 접속된 제1 캐패시터; 및
    상기 제3 노드와 상기 제1 기준 전압원 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 고전위 전압원은 하이 레벨과 로우 레벨 사이에서 스윙하는 상기 고전위 전압을 공급하고,
    상기 로우 레벨의 고전위 전압은 상기 제1 기준 전압과 상기 구동 TFT의 문턱전압의 차전압보다 낮은 전압인 것을 특징으로 하는 유기발광다이오드 표시장치.
  3. 제 2 항에 있어서,
    상기 제2 스캔 신호의 펄스 시작 시점은 상기 발광 신호의 제1 펄스 시작 시점과 서로 동기되고,
    상기 제2 스캔 신호의 펄스 종료 시점은 상기 발광 신호의 제1 펄스 종료 시점보다 앞서며,
    상기 발광 신호의 제1 펄스 종료 시점은 상기 제1 스캔 신호의 펄스 시작 시점과 서로 동기되고,
    상기 발광 신호의 제2 펄스 시작 시점과 상기 제1 스캔 신호의 펄스 종료 시점은 서로 동기되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  4. 제 3 항에 있어서,
    상기 발광 신호의 제2 펄스는 수 내지 수십 수평기간 동안 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  5. 제 3 항에 있어서,
    상기 고전위 전압원은,
    상기 제2 스캔 신호의 펄스 시작 시점부터 로우 레벨의 전압을 공급하고, 상기 제2 스캔 신호의 펄스 종료 시점보다 앞선 시점부터 하이 레벨의 전압을 공급하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  6. 제 2 항에 있어서,
    상기 제2 스캔 신호의 펄스 폭은 상기 제1 스캔 신호의 펄스 폭보다 넓고,
    상기 발광 신호의 제1 펄스 폭은 상기 제2 스캔 신호의 펄스 폭보다 넓은 것을 특징으로 하는 유기발광다이오드 표시장치.
  7. 제 1 항에 있어서,
    상기 제1 TFT의 게이트 전극은 상기 제1 스캔 라인에 접속되고, 소스 전극은 상기 제1 노드에 접속되며, 드레인 전극은 데이터 라인에 접속되고,
    상기 제2 TFT의 게이트 전극은 상기 제2 스캔 라인에 접속되며, 소스 전극은 제1 기준 전압원에 접속되고, 드레인 전극은 상기 제1 노드에 접속되며,
    상기 제3 TFT의 게이트 전극은 상기 발광 라인에 접속되고, 소스 전극은 상기 제3 노드에 접속되며, 드레인 전극은 상기 제2 노드에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  8. 제 1 항에 있어서,
    상기 화소들 각각은,
    상기 제1 노드와 상기 고전위 전압원 사이에 접속된 제3 캐패시터를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  9. 제 1 항에 있어서,
    상기 표시패널에는 제3 스캔 라인이 형성되고,
    상기 화소들 각각은,
    상기 제3 스캔 라인의 제3 스캔 신호에 응답하여 턴-온되어 상기 제2 노드와 제2 기준 전압을 공급하는 제2 기준 전압원을 접속시키는 제4 TFT를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  10. 제 9 항에 있어서,
    상기 제2 기준 전압은 상기 제1 기준 전압과 상기 구동 TFT의 문턱전압의 차전압보다 낮은 전압으로 설정될 수 있다. 인 것을 특징으로 하는 유기발광다이오드 표시장치.
  11. 제 10 항에 있어서,
    상기 제2 스캔 신호의 펄스 시작 시점은 상기 제3 스캔 신호의 펄스 시작 시점, 및 상기 발광 신호의 제1 펄스 시작 시점과 서로 동기되고,
    상기 제3 스캔 신호의 펄스 종료 시점은 상기 제2 스캔 신호의 펄스 종료 시점보다 앞서며,
    상기 제2 스캔 신호의 펄스 종료 시점은 상기 발광 신호의 제1 펄스 종료 시점보다 앞서고,
    상기 발광 신호의 제1 펄스 종료 시점은 상기 제1 스캔 신호의 펄스 시작 시점과 서로 동기되고,
    상기 발광 신호의 제2 펄스 시작 시점과 상기 제1 스캔 신호의 펄스 종료 시점은 서로 동기되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  12. 제 11 항에 있어서,
    상기 발광 신호의 제2 펄스는 수 내지 수십 수평기간 동안 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  13. 제 10 항에 있어서,
    상기 제2 스캔 신호의 펄스 폭은 상기 제1 스캔 신호의 펄스 폭과 상기 제3 스캔 신호의 펄스 폭보다 넓고,
    상기 발광 신호의 제1 펄스 폭은 상기 제2 스캔 신호의 펄스 폭보다 넓은 것을 특징으로 하는 유기발광다이오드 표시장치.
  14. 제 9 항에 있어서,
    상기 제1 TFT의 게이트 전극은 상기 제1 스캔 라인에 접속되고, 소스 전극은 상기 제1 노드에 접속되며, 드레인 전극은 데이터 라인에 접속되고,
    상기 제2 TFT의 게이트 전극은 상기 제2 스캔 라인에 접속되며, 소스 전극은 제1 기준 전압원에 접속되고, 드레인 전극은 상기 제1 노드에 접속되며,
    상기 제3 TFT의 게이트 전극은 상기 발광 라인에 접속되고, 소스 전극은 상기 제3 노드에 접속되며, 드레인 전극은 상기 제2 노드에 접속되고,
    상기 제4 TFT의 게이트 전극은 상기 제3 스캔 라인에 접속되며, 소스 전극은 상기 제2 기준 전압원에 접속되고, 드레인 전극은 상기 제2 노드에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  15. 제 9 항에 있어서,
    상기 표시패널에는 컨트롤 라인이 형성되고,
    상기 표시패널은,
    상기 컨트롤 라인의 컨트롤 신호에 응답하여 턴-온되어 상기 제1 기준 전압 라인과 상기 제1 기준 전압원을 접속시키는 제1 스위치;
    상기 컨트롤 신호의 반전 신호에 응답하여 턴-온되어 상기 제1 기준 전압 라인과 게이트 하이 전압원을 접속시키는 제2 스위치;
    상기 컨트롤 신호에 응답하여 턴-온되어 상기 제2 기준 전압 라인과 상기 제2 기준 전압원을 접속시키는 제3 스위치; 및
    상기 컨트롤 신호의 반전 신호에 응답하여 턴-온되어 상기 제2 기준 전압 라인과 전류 센싱 회로를 접속시키는 제4 스위치를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  16. 제 15 항에 있어서,
    상기 제2 스캔 신호, 상기 제3 스캔 신호, 상기 컨트롤 신호 각각의 펄스는 서로 동기되어 발생하고,
    상기 제1 스캔 신호와 상기 발광 신호의 펄스는 발생하지 않는 것을 특징으로 하는 유기발광다이오드 표시장치.
  17. 제 15 항에 있어서,
    상기 제1 스위치의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제1 기준 전압원에 접속되며, 드레인 전극은 상기 제1 기준 전압 라인에 접속되고,
    상기 제2 스위치의 게이트 전극은 상기 컨트롤 신호를 인버전하는 제1 인버터에 접속되며, 소스 전극은 상기 제1 기준 전압 라인에 접속되고, 드레인 전극은 상기 게이트 하이 전압원에 접속되며,
    상기 제3 스위치의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제2 기준 전압원에 접속되며, 드레인 전극은 상기 제2 기준 전압 라인에 접속되고,
    상기 제2 스위치의 게이트 전극은 상기 컨트롤 신호를 인버전하는 제2 인버터에 접속되며, 소스 전극은 상기 전류 센싱 회로에 접속되고, 드레인 전극은 상기 제2 기준 전압 라인에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  18. 제 9 항에 있어서,
    상기 표시패널에는 컨트롤 라인이 형성되고,
    상기 표시패널은,
    상기 컨트롤 라인의 컨트롤 신호에 응답하여 턴-온되어 상기 제1 기준 전압 라인과 상기 제1 기준 전압원을 접속시키는 제1 스위치;
    상기 컨트롤 신호의 반전 신호에 응답하여 턴-온되어 상기 제1 기준 전압 라인과 게이트 로우 전압원을 접속시키는 제2 스위치;
    상기 컨트롤 신호에 응답하여 턴-온되어 상기 제2 기준 전압 라인과 상기 제2 기준 전압원을 접속시키는 제3 스위치; 및
    상기 컨트롤 신호의 반전 신호에 응답하여 턴-온되어 상기 제2 기준 전압 라인과 전류 센싱 회로를 접속시키는 제4 스위치를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  19. 제 18 항에 있어서,
    상기 제2 스캔 신호, 상기 제3 스캔 신호, 상기 컨트롤 신호 각각의 펄스는 서로 동기되어 발생하고,
    상기 제1 스캔 신호와 상기 발광 신호의 펄스는 발생하지 않는 것을 특징으로 하는 유기발광다이오드 표시장치.
  20. 제 18 항에 있어서,
    상기 제1 스위치의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제1 기준 전압원에 접속되며, 드레인 전극은 상기 제1 기준 전압 라인에 접속되고,
    상기 제2 스위치의 게이트 전극은 상기 컨트롤 신호를 인버전하는 제1 인버터에 접속되며, 소스 전극은 게이트 하이 전압원에 접속되고, 드레인 전극은 상기 제1 기준 전압 라인에 접속되며,
    상기 제3 스위치의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제2 기준 전압원에 접속되며, 드레인 전극은 상기 제2 기준 전압 라인에 접속되고,
    상기 제2 스위치의 게이트 전극은 상기 컨트롤 신호를 인버전하는 제2 인버터에 접속되며, 소스 전극은 상기 전류 센싱 회로에 접속되고, 드레인 전극은 상기 제2 기준 전압 라인에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.
KR1020110119194A 2011-11-15 2011-11-15 유기발광다이오드 표시장치 KR101985933B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110119194A KR101985933B1 (ko) 2011-11-15 2011-11-15 유기발광다이오드 표시장치
US13/674,757 US9286834B2 (en) 2011-11-15 2012-11-12 Organic light emitting diode display device with threshold voltage compensation
CN201210457452.3A CN103106873B (zh) 2011-11-15 2012-11-14 有机发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110119194A KR101985933B1 (ko) 2011-11-15 2011-11-15 유기발광다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20130053660A KR20130053660A (ko) 2013-05-24
KR101985933B1 true KR101985933B1 (ko) 2019-10-01

Family

ID=48280081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110119194A KR101985933B1 (ko) 2011-11-15 2011-11-15 유기발광다이오드 표시장치

Country Status (3)

Country Link
US (1) US9286834B2 (ko)
KR (1) KR101985933B1 (ko)
CN (1) CN103106873B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938880B1 (ko) * 2011-11-18 2019-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102014480B1 (ko) * 2013-03-26 2019-08-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
WO2014174905A1 (ja) * 2013-04-23 2014-10-30 シャープ株式会社 表示装置およびその駆動電流検出方法
KR102187835B1 (ko) * 2013-10-17 2020-12-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR102104360B1 (ko) * 2013-11-20 2020-04-24 엘지디스플레이 주식회사 액정표시장치, 이의 구동장치 및 방법
KR102309629B1 (ko) * 2013-12-27 2021-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2016108473A1 (en) * 2014-12-31 2016-07-07 LG Display Co.,Ltd. Display backplane having multiple types of thin-film-transistors
CN104064148B (zh) * 2014-06-30 2017-05-31 上海天马微电子有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104112426B (zh) 2014-06-30 2016-08-24 上海天马有机发光显示技术有限公司 一种oled像素驱动电路、静电释放保护电路及检测方法
KR102192522B1 (ko) * 2014-08-06 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101577909B1 (ko) 2014-09-05 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 열화 센싱 방법
KR102238640B1 (ko) * 2014-11-10 2021-04-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102479304B1 (ko) * 2014-12-31 2022-12-20 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104715723B (zh) * 2015-03-19 2017-08-29 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
KR102294133B1 (ko) * 2015-06-15 2021-08-27 삼성디스플레이 주식회사 유기발광 디스플레이 장치의 스캔 드라이버, 유기발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
KR102390374B1 (ko) * 2015-06-24 2022-04-25 삼성전자주식회사 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
KR102438459B1 (ko) * 2017-08-31 2022-08-30 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
KR102361370B1 (ko) * 2017-10-13 2022-02-10 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
KR102547410B1 (ko) * 2017-10-31 2023-06-22 엘지디스플레이 주식회사 발광 표시 장치
CN108564922B (zh) * 2018-03-28 2020-06-23 昆山国显光电有限公司 像素驱动电路和显示屏
KR102484880B1 (ko) * 2018-06-08 2023-01-05 엘지디스플레이 주식회사 신축 가능한 표시장치, 패널 구동회로 및 구동방법
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN110189701B (zh) 2019-06-28 2022-07-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板与显示装置
CN110491326A (zh) * 2019-08-28 2019-11-22 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板及显示装置
KR102627150B1 (ko) * 2019-10-14 2024-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN111028769B (zh) * 2019-12-31 2020-12-25 深圳市华星光电半导体显示技术有限公司 像素驱动电路、驱动方法及其显示面板、显示装置
CN111128079B (zh) * 2020-01-02 2021-04-30 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
TWI759067B (zh) * 2020-10-12 2022-03-21 友達光電股份有限公司 顯示裝置及驅動方法
US11783779B2 (en) * 2021-09-27 2023-10-10 Lg Display Co., Ltd. Pixel circuit and display device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203660A (ja) 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2010039436A (ja) 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4645881B2 (ja) * 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
CN100541579C (zh) * 2006-05-23 2009-09-16 索尼株式会社 图像显示装置
WO2010100938A1 (ja) * 2009-03-06 2010-09-10 パナソニック株式会社 画像表示装置およびその駆動方法
KR101056302B1 (ko) * 2009-03-26 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101008482B1 (ko) 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011013409A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203660A (ja) 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2010039436A (ja) 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール及び電子機器

Also Published As

Publication number Publication date
KR20130053660A (ko) 2013-05-24
US9286834B2 (en) 2016-03-15
CN103106873A (zh) 2013-05-15
US20130120228A1 (en) 2013-05-16
CN103106873B (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
KR101985933B1 (ko) 유기발광다이오드 표시장치
KR101938880B1 (ko) 유기발광다이오드 표시장치
KR101935955B1 (ko) 유기발광다이오드 표시장치
KR101549284B1 (ko) 유기발광다이오드 표시장치
KR102111747B1 (ko) 유기전계발광 표시장치
KR20150064543A (ko) 유기전계발광 표시장치와 그 구동방법
KR102171866B1 (ko) 유기전계발광 표시장치
KR101850149B1 (ko) 유기발광다이오드 표시장치
KR101907962B1 (ko) 유기발광다이오드 표시장치
KR101834012B1 (ko) 유기발광다이오드 표시장치
KR101929037B1 (ko) 유기발광다이오드 표시장치
KR102569729B1 (ko) 표시 장치 및 표시 장치의 제어 방법
KR101901354B1 (ko) 유기발광다이오드 표시장치
KR20180135844A (ko) 유기발광표시장치
KR102206202B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR101986657B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR101871505B1 (ko) 유기발광다이오드 표시장치
KR101964456B1 (ko) 유기발광다이오드 표시장치
KR102189556B1 (ko) 유기발광표시장치
KR20150129234A (ko) 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant