KR20230045190A - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20230045190A
KR20230045190A KR1020210127739A KR20210127739A KR20230045190A KR 20230045190 A KR20230045190 A KR 20230045190A KR 1020210127739 A KR1020210127739 A KR 1020210127739A KR 20210127739 A KR20210127739 A KR 20210127739A KR 20230045190 A KR20230045190 A KR 20230045190A
Authority
KR
South Korea
Prior art keywords
voltage
node
gate
electrode
scan pulse
Prior art date
Application number
KR1020210127739A
Other languages
English (en)
Inventor
김규진
이동건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210127739A priority Critical patent/KR20230045190A/ko
Publication of KR20230045190A publication Critical patent/KR20230045190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것으로, 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하여 발광 소자를 구동하는 구동 소자; 픽셀 구동 전압이 인가되는 제1 전원 라인과 상기 제2 노드 사이에 연결된 커패시터; 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드를 상기 제3 노드에 연결하는 제1 스위치 소자; 제2 스캔 펄스에 응답하여 안정화 전압을 상기 제1 노드 또는 상기 제3 노드에 인가하는 제2 스위치 소자; 상기 제2 스캔 펄스에 응답하여 상기 안정화 전압 보다 낮은 초기화 전압을 상기 제2 노드에 인가하는 제3 스위치 소자; 상기 제1 스캔 펄스에 응답하여 데이터 전압을 상기 제1 노드에 인가하는 제4 스위치 소자; 및 발광 제어 펄스가 인가되는 게이트 라인의 전압이 게이트 온 전압일 때 턴-온되어 상기 픽셀 구동 전압을 상기 제1 노드에 인가하는 제5 스위치 소자를 포함한다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
전계 발광 표시장치에서 픽셀들의 휘도가 계조(gray scale level)가 변할 때 이전에 저장된 전압의 영향으로 인하여 1 프레임 기간 내에 그 계조값에 대응하는 목표 휘도에 미치지 못하여 응답 특성(Motion Picture Response Time, MPRT)이 저하된다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 이전에 충전된 전압에 영향을 받지 않고 구동되는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하여 발광 소자를 구동하는 구동 소자; 픽셀 구동 전압이 인가되는 제1 전원 라인과 상기 제2 노드 사이에 연결된 커패시터; 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드를 상기 제3 노드에 연결하는 제1 스위치 소자; 제2 스캔 펄스에 응답하여 안정화 전압을 상기 제1 노드 또는 상기 제3 노드에 인가하는 제2 스위치 소자; 상기 제2 스캔 펄스에 응답하여 상기 안정화 전압 보다 낮은 초기화 전압을 상기 제2 노드에 인가하는 제3 스위치 소자; 상기 제1 스캔 펄스에 응답하여 데이터 전압을 상기 제1 노드에 인가하는 제4 스위치 소자; 및 발광 제어 펄스가 인가되는 게이트 라인의 전압이 게이트 온 전압일 때 턴-온되어 상기 픽셀 구동 전압을 상기 제1 노드에 인가하는 제5 스위치 소자를 포함한다.
본 발명은 픽셀 회로의 초기화 단계에서 구동 소자의 소스 전극 및/또는 드레인 전극에 정전압을 인가함으로써 픽셀 회로에 충전되어 있던 이전 전압에 영향을 받지 않고, 현재 프레임에 입력되는 데이터 전압을 픽셀 회로에 충전하여 픽셀들의 응답 특성을 향상시킬 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 2는 도 1에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다.
도 4는 도 3에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다.
도 6은 본 발명의 제3 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다.
도 7은 본 발명의 제4 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 8은 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 9는 본 발명의 제5 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 10은 본 발명의 제6 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 11은 본 발명의 제7 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 12는 본 발명의 제8 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 13은 본 발명의 제9 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 14는 도 13에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 15는 본 발명의 제10 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 16은 본 발명의 제11 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 17은 본 발명의 제12 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 18은 본 발명의 제13 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 19는 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 20은 본 발명의 제14 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 21은 본 발명의 제15 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 22는 본 발명의 제16 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시패널 상에 형성되는 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부(110, 120), 및 표시패널 구동부(110, 120)를 제어하기 위한 타이밍 콘트롤러(130), 표시패널(100)의 구동에 필요한 전원을 발생하는 전원부(150)를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 복수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 복수의 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배치되는 픽셀들을 포함한다.
픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀들(101)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 발광 소자(OLED)를 구동하는 픽셀 회로를 포함한다. 또한, 서브 픽셀들(101)은 컬러 필터를 포함할 수 있으나 생략될 수 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.
표시패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 픽셀 어레이(AA)는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인은 로우 라인(row line) 방향(X축 방향)을 따라 배치된 1 라인에 배치된 픽셀들을 포함한다. 픽셀 어레이(AA)는 m(m은 자연수) 개의 픽셀 라인들[L1~Lm]을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들을 공유하고, 서로 다른 데이터 라인(DL)에 연결된다. 컬럼 방향(Y축 방향)을 따라 세로 방향으로 배치된 서브 픽셀들(101)은 동일한 데이터 라인을 공유한다. 1 수평 기간 동안, 1 픽셀 라인에 배치된 픽셀들에 픽셀 데이터의 데이터 전압이 충전된다.
표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이(AA)에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 단면 구조에서 볼 때, 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부(120) 등을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(R) 발광 소자, 녹색(G) 발광 소자, 및 청색(B) 발광 소자를 포함할 수 있다. 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮여질 수 있다.
봉지층(16)은 회로층(12)과 발광 소자층(14)을 밀봉하도록 상기 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 터치 센서층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 금속 배선 패턴들 사이에 터치 센서의 용량이 형성될 수 있다. 터치 센서층 상에 편광판이 배치될 수 있다. 편광판은 터치 센서층과 회로층(12)의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스(Cover glass)가 접착될 수 있다.
표시패널(100)은 봉지층(16) 상에 적층된 터치 센서층과, 컬러 필터층을 더 포함할 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터와, 블랙 매트릭스 패턴을 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 색순도를 높일 수 있다. 이 실시예는 편광판에 비하여 광 투과율이 높은 컬러 필터층을 표시패널에 적용하여 표시패널(PNL)의 광투과율을 향상시키고 표시패널(PNL)의 두께와 유연성을 개선할 수 있다. 컬러 필터층 상에 커버 글래스가 접착될 수 있다.
표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 폴더블 디스플레이(foldable display) 등을 포함할 수 있다.
표시패널(100)의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다.
내부 보상 기술은 픽셀들 각각에 내장된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압만큼 구동 소자의 게이트 -소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화)만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.
표시패널 구동부는 내부 보상 기술 및/또는 외부 보상 기술을 적용하여 픽셀들을 구동할 수 있다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들(101)에 기입하여 표시패널(100)의 화면 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110)와, 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간 만큼 변화가 없을 때 표시장치의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 입력 영상의 픽셀 데이터를 디지털 신호로 수신 받는다. 데이터 구동부(110)는 입력 영상의 픽셀 데이터를 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 데이터 구동부(110)는 감마 보상 전압을 출력하는 분압 회로를 포함할 수 있다. 분압 회로는 전원부(150)로부터의 감마 기준 전압(GMA)을 분압하여 계조별 감마 보상 전압을 발생하여 DAC에 제공한다. 데이터 구동부(110)의 채널들로부터 출력된 데이터 전압은 디멀티플렉서(112)를 통해 표시패널(100)의 데이터 라인들(DL)에 공급될 수 있다.
디멀티플렉서(112)는 데이터 구동부(110)의 채널들을 통해 출력되는 데이터 전압을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여 데이터 구동부(110)의 채널수가 감소될 수 있다. 디멀티플렉서(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 채널들은 데이터 라인들(DL)에 직접 연결된다.
게이트 구동부(120)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(100)의 회로층(12)에 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. GIP 회로는 표시패널(100)의 베젤 영역(Bezel, BZ)에 배치되거나, GIP 회로의 적어도 일부가 픽셀 어레이(AA)에 분산 배치될 수 있다.
게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(GL)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압(VGH)과 게이트 온 전압(VGL) 사이에서 스윙(swing)한다. 게이트 신호는 스캔 펄스와, 픽셀들의 발광 시간을 제어하는 발광 제어 펄스(이하, “EM 펄스”라 함)를 포함할 수 있다. 게이트 라인들은 스캔 펄스가 인가되는 게이트 라인들과, EM 펄스가 인가되는 게이트 라인들을 포함한다. 스캔 펄스와 EM 펄스의 게이트 온 전압은 서로 동일하거나 상이한 전압으로 설정될 수 있다.
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 양측의 게이트 구동부(120)가 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 펄스를 출력하고, 시프트 클럭에 따라 스캔 펄스를 시프트한다. 제2 게이트 구동부(122)는 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 시프트한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다.
호스트 시스템은 TV(Television) 시스템, 네비게이션 시스템, 개인용 컴퓨터(PC), 태블릿/노트불 컴퓨터, 차량 시스템, 모바일 시스템, 웨어러블 시스템의 메인 회로 보드를 포함할 수 있다. 모바일 시스템이나 웨어러블 시스템에서 타이밍 콘트롤러(130)와 데이터 구동부(110), 및 전원부(150)는 하나의 드라이브 집적 회로(Drive IC)에 집적될 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 스위치 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호를 발생한다.
게이트 타이밍 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호의 전압 레벨은 도면에서 생략된 레벨 시프터(level shifter)를 통해 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환할 수 있다.
전원부(150)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter), 프로그래머블 감마 IC(Programmable gamma IC, P-GMA IC) 등을 포함할 수 있다. 전원부(150)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 표시패널 구동부와 표시패널(100)의 구동에 필요한 정전압(또는 직류 전압)을 발생한다. 전원부(150)는 감마 기준 전압, 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(VINI) 등의 정전압을 출력할 수 있다. 프로그래머블 감마 IC는 레지스터 설정값(register setting)에 따라 감마 기준 전압을 가변할 수 있다. 감마 기준 전압(GMA)은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH, VEH)과 게이트 온 전압(VGL, VEL)은 레벨 시프터와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 및 초기화 전압(VINI)은 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(VDD)은 초기화 전압(VINI) 보다 높은 전압으로 설정되고, 저전위 전원 전압(VSS)은 초기화 전압(VINI) 이하의 전압으로 설정될 수 있다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 4는 도 3에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 3 및 도 4를 참조하면, 픽셀 회로는 발광 소자를 구동하기 위한 구동 소자(DT), 커패시터(Cst), 및 복수의 스위치 소자들(T01~T05)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T05) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로는 스캔 펄스[SC(N-1), SC(N)]가 인가되는 게이트 라인들, 데이터 전압(DATA)이 인가되는 데이터 라인, 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인, 초기화 전압(VINI)이 인가되는 제2 전원 라인 등 픽셀 어레이의 배선들에 연결된다.
스캔 펄스들[SC(N-1), SC(N)]은 게이트 온 전압(VGL)으로 발생된다. 제2 스캔 펄스[SC(N-1)]는 제1 스캔 펄스[SC(N)]에 앞서 발생된다. 제1 스캔 펄스[SC(N)]는 픽셀 회로에 충전될 픽셀 데이터의 데이터 전압과 동기된다. EM 펄스[EM(N)]는 게이트 오프 전압(VEH)으로 발생된다. EM 펄스[EM(N)]는 게이트 온 전압(VGL)의 스캔 펄스들[SC(N-1), SC(N)]과 중첩된다.
구동 소자(DT)는 발광 소자에 직접 또는 도면에서 생략된 스위치 소자를 통해 발광 소자에 연결될 수 있다. 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자에 흐르는 전류를 조절하여 발광 소자를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 도 3에서 “DRD”는 구동 소자(DT)의 제1 전극 전압(또는 드레인 전압)이고, “DRS”는 구동 소자(DT)의 제2 전극 전압(또는 소스 전압)이다. “DRG”는 구동 소자(DT)의 게이트 전압이다.
커패시터(Cst)는 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 노드(n2) 사이에 연결된다.
스위치 소자들(T01~T05)는 게이트 온 전압(VGL, VEL)에 응답하여 턴-온되고, 게이트 오프 전압(VGH, VEH)에 응답하여 턴-오프된다.
제1 스위치 소자(T01)는 제1 스캔 펄스[SC(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n2)를 제3 노드(n3)에 연결한다. 제1 스위치 소자(T01)의 게이트 전극은 제1 스캔 펄스[SC(N)]가 인가되는 제1 게이트 라인(GL1)에 연결된다. 제1 스위치 소자(T01)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(T01)의 제2 전극은 제3 노드(n3)에 연결된다.
제2 스위치 소자(T02)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T02)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T02)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제2 스위치 소자(T02)의 제2 전극은 제1 노드(n1)에 연결된다.
다른 실시예로, 제2 스위치 소자(T02)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 픽셀 구동 전압(VDD)을 제3 노드(n3)에 인가할 수 있다. 이 경우, 제2 스위치 소자(T02)의 제2 전극은 제3 노드(n3)에 연결된다. 또 다른 실시예로, 제2 스위치 소자(T02)는 도 5 및 도 6에 도시된 바와 같이 별도의 안정화 전압을 제1 노드(n1) 또는 제3 노드(n3)에 인가할 수 있다.
제3 스위치 소자(T03)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 전압(VINI)을 제2 노드(n2)에 인가하여 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)을 초기화한다. 이 때, 구동 소자(DT)의 게이트 전극에 초기화 전압(VINI)이 인가되어 구동 소자(DT)는 턴-온(turn-on)된다. 제3 스위치 소자(T03)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제3 스위치 소자(T03)의 제1 전극은 초기화 전압(VINI)가 인가되는 제2 전원 라인(PL2)에 연결되고, 제3 스위치 소자(T03)의 제2 전극은 제2 노드(n2)에 연결된다.
제2 및 제3 스위치 소자들(T02, T03)이 제N-1 스캔 펄스[SC(N-1)]에 응답하여 턴-온될 때, 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 픽셀 구동 전압(VDD)으로 초기화된다. 따라서, 이전 프레임 기간에 커패시터(Cst)에 충전된 전압에 관계 없이 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 정전압으로 초기화되기 때문에 구동 소자(DT)는 이전 전압에 영향을 받지 않고 발광 소자를 구동할 수 있다.
제4 스위치 소자(T04)는 제1 스캔 펄스[SC(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(DATA)을 제1 노드(n1)에 인가한다. 제4 스위치 소자(T04)의 게이트 전극은 제1 게이트 라인(GL1)에 연결된다. 제4 스위치 소자(T04)의 제1 전극은 제1 노드(n1)에 연결되고, 제4 스위치 소자(T04)의 제2 전극은 데이터 전압(DATA)이 인가되는 데이터 라인(DL)에 연결된다.
제5 스위치 소자(T05)는 EM 펄스[EM(N)]가 인가되는 제3 게이트 라인(GL3)의 전압이 게이트 온 전압(VEL)일 때, 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제5 스위치 소자(T05)의 게이트 전극은 EM 펄스[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제5 스위치 소자(T05)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제5 스위치 소자(T05)의 제2 전극은 제1 노드(n1)에 연결된다.
도 5는 본 발명의 제2 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 6은 본 발명의 제3 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도들이다. 제2 및 제3 실시예들에 따른 픽셀 회로에 도 4와 같은 게이트 신호와 데이터 전압이 인가될 수 있다. 이 실시예들과 관련하여, 전술한 제1 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 4 및 도 5를 참조하면, 제2 스위치 소자(T12)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 미리 설정된 소정의 안정화 전압(Vx)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T12)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T12)의 제1 전극은 안정화 전압(Vx)이 인가되는 전원 라인에 연결되고, 제2 스위치 소자(T12)의 제2 전극은 제1 노드(n1)에 연결된다.
도 4 및 도 6을 참조하면, 제2 스위치 소자(T22)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 안정화 전압(Vx)을 제3 노드(n3)에 인가한다. 제2 스위치 소자(T22)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T22)의 제1 전극은 안정화 전압(Vx)이 인가되는 전원 라인에 연결되고, 제2 스위치 소자(T12)의 제2 전극은 제3 노드(n3)에 연결된다.
안정화 전압(Vx)은 전원부(150)로부터 출력되는 직류 전압일 수 있다. 안정화 전압(Vx)은 구동 소자(DT)의 게이트 전압(DRG)에 문턱 전압(Vth)을 더한 전압 보다 높은 전압으로 설정될 수 있다. 예를 들어, 안정화 전압(Vx)은 픽셀 구동 전압(VDD)으로 설정되거나, 초기화 전압(VINI) 보다 높은 전압으로 설정될 수 있다. 안정화 전압(Vx)은 픽셀 구동 전압(VDD) 보다 높은 전압 예를 들어, 게이트 오프 전압(VGH, VEH)으로 설정될 수 있다.
도 7은 본 발명의 제4 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 이 픽셀 회로는 내부 보상 방법으로 구동되어 서브 픽셀들 간에 구동 소자(DT)의 문턱 전압(Vth)의 편차와 구동 시간에 따른 구동 소자(DT)의 문턱 전압 변화를 보상할 수 있다. 도 8은 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 7 및 도 8을 참조하면, 픽셀 회로는 발광 소자를 구동하기 위한 구동 소자(DT), 커패시터(Cst), 및 복수의 스위치 소자들(T01~T07, T32)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T07, T32) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로는 게이트 신호[SC(N-1), SC(N), EM(N)]가 인가되는 게이트 라인들(GL1, GL2, GL3), 데이터 전압(DATA)이 인가되는 데이터 라인(DL), 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1), 초기화 전압(VINI)이 인가되는 제2 전원 라인, 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3) 등 픽셀 어레이(AA)의 배선들에 연결된다. 초기화 전압(VINI)은 커패시터(Cst)와 구동 소자(DT)를 초기화하는 제1 초기화 전압(VIIN1)과, 발광 소자(EL)를 초기화하는 제2 초기화 전압(VIIN2)으로 분리될 수 있다. 이 경우, 제2 전원 라인은 제1 초기화 전압(VINI)이 인가되는 제2-1 전원 라인(PL21)과, 제2 초기화 전압(VINI2)이 인가되는 제2-2 전원 라인(PL22)으로 분리될 수 있다. 제1 및 제2 초기화 전압(VINI1, VINI2)은 서로 동일하거나 상이한 전압으로 설정될 수 있다.
픽셀 회로에 인가되는 직류 전압은 VDD > (VINI1, VINI2) > VSS으로 설정될 수 있다. 게이트 오프 전압(VGH, VEH)은 픽셀 구동 전압(VDD) 보다 높은 전압으로 설정되고, 게이트 온 전압(VGL, VEL)은 저전위 전원 전압(VSS) 보다 낮은 전압으로 설정될 수 있다.
픽셀 회로의 구동 시간은 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)이 초기화 단계(Ti), 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장되는 샘플링 단계(Ts), 및 발광 소자(EL)가 발광되는 발광 단계(tem)로 나뉘어질 수 있다. 초기화 단계(Ti) 앞에 제1 플로팅 기간(Tf1)이 설정되고, 샘플링 단계(Ts) 뒤에 제2 플로팅 기간(Tf2)이 설정될 수 있다. 도 8에 도시된 바와 같이 스위치 소자들(T01~T07, T32)이 플로팅 기간(Tf1, Tf2)에 게이트 오프 전압(VGH, VEH)에 응답하여 턴-오프(turn-off)되기 때문에 주요 노드들(n1~n4)에 전압이 인가되지 않으므로 이전 상태를 유지하거나 미지 상태(unknown)일 수 있다.
스캔 펄스들[SC(N-1), SC(N)]은 게이트 온 전압(VGL)의 펄스이다. 제2 스캔 펄스[SC(N-1)]는 제1 스캔 펄스[SC(N)]에 앞서 초기화 단계(Ti)에서 발생된다. 제1 스캔 펄스[SC(N)]는 픽셀 회로에 충전될 픽셀 데이터의 데이터 전압(DATA)과 동기되어 샘플링 단계(Ts)에서 발생된다. EM 펄스[EM(N)]는 제1 플로팅 기간(Tf1)부터 제2 플로팅 기간(Tf2)까지 게이트 오프 전압(VEH)으로 발생된다. EM 펄스[EM(N)]는 스캔 펄스들[SC(N-1), SC(N)]과 중첩된다. EM 펄스(EM(N))는 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEL)으로 반전된다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에서 전류 패스(current path)가 형성되어 발광 소자(EL)가 발광될 수 있다.
발광 소자(EL)는 제4 노드(n4)에 연결된 애노드 전극, 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3)에 연결된 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(EL)의 양단 전압이 발광 소자(EL)의 문턱 전압 이상일 때, 발광 소자(EL)가 턴-온되어 발광 소자(EL)에 전류가 흐른다. 이 때, 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 발광층(EML)에서 여기자가 발생되어 가시광이 방출될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 노드(n2) 사이에 연결된다.
제1 스위치 소자(T01)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC(N)]에 응답하여 제2 노드(n2)를 제3 노드(n3)에 연결한다. 제1 스위치 소자(T01)의 게이트 전극은 제1 스캔 펄스[SC(N)]가 인가되는 제1 게이트 라인(GL1)에 연결된다. 제1 스위치 소자(T01)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(T01)의 제2 전극은 제3 노드(n3)에 연결된다.
제2 스위치 소자(T32)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC(N-1)]에 응답하여 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T32)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T32)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제2 스위치 소자(T32)의 제2 전극은 제1 노드(n1)에 연결된다.
제3 스위치 소자(T03)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC(N-1)]에 응답하여 제1 초기화 전압(VINI1)을 제2 노드(n2)에 인가하여 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)을 초기화한다. 이 때, 구동 소자(DT)의 게이트 전극에 제1 초기화 전압(VINI1)이 인가되어 구동 소자(DT)는 턴-온된다. 제3 스위치 소자(T03)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제3 스위치 소자(T03)의 제1 전극은 제1 초기화 전압(VINI1)이 인가되는 제2-1 전원 라인(PL21)에 연결되고, 제3 스위치 소자(T03)의 제2 전극은 제2 노드(n2)에 연결된다.
제2 및 제3 스위치 소자들(T32, T03)이 제N-1 스캔 펄스[SC(N-1)]에 응답하여 턴-온될 때, 구동 소자(DT)의 제1 및 제2 전극 전압(DRS, DRD)이 픽셀 구동 전압(VDD)으로 초기화된다. 따라서, 이전 프레임 기간에 커패시터(Cst)에 충전된 전압에 관계 없이 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 정전압으로 초기화되기 때문에 구동 소자(DT)는 이전 전압에 영향을 받지 않고 발광 소자(EL)를 구동할 수 있다.
제4 스위치 소자(T04)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC(N)]에 응답하여 데이터 전압(DATA)을 제1 노드(n1)에 인가한다. 샘플링 단계(Ts)에서 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장된다. 제4 스위치 소자(T04)의 게이트 전극은 제1 게이트 라인(GL1)에 연결된다. 제4 스위치 소자(T04)의 제1 전극은 제1 노드(n1)에 연결되고, 제4 스위치 소자(T04)의 제2 전극은 데이터 라인(DL)에 연결된다.
제5 및 제6 스위치 소자들(T05, T06)은 EM 펄스[EM(N)]의 게이트 오프 전압(VEH)에 따라 제1 플로팅 기간(Tf1), 초기화 단계(Ti), 샘플링 단계(Ts), 및 제2 플로팅 기간(Tf2) 동안 오프 상태를 유지한다. 제5 스위치 소자(T05)는 EM 펄스[EM(N)]가 게이트 온 전압(VEL)으로 반전되는 발광 단계(Tem)에서 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제6 스위치 소자(T06)는 발광 단계(Tem)에서 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에 전류 패스가 형성되어 발광 소자(OLED)에 전류가 흐를 수 있다. 제5 스위치 소자(T05)의 게이트 전극은 EM 펄스[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제5 스위치 소자(T05)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제5 스위치 소자(T05)의 제2 전극은 제1 노드(n1)에 연결된다. 제6 스위치 소자(T06)는 제3 게이트 라인(GL3)에 연결된 게이트 전극, 제3 노드(n3)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제7 스위치 소자(T07)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC(N)]에 응답하여 제2 초기화 전압(VINI2)을 제4 노드(n4)에 인가한다. 이 때, 제2 초기화 전압(VINI2)과 저전위 전원 전압(VSS)의 전압 차이는 발광 소자(EL)의 문턱 전압 보다 낮기 때문에 발광 소자(EL)는 발광되지 않는다. 제7 스위치 소자(T07)는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제2-2 전원 라인(PL22)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
도 8에서 알 수 있는 바와 같이, 제1 플로팅 기간(Tf1)에 제1 및 제3 노드들(n1, n3)이 플로팅되어 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 이전에 충전된 전압에 따라 달라질 수 있다. 초기화 단계(Ti)에서 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 정전압인 픽셀 구동 전압(VDD)으로 초기화되기 때문에 그 이후 샘플링 단계(Ts)에서 이전 전압에 영향을 받지 않고 구동 소자(DT)의 문턱 전압(Vth)이 샘플링될 수 있다. 발광 단계(Tem)에서, 구동 소자(DT)의 게이트 전압(DRG)은 문턱 전압(Vth)만큼 보상된 데이터 전압(DATA-Vth)이다. 발광 단계(Tem)에서 구동 소자(DT)의 소스 전압(DRS)은 픽셀 구동 전압(VDD)이고, 그 드레인 전압(DRD)은 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정되는 발광 소자(OLED)의 전압(VOLED)이다.
도 9는 본 발명의 제5 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 도 10은 본 발명의 제6 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 제5 및 제6 실시예들에 따른 픽셀 회로에 도 8과 같은 게이트 신호와 데이터 전압이 인가될 수 있다. 이 실시예들과 관련하여, 전술한 제4 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 8 및 도 9를 참조하면, 제2 스위치 소자(T42)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC(N-1)]에 응답하여 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T42)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T42)의 제1 전극은 픽셀 구동 전압(VDD)이 인가되는 전원 라인(PL1)에 연결되고, 제2 스위치 소자(T42)의 제2 전극은 제1 노드(n1)에 연결된다.
도 8 및 도 10을 참조하면, 제2 스위치 소자(T52)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 안정화 전압(Vx)을 제3 노드(n3)에 인가한다. 제2 스위치 소자(T52)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T52)의 제1 전극은 안정화 전압(Vx)이 인가되는 전원 라인에 연결되고, 제2 스위치 소자(T52)의 제2 전극은 제3 노드(n3)에 연결된다.
도 11은 본 발명의 제7 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 도 12는 본 발명의 제8 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 제7 및 제8 실시예들에서, 초기화 전압(VINI)이 단일 전압으로 설정된다. 제7 및 제8 실시예들에 따른 픽셀 회로에 도 8과 같은 게이트 신호와 데이터 전압이 인가될 수 있다. 이 실시예들과 관련하여, 전술한 실시예들과 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 8 및 도 11을 참조하면, 제2 스위치 소자(T62)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC(N-1)]에 응답하여 안정화 전압(Vx)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T62)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T62)의 제1 전극은 안정화 전압(Vx)이 인가되는 전원 라인에 연결되고, 제2 스위치 소자(T62)의 제2 전극은 제1 노드(n1)에 연결된다.
도 8 및 도 12를 참조하면, 제2 스위치 소자(T72)는 제2 스캔 펄스[SC(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 안정화 전압(Vx)을 제3 노드(n3)에 인가한다. 제2 스위치 소자(T72)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T72)의 제1 전극은 안정화 전압(Vx)이 인가되는 전원 라인에 연결되고, 제2 스위치 소자(T72)의 제2 전극은 제3 노드(n3)에 연결된다.
도 11 및 도 12에서, 제3 스위치 소자(T03)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC(N-1)]에 응답하여 초기화 전압(VINI)을 제2 노드(n2)에 인가하여 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)을 초기화한다. 제3 스위치 소자(T03)의 게이트 전극은 제2 스캔 펄스[SC(N-1)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제3 스위치 소자(T03)의 제1 전극은 초기화 전압(VINI)이 인가되는 제2 전원 라인(PL2)에 연결되고, 제3 스위치 소자(T03)의 제2 전극은 제2 노드(n2)에 연결된다.
제7 스위치 소자(T07)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC(N)]에 응답하여 초기화 전압(VINI)을 제4 노드(n4)에 인가한다. 제7 스위치 소자(T07)는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제2 전원 라인(PL2)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
도 13은 본 발명의 제9 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 도 14는 도 13에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 13 및 도 14를 참조하면, 픽셀 회로는 발광 소자를 구동하기 위한 구동 소자(DT), 커패시터(Cst), 및 복수의 스위치 소자들(T01~T07, T82)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T07, T82) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로는 게이트 신호[SC1(N), SC2(N), EM(N)]가 인가되는 게이트 라인들(GL1, GL2, GL3), 데이터 전압(DATA)이 인가되는 데이터 라인(DL), 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1), 초기화 전압(VINI1, VINI2)이 인가되는 제2 전원 라인들(PL21, PL22), 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3), 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4) 등 픽셀 어레이(AA)의 배선들에 연결된다. 제2 전원 라인들(PL21, PL22)은 제1 초기화 전압(VIIN1)이 인가되는 제2-1 전원 라인(PL21)과, 제2 초기화 전압(VIIN2)이 인가되는 제2-2 전원 라인(PL22)으로 분리될 수 있다. 단일 초기화 전압(VINI)의 경우, 제2 전원 라인(PL2)은 단일 초기화 전압이 인가되는 하나의 배선일 수 있다.
픽셀 회로에 인가되는 직류 전압은 VDD > (VINI1, VINI2) > VSS으로 설정될 수 있다. 게이트 오프 전압(VGH, VEH)은 픽셀 구동 전압(VDD) 보다 높은 전압으로 설정되고, 게이트 온 전압(VGL, VEL)은 저전위 전원 전압(VSS) 보다 낮은 전압으로 설정될 수 있다.
픽셀 회로의 구동 시간은 제1 플로팅 기간(Tf01), 초기화 단계(Ti), 제2 플로팅 기간(Tf02), 샘플링 단계(Ts), 제3 플로팅 기간(Tf03), 및 발광 단계(tem)로 나뉘어질 수 있다. 플로팅 기간(Tf01, Tf02, Tf03)에 스위치 소자들(T01~T07, T82)이 턴-오프되기 때문에 주요 노드들(n1~n4)은 이전에 충전된 전압을 유지할 수 있다.
제2 플로팅 기간(Tf02)은 샘플링 단계(Ts) 전에 충분한 시간 동안 초기화 단계(Ti)에서 인가된 구동 소자(DT)의 전압들(DRG, DRS, DRD)이 유지된다. 따라서, 제2 플로팅 기간(Tf02) 동안 구동 소자(DT)가 1 수평 기간 보다 긴 시간 동안 온(ON) 상태로 유지된 후에, 이전에 충전된 전압의 영향 없이 샘플링 단계(Ts)에서 구동 소자(DT)의 문턱 전압(Vth)이 샘플링된다. 제2 플로팅 기간(Tf02)은 2 내지 10 수평 기간 내의 시간으로 설정될 수 있다.
스캔 펄스들[SC1(N), SC2(N)]은 게이트 온 전압(VGL)의 펄스이다. 제2 스캔 펄스[SC1(N)]가 초기화 단계(Ti)에서 발생된 후, 제2 플로팅 기간(Tf02) 뒤에 제1 스캔 펄스[SC2(N)]가 샘플링 단계(Ts)에서 발생된다. EM 펄스[EM(N)]는 제1 플로팅 기간(Tf01)부터 제3 플로팅 기간(Tf03)까지 게이트 오프 전압(VEH)으로 발생된다. EM 펄스[EM(N)]는 스캔 펄스들[SC1(N), SC2(N)]과 중첩된다. EM 펄스(EM(N))는 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEL)으로 반전된다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에서 전류 패스(current path)가 형성되어 발광 소자(EL)가 발광될 수 있다.
발광 소자(EL)는 제4 노드(n4)에 연결된 애노드 전극과, 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3)에 연결된 캐소드 전극을 포함한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 노드(n2) 사이에 연결된다.
제1 스위치 소자(T01)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 제2 노드(n2)를 제3 노드(n3)에 연결한다. 제1 스위치 소자(T01)의 게이트 전극은 제1 스캔 펄스[SC2(N)]가 인가되는 제1 게이트 라인(GL1)에 연결된다. 제1 스위치 소자(T01)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(T01)의 제2 전극은 제3 노드(n3)에 연결된다.
제2 스위치 소자(T82)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]에 응답하여 안정화 전압(Vx)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T82)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T82)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T82)의 제2 전극은 제1 노드(n1)에 연결된다.
제3 스위치 소자(T03)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]에 응답하여 제1 초기화 전압(VINI1)을 제2 노드(n2)에 인가하여 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)을 초기화한다. 이 때, 구동 소자(DT)의 게이트 전극에 제1 초기화 전압(VINI1)이 인가되어 구동 소자(DT)는 턴-온된다. 제3 스위치 소자(T03)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제3 스위치 소자(T03)의 제1 전극은 제1 초기화 전압(VINI1)이 인가되는 제2-1 전원 라인(PL21)에 연결되고, 제3 스위치 소자(T03)의 제2 전극은 제2 노드(n2)에 연결된다.
제4 스위치 소자(T04)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 데이터 전압(DATA)을 제1 노드(n1)에 인가한다. 샘플링 단계(Ts)에서 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장된다. 제4 스위치 소자(T04)의 게이트 전극은 제1 게이트 라인(GL1)에 연결된다. 제4 스위치 소자(T04)의 제1 전극은 제1 노드(n1)에 연결되고, 제4 스위치 소자(T04)의 제2 전극은 데이터 라인(DL)에 연결된다.
제5 및 제6 스위치 소자들(T05, T06)은 EM 펄스[EM(N)]의 게이트 오프 전압(VEH)에 따라 제1 플로팅 기간(Tf01), 초기화 단계(Ti), 제2 플로팅 기간(Tf02), 샘플링 단계(Ts), 및 제3 플로팅 기간(Tf03) 동안 오프 상태를 유지한다. 제5 스위치 소자(T05)는 EM 펄스[EM(N)]가 게이트 온 전압(VEL)으로 반전되는 발광 단계(Tem)에서 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제6 스위치 소자(T06)는 발광 단계(Tem)에서 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에 전류 패스가 형성되어 발광 소자(OLED)에 전류가 흐를 수 있다. 제5 스위치 소자(T05)의 게이트 전극은 EM 펄스[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제5 스위치 소자(T05)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제5 스위치 소자(T05)의 제2 전극은 제1 노드(n1)에 연결된다. 제6 스위치 소자(T06)는 제3 게이트 라인(GL3)에 연결된 게이트 전극, 제3 노드(n3)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제7 스위치 소자(T07)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 제2 초기화 전압(VINI2)을 제4 노드(n4)에 인가한다. 제7 스위치 소자(T07)는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제2-2 전원 라인(PL22)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
도 14에서 알 수 있는 바와 같이, 제1 플로팅 기간(Tf01)에 제1 및 제3 노드들(n1, n3)이 플로팅되어 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRD)이 이전에 충전된 전압에 따라 달라질 수 있다. 이전 프레임 기간의 발광 단계(Tem)에서 구동 소자(DT)의 소스 전압(DRS)이 픽셀 구동 전압(VDD)이고, 드레인 전압(DRD)이 발광 소자(EL)의 전압(VOLED)일 때, 제1 플로팅 기간(Tf01)에서 구동 소자(DT)의 소스 전압(DRS)은 픽셀 구동 전압(VDD)이고, 드레인 전압(DRD)은 발광 소자(OLED)의 전압(VOLED)이다.
초기화 단계(Ti)에서 구동 소자(DT)의 소스 및 드레인 전압(DRS, DRS)이 정전압인 안정화 전압(Vx)으로 초기화되기 때문에 그 이후 샘플링 단계(Ts)에서 이전 전압에 영향을 받지 않고 구동 소자(DT)의 문턱 전압(Vth)이 샘플링될 수 있다. 제2 플로팅 기간(Tf02) 동안, 구동 소자(DR)의 소스 및 드레인 전압(DRS, DRD)이 안정화 전압(Vx)의 목표 전압까지 부스팅(boosting)될 수 있다. 샘플링 단계(Ts)에서 구동 소자(DR)의 소스 전압(DRS)은 데이터 전압(DATA)이고, 드레인 전압(DRD)은 DATA-Vth이다. 발광 단계(Tem)에서, 구동 소자(DT)의 게이트 전압(DRG)은 문턱 전압(Vth)만큼 보상된 데이터 전압(DATA-Vth)이다. 발광 단계(Tem)에서 구동 소자(DT)의 소스 전압(DRS)은 픽셀 구동 전압(VDD)이고, 그 드레인 전압(DRD)은 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정되는 발광 소자(OLED)의 전압(VOLED)이다.
도 15는 본 발명의 제10 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 16은 본 발명의 제11 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 17은 본 발명의 제12 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 제10 내지 도 12 실시예에 따른 픽셀 회로에 도 14와 같은 게이트 신호와 데이터 전압이 인가될 수 있다. 이 실시예들과 관련하여, 전술한 제8 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 15를 참조하면, 제2 스위치 소자(T92)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]에 응답하여 안정화 전압(Vx)을 제3 노드(n3)에 인가한다. 제2 스위치 소자(T92)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T92)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T92)의 제2 전극은 제3 노드(n3)에 연결된다.
도 16 및 도 17을 참조하면, 제2 스위치 소자(T102, T112)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]에 응답하여 안정화 전압(Vx)을 제1 노드(n1) 또는 제3 노드(n3)에 인가한다. 제2 스위치 소자(T102, T112)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T102, T112)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T102, T112)의 제2 전극은 제1 노드(n1) 또는 제3 노드(n3)에 연결된다.
초기화 전압(VINI)은 제2 전원 라인(PL2)을 통해 제3 및 제7 스위치 소자들(T03, T07)에 인가된다.
도 18은 본 발명의 제13 실시예에 따른 픽셀 회로의 일 예를 보여 주는 회로도이다. 도 19는 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 18 및 도 19를 참조하면, 픽셀 회로는 발광 소자를 구동하기 위한 구동 소자(DT), 커패시터(Cst), 및 복수의 스위치 소자들(T01~T07, T122)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T07, T112) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로는 게이트 신호[SC2(N-1), SC1(N), SC2(N), EM(N)]가 인가되는 게이트 라인들(GL1, GL2, GL3, GL4), 데이터 전압(DATA)이 인가되는 데이터 라인(DL), 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1), 초기화 전압(VINI1, VINI2)이 인가되는 제2 전원 라인들(PL21, PL22), 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3), 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4) 등 픽셀 어레이(AA)의 배선들에 연결된다. 제2 전원 라인들(PL21, PL22)은 제1 초기화 전압(VIIN1)이 인가되는 제2-1 전원 라인(PL21)과, 제2 초기화 전압(VIIN2)이 인가되는 제2-2 전원 라인(PL22)으로 분리될 수 있다. 단일 초기화 전압(VINI)의 경우, 제2 전원 라인(PL2)은 단일 초기화 전압이 인가되는 하나의 배선일 수 있다.
픽셀 회로에 인가되는 직류 전압은 VDD > (VINI1, VINI2) > VSS으로 설정될 수 있다. 게이트 오프 전압(VGH, VEH)은 픽셀 구동 전압(VDD) 보다 높은 전압으로 설정되고, 게이트 온 전압(VGL, VEL)은 저전위 전원 전압(VSS) 보다 낮은 전압으로 설정될 수 있다.
픽셀 회로의 구동 시간은 제1 플로팅 기간(Tf11), 초기화 단계(Ti), 샘플링 단계(Ts), 안정화 단계(Tx), 제2 플로팅 기간(Tf12), 및 발광 단계(tem)로 나뉘어질 수 있다. 플로팅 기간(Tf11, Tf12)에 스위치 소자들(T01~T07, T82)이 턴-오프되기 때문에 주요 노드들(n1~n4)은 이전에 충전된 전압을 유지할 수 있다.
스캔 펄스들[SC2(N-1), SC1(N), SC2(N)]은 게이트 온 전압(VGL)의 펄스이다. 제2 스캔 펄스([SC1(N)]는 초기화 단계(Ti)에서 발생되는 제1 펄스(P1)와, 안정화 단계(Tx)에서 발생되는 제2 펄스(P2)를 포함하는 멀티 펄스로 발생된다. 제2 스캔 펄스([SC1(N)]의 제1 펄스(P1)는 초기화 단계(Ti)에서 안정화 전압(Vx)을 제1 노드(n1)에 인가하여 제1 노드(n1) 및 제3 노드(n3)를 안정화 전압(Vx)으로 충전시켜 픽셀들의 응답 속도를 빠르게 한다. 제2 스캔 펄스([SC1(N)]의 제2 펄스(P2)는 안정화 단계(Tx)에서 안정화 전압(Vx)을 제1 노드(n1)에 인가하여 샘플링 단계(Ts) 후에 턴-오프되는 구동 소자(DT)를 턴-온시켜 픽셀들의 응답 속도를 빠르게 한다.
제3 스캔 펄스[SC2(N-1)]는 초기화 단계(Ti)에서 발생된다. 제1 스캔 펄스[SC2(N)]는 샘플링 단계(Ts)에서 발생된다.
EM 펄스[EM(N)]는 제1 플로팅 기간(Tf11)부터 제2 플로팅 기간(Tf12)까지 게이트 오프 전압(VEH)으로 발생된다. EM 펄스[EM(N)]는 스캔 펄스들[SC2(N-1), SC1(N), SC2(N)]과 중첩된다. EM 펄스(EM(N))는 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEL)으로 반전된다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에서 전류 패스가 형성되어 발광 소자(EL)가 발광될 수 있다.
발광 소자(EL)는 제4 노드(n4)에 연결된 애노드 전극과, 저전위 전원 전압(VSS)이 인가되는 제3 전원 라인(PL3)에 연결된 캐소드 전극을 포함한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(PL1)과 제2 노드(n2) 사이에 연결된다.
제1 스위치 소자(T01)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 제2 노드(n2)를 제3 노드(n3)에 연결한다. 제1 스위치 소자(T01)의 게이트 전극은 제1 스캔 펄스[SC2(N)]가 인가되는 제1 게이트 라인(GL1)에 연결된다. 제1 스위치 소자(T01)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(T01)의 제2 전극은 제3 노드(n3)에 연결된다.
제2 스위치 소자(T122)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]의 제1 펄스(P1)에 응답하여 안정화 전압(Vx)을 제1 노드(n1)에 인가한 후, 안정화 단계(Tx)에서 제2 스캔 펄스[SC1(N)]의 제2 펄스(P2)에 응답하여 안정화 전압(Vx)을 제1 노드(n1)에 인가한다. 제2 스위치 소자(T112)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T112)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T112)의 제2 전극은 제1 노드(n1)에 연결된다.
제3 스위치 소자(T03)는 초기화 단계(Ti)에서 제3 스캔 펄스[SC2(N-1)]에 응답하여 제1 초기화 전압(VINI1)을 제2 노드(n2)에 인가하여 커패시터(Cst)와 구동 소자(DT)의 게이트 전압(DRG)을 초기화한다. 이 때, 구동 소자(DT)의 게이트 전극에 제1 초기화 전압(VINI1)이 인가되어 구동 소자(DT)는 턴-온된다. 제3 스위치 소자(T03)의 게이트 전극은 제3 스캔 펄스[SC2(N-1)]가 인가되는 제4 게이트 라인(GL4)에 연결된다. 제3 스위치 소자(T03)의 제1 전극은 제1 초기화 전압(VINI1)이 인가되는 제2-1 전원 라인(PL21)에 연결되고, 제3 스위치 소자(T03)의 제2 전극은 제2 노드(n2)에 연결된다.
제4 스위치 소자(T04)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 데이터 전압(DATA)을 제1 노드(n1)에 인가한다. 샘플링 단계(Ts)에서 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장된다. 제4 스위치 소자(T04)의 게이트 전극은 제1 게이트 라인(GL1)에 연결된다. 제4 스위치 소자(T04)의 제1 전극은 제1 노드(n1)에 연결되고, 제4 스위치 소자(T04)의 제2 전극은 데이터 라인(DL)에 연결된다.
제5 및 제6 스위치 소자들(T05, T06)은 EM 펄스[EM(N)]의 게이트 오프 전압(VEH)에 따라 제1 플로팅 기간(Tf11), 초기화 단계(Ti), 샘플링 단계(Ts), 안정화 단계(Tx), 및 제2 플로팅 기간(Tf12) 동안 오프 상태를 유지한다. 제5 스위치 소자(T05)는 EM 펄스[EM(N)]가 게이트 온 전압(VEL)으로 반전되는 발광 단계(Tem)에서 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가한다. 제6 스위치 소자(T06)는 발광 단계(Tem)에서 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 발광 단계(Tem)에서 픽셀 구동 전압(VDD)과 저전위 전원 전압(VSS) 사이에 전류 패스가 형성되어 발광 소자(OLED)에 전류가 흐를 수 있다. 제5 스위치 소자(T05)의 게이트 전극은 EM 펄스[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제5 스위치 소자(T05)의 제1 전극은 제1 전원 라인(PL1)에 연결되고, 제5 스위치 소자(T05)의 제2 전극은 제1 노드(n1)에 연결된다. 제6 스위치 소자(T06)는 제3 게이트 라인(GL3)에 연결된 게이트 전극, 제3 노드(n3)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제7 스위치 소자(T07)는 샘플링 단계(Ts)에서 제1 스캔 펄스[SC2(N)]에 응답하여 제2 초기화 전압(VINI2)을 제4 노드(n4)에 인가한다. 제7 스위치 소자(T07)는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제2-2 전원 라인(PL22)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
도 20은 본 발명의 제14 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 21은 본 발명의 제15 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 22는 본 발명의 제16 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 제14 내지 도 16 실시예에 따른 픽셀 회로에 도 19와 같은 게이트 신호와 데이터 전압이 인가될 수 있다. 이 실시예들과 관련하여, 전술한 제13 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 20을 참조하면, 제2 스위치 소자(T132)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]의 제1 펄스(P1)에 응답하여 안정화 전압(Vx)을 제3 노드(n3)에 인가한 후, 제2 스캔 펄스[SC1(N)]의 제2 펄스(P2)에 응답하여 안정화 전압(Vx)을 제3 노드(n3)에 인가한다. 제2 스위치 소자(T132)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T132)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T132)의 제2 전극은 제3 노드(n3)에 연결된다.
도 21 및 도 22를 참조하면, 제2 스위치 소자(T142, T152)는 초기화 단계(Ti)에서 제2 스캔 펄스[SC1(N)]의 제1 펄스(P1)에 응답하여 안정화 전압(Vx)을 제1 노드(n1) 또는 제3 노드(n3)에 인가한 후, 제2 스캔 펄스[SC1(N)]의 제2 펄스(P2)에 응답하여 안정화 전압(Vx)을 제1 노드(n1) 또는 제3 노드(n3)에 인가한다.
제2 스위치 소자(T142, T152)의 게이트 전극은 제2 스캔 펄스[SC1(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제2 스위치 소자(T142, T152)의 제1 전극은 안정화 전압(Vx)이 인가되는 제4 전원 라인(PL4)에 연결되고, 제2 스위치 소자(T142, T152)의 제2 전극은 제1 노드(n1) 또는 제3 노드(n3)에 연결된다.
초기화 전압(VINI)은 제2 전원 라인(PL2)을 통해 제3 및 제7 스위치 소자들(T03, T07)에 인가된다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
T01: 제1 스위치 소자 T03: 제3 스위치 소자
T04: 제4 스위치 소자 T05: 제5 스위치 소자
T06: 제6 스위치 소자 T07: 제7 스위치 소자
T02, T12, T22, T32, T42, T52, T72, T82, T92, T102, T112, T122, T132, T142, T152: 제2 스위치 소자
Cst: 커패시터 EL: 발광 소자
SC(N-1), SC(N), SC1(N), SC2(N), SC2(N-1): 스캔 펄스
EM(N): EM 펄스 DATA: 데이터 전압
DRG: 구동 소자의 게이트 전압 DRS: 구동 소자의 소스 전압
DRD: 구동 소자의 드레인 전압 VINI, VINI1, VINI2: 초기화 전압
VDD: 픽셀 구동 전압 Vx: 안정화 전압
Tf1, Tf2, Tf01,Tf02, Tf03, Tf11, Tf12: 플로팅 기간
Ti: 초기화 단계 Ts: 샘플링 단계
Tx: 안정화 단계 Tem: 발광 단계

Claims (16)

  1. 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하여 발광 소자를 구동하는 구동 소자;
    픽셀 구동 전압이 인가되는 제1 전원 라인과 상기 제2 노드 사이에 연결된 커패시터;
    제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드를 상기 제3 노드에 연결하는 제1 스위치 소자;
    제2 스캔 펄스에 응답하여 안정화 전압을 상기 제1 노드 또는 상기 제3 노드에 인가하는 제2 스위치 소자;
    상기 제2 스캔 펄스에 응답하여 상기 안정화 전압 보다 낮은 초기화 전압을 상기 제2 노드에 인가하는 제3 스위치 소자;
    상기 제1 스캔 펄스에 응답하여 데이터 전압을 상기 제1 노드에 인가하는 제4 스위치 소자; 및
    발광 제어 펄스가 인가되는 게이트 라인의 전압이 게이트 온 전압일 때 턴-온되어 상기 픽셀 구동 전압을 상기 제1 노드에 인가하는 제5 스위치 소자를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 안정화 전압은,
    상기 픽셀 구동 전압, 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압, 상기 초기화 전압 보다 높은 전압으로 미리 설정된 전압 중 어느 하나인 픽셀 회로.
  3. 제 1 항에 있어서,
    상기 제2 스캔 펄스가 상기 제1 스캔 펄스에 앞서 발생되고, 상기 제1 및 제2 스캔 펄스는 상기 스위치 소자들이 턴-온되는 게이트 온 전압으로 발생되며,
    상기 발광 제어 펄스는 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압의 펄스로 발생되고, 상기 발광 제어 펄스는 상기 제1 및 제2 스캔 펄스와 중첩되는 픽셀 회로.
  4. 제 2 항에 있어서,
    상기 픽셀 회로의 구동 시간은 제1 플로팅 기간, 초기화 단계, 샘플링 단계, 제2 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 초기화 단계에서 상기 제2 스캔 펄스가 발생되고,
    상기 샘플링 단계에서 상기 제1 스캔 펄스가 발생되고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제2 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되고,
    상기 초기화 전압이 서로 다른 전원 라인들에 의해 분리되는 제1 초기화 전압과, 제2 초기화 전압을 포함하는 픽셀 회로.
  5. 제 4 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 제2 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하고,
    상기 제3 스위치 소자의 게이트 전극에 인가되는 상기 초기화 전압이 상기 제1 초기화 전압인 픽셀 회로.
  6. 제 2 항에 있어서,
    상기 픽셀 회로의 구동 시간은 제1 플로팅 기간, 초기화 단계, 샘플링 단계, 제2 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 초기화 단계에서 상기 제2 스캔 펄스가 발생되고,
    상기 샘플링 단계에서 상기 제1 스캔 펄스가 발생되고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제2 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되는 픽셀 회로.
  7. 제 6 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하는 픽셀 회로.
  8. 제 2 항에 있어서,
    상기 픽셀 회로의 구동 시간은 제1 플로팅 기간, 초기화 단계, 제2 플로팅 기간, 샘플링 단계, 제3 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 초기화 단계에서 상기 제2 스캔 펄스가 발생되고,
    상기 샘플링 단계에서 상기 제1 스캔 펄스가 발생되고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제3 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되고,
    상기 초기화 전압이 서로 다른 전원 라인들에 의해 분리되는 제1 초기화 전압과, 제2 초기화 전압을 포함하고,
    상기 제2 플로팅 기간은 2 수평 기간 이상의 시간으로 설정되는 픽셀 회로.
  9. 제 8 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 제2 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하고,
    상기 제3 스위치 소자의 게이트 전극에 인가되는 상기 초기화 전압이 상기 제1 초기화 전압인 픽셀 회로.
  10. 제 2 항에 있어서,
    상기 픽셀 회로의 구동 시간은 제1 플로팅 기간, 초기화 단계, 제2 플로팅 기간, 샘플링 단계, 제3 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 초기화 단계에서 상기 제2 스캔 펄스가 발생되고,
    상기 샘플링 단계에서 상기 제1 스캔 펄스가 발생되고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제3 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되고,
    상기 제2 플로팅 기간은 2 수평 기간 이상의 시간으로 설정되는 픽셀 회로.
  11. 제 10 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하는 픽셀 회로.
  12. 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하여 발광 소자를 구동하는 구동 소자;
    픽셀 구동 전압이 인가되는 제1 전원 라인과 상기 제2 노드 사이에 연결된 커패시터;
    제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드를 상기 제3 노드에 연결하는 제1 스위치 소자;
    제2 스캔 펄스의 제1 및 제2 펄스에 응답하여 안정화 전압을 상기 제1 노드 또는 상기 제3 노드에 인가하는 제2 스위치 소자;
    제3 스캔 펄스에 응답하여 상기 안정화 전압 보다 낮은 초기화 전압을 상기 제2 노드에 인가하는 제3 스위치 소자
    상기 제1 스캔 펄스에 응답하여 데이터 전압을 상기 제1 노드에 인가하는 제4 스위치 소자; 및
    발광 제어 펄스가 인가되는 게이트 라인의 전압이 게이트 온 전압일 때 턴-온되어 상기 픽셀 구동 전압을 상기 제1 노드에 인가하는 제5 스위치 소자를 포함하는 픽셀 회로.
  13. 제 12 항에 있어서,
    상기 안정화 전압은,
    상기 픽셀 구동 전압, 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압, 상기 초기화 전압 보다 높은 전압으로 미리 설정된 전압 중 어느 하나이고,
    상기 픽셀 회로의 구동 시간은 상기 픽셀 회로의 모든 스위치 소자들이 턴-오프되는 제1 플로팅 기간, 상기 제2 스캔 펄스의 제1 펄스와 제3 스캔 펄스가 발생되는 초기화 단계, 상기 제1 스캔 펄스가 발생되는 샘플링 단계, 상기 제2 스캔 펄스의 제2 펄스가 발생되는 안정화 단계, 상기 픽셀 회로의 모든 스위치 소자들이 턴-오프되는 제2 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제2 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되고,
    상기 초기화 전압이 서로 다른 전원 라인들에 의해 분리되는 제1 초기화 전압과, 제2 초기화 전압을 포함하는 픽셀 회로.
  14. 제 13 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 제2 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하고,
    상기 제3 스위치 소자의 게이트 전극에 인가되는 상기 초기화 전압이 상기 제1 초기화 전압인 픽셀 회로.
  15. 제 12 항에 있어서,
    상기 안정화 전압은,
    상기 픽셀 구동 전압, 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압, 상기 초기화 전압 보다 높은 전압으로 미리 설정된 전압 중 어느 하나이고,
    상기 픽셀 회로의 구동 시간은 상기 픽셀 회로의 모든 스위치 소자들이 턴-오프되는 제1 플로팅 기간, 상기 제2 스캔 펄스의 제1 펄스와 제3 스캔 펄스가 발생되는 초기화 단계, 상기 제1 스캔 펄스가 발생되는 샘플링 단계, 상기 제2 스캔 펄스의 제2 펄스가 발생되는 안정화 단계, 상기 픽셀 회로의 모든 스위치 소자들이 턴-오프되는 제2 플로팅 기간, 및 발광 단계의 순으로 나뉘어지고,
    상기 발광 제어 펄스가 상기 제1 플로팅 기간부터 상기 제2 플로팅 기간까지 상기 스위치 소자들이 턴-오프되는 전압으로 설정된 게이트 오프 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 온 전압으로 반전되는 픽셀 회로.
  16. 제 15 항에 있어서,
    제4 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 캐소드 전극을 포함한 발광 소자;
    상기 발광 제어 펄스가 인가되는 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제6 스위치 소자; 및
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 제2 초기화 전압이 인가되는 제1 전극, 및 상기 제4 노드에 연결된 제2 전극을 포함한 제7 스위치 소자를 더 포함하는 픽셀 회로.
KR1020210127739A 2021-09-28 2021-09-28 픽셀 회로와 이를 포함한 표시장치 KR20230045190A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210127739A KR20230045190A (ko) 2021-09-28 2021-09-28 픽셀 회로와 이를 포함한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210127739A KR20230045190A (ko) 2021-09-28 2021-09-28 픽셀 회로와 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20230045190A true KR20230045190A (ko) 2023-04-04

Family

ID=85929041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210127739A KR20230045190A (ko) 2021-09-28 2021-09-28 픽셀 회로와 이를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR20230045190A (ko)

Similar Documents

Publication Publication Date Title
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
US20230178033A1 (en) Data driving circuit and display device including the same
US20230096265A1 (en) Gate driving circuit and display device including the same
US11620949B2 (en) Pixel circuit and display device including the same
CN115602119A (zh) 像素电路及包括其的显示面板
CN115602126A (zh) 选通驱动器及使用该选通驱动器的显示装置
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
US11735116B2 (en) Pixel circuit, method for driving the pixel circuit and display device including the same for improving data charging
US11887548B2 (en) Gate driver and display device including the same
US11776476B2 (en) Pixel circuit and display device including the same
KR102601611B1 (ko) 데이터 스위칭 장치와 이를 이용한 표시장치
EP4207169A1 (en) Gate driver and display device using the same
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009254A (ko) 게이트 구동 회로와 이를 포함한 표시장치
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230009296A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230034824A (ko) 픽셀 회로 및 이를 포함하는 표시장치
GB2611619A (en) Pixel circuit and display device including the same
KR20230044910A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230044909A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230044911A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009255A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034830A (ko) 픽셀 회로 및 이를 포함하는 표시장치