KR20230009296A - 픽셀 회로 및 이를 포함하는 표시 패널 - Google Patents

픽셀 회로 및 이를 포함하는 표시 패널 Download PDF

Info

Publication number
KR20230009296A
KR20230009296A KR1020220069554A KR20220069554A KR20230009296A KR 20230009296 A KR20230009296 A KR 20230009296A KR 1020220069554 A KR1020220069554 A KR 1020220069554A KR 20220069554 A KR20220069554 A KR 20220069554A KR 20230009296 A KR20230009296 A KR 20230009296A
Authority
KR
South Korea
Prior art keywords
switch element
node
turned
capacitor
driving
Prior art date
Application number
KR1020220069554A
Other languages
English (en)
Inventor
김창희
손기민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210174815A external-priority patent/KR20230009262A/ko
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US17/855,152 priority Critical patent/US12067941B2/en
Priority to CN202210760082.4A priority patent/CN115602119A/zh
Publication of KR20230009296A publication Critical patent/KR20230009296A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

실시예에 의한 픽셀 회로 및 이를 포함하는 표시 패널이 개시된다. 실시예에 따른 픽셀 회로는 데이터 전압이 인가되는 제1 노드에 연결된 게이트, 고전위 전압 라인에 연결된 제1 전극, 제2 노드에 연결된 제2 전극을 갖는 구동 소자; 상기 제2 노드와 제3 노드 사이에 연결된 제1 스위치 소자; 상기 제2 노드와 제4 노드 사이에 연결된 제2 스위치 소자; 제4 노드와 기준 전압 라인 사이에 연결된 제3 스위치 소자; 상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터; 및 상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 포함한다.

Description

픽셀 회로 및 이를 포함하는 표시 패널{PIXEL CIRCUIT AND DISPLAY PANEL INCLUDING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 패널에 관한 것이다.
표시장치는 액정 표시장치(Liquid Crystal Display: LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등이 있다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 자발광 소자 예를 들어, 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 이용하여 입력 영상을 재현한다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
표시장치 중 일부 예컨대, 액정 표시장치나 유기 발광 표시장치에는 복수의 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔 신호 또는 게이트 신호를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
복수의 픽셀들 각각은 게이트 전극과 소스 전극 사이에 걸리는 전압(Vgs)에 따라 OLED에 흐르는 구동 전류를 제어하는 구동 소자를 포함한다. 구동 소자의 전기적 특성은 구동 시간 경과에 따라 열화되어 픽셀마다 달라질 수 있다. 따라서 유기 발광 표시장치는 내부 보상 방식 또는 외부 보상 방식을 통해 구동 소자의 열화를 보상한다.
하지만 픽셀들을 구성하는 회로 배선 등에 생성되는 기생 커패시턴스의 영향 등으로 인해 데이터 전압에 손실이 발생할 수 있고 이로 인해 데이터 전달율이 감소할 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 픽셀 회로 및 이를 포함하는 표시 패널을 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 픽셀 회로는 데이터 전압이 인가되는 제1 노드에 연결된 게이트, 고전위 전압 라인에 연결된 제1 전극, 제2 노드에 연결된 제2 전극을 갖는 구동 소자; 상기 제2 노드와 제3 노드 사이에 연결된 제1 스위치 소자; 상기 제2 노드와 제4 노드 사이에 연결된 제2 스위치 소자; 제4 노드와 기준 전압 라인 사이에 연결된 제3 스위치 소자; 상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터; 및 상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 포함한다.
본 발명은 구동 소자의 문턱 전압을 두번 센싱하여 부스팅 손실에 의한 감소분을 충분히 보상하는 것이 가능하기 때문에 내부 보상에 의한 보상 성능을 개선할 수 있다.
본 발명은 부스팅 손실에 의한 감소분을 충분히 보상하여 픽셀들 간 구동 소자의 문턱 전압 편차를 개선하기 때문에 화질을 향상시킬 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 2a 내지 도 3b는 본 발명의 제1 실시예에 따른 픽셀 회로의 내부 보상 원리를 설명하기 위한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 5는 도 4에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이다.
도 6a 내지 도 10b는 도 4에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 11은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 12는 본 발명의 제4 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 13은 도 12에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이다.
도 14a 내지 도 17b는 도 12에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 18은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 19는 본 발명의 제6 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 20은 도 19에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이다.
도 21a 내지 도 21b는 실시예에 따른 픽셀 회로의 보상 성능 시뮬레이션 결과를 보여주는 도면이다.
도 22은 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 23은 도 22에 도시된 표시패널의 단면 구조를 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여주는 도면이고, 도 2a 내지 도 3b는 본 발명의 제1 실시예에 따른 픽셀 회로의 내부 보상 원리를 설명하기 위한 도면이다.
도 1, 도 2a 내지 도 2b, 및 도 3a 내지 도 3b를 참조하면, 본 발명의 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 및 제2 커패시터(Cdual)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M04)은 N 채널 Oxide TFT로 구현될 수 있다.
발광 소자(OLED)는 데이터 전압(Vdata)에 따라 변하는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 구동 소자(DT)의 채널을 통해 인가되는 전류에 의해 발광된다. 발광 소자(EL)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한 OLED로 구현될 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(EL)의 애노드는 제3 노드(n3)를 통해 구동 소자(DT)에 연결되고, 발광 소자(EL)의 캐소드는 저전위 전원 전압(EVSS)이 인가되는 제2 전원 라인(42)에 연결된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트, 제1 전원 라인에 연결된 제1 전극(또는 드레인), 및 제2 노드(n2)에 연결된 제2 전극(또는 소스)을 포함한다.
제1 스위치 소자(M01)는 제1 게이트 신호(GATE1)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제1 스위치 소자(M01)는 제1 게이트 신호(GATE1)가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M02)는 제2 게이트 신호(GATE2)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극에 연결된 제2 노드(n2)를 제4 노드(n4)에 연결한다. 제2 스위치 소자(M02)는 제2 게이트 신호(GATE2)가 인가되는 제2 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제3 스위치 소자(M03)는 제3 게이트 신호(GATE3)의 게이트 온 전압에 따라 턴-온되어 제4 노드(n4)를 기준 전압 라인에 연결한다. 제3 스위치 소자(M03)는 제3 게이트 신호(GATE3)가 인가되는 제3 게이트 라인에 연결된 게이트, 제4 노드(n4)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제1 커패시터(Cst)는 제1 노드(n1)와 제3 노드(n3) 사이에 연결된다. 제1 커패시터(Cst)는 구동 소자(DT)의 게이트-소스 간 전압(Vgs)을 충전한다. 도 2a 및 도 2b와 같이, 1차 센싱 구간에서 제1 스위치 소자(M01)와 제3 스위치 소자(M03)가 턴-온되고, 제2 스위치 소자(M02)가 턴-오프되면, 제3 노드(n3)의 전압이 ΔVth 만큼의 편차를 갖고, 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth)의 차인 Vg-Vth까지 상승할 수 있고, 이때의 문턱전압은 제1 커패시터(Cst)에 저장되어 1차 보상될 수 있다.
이때, 제3 노드(n3)의 전압을 실선과 점선으로 표시하고 있는데, 이는 구동 소자의 문턱전압(Vth) 편차 예컨대, Vth=0V인 실선과 Vth=1V인 점선 간 편차를 나타내는 것이다.
제2 커패시터(Cdual)는 제3 노드(n3)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cdual)는 소정의 보상 전압(α)을 제3 노드(n3)에 전달한다. 도 3a 및 도 3b와 같이 2차 센싱 구간에서 제1 스위치 소자(M01)와 제3 스위치 소자(M03)가 턴-오프되고, 제2 스위치 소자(M02)가 턴-온되면, 제4 노드(n4)의 전압도 ΔVth 만큼의 편차를 갖고, 제2 커패시터(Cdual)를 통해 보상 전압(α)만큼 제3 노드(n3)에 전달하여 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth+α)의 차인 Vg-(Vth+α)까지 상승할 수 있고, 이때의 문턱전압은 제1 커패시터(Cst)에 저장되어 2차 보상될 수 있다.
이때, 보상 전압(α)은 부스팅 과정에서 발생하는 부스팅 손실을 보상하기 위한 값이다. 이러한 보상 전압(α)은 2차 센싱 구간의 시간에 따라 달라질 수 있다.
도 4는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여주는 도면이고, 도 5는 도 4에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이고, 도 6a 내지 도 10b는 도 4에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03, M04, M05, M06), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 및 제2 커패시터(Cdual)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M04, M05, M06)은 N 채널 Oxide TFT로 구현될 수 있다.
제1 스위치 소자(M01)는 EM 신호(EM)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제1 스위치 소자(M01)는 EM 신호가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M02)는 제1 센싱 신호(SENSE1)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극에 연결된 제2 노드(n2)를 제4 노드(n4)에 연결한다. 제2 스위치 소자(M02)는 제1 센싱 신호(SENSE1)가 인가되는 제2 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제3 스위치 소자(M03)는 제2 센싱 신호(SENSE2)의 게이트 온 전압에 따라 턴-온되어 제4 노드(n4)를 기준 전압 라인에 연결하여 기준 전압을 인가한다. 제3 스위치 소자(M03)는 제2 센싱 신호(SENSE2)가 인가되는 제3 게이트 라인에 연결된 게이트, 제4 노드(n4)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제4 스위치 소자(M04)는 제3 센싱 신호(SENSE3)의 게이트 온 전압에 따라 턴-온되어 제3 노드(n3)에 기준 전압 라인을 연결하여 기준 전압 라인을 인가한다. 제4 스위치 소자(M04)는 제3 센싱 신호(SENSE3)가 인가되는 제4 게이트 라인에 연결된 게이트, 제3 노드(n3)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제5 스위치 소자(M05)는 초기화 신호(INIT)에 응답하여 초기화 전압을 인가한다. 이때 초기화 전압은 초기화 전압 라인을 통해 제1 노드에 인가된다. 제5 스위치 소자(M05)는 초기화 신호(INIT)가 인가되는 게이트, 초기화 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
제6 스위치 소자(M06)는 스캔 신호(SCAN)의 게이트 온 전압에 따라 턴-온되어 제1 노드(n1)에 데이터 전압 라인을 연결하여 데이터 전압을 인가한다. 제6 스위치 소자(M06)는 스캔 신호(SCAN)가 인가되는 제5 게이트 라인에 연결된 게이트, 데이터 전압이 인가되는 데이터 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
도 5를 참조하면, 제1 센싱 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제4 스위치 소자(M04), 제6 스위치 소자(M06)가 턴-오프된다.
제2 센싱 구간에서 제2 스위치 소자(M02), 제5 스위치 소자(M05)가 턴-온되고, 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제6 스위치 소자(M06)가 턴-오프된다.
도 6a 내지 도 6b를 참조하면, 초기화 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제6 스위치 소자(M06)가 턴-오프된다. 제5 스위치 소자(M05)를 통해 제1 노드(n1)에는 초기화 전압이 인가된다. 제3 스위치 소자(M03)와 제4 스위치 소자(M04)를 통해 제3 노드(n3)와 제4 노드(n4)에는 기준 전압이 각각 인가된다.
도 7a 내지 도 7b를 참조하면, 제1 센싱 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제4 스위치 소자(M04), 제6 스위치 소자(M06)가 턴-오프된다.
구동 소자(DT)에 흐르는 전류에 의해 제3 노드(n3)의 전압이 ΔVth 만큼의 편차를 갖고, 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth)의 차인 Vg-Vth까지 상승할 수 있고, 이때의 문턱전압은 제1 커패시터(Cst)에 저장되어 1차 보상될 수 있다.
도 8a 내지 도 8b를 참조하면, 제2 센싱 구간에서 제2 스위치 소자(M02), 제5 스위치 소자(M05)가 턴-온되고, 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제6 스위치 소자(M06)가 턴-오프된다.
이때, 제3 스위치 소자(M03)가 턴-온되는 기간은 제2 스위치 소자(M02)가 턴-온되는 기간과 일부 중첩되도록 도시되어 있지만 반드시 이에 한정되지 않는다. 제3 스위치 소자(M03)가 턴-온되는 기간과 제2 스위치 소자(M02)가 턴-온되는 기간이 일부 중첩되는 경우 보상 전압(α)의 변동폭을 줄일 수 있다.
구동 소자(DT)에 흐르는 전류에 의해 제2 노드(n2)와 제4 노드(n4)의 전압도 ΔVth 만큼의 편차를 갖고, 제2 커패시터(Cdual)를 통해 보상 전압(α)만큼 제3 노드(n3)에 전달하여 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth+α)의 차인 Vg-(Vth+α)까지 상승할 수 있고, 이때의 문턱전압은 제1 커패시터(Cst)에 저장되어 2차 보상될 수 있다.
도 9a 내지 도 9b를 참조하면, 쓰기 구간에서 제6 스위치 소자(M06)가 턴-온되고, 제1 스위치 소자(M01), 제2 스위치 소자(M02), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05)가 턴-오프된다.
데이터 전압(Vdata)이 제6 스위치 소자(M06)를 통해 제1 노드(n1)에 인가되어, 제1 노드(n1)의 전압이 상승한다. 제1 노드(n1)의 전압은 Vinit에서 Vdata 만큼 상승한다.
도 10a 내지 도 10b를 참조하면, 부스팅 및 발광 구간에서 제1 스위치 소자(M01)가 턴-온되고, 제2 스위치 소자(M02), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05), 제6 스위치 소자(M06)가 턴-오프된다.
구동 소자(DT)에 흐르는 전류에 의해 제3 노드의 전압이 상승하고, 구동 소자(DT)의 게이트 노드 즉, 제1 노드(n1)가 플로팅 상태가 되기 때문에 제3 노드(n3)의 전압 변화가 제1 커패시터(Cst)에 의해 제1 노드(n1)에 전달된다. 이때, 제3 노드(n3)의 전압 변화는 제1 커패시터(Cst)에 의해 제1 노드(n1)에 100% 전달되어야 하지만 게이트 노드에 형성되는 기생 커패시터의 영향으로 100% 전달되지 못하고 부스팅 손실이 발생하게 된다. 실시예에서는 이러한 부스팅 손실분에 해당하는 보상분을 포함하는 문턱전압이 제1 커패시터에 저장될 수 있기 때문에 부스팅 손실을 상쇄시킬 수 있다. 즉, 제3 노드의 전압은 Vth + α - β이 된다.
보상 전압은 제1 커패시터와 제2 커패시터의 비율에 따라 달라질 수 있다. 제1 커패시터와 제2 커패시터의 값은 미리 설정될 수 있다. 제1 커패시터와 제2 커패시터의 값을 설정하는 원리를 설명하면 다음과 같다.
문턱 전압(Vth)의 부스팅 손실을 보상하기 위한 수식은 다음의 수학식 1과 같다.
[수학식 1]
Figure pat00001
여기서, α는 보상 전압이고, BLOSS는 부스팅 손실률이다.
이때, 수학식 1의 보상 전압(α)과 부스팅 손실률(BLOSS)은 다음의 수학식 2, 3과 같다.
[수학식 2]
Figure pat00002
[수학식 3]
Figure pat00003
여기서, Cst는 제1 커패시터, Cdual은 제2 커패시터, Cpara는 기생 커패시터이다.
상기 수학식 1에 수학식 2와 수학식 3을 적용하면 다음의 수학식 4와 같이 정리된다.
[수학식 4]
Figure pat00004
상기 수학식 4의 좌변과 우변에 Vth를 곱하고 정리하면 다음의 수학식 5과 같다.
[수학식 5]
Figure pat00005
상기 수학식 5로부터 제2 커패시터 즉, Cdual을 구하면 다음의 수학식 6와 같다.
[수학식 6]
Figure pat00006
따라서 실시예에서는 상기 수학식 6을 기초로 커패시터의 값을 설정할 수 있다. 수학식 6과 같이 제1 커패시터의 값에 따라 제2 커패시터의 값이 달라질 수 있다. 제1 커패시터와 제2 커패시터의 값을 이용하면 수학식 2로부터 보상전압을 구할 수 있다.
도 11은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 11을 참조하면, 본 발명의 제3 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03, M04, M05, M06, M07), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 제2 커패시터(Cdual), 및 제3 커패시터(C3)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M04, M05, M06, M07)은 N 채널 Oxide TFT로 구현될 수 있다.
제7 스위치 소자(M07)는 EM 신호(EM)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제7 스위치 소자(M07)는 EM 신호(EM)가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n3)에 연결된 제1 전극, 발광 소자(EL)의 애노드 전극에 연결된 제2 전극을 포함한다.
이때, 제7 스위치 소자(M07)는 제1 스위치 소자(M01)와 함께 EM 신호(EM)의 게이트 오프 전압에 따라 턴-오프되어 상기 수학식 2에서 나타나는 Coled의 편차를 줄일 수 있다.
제3 커패시터(C3)는 제3 노드(n3)와 제2 고전위 전압 라인 사이에 연결된다. 제3 커패시터(C3)는 데이터 전압 인가 시 구동 소자의 소스 노드의 전압 상승을 억제할 수 있다.
도 12는 본 발명의 제4 실시예에 따른 픽셀 회로를 보여주는 도면이고, 도 13은 도 12에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이고, 도 14a 내지 도 17b는 도 12에 도시된 픽셀 회로의 구동 원리를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 제4 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03, M04, M05, M06), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 및 제2 커패시터(Cdual)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M04, M05, M06)은 N 채널 Oxide TFT로 구현될 수 있다.
제1 스위치 소자(M01)는 EM 신호(EM)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제1 스위치 소자(M01)는 EM 신호(EM)가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M02)는 스캔 신호(SCAN)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극에 연결된 제2 노드(n2)를 제4 노드(n4)에 연결한다. 제2 스위치 소자(M02)는 스캔 신호(SCAN)가 인가되는 제2 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제3 스위치 소자(M03)는 초기화 신호(INIT)의 게이트 온 전압에 따라 턴-온되어 제4 노드(n4)를 기준 전압 라인에 연결하여 기준 전압을 인가한다. 제3 스위치 소자(M03)는 초기화 신호(INIT)가 인가되는 제3 게이트 라인에 연결된 게이트, 제4 노드(n4)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제4 스위치 소자(M04)는 센싱 신호(SENSE)의 게이트 온 전압에 따라 턴-온되어 제3 노드(n3)에 기준 전압 라인을 연결하여 기준 전압 라인을 인가한다. 제4 스위치 소자(M04)는 센싱 신호(SENSE)가 인가되는 제4 게이트 라인에 연결된 게이트, 제3 노드(n3)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제5 스위치 소자(M05)는 초기화 신호(INIT)에 응답하여 초기화 전압을 인가한다. 이때 초기화 전압은 초기화 전압 라인을 통해 제1 노드에 인가된다. 제5 스위치 소자(M05)는 초기화 신호(INIT)가 인가되는 게이트, 초기화 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
제6 스위치 소자(M06)는 스캔 신호(SCAN)의 게이트 온 전압에 따라 턴-온되어 제1 노드(n1)에 데이터 전압 라인을 연결하여 데이터 전압을 인가한다. 제6 스위치 소자(M06)는 스캔 신호(SCAN)가 인가되는 제5 게이트 라인에 연결된 게이트, 데이터 전압이 인가되는 데이터 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
도 13을 참조하면, 제1 센싱 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제4 스위치 소자(M04), 제6 스위치 소자(M06)가 턴-오프된다.
제2 센싱 구간에서 제2 스위치 소자(M02), 제5 스위치 소자(M05)가 턴-온되고, 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제6 스위치 소자(M06)가 턴-오프된다.
도 14a 내지 도 14b를 참조하면, 초기화 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제6 스위치 소자(M06)가 턴-오프된다. 제5 스위치 소자(M05)를 통해 제1 노드(n1)에는 초기화 전압이 인가된다. 제3 스위치 소자(M03)와 제4 스위치 소자(M04)를 통해 제3 노드(n3)와 제4 노드(n4)에는 기준 전압이 각각 인가된다.
도 15a 내지 도 15b를 참조하면, 제1 센싱 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제4 스위치 소자(M04), 제6 스위치 소자(M06)가 턴-오프된다.
구동 소자(DT)에 흐르는 전류에 의해 제3 노드(n3)의 전압이 ΔVth 만큼의 편차를 갖고, 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth)의 차인 Vg-Vth까지 상승할 수 있고 이때의 문턱전압은 제1 커패시터(Cst)에 저장되어 1차 보상될 수 있다.
도 16a 내지 도 16b를 참조하면, 쓰기 및 제2 센싱 구간에서 제2 스위치 소자(M02), 제6 스위치 소자(M06)가 턴-온되고, 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05)가 턴-오프된다.
데이터 전압(Vdata)이 제6 스위치 소자(M06)를 통해 제1 노드(n1)에 인가되어, 제1 노드(n1)의 전압이 상승한다. 제1 노드(n1)의 전압은 Vinit에서 Vdata 만큼 상승한다.
구동 소자(DT)에 흐르는 전류에 의해 제2 노드(n2)와 제4 노드(n4)의 전압도 ΔVth 만큼의 편차를 갖고, 제2 커패시터(Cdual)를 통해 보상 전압(α)만큼 제3 노드(n3)에 전달하여 구동 소자(DT)의 소스 전압(Vs)이 게이트 전압(Vg)과 문턱전압(Vth+α)의 차인 Vg-(Vth+α)까지 상승할 수 있고, 이때의 문턱전압(Vth+α)은 제1 커패시터(Cst)에 저장되어 2차 보상될 수 있다.
도 17a 내지 도 17b를 참조하면, 부스팅 및 발광 구간에서 제1 스위치 소자(M01)가 턴-온되고, 제2 스위치 소자(M02), 제3 스위치 소자(M03), 제4 스위치 소자(M04), 제5 스위치 소자(M05), 제6 스위치 소자(M06)가 턴-오프된다.
구동 소자(DT)에 흐르는 전류에 의해 제3 노드의 전압이 상승하고, 구동 소자(DT)의 게이트 노드 즉, 제1 노드(n1)가 플로팅 상태가 되기 때문에 제3 노드(n3)의 전압 변화가 제1 커패시터(Cst)에 의해 제1 노드(n1)에 전달된다. 이때, 제3 노드(n3)의 전압 변화는 제1 커패시터(Cst)에 의해 제1 노드(n1)에 100% 전달되어야 하지만 게이트 노드에 형성되는 기생 커패시터의 영향으로 100% 전달되지 못하고 부스팅 손실이 발생하게 된다. 실시예에서는 이러한 부스팅 손실분에 상응하는 보상분을 포함하는 문턱 전압이 제1 커패시터에 저장되어 있기 때문에 부스팅 손실을 상쇄시킬 수 있다. 즉, 제3 노드의 전압은 Vth + α - β이 된다.
도 18은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여주는 도면이다.
도 18을 참조하면, 본 발명의 제5 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03, M04, M05, M06, M07), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 및 제2 커패시터(Cdual)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M04, M05, M06, M07)은 N 채널 Oxide TFT로 구현될 수 있다.
제7 스위치 소자(M07)는 EM 신호(EM)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제7 스위치 소자(M07)는 EM 신호(EM)가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n3)에 연결된 제1 전극, 발광 소자(EL)의 애노드 전극에 연결된 제2 전극을 포함한다.
이때, 제7 스위치 소자(M07)는 제1 스위치 소자(M01)와 함께 EM 신호(EM)의 게이트 오프 전압에 따라 턴-오프되어 상기 수학식 2에서 나타나는 Coled의 편차를 줄일 수 있다.
제3 커패시터(C3)는 제3 노드(n3)와 제2 고전위 전압 라인 사이에 연결된다. 제3 커패시터(C3)는 데이터 전압 인가 시 구동 소자의 소스 노드의 전압 상승을 억제할 수 있다.
도 19는 본 발명의 제6 실시예에 따른 픽셀 회로를 보여주는 도면이고, 도 20은 도 19에 도시된 픽셀 회로의 구동 타이밍을 나타내는 도면이다.
도 19를 참조하면, 본 발명의 제6 실시예에 따른 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 구동 소자(DT)에 연결된 전류 패스를 스위칭하는 다수의 스위치 소자(M01, M02, M03, M05, M06), 구동 소자(DT)의 게이트-소스 간 전압을 저장하는 제1 커패시터(Cst), 및 제2 커패시터(Cdual)를 포함한다. 구동 소자(DT)와 스위치 소자들(M01, M02, M03, M05, M06)은 N 채널 Oxide TFT로 구현될 수 있다.
제1 스위치 소자(M01)는 제1 게이트 신호(GATE1)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결한다. 제1 스위치 소자(M01)는 제1 게이트 신호(GATE1)가 인가되는 제1 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M02)는 제2 게이트 신호(GATE2)의 게이트 온 전압에 따라 턴-온되어 구동 소자(DT)의 제2 전극에 연결된 제2 노드(n2)를 제4 노드(n4)에 연결한다. 제2 스위치 소자(M02)는 제2 게이트 신호(GATE2)가 인가되는 제2 게이트 라인에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제3 스위치 소자(M03)는 제3 게이트 신호(GATE3)의 게이트 온 전압에 따라 턴-온되어 제4 노드(n4)를 기준 전압 라인에 연결한다. 제3 스위치 소자(M03)는 제3 게이트 신호(GATE3)가 인가되는 제3 게이트 라인에 연결된 게이트, 제4 노드(n4)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 기준 전압 라인에 연결된 제2 전극을 포함한다.
제5 스위치 소자(M05)는 초기화 신호(INIT)에 응답하여 초기화 전압을 인가한다. 이때 초기화 전압은 초기화 전압 라인을 통해 제1 노드에 인가된다. 제5 스위치 소자(M05)는 초기화 신호(INIT)가 인가되는 게이트, 초기화 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
제6 스위치 소자(M06)는 스캔 신호(SCAN)의 게이트 온 전압에 따라 턴-온되어 제1 노드(n1)에 데이터 전압 라인을 연결하여 데이터 전압을 인가한다. 제6 스위치 소자(M06)는 스캔 신호(SCAN)가 인가되는 제5 게이트 라인에 연결된 게이트, 데이터 전압이 인가되는 데이터 전압 라인에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극을 포함한다.
도 20을 참조하면, 제1 센싱 구간에서 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제5 스위치 소자(M05)가 턴-온되고, 제2 스위치 소자(M02), 제6 스위치 소자(M06)가 턴-오프된다.
제2 센싱 구간에서 제2 스위치 소자(M02), 제5 스위치 소자(M05)가 턴-온되고, 제1 스위치 소자(M01), 제3 스위치 소자(M03), 제6 스위치 소자(M06)가 턴-오프된다.
제6 실시예에 따른 픽셀 회로는 제2 실시예에 따른 픽셀 회로에서 제4 스위치 소자(M04)가 제거된 형태로, 스위치 소자의 제거로 설계 면적을 확보할 수 있다.
도 21a 내지 도 21b는 실시예에 따른 픽셀 회로의 보상 성능 시뮬레이션 결과를 보여주는 도면이다.
도 21a 내지 도 21b를 참조하면, 실시예에 따른 제안 화소와 비교 화소 간의 보상 성능을 시뮬레이션한 결과로, 제안 화소가 도 21a의 비교 화소에 비해 보상 성능이 안정적임을 알 수 있다. 즉, 제안 화소에서는 문턱 전압의 차이를 충분히 보상해 주고 있기 때문에 문턱 전압의 차이가 있더라도 발광 소자에 흐르는 전류의 변화가 없음을 알 수 있다.
예를 들면, 도 4를 이용한 시뮬레이션 조건으로는 EVDD: 20V, EVSS: 0V, VGH: 18V, VGL: -6V, Cst: 200fF, Cdual: 10fF, Vdata: 4.8V, Vinit: 4.5V, Vref: 0.5V이다.
따라서 실시예에 따른 픽셀 회로를 이용하여 두번의 문턱 전압 센싱으로 픽셀들 간 구동 소자의 문턱 전압 편차를 개선하기 때문에 화질을 향상시킬 수 있다.
도 22는 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이고, 도 23은 도 22에 도시된 표시패널의 단면 구조를 보여주는 도면이다.
도 22를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동회로, 및 픽셀들과 표시패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다.
픽셀 어레이(AA)는 다수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이(AA)에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이(AA)에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 플렉시블 표시패널로 구현될 수 있다. 플렉시블 표시패널은 플라스틱 OLED 패널로 제작될 수 있다. 플라스틱 OLED 패널의 백 플레이트(Back plate) 상에 유기 박막 필름이 배치되고, 유기 박막 필름 상에 픽셀 어레이(AA)가 형성될 수 있다.
플라스틱 OLED의 백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 형성된다. 유기 박막 필름 상에 픽셀 어레이(AA)와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이(AA)가 습도에 노출되지 않도록 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이(AA)와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.
픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀(이하 "R 서브 픽셀"이라 함), 녹색 서브 픽셀(이하 "G 서브 픽셀"이라 함), 청색 서브 픽셀(이하 "B 서브 픽셀"이라 함)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 픽셀 회로는 데이터 라인(102)과 게이트 라인(103)에 연결된다.
픽셀들 각각은 도 1, 4, 11, 12, 18, 19와 같이 구현되어, 구동 소자의 문턱 전압을 두 번의 센싱을 통해 보상함으로써, 부스팅 손실에 의한 감소분을 보상할 수 있다.
이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.
표시패널(100)은 단면 구조에서 볼 때, 도 23에 도시된 바와 같이 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부(GIP), 디멀티플렉서 어레이(112), 도면에서 생략된 오토 프로브 검사를 위한 회로 등을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다. 회로층(12)에 형성된 모든 트랜지스터는 n 채널 타입의 산화물 반도체를 포함한 Oxide TFT로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(R) 발광 소자, 녹색(G) 발광 소자, 및 청색(B) 발광 소자를 포함할 수 있다. 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮여질 수 있다.
봉지층(16)을 회로층(12)과 발광 소자층(14)을 밀봉하도록 상기 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 형성된 터치 센서층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 금속 배선 패턴들 사이에 터치 센서의 용량이 형성될 수 있다. 터치 센서층 상에 편광판이 배치될 수 있다. 편광판은 터치 센서층과 회로층(12)의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스(Cover glass)가 접착될 수 있다.
표시패널(100)은 봉지층(16) 상에 적층된 터치 센서층과, 컬러 필터층을 더 포함할 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터와, 블랙 매트릭스 패턴을 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 색순도를 높일 수 있다. 이 실시예는 편광판에 비하여 광 투과율이 높은 컬러 필터층(20)을 표시패널에 적용하여 표시패널(PNL)의 광투과율을 향상시키고 표시패널(PNL)의 두께와 유연성을 개선할 수 있다. 컬러 필터층 상에 커버 글래스가 접착될 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이(AA)와 표시패널 구동회로의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터의 직류 입력 전압을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH, VEH). 게이트 오프 전압(VGL, VEL), 픽셀 구동 전압(EVDD), 픽셀 저전위 전원 전압(EVSS) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(EVDD)과 픽셀 저전위 전원 전압(EVSS)은 픽셀들에 공통으로 공급된다.
표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터(디지털 데이터)를 기입한다.
표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다.
데이터 구동부(110)와 데이터 라인들(102) 사이에 디멀티플렉서(Demultiplexer, DEMUX)(112)가 배치될 수 있다. 디멀티플렉서(112)는 데이터 구동부(110)의 한 채널을 다수의 데이터 라인들(102)에 순차적으로 연결하여 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(102)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 출력 버퍼들(AMP)은 데이터 라인들(102)에 직접 연결된다.
표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다.
데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압 회로를 통해 계조별로 분압된다. 감마 기준 전압(VGMA)으로부터 분압된 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼(AMP)를 통해 출력된다.
데이터 구동부(110)에서 하나의 채널에 포함된 출력 버퍼(AMP)는 디멀티플렉서 어레이(112)를 통해 이웃한 데이터 라인들(102)에 연결될 수 있다. 디멀티플렉서 어레이(112)는 표시패널(100)의 기판 상에 직접 형성되거나, 데이터 구동부(110)와 함께 하나의 드라이브 IC에 집적될 수 있다.
게이트 구동부(120)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다.
게이트 신호는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택하기 위한 스캔 신호와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 EM 신호를 포함할 수 있다.
게이트 구동부(120)는 스캔 구동부(121), EM 구동부(122), 초기화 구동부(123)를 포함할 수 있다.
스캔 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 신호(SCAN)를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 신호(SCAN)를 시프트한다. EM 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 신호(EM)를 출력하고, 시프트 클럭에 따라 EM 신호(EM)를 순차적으로 시프트한다. 초기화 구동부(123)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 초기화 신호(INIT)를 출력하고, 시프트 클럭 타이밍에 맞추어 초기화 신호(INIT)를 시프트한다. 따라서, 스캔 신호(SCAN), EM 신호(EM), 초기화 신호(INIT)는 픽셀 라인들(L1~Ln)의 게이트 라인들(103)에 순차적으로 공급된다. 베젤(bezel)이 없는 모델의 경우에, 게이트 구동부(120)를 구성하는 트랜지스터들 중 적어도 일부와 클럭 배선들이 픽셀 어레이(AA) 내에 분산 배치될 수 있다.
타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인 클럭(CLK) 및 데이터 인에이블신호(Data Enable, DE) 등을 포함한다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 차량용 시스템, 모바일 기기의 시스템 중 어느 하나일 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수Хi(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동회로의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 즉, 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL, VEL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH, VEH)으로 변환한다. 게이트 타이밍 제어신호는 스타트 펄스와 시프트 클럭을 포함한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널
110: 데이터 구동부
120: 게이트 구동부
121: 스캔 구동부
122: EM 구동부
123: 초기화 구동부
140: 전원부

Claims (25)

  1. 데이터 전압이 인가되는 제1 노드에 연결된 게이트, 고전위 전압 라인에 연결된 제1 전극, 제2 노드에 연결된 제2 전극을 갖는 구동 소자;
    상기 제2 노드와 제3 노드 사이에 연결된 제1 스위치 소자;
    상기 제2 노드와 제4 노드 사이에 연결된 제2 스위치 소자;
    제4 노드와 기준 전압 라인 사이에 연결된 제3 스위치 소자;
    상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터; 및
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 포함하는, 픽셀 회로.
  2. 제1항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자는 턴-온되고, 상기 제2 스위치 소자는 턴-오프되는, 픽셀 회로.
  3. 제2항에 있어서,
    제2 센싱 기간 동안 상기 제1 스위치 소자, 상기 제3 스위치 소자는 턴-오프되고, 상기 구동 소자, 상기 제2 스위치 소자는 턴-온되는, 픽셀 회로.
  4. 제1항에 있어서,
    상기 제1 노드와 초기화 전압 라인 사이에 연결된 제5 스위치 소자; 및
    상기 제1 노드와 데이터 전압 라인 사이에 연결된 제6 스위치 소자를 더 포함하는, 픽셀 회로.
  5. 제4항에 있어서,
    상기 제3 노드와 기준 전압 라인 사이에 연결된 제4 스위치 소자를 더 포함하고,
    상기 제1 노드는 상기 구동 소자의 게이트, 상기 제5 스위치 소자, 상기 제6 스위치 소자, 상기 제1 커패시터에 연결되고,
    상기 제2 노드는 상기 구동 소자, 상기 제1 스위치 소자, 상기 제2 스위치 소자에 연결되고,
    상기 제3 노드는 상기 제1 스위치 소자, 상기 제4 스위치 소자, 상기 제1 커패시터, 상기 제2 커패시터, 발광 소자에 연결되고,
    상기 제4 노드는 상기 제2 스위치 소자, 상기 제3 스위치 소자, 상기 제2 커패시터에 연결되는, 픽셀 회로.
  6. 제5항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제2 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 픽셀 회로.
  7. 제6항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 픽셀 회로.
  8. 제6항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제6 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제5 스위치 소자는 턴-오프되는, 픽셀 회로.
  9. 제7항에 있어서,
    상기 제3 스위치 소자가 턴-온되는 기간은 상기 제2 스위치 소자가 턴-온되는 기간과 일부 중첩되거나 중첩되지 않는, 픽셀 회로.
  10. 제5항에 있어서,
    상기 제3 노드와 발광 소자 사이에 연결된 제7 스위치 소자; 및
    상기 제3 노드와 제2 고전위 전압 라인 사이에 연결된 제3 커패시터를 더 포함하고,
    상기 제1 노드는 상기 구동 소자의 게이트, 상기 제5 스위치 소자, 상기 제6 스위치 소자, 상기 제1 커패시터에 연결되고,
    상기 제2 노드는 상기 구동 소자, 상기 제1 스위치 소자, 상기 제2 스위치 소자에 연결되고,
    상기 제3 노드는 상기 제1 스위치 소자, 상기 제4 스위치 소자, 상기 제7 스위치 소자, 상기 제1 커패시터, 상기 제2 커패시터, 제3 커패시터에 연결되고,
    상기 제4 노드는 상기 제2 스위치 소자, 상기 제3 스위치 소자, 상기 제2 커패시터에 연결하는, 픽셀 회로.
  11. 제10항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제5 스위치 소자, 상기 제7 스위치 소자는 턴-온되고, 상기 제2 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 픽셀 회로.
  12. 제11항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자, 상기 제7 스위치 소자는 턴-오프되는, 픽셀 회로.
  13. 제11항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제6 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제5 스위치 소자, 상기 제7 스위치 소자는 턴-오프되는, 픽셀 회로.
  14. 데이터 전압에 대응하는 입력 영상을 표시하는 복수의 픽셀 회로들을 포함하고,
    상기 복수의 픽셀 회로들 각각은
    상기 데이터 전압이 인가되는 제1 노드에 연결된 게이트, 고전위 전압 라인에 연결된 제1 전극, 제2 노드에 연결된 제2 전극을 갖는 구동 소자;
    상기 제2 노드와 제3 노드 사이에 연결된 제1 스위치 소자;
    상기 제2 노드와 제4 노드 사이에 연결된 제2 스위치 소자;
    제4 노드와 기준 전압 라인 사이에 연결된 제3 스위치 소자;
    상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터; 및
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 포함하는, 표시 패널.
  15. 제14항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자는 턴-온되고, 상기 제3 스위치 소자는 턴-오프되는, 표시 패널.
  16. 제15항에 있어서,
    제2 센싱 기간 동안 상기 제1 스위치 소자, 상기 제3 스위치 소자는 턴-오프되고, 상기 구동 소자, 상기 제3 스위치 소자는 턴-온되는, 표시 패널.
  17. 제14항에 있어서,
    상기 제3 노드와 기준 전압 라인 사이에 연결된 제4 스위치 소자;
    상기 제1 노드와 초기화 전압 라인 사이에 연결된 제5 스위치 소자; 및
    상기 제1 노드와 데이터 전압 라인 사이에 연결된 제6 스위치 소자를 더 포함하고,
    상기 제1 노드는 상기 구동 소자의 게이트, 상기 제5 스위치 소자, 상기 제6 스위치 소자, 상기 제1 커패시터에 연결되고,
    상기 제2 노드는 상기 구동 소자, 상기 제1 스위치 소자, 상기 제2 스위치 소자에 연결되고,
    상기 제3 노드는 상기 제1 스위치 소자, 상기 제4 스위치 소자, 상기 제1 커패시터, 상기 제2 커패시터, 발광 소자에 연결되고,
    상기 제4 노드는 상기 제2 스위치 소자, 상기 제3 스위치 소자, 상기 제2 커패시터에 연결되는, 표시 패널.
  18. 제17항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제2 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 표시 패널.
  19. 제18항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 표시 패널.
  20. 제18항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제6 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제5 스위치 소자는 턴-오프되는, 표시 패널.
  21. 제17항에 있어서,
    상기 제3 노드와 발광 소자 사이에 연결된 제7 스위치 소자; 및
    상기 제3 노드와 제2 고전위 전압 라인 사이에 연결된 제3 커패시터를 더 포함하고,
    상기 제1 노드는 상기 구동 소자의 게이트, 상기 제5 스위치 소자, 상기 제6 스위치 소자, 상기 제1 커패시터에 연결되고,
    상기 제2 노드는 상기 구동 소자, 상기 제1 스위치 소자, 상기 제2 스위치 소자에 연결되고,
    상기 제3 노드는 상기 제1 스위치 소자, 상기 제4 스위치 소자, 상기 제7 스위치 소자, 상기 제1 커패시터, 상기 제2 커패시터, 제3 커패시터에 연결되고,
    상기 제4 노드는 상기 제2 스위치 소자, 상기 제3 스위치 소자, 상기 제2 커패시터에 연결하는, 표시 패널.
  22. 제21항에 있어서,
    제1 센싱 기간 동안 상기 구동 소자, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제5 스위치 소자, 상기 제7 스위치 소자는 턴-온되고, 상기 제2 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자는 턴-오프되는, 표시 패널.
  23. 제22항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제5 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제6 스위치 소자, 상기 제7 스위치 소자는 턴-오프되는, 표시 패널.
  24. 제22항에 있어서,
    제2 센싱 기간 동안 상기 구동 소자, 상기 제2 스위치 소자, 상기 제6 스위치 소자는 턴-온되고, 상기 제1 스위치 소자, 상기 제3 스위치 소자, 상기 제4 스위치 소자, 상기 제5 스위치 소자는 턴-오프되는, 표시 패널.
  25. 제14항에 있어서,
    상기 구동 소자, 상기 제1 스위치 소자 내지 상기 제7 스위치 소자를 포함하는 패널 내 모든 트랜지스터는 n 채널 타입의 산화물 반도체를 포함한 Oxide TFT로 구현되는, 표시 패널.
KR1020220069554A 2021-07-08 2022-06-08 픽셀 회로 및 이를 포함하는 표시 패널 KR20230009296A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/855,152 US12067941B2 (en) 2021-07-08 2022-06-30 Pixel circuit and display panel including same
CN202210760082.4A CN115602119A (zh) 2021-07-08 2022-06-30 像素电路及包括其的显示面板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210090007 2021-07-08
KR1020210090007 2021-07-08
KR1020210174815 2021-12-08
KR1020210174815A KR20230009262A (ko) 2021-07-08 2021-12-08 픽셀 회로 및 이를 포함하는 표시 패널

Publications (1)

Publication Number Publication Date
KR20230009296A true KR20230009296A (ko) 2023-01-17

Family

ID=85111172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069554A KR20230009296A (ko) 2021-07-08 2022-06-08 픽셀 회로 및 이를 포함하는 표시 패널

Country Status (1)

Country Link
KR (1) KR20230009296A (ko)

Similar Documents

Publication Publication Date Title
JP7493557B2 (ja) ゲート駆動部およびこれを利用した表示装置
US12039935B2 (en) Pixel circuit and display device including the same
US12067941B2 (en) Pixel circuit and display panel including same
US11887548B2 (en) Gate driver and display device including the same
CN115762415A (zh) 像素电路和包括像素电路的显示装置
KR102666272B1 (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230009296A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
US11663971B2 (en) Pixel circuit and display device including the same
KR102702568B1 (ko) 게이트 구동부 및 이를 포함하는 표시 장치
JP7383086B2 (ja) ゲート駆動部およびこれを含む表示パネル
US11735116B2 (en) Pixel circuit, method for driving the pixel circuit and display device including the same for improving data charging
US20240203350A1 (en) Pixel circuit and display device including the same
US20240169919A1 (en) Pixel circuit and display panel including the same
EP4207169A1 (en) Gate driver and display device using the same
KR20240100957A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230034830A (ko) 픽셀 회로 및 이를 포함하는 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009259A (ko) 게이트 구동부 및 이를 포함하는 표시 패널
CN118397969A (zh) 像素电路和包括该像素电路的显示装置
KR20230051025A (ko) 게이트 구동회로 및 이를 포함하는 표시 패널
KR20240102166A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
GB2611619A (en) Pixel circuit and display device including the same