CN115762415A - 像素电路和包括像素电路的显示装置 - Google Patents

像素电路和包括像素电路的显示装置 Download PDF

Info

Publication number
CN115762415A
CN115762415A CN202210951993.5A CN202210951993A CN115762415A CN 115762415 A CN115762415 A CN 115762415A CN 202210951993 A CN202210951993 A CN 202210951993A CN 115762415 A CN115762415 A CN 115762415A
Authority
CN
China
Prior art keywords
switching element
gate
voltage
turned
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210951993.5A
Other languages
English (en)
Inventor
刘载星
朴帝薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210174576A external-priority patent/KR20230034821A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115762415A publication Critical patent/CN115762415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种像素电路和包括该像素电路的显示装置。像素电路包括：驱动元件，包括第一电极、栅极和第二电极，所述第一电极连接到施加了第一恒定电压的第一节点，所述栅极连接到第二节点，并且所述第二电极连接到第三节点；发光元件，包括阳极和阴极，所述阳极连接到第四节点，并且所述阴极施加有低于第一恒定电压的第二恒定电压；第一开关元件，被配置为响应于第一栅极脉冲向所述第二节点提供数据电压；第二开关元件，被配置为响应于第二栅极脉冲向第二节点施加低于第一恒定电压的第三恒定电压；第三开关元件，被配置为响应于第三栅极脉冲向第四节点提供低于第三恒定电压并且高于第二恒定电压的第四恒定电压；第四开关元件，被配置为响应于第四栅极脉冲向第一节点施加第一恒定电压；第五开关元件，被配置为响应于第五栅极脉冲将第三节点电连接到第四节点；第一电容器，连接在第二节点和第三节点之间；以及第二电容器，连接在第三节点和恒定电压节点之间。

Description

像素电路和包括像素电路的显示装置
相关申请的交叉引用
本申请要求2021年9月3日提交的韩国专利申请第10-2021-0117326号和2021年12月8日提交的韩国专利申请第10-2021-0174576号的优先权和权益，通过引用将上述专利申请的公开内容并入本文。
技术领域
本公开涉及一种像素电路和包括该像素电路的显示装置。
背景技术
根据发光层的材料，电致发光显示装置可以分为无机发光显示装置和有机发光显示器。有源矩阵有机发光显示装置包括有机发光二极管(OLED)，其自身发光并且具有高响应率、高发光效率、高亮度和大视角方面的优点。在有机发光显示装置中，OLED形成在每个像素处。该有机发光显示装置具有高响应率、高发光效率、高亮度、大视角，能够以完美的黑色表现黑色层次，从而实现高对比度和高色彩再现率。
有机发光显示装置的像素电路包括OLED和用于驱动OLED的驱动元件。数据电压和参考电压可以交替地施加到连接到像素电路的数据线。在这种情况下，由于数据线以一个水平周期为循环将数据电压和参考电压充电和放电，因此显示装置的功耗增加。
在这种像素电路中将驱动元件连接到OLED的状态下，如果像素电路在采样步骤和寻址步骤中被驱动，则像素的亮度会在OLED的电阻和电容的影响下发生变化。如果由于OLED的工艺偏差导致像素之间的OLED的电阻和电容存在偏差，则可能会出现像素之间的亮度不均匀性更严重。
例如，当在驱动元件连接到OLED的同时将数据电压施加到驱动元件的栅极时，驱动元件的栅源电压会由于OLED的内部高电阻在前一帧中充电的电压的影响下发生变化，因此像素的亮度也会发生变化。例如，如果像素的亮度在前一帧中很高，则驱动元件的栅源电压会降低，这是由于OLED的内部节点电压在当前帧的采样步骤中较高，因此像素的亮度降低。反之，如果在前一帧中像素的亮度较低，则驱动元件的栅源电压会增加，这是因为在当前帧的采样步骤中OLED的内部节点电压较低，因此像素的亮度增加。
发明内容
本公开的目的在于解决上述必要性和/或问题。
本公开提供了一种当像素数据被写入像素时能够改善功耗并且排除发光元件的影响的像素电路，以及包括该像素电路的显示装置。
本公开的问题不限于上述问题，本领域技术人员将通过以下描述清楚地理解其他未提及的问题。
根据本公开的实施例的像素电路可以包括：驱动元件，包括第一电极、栅极和第二电极，所述第一电极连接到施加了第一恒定电压的第一节点，所述栅极连接到第二节点，并且所述第二电极连接到第三节点；发光元件，包括阳极和阴极，所述阳极连接到第四节点，并且所述阴极施加有低于第一恒定电压的第二恒定电压；第一开关元件，被配置为响应于第一栅极脉冲向所述第二节点提供数据电压；第二开关元件，被配置为响应于第二栅极脉冲向第二节点施加低于第一恒定电压的第三恒定电压；第三开关元件，被配置为响应于第三栅极脉冲向第四节点提供低于第三恒定电压并且高于第二恒定电压的第四恒定电压；第四开关元件，被配置为响应于第四栅极脉冲向第一节点施加第一恒定电压；第五开关元件，被配置为响应于第五栅极脉冲将第三节点电连接到第四节点；第一电容器，连接在第二节点和第三节点之间；以及第二电容器，连接在第三节点和恒定电压节点之间。
所述第一恒定电压至所述第四恒定电压中的任意一个可以被施加到所述恒定电压节点。
所述第三恒定电压与所述第四恒定电压之间的电压差可以高于所述驱动元件的阈值电压。
所述像素电路的驱动周期可以包括初始化步骤、在所述初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、以及在所述寻址步骤之后设置的发光步骤，其中在所述初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，所述第一开关元件、所述第三开关元件和所述第五开关元件关断，在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，并且在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
所述驱动元件可以在所述初始化步骤中导通并且在所述采样步骤中关断。
在所述采样步骤和所述寻址步骤中，所述第三节点可以与所述第四节点电气断开。
所述第一开关元件至所述第五开关元件可以响应于栅极导通电压而导通并且响应于栅极截止电压而关断，所述第一栅极脉冲可以在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述初始化步骤、所述采样步骤和所述发光步骤中生成作为栅极截止电压，所述第二栅极脉冲在所述初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第三栅极脉冲在所述初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述初始化步骤和所述寻址步骤中生成作为栅极截止电压，并且所述第五栅极脉冲在所述初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
所述像素电路的驱动周期可以包括第一初始化步骤、在所述第一初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、在所述寻址步骤之后设置的第二初始化步骤以及在所述第二初始化步骤之后设置的发光步骤，其中在所述第一初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，并且所述第一开关元件、所述第三开关元件和所述第五开关元件关断，在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，在所述第二初始化步骤中，所述第三开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件所述和第三开关元件关断，并且在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
所述第一开关元件至所述第五开关元件可以响应于栅极导通电压而导通并且响应于栅极截止电压而关断，所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述第一初始化步骤、所述采样步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，
所述第二栅极脉冲在所述第一初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，所述第三栅极脉冲在所述第一初始化步骤和所述第二初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述第一初始化步骤、所述寻址步骤和所述第二初始化步骤中生成作为栅极截止电压，并且所述第五栅极脉冲在所述第一初始化步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
根据本公开实施例的显示装置可以包括显示面板，其中布置有多条数据线、与所述多条数据线交叉的多条栅极线、多条功率线以及连接到所述多条数据线、所述多条栅极线和所述多条功率线的多个像素电路；数据驱动器，被配置为向所述多条数据线提供像素数据的数据电压；以及栅极驱动器，被配置为向所述多条栅极线提供栅极信号，其中所述多个像素电路中的每一个包括：驱动元件，包括第一电极、栅极和第二电极，所述第一电极连接到施加了第一恒定电压的第一节点，所述栅极连接到第二节点，并且所述第二电极连接到第三节点；发光元件，包括阳极和阴极，所述阳极连接到第四节点，并且所述阴极施加有低于所述第一恒定电压的第二恒定电压；第一开关元件，被配置为响应于第一栅极脉冲向所述第二节点提供所述数据电压；第二开关元件，被配置为响应于第二栅极脉冲向所述第二节点施加低于所述第一恒定电压的第三恒定电压；第三开关元件，被配置为响应于第三栅极脉冲向所述第四节点提供低于所述第三恒定电压并且高于所述第二恒定电压的第四恒定电压；第四开关元件，被配置为响应于第四栅极脉冲向所述第一节点施加所述第一恒定电压；第五开关元件，被配置为响应于第五栅极脉冲将所述第三节点电连接到所述第四节点；第一电容器，连接在所述第二节点和所述第三节点之间；以及第二电容器，连接在所述第三节点和所述恒定电压节点之间。
所述第一开关元件、所述第二开关元件、所述第三开关元件和所述第五开关元件可响应于栅极导通电压而导通并且响应于栅极截止电压而关断，所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述初始化步骤、所述采样步骤和所述发光步骤中生成栅极截止电压，所述第二栅极脉冲在所述初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第三栅极脉冲在所述初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述初始化步骤和所述寻址步骤中生成作为栅极截止电压，并且所述第五栅极脉冲在所述初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
所述像素电路的驱动周期可包括第一初始化步骤、在所述第一初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、在所述寻址步骤之后设置的第二初始化步骤以及在所述第二初始化步骤之后设置的发光步骤，其中在所述第一初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，并且所述第一开关元件、所述第三开关元件和所述第五开关元件关断，在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，在所述第二初始化步骤中，所述第三开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断，并且在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
所述第一开关元件、所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件可以响应于栅极导通电压而导通并且响应于栅极截止电压而关断，所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述第一初始化步骤、所述采样步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，所述第二栅极脉冲在所述第一初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，所述第三栅极脉冲在所述第一初始化步骤和所述第二初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述第一初始化步骤、所述寻址步骤和所述第二初始化步骤中生成作为栅极截止电压，并且所述第五栅极脉冲在所述第一初始化步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
包括所述多个像素电路的所述驱动元件和所述第一开关元件、所述第二开光元件、第三开关元件、第四开关元件和第五开关元件的所述显示面板的所有晶体管可以包括n沟道氧化物半导体。
在本公开中，由于施加数据电压的数据线和施加参考电压的功率线是分开的，所以降低了施加在数据线上的电压的频率，从而可以降低功耗。
在本公开中，在采样步骤和寻址步骤中，像素电路的驱动元件与发光元件电气分离。因此，在本公开中，由于驱动元件的数据寻址和阈值电压采样不受发光元件的电阻和发光元件的工艺偏差的影响，因此可以排除发光元件对像素的亮度的影响。因此，可以防止像素的亮度由于发光元件的影响而改变。
本公开的效果不限于以上提及的那些，并且本领域技术人员将从权利要求的描述中清楚地理解未提及的其他效果。
附图说明
通过参考附图详细描述其示例性实施例，本公开的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加清楚，其中：
图1是例示根据本公开实施例的显示装置的框图；
图2是例示图1所示的显示面板的截面结构的截面图；
图3是例示根据本公开实施例的像素电路的电路图；
图4是例示根据本公开实施例的驱动像素电路的方法的波形图。
图5A是例示在初始化步骤中流过图3所示的像素电路的电流的图；
图5B是例示在采样步骤中流过图3所示的像素电路的电流的图；
图5C是例示在寻址步骤中流过图3所示的像素电路的电流的图；
图5D是例示在发光步骤中流过图3所示的像素电路的电流的图；
图6是例示根据本公开另一实施例的驱动像素电路的方法的波形图；并且
图7是例示在第二初始化步骤中流过图3所示的像素电路的电流的图。
具体实施方式
本公开的优点和特征及其实现方法将从下面参照附图描述的实施例中得到更清楚的理解。然而，本公开不限于以下实施例，而是可以以各种不同的形式实施。相反，本实施例将使本公开的公开内容更加完整，并使本领域的技术人员能够完全理解本公开的范围。仅在所附权利要求的范围内限定本公开。
附图中示出的用于描述本公开的实施例的形状、尺寸、比例、角度、数量等仅仅是示例，本公开不限于此。贯穿本说明书，相同的附图标记通常表示相同的元件。此外，在描述本公开时，可以省略对已知相关技术的详细描述以避免不必要地模糊本公开的主题。
本文使用的诸如“包含”、“包括”、“具有”和“由……组成”之类的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。
即使没有明确说明，组件也被解释为包括普通误差范围。
当使用诸如“上”、“上方”、“下方”和“下一个”等术语来描述两个组件之间的位置关系时，一个或多个组件可以位于两个组件之间，除非这些术语与术语“立即”或“直接”一起使用。
术语“第一”、“第二”等可以用来区分组件，但组件的功能或结构不受组件前面的序号或组件名称的限制。
在整个本公开中，相同的附图标记可以指代基本相同的元件。
以下实施例可以部分或全部相互结合或组合，并且可以以各种技术方式链接和操作。这些实施例可以彼此独立地或相互关联地执行。
每个像素可以包括具有不同颜色的多个子像素，以便在显示面板的屏幕上再现图像的颜色。每个子像素包括用作开关元件或驱动元件的晶体管。这种晶体管可以实现为TFT(薄膜晶体管)。
显示装置的驱动电路将输入图像的像素数据写入显示面板上的像素。为此，显示装置的驱动电路可以包括被配置为向数据线提供数据信号的数据驱动电路、被配置为向栅极线提供栅极信号的栅极驱动电路等。
在本公开的显示装置中，像素电路可以包括多个晶体管。晶体管可以实现为包括n沟道氧化物半导体的氧化物薄膜晶体管(氧化物TFT)、包括低温多晶硅的低温多晶硅(LTPS)TFT等。在实施例中，将以像素电路的晶体管实现为n沟道氧化物TFT为例进行说明，但本公开不限于此。
晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子开始从源极流出。漏极是载流子通过它离开晶体管的电极。在晶体管中，载流子从源极流向漏极。在n沟道晶体管的情况下，由于载流子是电子，源极电压是低于漏极电压的电压，使得电子可以从源极流向漏极。n沟道晶体管具有从漏极流向源极的电流方向。在p-沟道晶体管(p沟道金属氧化物半导体(PMOS))的情况下，由于载流子是空穴，源极电压高于漏极电压，使得空穴可以从源极流向漏极。在p-沟道晶体管中，由于空穴从源极流向漏极，所以电流从源极流向漏极。需要注意的是，晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据所施加的电压而改变。因此，本公开不因为晶体管的源极和漏极受限。在以下描述中，晶体管的源极和漏极将被称为第一电极和第二电极。
栅极信号在栅极导通电压和栅极截止电压之间摆动。栅极导通电压被设置为高于晶体管的阈值电压的电压，并且栅极截止电压被设置为低于晶体管的阈值电压的电压。
晶体管响应于栅极导通电压而导通并且响应于栅极截止电压而关断。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压VGH和VEH，栅极截止电压可以是栅极低电压VGL和VEL。
在下文中，将参照附图详细描述本公开的各种实施例。在以下实施例中，显示装置将主要描述为有机发光显示装置，但本公开不限于此。
参照图1和图2，根据本公开的实施例的显示装置包括显示面板100、用于将像素数据写入显示面板100的像素的显示面板驱动器、以及用于产生驱动像素和显示面板驱动器所需的功率的电源单元140。
显示面板100可以具有矩形结构，该矩形结构具有X轴方向的长度、Y轴方向的宽度和Z轴方向的厚度。显示面板100包括在屏幕上显示输入图像的像素阵列。像素阵列包括多条数据线102、与数据线102交叉的多条栅极线103、以及以矩阵形式布置的像素。显示面板100还可以包括共同连接到像素的电源线。电源线向像素101提供驱动像素101所需的恒定电压。例如，显示面板100可以包括通过VDD线施加像素驱动电压ELVDD的VDD线和通过VSS线施加低电位电源电压ELVSS的VSS线。此外，电源线还可以包括通过REF线施加参考电压Vref的REF线和通过INIT线施加初始化电压Vinit的INIT线。
如图2所示，显示面板100的截面结构可包括堆叠在基板10上的电路层12、发光元件层14和封装层16。
电路层12可以包括TFT阵列，该TFT阵列包括连接到诸如数据线、栅极线和电源线的线的像素电路、解复用器阵列112、栅极驱动器120等。电路层12的布线和电路元件可以包括多个绝缘层、与两者之间的绝缘层隔开的两个或多个金属层、以及包括半导体材料的有源层。在电路层12中形成的所有晶体管都可以用n沟道氧化物TFT来实现。
发光元件层14可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。在另一个实施例中，发光元件层14可以包括白光发光元件和滤色器。发光元件层14的发光元件EL可以由包括有机膜和无机膜的多层保护层所覆盖。
封装层16覆盖发光元件层14以密封电路层12和发光元件层14。封装层16可以具有有机膜和无机膜交替堆叠的多层绝缘膜结构。无机膜阻挡水分和氧气的渗透。有机膜使无机膜的表面平坦化。当有机膜和无机膜层叠为多层时，水分或氧气的移动路径变得比单层更长，从而可以有效地阻挡水分和氧气的渗透影响发光元件层14。
图中省略的触摸传感器层可以形成在封装层16上，并且可以在其上设置偏光板或滤色器层。触摸传感器层可以包括电容式触摸传感器，其基于触摸输入之前和之后的电容变化来感测触摸输入。触摸传感器层可以包括形成触摸传感器的电容的绝缘层和金属布线图案。绝缘层可以使金属布线图案中的交叉部分绝缘并且可以使触摸传感器层的表面平坦化。偏光板可以通过转换由电路层和触摸传感器层的金属反射的外部光的偏振来提高清晰度和对比度。偏光板可以实现为圆形偏光板或其中线性偏光板和相位延迟膜粘结的偏光板。保护玻璃可以粘结到偏光板。滤色器层可以包括红色、绿色和蓝色滤色器。滤色器层还可以包括黑色矩阵图案。彩色滤光层可以吸收从电路层和触摸传感器层反射的部分波长的光，以代替偏光板并增加在像素阵列中再现的图像的色纯度。
像素阵列包括多条像素线L1至Ln。像素线L1至Ln中的每一条包括沿着显示面板100的像素阵列中的线方向(X轴方向)布置的一行像素。布置在一条像素线中的像素共享栅极线103。沿数据线方向在列方向Y上布置的子像素共享同一条数据线102。一个水平周期是通过将一个帧周期除以像素线L1至Ln的总数而获得的时间周期。
显示面板100可以实现为非透射显示面板或透射显示面板。透射显示面板可以应用于在屏幕上显示图像并且可以看到实际背景的透明显示装置。显示面板100可以制造为柔性显示面板。
每个像素101可以分为红色子像素、绿色子像素和蓝色子像素来实现颜色。每个像素还可以包括白色子像素。每个子像素包括像素电路。在下文中，像素可以被解释为具有与子像素相同的含义。每个像素电路连接到数据线、栅极线和电源线。
像素可以被布置为真彩色像素和pentile像素。Pentile像素可以通过使用预设的像素渲染算法来驱动具有不同颜色的两个子像素作为一个像素101来实现比真彩色像素更高的分辨率。像素渲染算法可以用从相邻像素发射的光的颜色来补偿每个像素中的颜色表现不足。
电源单元140通过使用DC-DC转换器来产生驱动显示面板100的像素阵列和显示面板驱动器所需的DC电压(或恒定电压)。DC-DC转换器可以包括电荷泵、调节器、降压转换器、升压转换器等。电源单元140可以调整从主机系统(未示出)施加的DC输入电压的电平以产生DC电压(或恒定电压)，例如伽马基准电压VGMA、栅极导通电压VGH和VEH、栅极截止电压VGL和VEL、像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit和参考电压Vref。伽马参考电压VGMA被提供给数据驱动器110。栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL被提供给栅极驱动器120。恒定电压，例如像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit和参考电压Vref通过共同连接到像素101的电源线提供给像素101。施加到像素电路的恒定电压可以具有不同的电压电平。
显示面板驱动器在定时控制器130的控制下向显示面板100的像素写入输入图像的像素数据。
显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器还可以包括设置在数据驱动器110和数据线102之间的解复用器阵列112。
使用多个解复用器DEMUX将从数据驱动器110的通道输出的数据电压顺序地提供给数据线102。解复用器可以包括设置在显示面板100上的多个开关元件。当解复用器设置在数据线102和数据驱动器110的输出端之间时，可以减少数据驱动器110的通道数量。可以省略解复用器阵列112。
显示面板驱动器还可以包括用于驱动触摸传感器的触摸传感器驱动器。图1中省略了触摸传感器驱动器。数据驱动器110和触摸传感器驱动器可以集成到一个驱动集成电路(IC)中。在移动设备或可穿戴设备中，定时控制器130、电源单元140、数据驱动器110等可以集成到一个驱动IC中。
显示面板驱动器可以在定时控制器130的控制下以低速驱动模式进行操作。由于分析输入图像，当输入图像没有改变预设的帧数时，可以设置低速驱动模式以降低显示装置的功耗。在低速驱动模式下，可以通过在静止图像被输入预定时间或超过预定时间时通过降低像素的刷新率来降低显示面板驱动器和显示面板100的功耗。低速驱动模式不限于在输入静止图像时。例如，当显示装置在待机模式下操作时，或者当用户命令或输入图像在预定时间或更长时间内没有输入到显示面板驱动器时，显示面板驱动器可以在低速驱动模式下操作。
数据驱动器110从定时控制器130接收作为数字信号接收的输入图像的像素数据并输出数据电压。数据驱动器110使用数模转换器(DAC)在每个帧周期将输入图像的像素数据转换成伽马补偿电压，以产生数据电压Vdata。伽马参考电压VGMA通过分压器电路被划分成针对每个灰度的伽马补偿电压。针对每个灰度的伽马补偿电压被提供给数据驱动器110的DAC。数据电压Vdata通过输出缓冲器从数据驱动器110的每个通道输出。
栅极驱动器120可以被实现为与像素阵列的布线和TFT阵列一起形成在显示面板100上的电路层12中的面板中栅极(GIP)电路。栅极驱动器120可以设置在作为显示面板100的非显示区域的边框BZ中，或者可以分布式地设置在其中再现了输入图像的像素阵列中。栅极驱动器120在定时控制器130的控制下顺序地将栅极信号输出到栅极线103。栅极驱动器120可以通过使用移位寄存器将栅极信号移位以将信号顺序地提供给栅极线103。栅极信号可以包括各种栅极脉冲，例如扫描脉冲以及发射控制脉冲(以下称为“EM脉冲”)。
定时控制器130从主机系统接收输入图像的数字视频数据DATA和与数字视频数据DATA同步的定时信号。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK、数据使能信号DE等。由于通过对数据使能信号DE计数可以知道垂直周期和水平周期，所以可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平周期1H的周期。
主机系统可以是电视(TV)系统、平板电脑、膝上型电脑、导航系统、个人电脑(PC)、家庭影院系统、移动设备、可穿戴设备和车辆系统中的任意一种。主机系统可以缩放来自视频源的图像信号以适合显示面板100的分辨率并且将其与定时信号一起传送到定时控制器130。
在正常驾驶模式下，定时控制器130可以将输入帧频率乘以i(i是自然数)倍，从而以输入帧频率×i Hz的帧频率来控制显示面板驱动器的操作定时。输入帧频率在国家电视标准委员会(NTSC)方法中为60Hz，在相位交替线(PAL)方法中为50Hz。
相比于正常驱动模式，在低速驱动模式下，定时控制器130降低将像素数据写入像素的帧速率的频率。例如，在正常驱动模式中将像素数据写入像素的数据刷新帧频率可以以60Hz或更高的频率产生，例如，60Hz、120Hz和144Hz中的任一种刷新率，并且在低速驱动模式中的数据刷新帧DRF可以以低于正常驱动模式中的低频率的刷新率而产生。
基于从主机系统接收的定时信号Vsync、Hsync和DE，定时控制器130产生用于控制数据驱动器110的操作定时的数据定时控制信号，用于控制解复用器阵列112的操作定时的控制信号，以及用于控制栅极驱动器120的操作定时的栅极定时控制信号。定时控制器130控制显示面板驱动器的操作定时以使数据驱动器110、解复用器阵列112、触摸传感器驱动器和栅极驱动器120同步。
从定时控制器130产生的栅极定时控制信号可以通过电平转换器(未示出)输入到栅极驱动器120的移位寄存器。电平转换器可以接收栅极定时控制信号以产生起始脉冲和移位时钟，并将它们提供给栅极驱动器120的移位寄存器。
图3是示出根据本公开实施例的像素电路的电路图。图4是示出根据本公开实施例的驱动像素电路的方法的波形图。
参照图3和图4，像素电路包括发光元件EL、用于向发光元件EL提供电流的驱动元件DT、多个开关元件M1至M5、第一电容器C1和第二电容器C2。在该像素电路中，驱动元件DT和开关元件M1至M5可以实现为n沟道氧化物TFT。
栅极信号包括第一扫描脉冲(或第一栅极脉冲)SC1、第二扫描脉冲(或第二栅极脉冲)SC2、第三扫描脉冲(或第三栅极脉冲)SC3、第一EM脉冲(或第四栅极脉冲)EM1以及第二EM脉冲(或第五栅极脉冲)EM2。为了驱动图3所示的像素电路，栅极驱动器120可以包括顺序输出第一扫描脉冲SC1的第一移位寄存器和顺序输出第二扫描脉冲SC2的第二移位寄存器、顺序输出第三扫描脉冲SC3的第三移位寄存器、顺序输出第一EM脉冲EM1的第四移位寄存器以及顺序输出第二EM脉冲EM2的第五移位寄存器。
诸如像素驱动电压ELVDD、低电位电源电压ELVSS、基准电压Vref、以及初始化电压Vinit这样的恒定电压被施加到像素电路。像素驱动电压ELVDD高于低电位电源电压ELVSS。栅极导通电压VGH和VEH可以设置为高于像素驱动电压ELVDD。栅极截止电压VGL和VEL可以设置为低于低电位电源电压ELVSS。初始化电压Vinit可以被设置为比低电位电源电压ELVSS高的低电位电压。参考电压Vref可以被设置为驱动元件DT可以被开启的电压。参考电压Vref可以设置在从数据驱动器110输出的数据电压Vdata的电压范围内。数据电压Vdata的最高电压低于像素驱动电压ELVDD，数据电压Vdata的最低电压高于低电位电源电压ELVSS。
为了在采样步骤SMPL中对驱动元件DT的阈值电压Vth进行采样，优选地将基准电压Vref设置为高于初始化电压Vinit的电压。参考电压Vref和初始化电压Vinit之间的电压差被设置为大于驱动元件DT的阈值电压Vth。初始化电压Vinit需要被设置为低于发光元件EL的阈值电压的电压，以实现最低亮度，即像素的黑色灰度的亮度。
如图4所示，像素电路的驱动周期包括初始化步骤INIT、在初始化步骤INIT之后设置的采样步骤SMPL、在采样步骤SMPL之后设置的寻址步骤WR以及在寻址步骤WR之后设置的发光步骤EMIS。
在寻址步骤WR中与像素数据的数据电压Vdata同步地产生第一扫描脉冲SC1作为栅极导通电压VGH。第一扫描脉冲SC1是初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中的栅极截止电压VGL。在初始化步骤INIT和采样步骤SMPL中产生第二扫描脉冲SC2作为栅极导通电压VGH。第二扫描脉冲SC2是寻址步骤WR和发光步骤EMIS中的栅极截止电压VGL。在初始化步骤INIT中产生第三扫描脉冲SC3作为栅极导通电压VGH。第三扫描脉冲SC3是采样步骤SMPL、寻址步骤WR和发光步骤EMIS中的栅极截止电压VGL。
第一EM脉冲EM1是初始化步骤INIT和寻址步骤WR中的栅极截止电压VEL。在采样步骤SMPL和发光步骤EMIS中产生第一EM脉冲EM1作为栅极导通电压VEH。
在初始化步骤INIT和发光步骤EMIS中产生第二EM脉冲EM2作为栅极导通电压VEH。第二EM脉冲EM2是采样步骤SMPL和寻址步骤WR中的栅极截止电压VEL。
开关元件M1至M5在栅极导通电压VGH和VEH被施加到它们的栅极时导通，而在栅极截止电压VGL和VEL被施加到它们的栅极时它们断开。当栅源电压Vgs高于阈值电压Vth时，驱动元件DT导通，并根据栅源电压Vgs产生电流以驱动发光元件EL。
发光元件EL可以实现为OLED。OLED包括形成在阳极和阴极之间的有机化合物层。有机化合物层可以包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。发光元件EL的阳极与第四节点n4连接，其阴极与施加了低电位电源电压ELVSS的VSS节点连接。VSS节点连接到VSS线。发光元件EL包括形成在阳极和阴极之间的电容器Cel。用作发光元件EL的OLED可以具有层叠多个发光层的串联结构。具有串联结构的OLED可以提高像素的亮度和寿命。
当向发光元件EL的阳极和阴极施加电压时，空穴通过空穴传输层(HTL)并且电子通过电子传输层(ETL)移动到发射层(EML)以形成激子。在这种情况下，可以从发射层EML发射可见光。
驱动元件DT包括连接到第二节点DRG的栅极、连接到第一节点DRD的第一电极和连接到第三节点DRS的第二电极。因此，施加到驱动元件DT的电极的电压分别与第一节点至第三节点DRD、DRG和DRS的电压相同。
第一电容器C1连接在第二节点DRG和第三节点DRS之间。第一电容器C1存储驱动元件DT的栅源电压Vgs。第二电容器C2连接在第三节点DRS和恒定电压节点Vx之间。向恒定电压节点Vx施加恒定电压，例如像素驱动电压ELVDD、低电位电源电压ELVSS、参考电压Vref和初始化电压Vinit中的任何一个。恒定电压节点Vx可以连接到VDD线，通过该VDD线施加相对稳定的恒定电压，例如像素驱动电压ELVDD。
驱动元件DT的栅源电压Vgs中的数据电压Vdata的传输速率是根据第一电容C1与第二电容C2的电容比而决定的。可以根据数据电压Vdata的电压范围和显示面板的驱动特性来适当地选择第一电容器C1和第二电容器C2的电容。
在图3所示的像素电路中，驱动元件DT的栅源电压Vgs在发光步骤EMIS中具有(1-C')*(Vdata-Vref)+Vth的值。这里，C'＝C1/(C1+C2)。在上述计算公式中，如果C2＝0，则C'变为1，并且(1-C')变为0(零)，所以栅源电压Vgs变为等于阈值电压Vth。因此，为了使驱动元件DT的栅源电压Vgs根据像素数据的数据电压Vdata而改变，需要第二电容器C2。
在寻址步骤WR中，第一开关元件M1响应于第一扫描脉冲SC1的栅极导通电压VGH而导通，以将数据电压Vdata提供给第二节点DRG。第一开关元件M1包括栅极、第一电极和第二电极，栅极连接到施加了第一扫描脉冲SC1的第一栅极线、第一电极连接到施加了数据电压Vdata的数据线DL，并且第二电极连接到第二节点DRG。
在初始化步骤INIT和采样步骤SMPL中，第二开关元件M2响应于第二扫描脉冲SC2的栅极导通电压VGH而导通，以将参考电压Vref提供给第二节点DRG。第二开关元件M2包括栅极、第一电极和第二电极，栅极连接到施加了第二扫描脉冲SC2的第二栅极线，第一电极连接到施加了参考电压Vref的REF线，并且第二电极连接到第二节点DRG。
当数据电压Vdata和参考电压Vref通过数据线DL施加到像素电路时，施加到数据线DL的转变次数增加，即频率增加，因此显示装置的功耗增加。相反，在本公开中，由于施加数据电压Vdata的数据线DL和施加参考电压Vref的REF线彼此分离，因此施加到数据线DL的电压的频率降低，从而可以降低功耗。
第三开关元件M3响应于第三扫描脉冲SC3的栅极导通电压VGH而导通，以在初始化步骤INIT中将初始化电压Vinit施加到第四节点n4。第三开关元件M3包括栅极、第一电极和第二电极，栅极连接到施加了第三扫描脉冲SC3的第三栅极线，第一电极连接到第四节点n4并且第二电极连接到施加了初始化电压Vinit的INIT线。
第四开关元件M4响应于第一EM脉冲EM1的栅极截止电压VEL被关断，以在初始化步骤INIT和寻址步骤WR中切断在施加了像素驱动电压ELVDD的VDD线和第一节点DRD之间的电流路径。第四开关元件M4响应于第一EM脉冲EM1的栅极导通电压VEH而导通，以在采样步骤SMPL和发光步骤EMIS中将VDD线连接到第一节点DRD。第四开关元件M4包括栅极、第一电极和第二电极，栅极连接到施加了第一EM脉冲EM1的第四栅极线，第一电极连接到VDD线，并且第二电极连接到第一节点DRD。
第五开关元件M5响应于第二EM脉冲EM2的栅极截止电压VEL而截止，以在采样步骤SMPL和寻址步骤WR中切断第三节点DRS和第四节点n4之间的电流路径。第五开关元件M5响应于第二EM脉冲EM2的栅极导通电压VEH而导通，以在初始化步骤INIT和发光步骤EMIS中在驱动元件DT和发光元件EL之间形成电流路径。第五开关元件M5包括栅极、第一电极和第二电极，栅极连接到施加了第二EM脉冲EM2的第五栅极线，第一电极连接到第三节点DRS，并且第二电极连接到第四节点n4。
图5A是例示在初始化步骤INIT中流过图3中所示的像素电路的电流的图。在初始化步骤INIT中，第二开关元件M2、第三开关元件M3和第五开关元件M5导通。在初始化步骤INIT中，第一开关元件M1和第四开关元件M4被关断。在初始化步骤INIT中，主节点DRD、DRG和DRS的电压分别是Vref+Vth、Vref和Vinit。这里，“Vth”是驱动元件DT的阈值电压。因此，由于在初始化步骤INIT中驱动元件DT的栅源电压Vgs具有大于阈值电压Vth的Vref-Vinit值，所以驱动元件DT导通。
图5B是例示在采样步骤SMPL中流过图3所示的像素电路的电流的图。在采样步骤SMPL中，第二开关元件M2和第四开关元件M4导通，而其他开关元件M1、M3和M5截止。在采样步骤SMPL中，当第三节点DRS的电压上升以使驱动元件DT的栅源电压Vgs达到阈值电压Vth时，驱动元件DT关断。在采样步骤SMPL结束时，主节点DRD、DRG和DRS的电压分别为ELVDD、Vref和Vref-Vth。因此，当采样步骤SMPL完成时，驱动元件DT的栅源电压Vgs变为等于阈值电压Vth。以这种方式采样的驱动元件DT的阈值电压Vth被充到第一电容器C1中。
图5C是例示在寻址步骤WR中流过图3所示的像素电路的电流的图。在寻址步骤WR中，第一开关元件M1导通以将像素数据的数据电压Vdata施加到第二节点DRG。此时，其他开关元件M2、M3、M4、和M5被关断。在寻址步骤WR结束时，主节点DRD、DRG和DRS的电压分别变为ELVDD、Vdata和Vref-Vth+C'*(Vdata-Vref)。这里，C'＝C1/(C1+C2)。在寻址步骤WR中，驱动元件DT的栅源电压Vgs变为(1-C')*(Vdata-Vref)+Vth的值。
如图5B和5C所示，在采样步骤SMPL和寻址步骤WR中，第三节点DRS与第四节点n4电气断开。结果，由于驱动元件DT的数据寻址和阈值电压采样不受发光元件EL的电阻和发光元件EL的工艺偏差的影响，所以可以排除发光元件EL对像素亮度的影响。
图5D是例示在发光步骤EMIS中流过图3所示的像素电路的电流的图。在发光步骤EMIS中，第四开关元件M4和第五开关元件M5导通，而其他开关元件M1、M2和M3关断。在发光步骤EMIS中，主节点DRD、DRG和DRS的电压分别改变为ELVDD、Vdata和Vref-Vth+C'*(Vdata-Vref)。在发光步骤EMIS中，第三节点DRS的电压等于发光元件EL的阳极电压Vel。驱动元件DT的栅源电压Vgs在发光步骤EMIS中具有(1-C')*(Vdata-Vref)+Vth的值。
图6是例示根据本公开另一实施例的驱动像素电路的方法的波形图。图7是例示在第二初始化步骤中流过图3所示的像素电路的电流的图。在本实施方式中，省略与上述实施方式基本相同的描述。如图6所示，像素电路的驱动周期包括第一初始化步骤INIT1、在第一初始化步骤INIT1之后设置的采样步骤SMPL、在采样步骤SMPL之后设置的寻址步骤WR、在寻址步骤WR之后设置的第二初始化步骤INIT2以及在第二初始化步骤INIT2之后设置的发光步骤EMIS。
参照图3、图6和图7，在寻址步骤WR中，与像素数据的数据电压Vdata同步地产生第一扫描脉冲SC1作为栅极导通电压VGH。第一扫描脉冲SC1是第一初始化步骤INIT1、采样步骤SMPL、第二初始化步骤INIT2和发光步骤EMIS中的栅极截止电压VGL。在第一初始化步骤INIT1和采样步骤SMPL中产生第二扫描脉冲SC2作为栅极导通电压VGH。第二扫描脉冲SC2是寻址步骤WR、第二初始化步骤INIT2和发光步骤EMIS中的栅极截止电压VGL。在第一初始化步骤INIT1和第二初始化步骤INIT2中产生第三扫描脉冲SC3作为栅极导通电压VGH。第三扫描脉冲SC3是采样步骤SMPL、寻址步骤WR和发光步骤EMIS中的栅极截止电压VGL。
第一EM脉冲EM1是第一初始化步骤INIT1、寻址步骤WR和第二初始化步骤INIT2中的栅极截止电压VEL。在采样步骤SMPL和发光步骤EMIS中产生第一EM脉冲EM1作为栅极导通电压VEH。
在第一初始化步骤INIT1、第二初始化步骤INIT2和发光步骤EMIS中产生第二EM脉冲EM2作为栅极导通电压VEH。第二EM脉冲EM2是采样步骤SMPL和寻址步骤WR中的栅极截止电压VEL。
在第一初始化步骤INIT1中，如图5A所示，第二开关元件M2、第三开关元件M3和第五开关元件M5导通。在第一初始化步骤INIT1中，第一开关元件M1和第四开关元件M4被关断。在采样步骤SMPL中，如图5B所示，第二开关元件M2和第四开关元件M4导通，而其他开关元件M1、M3和M5被关断。在寻址步骤WR中，如图5C所示，第一开关元件M1导通以将像素数据的数据电压Vdata施加到第二节点DRG。此时，其他开关元件M2、M3、M4、M5被关断。
在第二初始化步骤INIT2中，如图7所示，第三开关元件M3和第五开关元件M5导通，其他开关元件M1、M2和M4被关断。在第二初始化步骤INIT2中，第三节点DRS的电压被初始化为初始化电压Vinit。此时，第二节点DRG的电压也增加了初始化电压Vinit，使得驱动元件DT的栅源电压Vgs保持为在寻址步骤WR中设定的电压。
在发光步骤EMIS中，如图5D所示，第四开关元件M4和第五开关元件M5导通，而其他开关元件M1、M2和M3被关断。在发光步骤EMIS中，发光元件EL可以由根据驱动元件DT的栅源电压Vgs产生的电流所驱动，以发射具有与像素数据的灰度值相对应的亮度的光。
上述本公开所要达到的目的、实现目的的手段以及本公开的效果没有具体说明权利要求的本质特征，因此，权利要求的范围不限于本公开的公开内容。
尽管已经参照附图更详细地描述了本公开的实施例，但是本公开不限于此，并且可以在不背离本公开的技术构思的情况下以许多不同的形式实施。因此，本公开所公开的实施例仅用于说明的目的，并不旨在限制本公开的技术构思。本公开的技术概念的范围不限于此。因此，应当理解，上述实施例在所有方面都是示例性的，并不限制本公开。本公开的保护范围应以所附权利要求为准，其等同范围内的所有技术概念均应理解为落入本公开的保护范围之内。

Claims (15)

1.一种像素电路，包括：
驱动元件，包括第一电极、栅极和第二电极，所述第一电极连接到施加了第一恒定电压的第一节点，所述栅极连接到第二节点，并且所述第二电极连接到第三节点；
发光元件，包括阳极和阴极，所述阳极连接到第四节点，并且所述阴极施加有低于所述第一恒定电压的第二恒定电压；
第一开关元件，被配置为响应于第一栅极脉冲向所述第二节点提供数据电压；
第二开关元件，被配置为响应于第二栅极脉冲向所述第二节点施加低于所述第一恒定电压的第三恒定电压；
第三开关元件，被配置为响应于第三栅极脉冲向所述第四节点提供低于所述第三恒定电压并且高于所述第二恒定电压的第四恒定电压；
第四开关元件，被配置为响应于第四栅极脉冲向所述第一节点施加所述第一恒定电压；
第五开关元件，被配置为响应于第五栅极脉冲将所述第三节点电连接到所述第四节点；
第一电容器，连接在所述第二节点和所述第三节点之间；以及
第二电容器，连接在所述第三节点和恒定电压节点之间。
2.根据权利要求1所述的像素电路，其中，所述第一恒定电压至所述第四恒定电压中的任意一个被施加到所述恒定电压节点。
3.根据权利要求1所述的像素电路，其中，所述第三恒定电压与所述第四恒定电压之间的电压差高于所述驱动元件的阈值电压。
4.根据权利要求1所述的像素电路，其中，所述像素电路的驱动周期包括初始化步骤、在所述初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、以及在所述寻址步骤之后设置的发光步骤，其中
在所述初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，
在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，所述第一开关元件、所述第三开关元件和所述第五开关元件关断，
在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，并且
在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
5.根据权利要求4所述的像素电路，其中，所述驱动元件在所述初始化步骤中导通并且在所述采样步骤中关断。
6.根据权利要求4所述的像素电路，其中，在所述采样步骤和所述寻址步骤中，所述第三节点与所述第四节点电气断开。
7.根据权利要求4所述的像素电路，其中，所述第一开关元件至所述第五开关元件响应于栅极导通电压而导通并且响应于栅极截止电压而关断，
所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述初始化步骤、所述采样步骤和所述发光步骤中生成作为栅极截止电压，
所述第二栅极脉冲在所述初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第三栅极脉冲在所述初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述初始化步骤和所述寻址步骤中生成作为栅极截止电压，并且
所述第五栅极脉冲在所述初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
8.根据权利要求1所述的像素电路，其中，所述像素电路的驱动周期包括第一初始化步骤、在所述第一初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、在所述寻址步骤之后设置的第二初始化步骤以及在所述第二初始化步骤之后设置的发光步骤，其中
在所述第一初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，
在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，并且所述第一开关元件、所述第三开关元件和所述第五开关元件关断，
在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，
在所述第二初始化步骤中，所述第三开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件所述和第三开关元件关断，并且
在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
9.根据权利要求8所述的像素电路，其中，所述第一开关元件至所述第五开关元件响应于栅极导通电压而导通并且响应于栅极截止电压而关断，
所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述第一初始化步骤、所述采样步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，
所述第二栅极脉冲在所述第一初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，
所述第三栅极脉冲在所述第一初始化步骤和所述第二初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述第一初始化步骤、所述寻址步骤和所述第二初始化步骤中生成作为栅极截止电压，并且
所述第五栅极脉冲在所述第一初始化步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
10.一种显示装置，包括：
显示面板，其中布置有多条数据线、与所述多条数据线交叉的多条栅极线、多条功率线以及连接到所述多条数据线、所述多条栅极线和所述多条功率线的多个像素电路；
数据驱动器，被配置为向所述多条数据线提供像素数据的数据电压；以及
栅极驱动器，被配置为向所述多条栅极线提供栅极信号，其中
所述多个像素电路中的每一个包括：
驱动元件，包括第一电极、栅极和第二电极，所述第一电极连接到施加了第一恒定电压的第一节点，所述栅极连接到第二节点，并且所述第二电极连接到第三节点；
发光元件，包括阳极和阴极，所述阳极连接到第四节点，并且所述阴极施加有低于所述第一恒定电压的第二恒定电压；
第一开关元件，被配置为响应于第一栅极脉冲向所述第二节点提供所述数据电压；
第二开关元件，被配置为响应于第二栅极脉冲向所述第二节点施加低于所述第一恒定电压的第三恒定电压；
第三开关元件，被配置为响应于第三栅极脉冲向所述第四节点提供低于所述第三恒定电压并且高于所述第二恒定电压的第四恒定电压；
第四开关元件，被配置为响应于第四栅极脉冲向所述第一节点施加所述第一恒定电压；
第五开关元件，被配置为响应于第五栅极脉冲将所述第三节点电连接到所述第四节点；
第一电容器，连接在所述第二节点和所述第三节点之间；以及
第二电容器，连接在所述第三节点和所述恒定电压节点之间。
11.根据权利要求10所述的显示装置，其中，所述像素电路的驱动周期包括初始化步骤、在所述初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、以及在所述寻址步骤之后设置的发光步骤，其中
在所述初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，
在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，所述第一开关元件、所述第三开关元件和所述第五开关元件关断，
在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，并且
在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
12.根据权利要求11所述的显示装置，其中，所述第一开关元件、所述第二开关元件、所述第三开关元件和所述第五开关元件响应于栅极导通电压而导通并且响应于栅极截止电压而关断，
所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述初始化步骤、所述采样步骤和所述发光步骤中生成栅极截止电压，
所述第二栅极脉冲在所述初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第三栅极脉冲在所述初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述初始化步骤和所述寻址步骤中生成作为栅极截止电压，并且
所述第五栅极脉冲在所述初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
13.根据权利要求10所述的显示装置，其中，所述像素电路的驱动周期包括第一初始化步骤、在所述第一初始化步骤之后设置的采样步骤、在所述采样步骤之后设置的寻址步骤、在所述寻址步骤之后设置的第二初始化步骤以及在所述第二初始化步骤之后设置的发光步骤，其中
在所述第一初始化步骤中，所述第二开关元件、所述第三开关元件、所述第五开关元件和所述驱动元件导通，并且所述第一开关元件和所述第四开关元件关断，
在所述采样步骤中，所述第二开关元件和所述第四开关元件导通，并且所述第一开关元件、所述第三开关元件和所述第五开关元件关断，
在所述寻址步骤中，所述第一开关元件导通，并且所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件关断，
在所述第二初始化步骤中，所述第三开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断，并且
在所述发光步骤中，所述第四开关元件和所述第五开关元件导通，并且所述第一开关元件、所述第二开关元件和所述第三开关元件关断。
14.根据权利要求13所述的显示装置，其中，所述第一开关元件、所述第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件响应于栅极导通电压而导通并且响应于栅极截止电压而关断，
所述第一栅极脉冲在所述寻址步骤中与所述数据电压同步地生成作为栅极导通电压，并且在所述第一初始化步骤、所述采样步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，
所述第二栅极脉冲在所述第一初始化步骤和所述采样步骤中生成作为栅极导通电压，并且在所述寻址步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极截止电压，
所述第三栅极脉冲在所述第一初始化步骤和所述第二初始化步骤中生成作为栅极导通电压，并且在所述采样步骤、所述寻址步骤和所述发光步骤中生成作为栅极截止电压，
所述第四栅极脉冲在所述采样步骤和所述发光步骤中生成作为栅极导通电压，并且在所述第一初始化步骤、所述寻址步骤和所述第二初始化步骤中生成作为栅极截止电压，并且
所述第五栅极脉冲在所述第一初始化步骤、所述第二初始化步骤和所述发光步骤中生成作为栅极导通电压，并且在所述采样步骤和所述寻址步骤中生成作为栅极截止电压。
15.根据权利要求10所述的显示装置，其中，包括所述多个像素电路的所述驱动元件和所述第一开关元件、所述第二开光元件、第三开关元件、第四开关元件和第五开关元件的所述显示面板的所有晶体管包括n沟道氧化物半导体。
CN202210951993.5A 2021-09-03 2022-08-09 像素电路和包括像素电路的显示装置 Pending CN115762415A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0117326 2021-09-03
KR20210117326 2021-09-03
KR1020210174576A KR20230034821A (ko) 2021-09-03 2021-12-08 픽셀 회로와 이를 포함한 표시장치
KR10-2021-0174576 2021-12-08

Publications (1)

Publication Number Publication Date
CN115762415A true CN115762415A (zh) 2023-03-07

Family

ID=85226728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210951993.5A Pending CN115762415A (zh) 2021-09-03 2022-08-09 像素电路和包括像素电路的显示装置

Country Status (3)

Country Link
US (1) US11620949B2 (zh)
CN (1) CN115762415A (zh)
DE (1) DE102022122025A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115331629A (zh) * 2022-08-30 2022-11-11 惠科股份有限公司 像素电路和像素驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661016B1 (ko) * 2013-12-03 2016-09-29 엘지디스플레이 주식회사 유기발광 표시장치와 그의 화질 보상방법
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
KR102350396B1 (ko) * 2017-07-27 2022-01-14 엘지디스플레이 주식회사 유기발광 표시장치와 그의 열화 센싱 방법
KR102569729B1 (ko) 2017-12-22 2023-08-22 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제어 방법
KR102530811B1 (ko) 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
KR102564356B1 (ko) 2018-12-06 2023-08-08 엘지디스플레이 주식회사 화소회로, 유기발광표시장치 및 그의 구동방법
KR102631675B1 (ko) 2018-12-11 2024-01-30 엘지디스플레이 주식회사 표시 장치
KR102575448B1 (ko) * 2019-08-30 2023-09-05 엘지디스플레이 주식회사 터치표시장치 및 그 구동방법

Also Published As

Publication number Publication date
DE102022122025A1 (de) 2023-03-09
US11620949B2 (en) 2023-04-04
US20230074010A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
CN115602126A (zh) 选通驱动器及使用该选通驱动器的显示装置
US11620949B2 (en) Pixel circuit and display device including the same
US20230178033A1 (en) Data driving circuit and display device including the same
CN115966174A (zh) 选通驱动电路和包括其的显示装置
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
CN115602119A (zh) 像素电路及包括其的显示面板
KR20230046712A (ko) 게이트 구동회로와 이를 포함한 표시장치
US11908405B2 (en) Pixel circuit and display device including the same
US11776476B2 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
US11715428B2 (en) Pixel circuit and display device including the same
US12008959B2 (en) Pixel circuit and display device including the same
US20230008017A1 (en) Pixel Circuit and Display Device Including the Same
US11887548B2 (en) Gate driver and display device including the same
US11783779B2 (en) Pixel circuit and display device including the same
US20240169921A1 (en) Pixel Circuit and Display Device Including the Same
GB2611619A (en) Pixel circuit and display device including the same
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230082773A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230044911A (ko) 픽셀 회로와 이를 포함한 표시장치
CN115602113A (zh) 像素电路和包括该像素电路的显示装置
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination