JP7493557B2 - ゲート駆動部およびこれを利用した表示装置 - Google Patents

Description

本発明はゲート駆動部およびこれを利用した表示装置に関する。

表示装置は液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）等がある。

電界発光表示装置は発光層の材料により無機発光表示装置と有機発光表示装置に分かれる。アクティブマトリックスタイプ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）の有機発光表示装置は自ら発光する自発光素子例えば、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、「ＯＬＥＤ」という。）を利用して入力映像を再現する。有機発光表示装置は応答速度が速く、発光効率、輝度および視野角が大きい長所がある。

表示装置のうち一部例えば、液晶表示装置や有機発光表示装置には複数のサブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部および表示パネルまたは駆動部に供給する電源を生成する電源供給部などが含まれる。駆動部には表示パネルにスキャン信号、発光制御信号などのゲート信号を供給するゲート駆動部および表示パネルにデータ信号を供給するデータ駆動部などが含まれる。

このような表示装置は表示パネルに形成された複数のサブピクセルに駆動信号、例えば、ゲート信号およびデータ信号などが供給されると、選択されたサブピクセルが光を透過させるか光を直接発光することになることによって映像を表示することができる。

サブピクセルそれぞれは発光素子に流れる電流を制御する駆動ＴＦＴと電流をスイッチングする一つ以上のスイッチＴＦＴを含む。この時、駆動ＴＦＴの長時間駆動などによる劣化が発生する可能性があるが、このような劣化を補償するために電流センシング基盤補償方式が適用されている。しかし、電流センシング基盤の補償方式は使用者が視聴しない時間で動作されるが、ＯＬＥＤが発光される構造で視認される短所が存在する。

本発明は前述した必要性および／または問題点を解決することを目的とする。

本発明はセンシングモードで発光素子が発光しないようにしたゲート駆動部およびこれを利用した表示装置を提供する。

本発明の課題は以上で言及した課題に制限されず、言及されていないさらに他の課題は以下の記載から当業者に明確に理解され得るであろう。

本発明のゲート駆動部は、前段信号伝達部からキャリー信号が印加されるキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、第ｎ（ｎは正の整数）信号伝達部は前記前段信号伝達部からキャリー信号を受けて第１制御ノード及び第２制御ノードを充電または放電させる回路部；前記第１制御ノードの電位と前記第２制御ノードの電位とに基づいてキャリー信号及びゲート信号を出力する出力部；およびディスプレイモードにより高電位電圧にＭノードを充電させ、前記ディスプレイモードに次ぐセンシングモードにより前記Ｍノードの充電電圧及びセンシング開始信号に基づいて前記高電位電圧に前記第１制御ノードを充電させるライン選択部を含むことができる。

本発明はセンシングモード駆動前に、選択しようとするスキャンラインに連結された信号伝達部のＭノードを高電位電圧で充電させることによって、同時に複数のスキャンラインを選択することができる。

本発明はセンシングモード駆動時に、スキャン信号をハイ電圧レベルで出力させて発光素子を迂回する経路で電流パスを形成しながらピクセル駆動電圧ラインに流れる電流をセンシングするようにすることによって、センシングモード駆動時に発光素子の発光を抑制することができる。

本発明はセンシングモード駆動時に発光素子の発光が抑制されて視認性問題を解決することができる。

本発明の効果は以上で言及した効果に制限されず、言及されていないさらに他の効果は特許請求の範囲の記載から当業者に明確に理解され得るであろう。

本発明の実施例に係る表示装置を示すブロック図である。 図１に図示された表示パネルの断面構造を示している図面である。 本発明の外部補償回路に連結されたピクセル回路を示す回路図である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 実施例に係るセンシング回路の動作原理を説明するための図面である。 本発明の実施例に係るモードによる駆動方式を説明するための図面である。 本発明の実施例に係るゲート駆動部のシフトレジスタを示している図面である。 本発明の第１実施例に係るゲート駆動部を示している図面である。 図１１に図示されたライン選択部の構成を比較説明するための図面である。 図１１に図示されたライン選択部の構成を比較説明するための図面である。 図１１に図示されたゲート駆動部の入力／出力信号と制御ノードの電圧を示す波形図である。 ライン選択信号によってピクセルラインが選択される場合を示している図面である。 ライン選択信号によってピクセルラインが選択される場合を示している図面である。 ライン選択信号によってピクセルラインが選択される場合を示している図面である。 ライン選択信号によってピクセルラインが選択される場合を示している図面である。 ピクセルラインでセンシング領域を選択する原理を説明するための図面である。 図１０に図示されたライン選択部の漏洩電流防止原理を説明するための図面である。 本発明の第２実施例に係るゲート駆動部を示している図面である。 図１７に図示されたライン選択部の漏洩電流防止原理を説明するための図面である。

本発明の利点および特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施例を参照すると明確になるであろう。しかし、本発明は以下で開示される実施例に限定されるものではなく、互いに異なる多様な形態で具現され得、ただし、本実施例は本発明の開示を完全なものとし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇によって定義されるのみである。

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は例示的なものであるので、本発明は図示された事項に限定されるものではない。明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。また、本発明の説明において、関連した公知の技術に対する具体的な説明が本発明の要旨を不要に曖昧にさせ得る恐れがあると判断される場合、その詳細な説明は省略する。

本明細書上で言及された「含む」、「有する」、「からなる」等が使われる場合、「～のみ」が使われない以上他の部分が追加され得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り複数を含む場合を含む。

構成要素の解釈において、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

位置関係に対する説明の場合、例えば、「～上に」、「～上部に」、「～下部に」、「～そばに」等で二つの部分の位置関係が説明される場合、「すぐに」または「直接」が使われない以上二つの部分間に一つ以上の他の部分が位置してもよい。

実施例の説明において、第１、第２等が多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は単に一つの構成要素を他の構成要素と区別するために使うものである。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であってもよい。

明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。

多様な実施例の特徴が部分的にまたは全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動および駆動が可能であり、各実施例が互いに対して独立的に実施可能でもよく、連関関係で共に実施可能であってもよい。

以下、添付された図面を参照して本発明の多様な実施例を詳細に説明する。

図１は本発明の実施例に係る表示装置を示すブロック図であり、図２は図１に図示された表示パネルの断面構造を示している図面である。

図１および図２を参照すると、本発明の実施例に係る表示装置は表示パネル１００、表示パネル１００のピクセルにピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動部、およびピクセルと表示パネル駆動部の駆動に必要な電源を発生する電源部１４０を含む。

表示パネル１００はＸ軸方向の長さ、Ｙ軸方向の幅およびＺ軸方向の厚さを有する長方形構造の表示パネルであり得る。表示パネル１００は画面上で入力映像を表示するピクセルアレイを含む。ピクセルアレイは複数のデータライン１０２、データライン１０２と交差する複数のゲートライン１０３、およびマトリックスの形態で配置されるピクセルを含む。表示パネル１００はピクセルに共通に連結された電源ラインをさらに含むことができる。電源ラインはピクセル駆動電圧ＥＬＶＤＤが印加される電源ライン、初期化電圧Ｖｉｎｉｔが印加される電源ライン、基準電圧Ｖｒｅｆが印加される電源ライン、低電位電源電圧ＥＬＶＳＳが印加される電源ラインを含むことができる。このような電源ラインはピクセルに共通に連結される。

ピクセルアレイは複数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎそれぞれは、表示パネル１００のピクセルアレイでライン方向（Ｘ）に沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルはゲートライン１０３を共有する。データライン方向に沿ってカラム方向（Ｙ）に配置されたサブピクセルは同一のデータライン１０２を共有する。１水平期間（１Ｈ）は１フレーム期間をピクセルラインＬ１～Ｌｎの総個数で割った時間である。

表示パネル１００は非透過型表示パネルまたは透過型表示パネルで具現され得る。透過型表示パネルは画面上に映像が表示され、背景の実物が見える透明表示装置に適用され得る。

表示パネルはフレキシブル表示パネルで製作され得る。フレキシブル表示パネルはプラスチック基板を利用するＯＬＥＤパネルで具現され得る。プラスチックＯＬＥＤパネルのピクセルアレイと発光素子はバックプレート（Ｂａｃｋ ｐｌａｔｅ）上に接着された有機薄膜フィルム上に配置され得る。

ピクセル１０１それぞれはカラーを具現するために赤色サブピクセル、緑色サブピクセル、青色サブピクセルに分かれ得る。ピクセルそれぞれは白色サブピクセルをさらに含むことができる。サブピクセルそれぞれはピクセル回路を含む。以下、ピクセルはサブピクセルと同一の意味で解釈され得る。ピクセル回路それぞれはデータラインとゲートラインそして電源ラインに連結される。

ピクセルはリアル（ｒｅａｌ）カラーピクセルと、ペンタイル（ｐｅｎｔｉｌｅ）ピクセルで配置され得る。ペンタイルピクセルは予め設定されたピクセルレンダリングアルゴリズム（ｐｉｘｅｌ ｒｅｎｄｅｒｉｎｇ ａｌｇｏｒｉｔｈｍ）を利用して、カラーの異なる二つのサブピクセルを一つのピクセル１０１で駆動してリアルカラーピクセルより高い解像度を具現することができる。ピクセルレンダリングアルゴリズムは、ピクセルそれぞれで足りないカラー表現を隣接したピクセルで発光された光のカラーで補償することができる。

表示パネル１００の画面上にタッチセンサが配置され得る。タッチセンサはオン－セル（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）またはアドオンタイプ（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに内蔵されるイン－セル（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）タッチセンサで具現され得る。

表示パネル１００は断面構造から見る時、図２に図示された通り、基板１０上に積層された回路層１２、発光素子層１４、および封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）１６を含むことができる。

回路層１２はデータライン、ゲートライン、電源ラインなどの配線に連結されたピクセル回路、ゲートラインに連結されたゲート駆動部ＧＩＰ等を含むことができる。回路層１２の配線と回路素子は複数の絶縁層と、絶縁層を挟んで分離された二以上の金属層、そして半導体物質を含んだアクティブ層を含むことができる。

発光素子層１４はピクセル回路によって駆動される発光素子ＥＬを含むことができる。発光素子ＥＬは赤色Ｒ発光素子、緑色（Ｇ）発光素子、および青色（Ｂ）発光素子を含むことができる。発光素子層１４は白色発光素子とカラーフィルタを含むことができる。発光素子層１４の発光素子ＥＬは有機膜および保護膜を含んだ保護層によって覆われ得る。

封止層１６を回路層１２と発光素子層１４を密封するように前記発光素子層１４を覆う。封止層１６は有機膜と無機膜が交互に積層されたマルチ絶縁膜構造であってもよい。無機膜は水分や酸素の浸透を遮断する。有機膜は無機膜の表面を平坦化する。有機膜と無機膜が多様な層で積層されると、単一層に比べて水分や酸素の移動経路が長くなって発光素子層１４に影響を与える水分と酸素の浸透が効果的に遮断され得る。

封止層１６上に形成されたタッチセンサ層が配置され得る。タッチセンサ層はタッチ入力前後に容量（ｃａｐａｃｉｔａｎｃｅ）の変化に基づいてタッチ入力をセンシングする静電容量方式のタッチセンサを含むことができる。タッチセンサ層はタッチセンサの容量を形成する金属配線パターンと絶縁膜を含むことができる。金属配線パターンの間にタッチセンサの容量が形成され得る。タッチセンサ層上に偏光板が配置され得る。偏光板はタッチセンサ層と回路層１２の金属によって反射した外部光の偏光を変換して視認性と明暗比を向上させることができる。偏光板は線偏光板と位相遅延フィルムが接合された偏光板または円偏光板で具現され得る。偏光板上にカバーガラス（Ｃｏｖｅｒ ｇｌａｓｓ）が接着され得る。

表示パネル１００は封止層１６上に積層されたタッチセンサ層と、カラーフィルタ層をさらに含むことができる。カラーフィルタ層は赤色、緑色、および青色カラーフィルタと、ブラックマトリックスパターンを含むことができる。カラーフィルタ層は回路層とタッチセンサ層から反射した光の波長の一部を吸収して偏光板に取って代わる役割をし、色純度を高め得る。この実施例は偏光板に比べて光透過率が高いカラーフィルタ層２０を表示パネルに適用して表示パネルＰＮＬの光透過率を向上させ、表示パネルＰＮＬの厚さと柔軟性を改善することができる。カラーフィルタ層上にカバーガラスが接着され得る。

電源部１４０は直流－直流変換器（ＤＣ－ＤＣ Ｃｏｎｖｅｒｔｅｒ）を利用して、表示パネル１００のピクセルアレイと表示パネル駆動部の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器はチャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バック変換器（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、ブースト変換器（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）等を含むことができる。電源部１４０は図示していないホストシステムから印加される直流入力電圧のレベルを調整してガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ＶＥＨ、ゲートオフ電圧ＶＧＬ、ＶＥＬ、ピクセル駆動電圧ＥＬＶＤＤ、低電位電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏ等の定電圧（または直流電圧）を発生し得る。ガンマ基準電圧ＶＧＭＡはデータ駆動部１１０に供給される。ゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬはゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＬＶＤＤ、低電位電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏ等の定電圧はピクセルに共通に供給される。

表示パネル駆動部はタイミングコントローラ（Ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下で表示パネル１００のピクセルに入力映像のピクセルデータを書き込む。

表示パネル駆動部はデータ駆動部１１０とゲート駆動部１２０を含む。表示パネル駆動部はデータ駆動部１１０とデータライン１０２の間に配置されたデマルチプレクサアレイ１１２をさらに含むことができる。

デマルチプレクサアレイ１１２は複数のデマルチプレクサ（Ｄｅ－ｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）を利用してデータ駆動部１１０のチャネルを出力されたデータ電圧をデータライン１０２に順次供給する。デマルチプレクサは表示パネル１００上に配置された複数のスイッチ素子を含むことができる。デマルチプレクサがデータ駆動部１１０の出力端子とデータライン１０２の間に配置されるとデータ駆動部１１０のチャネルの個数が減少し得る。デマルチプレクサアレイ１１２は省略され得る。

表示パネル駆動部はタッチセンサを駆動するためのタッチセンサ駆動部をさらに含むことができる。タッチセンサ駆動部は図面で省略されている。データ駆動部とタッチセンサ駆動部は一つのドライブＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に集積され得る。モバイル機器やウェアラブル機器でタイミングコントローラ１３０、電源部１４０、データ駆動部１１０、タッチセンサ駆動部などは一つのドライブＩＣに集積され得る。

表示パネル駆動部はタイミングコントローラ１３０の制御下で低速駆動モード（Ｌｏｗ ｓｐｅｅｄ ｄｒｉｖｉｎｇ ｍｏｄｅ）で動作することができる。低速駆動モードは入力映像を分析して入力映像が予め設定された時間の間変化がない時、表示装置の消費電力を減らすために設定され得る。低速駆動モードは静止映像が一定時間以上入力される時、ピクセルのリフレッシュレート（Ｒｅｆｒｅｓｈ ｒａｔｅ）を低くすることによって表示パネル駆動部と表示パネル１００の消費電力を減らすことができる。低速駆動モードは静止映像が入力される時に限定されない。例えば、表示装置が待機モードで動作したり、使用者命令または入力映像が所定時間以上表示パネル駆動回路に入力されない時、表示パネル駆動回路は低速駆動モードで動作することができる。

データ駆動部１１０はＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を利用して、毎フレーム期間ごとにタイミングコントローラ１３０からデジタル信号で受信される入力映像のピクセルデータをガンマー補償電圧に変換してデータ電圧を発生する。ガンマ基準電圧ＶＧＭＡは分圧回路を通じて階調別ガンマー補償電圧に分圧されてＤＡＣに供給される。データ電圧はデータ駆動部１１０のチャネルそれぞれから出力バッファーを通じて出力される。

ゲート駆動部１２０はピクセルアレイのＴＦＴアレイおよび配線と共に表示パネル１００の回路層１２に直接形成されるＧＩＰ（Ｇａｔｅ ｉｎ ｐａｎｅｌ）回路で具現され得る。ＧＩＰ回路は表示パネル１００の非表示領域であるベゼル領域（Ｂｅｚｅｌ、ＢＺ）上に配置されるか、入力映像が再現されるピクセルアレイ内に分散配置され得る。ゲート駆動部１２０はタイミングコントローラ１３０の制御下でゲート信号をゲートライン１０３に順次出力する。ゲート駆動部１２０はシフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を利用してゲート信号をシフトさせることによって、その信号をゲートライン１０３に順次供給することができる。ゲート信号はスキャンパルス、発光制御パルス（以下、「ＥＭパルス」という。）、初期化パルス、センシングパルスを含むことができる。

ゲート駆動部１２０のシフトレジスタはタイミングコントローラ１３０からのスタートパルス（ｓｔａｒｔ ｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔ ｃｌｏｃｋ）に応答してゲート信号のパルスを出力し、シフトクロックタイミングに合わせてそのパルスをシフトする。

タイミングコントローラ１３０はホストシステムから入力映像のデジタルビデオデータ（ＤＡＴＡ）と、それと同期されるタイミング信号を受信する。タイミング信号は垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロックＣＬＫおよびデータイネーブル信号ＤＥ等を含むことができる。データイネーブル信号ＤＥをカウントする方法で垂直期間と水平期間が分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは省略され得る。データイネーブル信号ＤＥは１水平期間（１Ｈ）の周期を有する。

ホストシステムはＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）システム、タブレットコンピュータ、ノートブックコンピュータ、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、モバイル機器、ウェアラブル機器、車両システムのうちいずれか一つであり得る。ホストシステムはビデオソースからの映像信号を表示パネル１００の解像度に合うようにスケーリングしてタイミング信号とともにタイミングコントローラ１３に伝送することができる。

タイミングコントローラ１３０はノーマル駆動モード（Ｎｏｒｍａｌ ｄｒｉｖｉｎｇ ｍｏｄｅ）で入力フレーム周波数をｉ倍逓倍して、入力フレーム周波数Хｉ（ｉは自然数）Ｈｚのフレーム周波数で表示パネル駆動部の動作タイミングを制御することができる。入力フレーム周波数はＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で５０Ｈｚである。タイミングコントローラ１３０は低速駆動モードでピクセルのリフレッシュレートを低くするためにフレーム周波数を１Ｈｚ～３０Ｈｚの間の周波数に下げて表示パネル駆動部の駆動周波数を低くすることができる。

タイミングコントローラ１３０はホストシステムから受信されたタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ）に基づいて、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するための制御信号、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。タイミングコントローラ１３０は表示パネル駆動部の動作タイミングを制御してデータ駆動部１１０、デマルチプレクサアレイ１１２、タッチセンサ駆動部、およびゲート駆動部１２０を同期させる。

タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図示していないレベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）を通じてゲートオン電圧（ＶＧＨおよびＶＥＨ）とゲートオフ電圧ＶＧＬ、ＶＥＬに変換されてゲート駆動部１２０に供給され得る。レベルシフタはゲートタイミング制御信号のローレベル電圧（ｌｏｗ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオフ電圧ＶＧＬ、ＶＥＬに変換し、ゲートタイミング制御信号のハイ電圧レベル（ｈｉｇｈ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオン電圧ＶＧＨ、ＶＥＨに変換する。ゲートタイミング信号はスタートパルスとシフトクロックを含む。

表示パネル１００の製造工程で引き起こされる工程偏差と素子特性偏差によって、ピクセル間に駆動素子の電気特性において差が存在し得、このような差はピクセルの駆動時間が経過するにつれてさらに大きくなり得る。ピクセル間に駆動素子の電気的特性偏差を補償するために、有機発光表示装置に内部補償技術または外部補償技術が適用され得る。内部補償技術はピクセル回路それぞれに具現された内部補償回路を利用して、サブピクセル別に駆動素子のしきい電圧をサンプリングしてそのしきい電圧だけ駆動素子のゲート－ソース間電圧Ｖｇｓを補償する。外部補償技術は外部補償回路を利用して駆動素子の電気的特性により変わる駆動素子の電流または電圧をリアルタイムセンシングする。外部補償技術はピクセル別にセンシングされた駆動素子の電気的特性偏差（または変化）だけ入力映像のピクセルデータ（デジタルデータ）を変調することによって、ピクセルそれぞれで駆動素子の電気的特性偏差（または変化）をリアルタイム補償する。表示パネル駆動部は外部補償技術および／または内部補償技術を利用してピクセルを駆動することができる。

図３は、本発明の外部補償回路に連結されたピクセル回路を示す回路図である。

図３を参照すると、ピクセル回路は発光素子ＥＬ、発光素子ＥＬに電流を供給する駆動素子ＤＴ、スキャンパルスＳＣＡＮに応答してデータライン４０を連結する第１スイッチ素子Ｍ０１、および駆動素子ＤＴのゲート電極に連結されたキャパシタＣｓｔ、センシングパルスＳＥＮＳＥに応答して基準電圧ライン４３を連結する第２スイッチ素子Ｍ０２を含む。

ピクセル駆動電圧すなわち、高電位電圧ＥＶＤＤは高電位電圧ライン４１を通じて駆動素子ＤＴの第１電極に印加される。駆動素子ＤＴはゲート－ソース間電圧Ｖｇｓにより発光素子ＥＬに電流を供給して発光素子ＥＬを駆動する。発光素子ＥＬはアノード電極とカソード電極の間の順方向電圧がしきい電圧異常であるときにターンオンされて発光する。発光素子ＥＬのカソード電極には低電位電圧ＥＬＶＳＳが印加される。キャパシタＣｓｔは駆動素子ＤＴのゲート電極と第２電極間に連結されて駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓを維持する。

第１スイッチ素子Ｍ０１はゲートラインから印加されるスキャンパルスＳＣＡＮのゲートオン電圧によりターンオンされてデータライン４０を駆動素子ＤＴのゲート電極とキャパシタＣｓｔに連結する。

第２スイッチ素子Ｍ０２はスキャンパルスＳＣＡＮまたは別途のセンシングパルスＳＥＮＳＥに応答して基準電圧Ｖｒｅｆを印加する。基準電圧Ｖｒｅｆは基準電圧ライン４３を通じてピクセル回路に印加される。

発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤはアノード電極とカソード電極の間に形成された有機化合物層を含む。有機化合物層は正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬおよび電子注入層ＥＩＬ等を含むことができるがこれに限定されない。スイッチ素子Ｍ０１、ＭＯ２はｎチャネル酸化物薄膜トランジスタ（Ｏｘｉｄｅ ＴＦＴ）で具現され得る。

発光素子ＥＬとして利用されるＯＬＥＤは複数の発光層が積層されたタンデム（Ｔａｎｄｅｍ）構造であり得る。タンデム構造のＯＬＥＤはピクセルの輝度と寿命を向上させることができる。

この時、センシングモードで駆動素子ＤＴのチャネルを通じて流れる電流または駆動素子ＤＴと発光素子ＥＬの間の電圧が基準電圧ライン４３を通じてセンシングされる。基準電圧ライン４３を通じて流れる電流は積分器を通じて電圧に変換されてアナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）を通じてデジタルデータに変換される。このデジタルデータは駆動素子ＤＴのしきい電圧または移動度情報を含んだセンシングデータである。センシングデータはデータ演算部に伝送される。データ演算部はアナログ－デジタル変換器からのセンシングデータの入力を受けて、センシングデータに基づいて選択された補償値をピクセルデータに加えるか積算してピクセルの駆動偏差と劣化を補償することができる。

図４～図８は、実施例に係るセンシング回路の動作原理を説明するための図面である。

図４を参照すると、表示パネルＰＮＬにＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）が接着され得る。ＣＯＦはドライブＩＣ（ＳＩＣ）を含み、ソースＰＣＢ（ＳＰＣＢ）を表示パネルＰＮＬに連結する。ドライブＩＣ（ＳＩＣ）はデータ駆動部を含む。

タイミングコントローラ１３０と電源部１５０はコントロールＰＣＢ（ＣＰＣＢ）上に実装され得る。コントロールＰＣＢ（ＣＰＣＢ）は可撓性回路フィルム例えば、ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を通じてソースＰＣＢ（ＳＰＣＢ）に連結され得る。

タイミングコントローラ１３０は前述した基準電圧制御部を含んで、表示パネルＰＮＬからの感知された基準電圧Ｖｒｅｆ＿ｓｅｎｓｅｄと電源部１５０から出力される基準電圧Ｖｒｅｆを比較した結果に基づいて電源部１５０から出力される基準電圧Ｖｒｅｆを調整することができる。

電源部１５０から出力される基準電圧ＶｒｅｆはＦＰＣ、ソースＰＣＢ（ＳＰＣＢ）およびＣＯＦを経由して表示パネルＰＮＬに供給され得る。したがって、表示パネルＰＮＬで基準電圧Ｖｒｅｆ引入部（ＩＮ）はドライブＩＣ（ＳＩＣ）と近い。

表示パネルＰＮＬ上の基準電圧ラインＲＥＦＬはＣＯＦ、ＳＰＣＢ、およびＦＰＣを経由してを電源部１５０に連結することができる。基準電圧ラインＲＥＦＬはショーティングバー（ｓｈｏｒｔｉｎｇ ｂａｒ、ＳＢ）によりグループ化され得る。ショーティングバーは表示パネルＰＮＬ上の一側に形成されるものの、ドライブＩＣ（ＳＩＣ）の内部ではなく表示パネル上にＬＯＧ（Ｌｉｎｅ ｏｆ Ｇｌａｓｓ）配線で形成され得る。表示パネルＰＮＬ上のすべてのピクセルに連結された基準電圧ラインＲＥＦＬはショーティングバーに連結され得る。

センシング部１６０はパワーオフ後にセンシングモード駆動時に高電位電圧ＥＶＤＤが印加されるピクセル電源ラインに流れる電流をセンシングする。センシング部１６０はセンシングした電流をタイミングコントローラ１３０に提供する。

図５を参照すると、センシング部はピクセル電源ラインに連結された抵抗、抵抗に連結されたＡＤＣを含むことができる。センシング部はピクセル電源ラインと抵抗の間に連結されたスイッチをさらに含むことができる。スイッチはディスプレイモードではターンオフされ、センシングモードでターンオンされる。

ディスプレイモードでスイッチＳＷがターンオフされると、高電位電圧ＥＶＤＤがピクセル電源ラインを通じてピクセルＰＸＬに印加される。センシングモードでスイッチＳＷがターンオンされると、高電位電圧がピクセル電源ラインと抵抗Ｒを経てピクセルに印加され、抵抗に流れる電流がセンシングされる。

図６を参照すると、センシング部は予め定められた個数のピクセルを含むブロック単位で電流をセンシングする。ここでブロックはライン方向（Ｘ）のピクセルとカラム方向（Ｙ）のピクセルの個数が同一である正方形の形状であり得るが、例えば、３０ｐｉｘｅｌｓ×３０ｐｉｘｅｌｓであり得る。ブロックは正方形の形状に限定されず、多様な形状で具現され得る。

センシング部はブロック単位で電流をセンシングするものの、予め定められた順で各ブロックに流れる電流をセンシングする。各ブロックに含まれた画素の特性および劣化の程度により異なる電流がセンシングされる。

ブロック単位で電流をセンシングする方式はピクセル単位で電流をセンシングする方式に比べて全体のセンシング時間が短縮され得、簡単な構造で具現することが可能であり得る。

図７ａを参照すると、実施例ではセンシングモード駆動時、第１スイッチ素子Ｍ０１と第２スイッチ素子Ｍ０２にスキャンパルスＳＣＡＮのゲートオン電圧を印加する。第１および第２スイッチ素子が、ゲートオン電圧が印加されターンオンされてピクセル駆動電圧ライン４１に流れる電流が発光素子に流れずに基準電圧ライン４３に流れるようにする電流パスを形成する。したがって、発光素子を発光させることなく電流センシングが可能となり得る。

図７ｂを参照すると、比較例ではセンシングモード時、第１スイッチ素子Ｍ０１と第２スイッチ素子Ｍ０２にスキャンパルスＳＣＡＮのゲートオフ電圧を印加する。第１および第２スイッチ素子はゲートオフ電圧が印加されるとターンオフされて、ピクセル駆動電圧ライン４１に流れる電流が発光素子に印加されて発光素子が発光することになる。パワーオフ以後に発光素子が発光することになると、使用者が視認することができる。

したがって、実施例ではセンシングモード駆動時に第１および第２スイッチ素子をすべて駆動させて電流パスを変更して、発光素子を発光させることなくピクセル電源ラインに流れる電流を測定することが可能である。

図８を参照すると、実施例ではブロック単位で電流をセンシングするためのピクセル構造を示している。表示パネル上のすべてのピクセルには基準電圧ラインと高電位電圧ラインが共有されるように連結され、データ電圧ラインがカラム方向（Ｙ）のピクセルにそれぞれ連結される。

したがって、基準電圧と高電位電圧が表示パネル上のすべてのピクセルに印加されても、データ印加の有無によりセンシングがなされるブロックを選択することが可能であり得る。例えば、センシングがなされる第１ブロックＯＮＢＬＫにあるすべてのピクセルにホワイトデータが印加され、センシングがなされない第２ブロックＯＦＦＢＬＫにあるすべてのピクセルにブラックデータが印加される。

ここでは、表示パネル上の一つのブロックにホワイトデータが印加される間、残りのブロックにはブラックデータが印加される。

センシングがなされる第１ブロックにあるすべてのピクセルにホワイトデータが印加されると、センシング部がピクセル駆動電圧ラインに流れる電流をセンシングする。この時、ピクセル駆動電圧ラインに流れる電流はブロック単位の大きな値であるため、センシング部には積分器が不要である。

図９は、本発明の実施例に係るモードによる駆動方式を説明するための図面である。

図９を参照すると、ディスプレイモード駆動時、ゲート駆動部はスキャン信号を順次出力し、データ駆動部は映像データを出力して映像を表示することができる。

パワーオフ後センシングモード駆動時、ゲート駆動部はセンシング領域にハイ電圧レベルのスキャンパルスを出力し、非センシング領域にローレベル電圧のスキャンパルスを出力し、データ駆動部はセンシングしようとするブロックすなわち、センシング領域にホワイトデータまたはセンシングデータを出力しながらセンシングしないブロックすなわち、非センシング領域にブラックデータを出力し、センシングしようとするブロックを発光させずに電流をセンシングすることになる。

図１０は、本発明の実施例に係るゲート駆動部のシフトレジスタを示している図面である。

図１０を参照すると、実施例に係るゲート駆動部１２０はキャリー信号が伝送されるキャリーラインを経由してカスケード接続された複数の信号処理部ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、ＳＴ５を含む。

タイミングコントローラ１３０はゲート駆動部１２０に入力されるスタートパルスＶｓｔを利用してゲート駆動部の出力信号ＳＣ＿ＯＵＴの幅およびマルチ出力（Ｍｕｌｔｉ－ｏｕｔｐｕｔ）を調節することができる。

信号処理部ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、ＳＴ５それぞれは、スタートパルスまたは以前の奇数番目または偶数番目の信号処理部から出力されるキャリー信号とクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４の入力を受ける。第１信号処理部ＳＴ１はスタートパルスＶｓｔにより駆動され始め、それ以外の信号処理部ＳＴ２、ＳＴ３、ＳＴ４、ＳＴ５は以前の奇数番目または偶数番目の信号処理部からのキャリー信号の入力を受けて駆動され始める。

信号処理部ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、ＳＴ５それぞれはクロック信号のタイミングに合わせて、スタートパルスまたは以前の奇数番目または偶数番目の信号処理部からの出力されるキャリー信号をシフトさせてスキャン信号を順次出力する。

図１１は本発明の第１実施例に係るゲート駆動部を示している図面であり、図１２ａ～図１２ｂは図１１に図示されたライン選択部の構成を比較説明するための図面であり、図１３は図１１に図示されたゲート駆動部の入力／出力信号と制御ノードの電圧を示す波形図である。

図１１および図１２ａ～図１２ｂを参照すると、本発明の第１実施例に係るゲート駆動部は出力電圧をプルアップさせる第１制御ノード（以下、「Ｑノード」という）、出力電圧をプルダウンさせる第２制御ノード（以下、「Ｑｂノード」という）、ライン選択部６１、回路部６２、出力部６３を含むことができる。

ライン選択部６１はディスプレイモードにより高電位電圧ＧＶＤＤでＭノードを充電させ、ディスプレイモードに次ぐセンシングモードによりＭノードの充電電圧とセンシング開始信号ＲＥＳＥＴに基づいて高電位電圧でＱノード（Ｑ）を充電させることができる。

ライン選択部６１は第１トランジスタＴＶ１、第２トランジスタＴＡ、第３トランジスタＴＶ２、第４トランジスタＴ１Ｂ、第５トランジスタＴ１Ｃ、および第１キャパシタＣ１を含むことができる。

第１トランジスタＴＶ１はキャリー信号Ｃ（ｎ）によりターンオンされ、第２トランジスタＴＡとともに高電位電圧ラインＧＶＤＤの高電位電圧でＭノードを充電させる。第１トランジスタＴＶ１は高電位電圧ラインＧＶＤＤに連結された第１電極、キャリー信号Ｃ（ｎ）が印加されるゲート電極、第２トランジスタＴＡの第１電極に連結された第２電極を含む。

第２トランジスタＴＡはライン選択信号（Ｌｉｎｅ Ｓｅｌｅｃｔ Ｐｕｌｓｅ、ＬＳＰ）によりターンオンされ、第１トランジスタＴＶ１とともに高電位電圧ラインＧＶＤＤの高電位電圧でＭノードを充電させる。第２トランジスタＴＡは第１トランジスタＴＶ１の第２電極に連結された第１電極、ライン選択信号が印加されるゲート電極、Ｍノードに連結された第２電極を含む。

第３トランジスタＴＶ２はスタート信号ＶＳＴによりターンオンされ、第２低電位電圧ラインＧＶＳＳ２の低電位電圧でＭノードを放電させる。第３トランジスタＴＶ２はＭノードに連結された第１電極、スタート信号が印加されるゲート電極、低電位電圧ラインＧＶＳＳ２に連結された第２電極を含む。

第４トランジスタＴ１ＢはＭノードによってターンオンされ、第５トランジスタＴ１Ｃとともに高電位電圧ラインＧＶＤＤの高電位電圧でＱノード（Ｑ）を充電させる。第４トランジスタＴ１Ｂは高電位電圧ラインＧＶＤＤに連結された第１電極、Ｍノードに連結されたゲート電極、第５トランジスタＴ１Ｃの第１電極に連結された第２電極を含む。

第５トランジスタＴ１Ｃはセンシング開始信号ＲＥＳＥＴによりターンオンされ、第４トランジスタＴ１Ｂとともに高電位電圧ラインＧＶＤＤの高電位電圧でＱノード（Ｑ）を充電させる。第５トランジスタＴ１Ｃは第４トランジスタＴ１Ｂの第２電極に連結された第１電極、センシング開始信号ＲＥＳＥＴが印加されるゲート電極、Ｑノード（Ｑ）に連結された第２電極を含む。

第１キャパシタＣ１は高電位電圧ラインＧＶＤＤとＭノードの間に連結され、Ｍノードに印加された高電位電圧を保持する。

実施例ではＭノードを高電位電圧で充電させているが、Ｍノードを高電位電圧で充電させる理由はセンシングモード駆動時に複数のラインを選択できるようにするためである。

すなわち図１２ａ～図１２ｂを参照すると、図１２ａの実施例ではキャリー信号とライン選択信号が同時に印加される場合に高電位電圧ＧＶＤＤでＭノードを充電するため、次のライン選択時にキャリー信号とライン選択信号が印加される場合、キャリー信号のハイ電圧レベルやロー電圧レベルにかかわらずＭノードの充電電圧を維持することになる。

反面、図１２ｂの比較例ではライン選択信号が印加される場合、キャリー信号のハイ電圧レベルでＭノードを充電するため、次のライン選択時にライン選択信号が印加されるとキャリー信号のロー電圧レベルによってＭノードの充電電圧が維持されずに放電されることになる。

回路部６２は第１回路部６２－１と第２回路部６２－２を含むことができる。

第１回路部６２－１はＱノード（Ｑ）とＱｂノード（Ｑｂ）の充放電を制御する役割をする。第１回路部６２－１は第８トランジスタＴ１、第９トランジスタＴ１Ａ、第１０トランジスタＴ３、第１１トランジスタＴ３Ａ、第１２トランジスタＴ３ｎ、第１３トランジスタＴ３ｎＡ、第１４トランジスタＴ３ｑ、第１５トランジスタＴ３ｎＢ、第１６トランジスタＴ３ｎＣを含む。

第８トランジスタＴ１は第Ｎ－２キャリー信号ラインＣ（ｎ－２）を通じて印加された第Ｎ－２キャリー信号Ｃ（ｎ－２）によりターンオンされ、第Ｎ－２キャリー信号をＱｈノード（Ｑｈ）に伝達する。第８トランジスタＴ１は第Ｎ－２キャリー信号ラインＣ（ｎ－２）にゲート電極と第１電極が共通に連結され、Ｑｈノード（Ｑｈ）に第２電極が連結される。

第９トランジスタＴ１Ａは第Ｎ－２キャリー信号ラインＣ（ｎ－２）を通じて印加された第Ｎ－２キャリー信号によってターンオンされ、第Ｎ－２キャリー信号に基づいてＱノード（Ｑ）を充電する。第９トランジスタＴ１Ａは第Ｎ－２キャリー信号ラインＣ（ｎ－２）にゲート電極が連結され、第１トランジスタＴ１の第２電極に第１電極が連結され、Ｑノード（Ｑ）に第２電極が連結される。

第１０トランジスタＴ３はＱｂノード（Ｑｂ）によりターンオンされ、第１１トランジスタＴ３Ａとともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧でＱノード（Ｑ）を放電させる。第１０トランジスタＴ３はＱｂノード（Ｑｂ）にゲート電極が連結され、Ｑノード（Ｑ）に第１電極が連結され、第１１トランジスタＴ３Ａの第１電極に第２電極が連結される。

第１１トランジスタＴ３ＡはＱｂノード（ＱＢ）によりターンオンされ、第１０トランジスタＴ３とともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧でＱノード（Ｑ）を放電させる。第１１トランジスタＴ３ＡはＱｂノード（Ｑｂ）にゲート電極が連結され、第１１トランジスタＴ３Ａの第２電極に第１電極が連結され、第２低電位電圧ラインＧＶＳＳ２に第２電極が連結される。

第１２トランジスタＴ３ｎは第Ｎ＋２キャリー信号ラインＣ（ｎ＋２）を通じて印加された第Ｎ＋２キャリー信号によってターンオンされ、第１３トランジスタＴ３ｎＡとともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧でＱノード（Ｑ）を放電させる。第１２トランジスタＴ３ｎは第Ｎ＋２キャリー信号ラインＣ（ｎ＋２）にゲート電極が連結され、Ｑノード（Ｑ）に第１電極が連結され、第１３トランジスタＴ３ｎＡの第１電極に第２電極が連結される。

第１３トランジスタＴ３ｎＡは第Ｎ＋２キャリー信号ラインＣ（ｎ＋２）を通じて印加された第Ｎ＋２キャリー信号によってターンオンされ、第１２トランジスタＴ３ｎとともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧でＱノード（Ｑ）を放電させる。第１３トランジスタＴ３ｎＡは第Ｎ＋２キャリー信号ラインＣ（ｎ＋２）にゲート電極が連結され、第１２トランジスタＴ３ｎの第２電極に第１電極が連結され、第２低電位電圧ラインＧＶＳＳ２に第２電極が連結される。

第１４トランジスタＴ３ｑはＱノード（Ｑ）によりターンオンされ、高電位電圧ラインＧＶＤＤの高電位電圧をＱｈノード（Ｑｈ）に伝達する。第１４トランジスタＴ３ｑはＱノード（Ｑ）にゲート電極が連結され、高電位電圧ラインＧＶＤＤに第１電極が連結され、Ｑｈノード（Ｑｈ）に第２電極が連結される。

第１５トランジスタＴ３ｎＢはスタートパルスＶＳＴによりターンオンされ、第１６トランジスタＴ３ｎＣとともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧で第１制御ノード（Ｑ）を放電させる。第１５トランジスタＴ３ｎＢはＱノード（Ｑ）に連結された第１電極、スタートパルスＶＳＴが印加されるゲート電極、第１６トランジスタ（Ｔ３Ｃ）の第１電極に連結された第２電極を含む。

第１６トランジスタＴ３ｎＣはスタートパルスＶＳＴによりターンオンされ、第１５トランジスタＴ３ｎＢとともに第２低電位電圧ラインＧＶＳＳ２の第２低電位電圧でＱノード（Ｑ）を放電させる。第１６トランジスタＴ３ｎＣは第１５トランジスタＴ３ｎＢの第２電極に連結された第１電極、スタートパルスＶＳＴが印加されるゲート電極、第２低電位電圧ラインＧＶＳＳ２に連結された第２電極を含む。

第２回路部６２-２は第１７トランジスタＴ４、第１８トランジスタＴ４１、第１９トランジスタＴ４ｑ、第２０トランジスタＴ５ｑ、第２１トランジスタＴ５を含む。

第１７トランジスタＴ４は第１ノード７０の電圧によってターンオンされ、高電位電圧をＱｂノード（Ｑｂ）に供給する。第１７トランジスタＴ４は高電位電圧が印加される高電位電圧ラインに連結された第１電極、第１ノード７０に連結されたゲート電極、Ｑｂノードに連結された第２電極を含む。

第１８トランジスタＴ４１は高電位電圧によってターンオンされ、高電位電圧を第１ノード７０に供給する。第１８トランジスタＴ４１は高電位電圧ラインに連結された第１電極とゲート電極、第１ノードに連結された第２電極を含む。

第１９トランジスタＴ４ｑはＱノードの電圧によってターンオンされ、第２低電位電圧ラインＧＶＳＳ１の第２低電位電圧で第１ノード７０を放電させる。第１９トランジスタＴ４ｑは第１ノード７０に連結された第１電極、Ｑノード（Ｑ）に連結されたゲート電極、第２低電位電圧ラインに連結された第２電極を含む。

第２０トランジスタＴ５ｑはＱノードの電圧によってターンオンされ、第３低電位電圧ラインＧＶＳＳ２の第３低電位電圧でＱｂノード（Ｑｂ）を放電させる。第２０トランジスタＴ５ｑはＱｂノード（Ｑｂ）に連結された第１電極、Ｑノード（Ｑ）に連結されたゲート電極、第３低電位電圧ラインＧＶＳＳ２に連結された第２電極を含む。

第２１トランジスタＴ５は前段信号伝達部からのキャリー信号Ｃ（ｎ－２）の電圧によってターンオンされ、第３低電位電圧ラインＧＶＳＳ２の第３低電位電圧でＱｂノード（Ｑｂ）を放電させる。第２１トランジスタＴ５はＱｂノードに連結された第１電極、前段信号伝達部からキャリー信号が印加されるゲート電極、第３低電位電圧ラインＧＶＳＳ２が印加される第２電極を含む。

出力部６３は第１出力部６３－１、第２出力部６３－２を含むことができる。

第１出力部６３－１はＱノード（Ｑ）とＱｂノード（Ｑｂ）の電位に基づいてスキャン信号ＳＣＯＵＴ（ｎ）を第１出力ノードに出力することができる。第１出力部６３－１は第１プルアップトランジスタＴ６、第１プルダウントランジスタＴ７を含むことができる。

第１プルアップトランジスタＴ６と第１プルダウントランジスタＴ７はＱノード（Ｑ）とＱｂノード（Ｑｂ）の電圧により第１出力ノードを充放電してスキャン信号ＳＣＯＵＴ（ｎ）を出力する。第１プルアップトランジスタＴ６はＱノード（Ｑ）に連結されたゲート電極、第１クロック信号ＳＣＣＬＫ（ｎ）が印加される第１電極、および第１出力ノードに連結された第２電極を含む。第１プルダウントランジスタＴ７は第１出力ノードを挟んで第１プルアップトランジスタＴ６に連結される。第１プルダウントランジスタＴ７はＱｂノード（Ｑｂ）に連結されたゲート電極、第１出力ノードに連結された第１電極、および第１低電位電圧ラインＧＶＳＳ０に連結された第２電極を含む。

第２出力部６３－２はＱノード（Ｑ）とＱｂノード（Ｑｂ）の電位に基づいてキャリー信号ＣＯＵＴ（ｎ）を第２出力ノードに出力することができる。第２出力部６３－２は第２プルアップトランジスタＴ６ｃｒ、第２プルダウントランジスタＴ７ｃｒを含むことができる。

第２プルアップトランジスタＴ６ｃｒと第２プルダウントランジスタＴ７ｃｒはＱノード（Ｑ）とＱｂノード（Ｑｂ）の電圧により第２出力ノードを充放電してキャリー信号ＣＯＵＴ（ｎ）を出力する。第２プルアップトランジスタＴ６ｃｒはＱノード（Ｑ）に連結されたゲート電極、第２クロック信号ＣＲＣＬＫ（ｎ）が印加される第１電極、および第２出力ノードに連結された第２電極を含む。第２プルダウントランジスタＴ７ｃｒは第２出力ノードを挟んで第２プルアップトランジスタＴ６ｃｒに連結される。第２プルダウントランジスタＴ７ｃｒはＱｂノード（Ｑｂ）に連結されたゲート電極、第２出力ノードに連結された第１電極、および第２低電位電圧ラインＧＶＳＳ２に連結された第２電極を含む。

図１３を参照すると、実施例に係るゲート駆動部はディスプレイモード駆動時すなわち、センシングモードが駆動される前に選択しようとするピクセルラインにキャリー信号の出力タイミングに合うようにライン選択信号を印加してＭノードを充電させる。

センシングモード駆動時にセンシング開始信号ＲＥＳＥＴを印加してセンシング開始信号とＭノードの充電電圧によってスキャン信号を出力することによって、ピクセルラインを選択することになる。

図１４ａ～図１４ｄは、ライン選択信号によってピクセルラインが選択される場合を示している図面である。

図１４ａ～図１４ｂを参照すると、２個の信号伝達部ＳＴ（ｎ）、ＳＴ（ｎ＋１）でライン選択信号によって２個のピクセルラインが選択される場合を示している。図１４ａのように、Ｍノードが高電位電圧で充電されるため、センシングモード駆動前にライン選択信号が印加されると各信号伝達部のＭノードＭ（ｎ）、Ｍ（ｎ＋１）が順次充電され、センシングモード駆動時にセンシング開始信号ＲＥＳＥＴが印加されると、ＭノードＭ（ｎ）、Ｍ（ｎ＋１）の充電電圧とセンシング開始信号によりスキャン信号を出力してピクセルラインが同時に選択され得る。

ここでは２個のピクセルラインを選択する場合を例として説明しているが、必ずしもこれに限定されず、３個以上のピクセルラインを選択してもよい。

図１４ｃを参照すると、実施例に係る信号伝達部は、センシングモード駆動前にライン選択信号ＬＳＰをセンシングしようとするピクセルラインのキャリー信号ＣＯＵＴ（ｎ）のタイミングに合わせて印加することができる。

ここでは１２個のキャリー信号が順次出力される間、一部のキャリー信号の出力タイミングに合わせてライン選択信号を印加するのを見ることができる。ライン選択信号が６～１０回目のキャリー信号の出力タイミングに合わせて印加されることを示している。

図１４ｄを参照すると、図１４ｃのように、キャリー信号の出力タイミングに合わせて印加されたライン選択信号によってＭノードが充電されるため、センシングモード駆動時にＭノードが充電された５個の信号伝達部によって該当ピクセルラインにスキャン信号ＳＣＯＵＴ（ｎ）がハイ電圧レベルで印加されて該当ピクセルラインが選択され、Ｍノードが充電されなかった７個の信号伝達部によって残りのピクセルラインにはスキャン信号ＳＣＯＵＴ（ｎ）がローレベル電圧で印加されて該当ピクセルラインが選択されなくなる。

図１５は、ピクセルラインでセンシング領域を選択する原理を説明するための図面である。

図１１および図１５を参照すると、実施例に係る信号伝達部はセンシングモード駆動前にライン選択信号ＬＳＰが印加されると高電位電圧でＭノードを充電させ、センシングモード駆動時にセンシング開始信号ＲＥＳＥＴによりハイ電圧レベルのスキャンパルスをピクセルラインに印加してピクセルラインを選択することができる。

反面、信号伝達部はセンシングモード駆動前にライン選択信号が印加されないとＭノードを充電させることができないため、センシングモード駆動時にセンシング開始信号によってローレベル電圧のスキャンパルスをピクセルラインに印加するので、該当ピクセルラインは選択され得ない。

このように、実施例ではライン選択信号によってセンシングしようとするピクセルラインを選択することができる。

ライン選択信号によって選択されたピクセルラインでセンシング領域（１）が選択され得るが、センシングデータを印加してセンシング領域を選択することになる。ピクセルラインに位置するサブピクセルにセンシングデータが印加されてセンシングデータが印加されたサブピクセルを含む領域がセンシング領域として選択される。センシングデータによって駆動素子がターンオンされてピクセル駆動電圧ラインに電流が流れることができる。この時、ハイ電圧レベルのスキャンパルスによってスイッチ素子がすべてターンオンされて電流パスが発光素子で形成されずに発光素子を迂回することによって、センシングモードで発光しない。

したがって、センシング領域（１）ではピクセル駆動電圧ラインに流れる電流をセンシングすることができる。

また、ライン選択信号によって選択されたピクセルラインでセンシング領域（１）ではない非センシング領域（２）に位置するサブピクセルにはセンシングデータではなくブラックデータが印加されて駆動素子がターンオフされるため、ピクセル駆動電圧ラインに電流が流れない。

したがって、非センシング領域（２）ではピクセル駆動電圧ラインに流れる電流をセンシングできない。

反面、ライン選択信号によって選択されていないピクセルラインでセンシング領域（１）を通るデータラインに連結された場合（３）、センシング領域（１）に位置するサブピクセルのように、センシングデータが印加されてもローレベル電圧のスキャン信号によってスイッチ素子がターンオフされるため、ピクセル駆動電圧ラインに電流が流れない。

したがって、非センシング領域（３）ではピクセル駆動電圧ラインに流れる電流をセンシングできない。

また、ライン選択信号によって選択されていないピクセルラインで非センシング領域（２）を通るデータラインに連結された場合（４）、非センシング領域（２）に位置するサブピクセルのように、ブラックデータが印加されてピクセル駆動電圧ラインに電流が流れない。

したがって、非センシング領域（４）ではピクセル駆動電圧ラインに流れる電流をセンシングできない。

このように、実施例ではセンシングデータを印加してピクセルライン内のセンシング領域を選択することができる。

図１６は、図１０に図示されたライン選択部の漏洩電流防止原理を説明するための図面である。実施例に係るゲート駆動部で使われるすべてのトランジスタはＯｘｉｄｅ ＴＦＴであり、Ｏｘｉｄｅ ＴＦＴの特性上しきい電圧ネガティブシフトによる回路安定性マージンが必要である。以下では、しきい電圧ネガティブシフトによる回路安定化方案を説明する。

図１６を参照すると、本発明の第１実施例に係るライン選択部は第１トランジスタＴＶ１、第２トランジスタＴＡ、第３トランジスタＴＶ２、第４トランジスタＴ１Ｂ、第５トランジスタＴ１Ｃを含むことができる。

ライン選択信号ＬＳＰでスキャンラインまたはピクセルライン選択後、Ｍノードでプリチャージ状態を維持しなければならない。スタートパルスのロー電圧レベルで第３低電位電圧ＧＶＳＳ２より低い電圧を使って、第３トランジスタＴＶ２がネガティブシフト（ｎｅｇａｔｉｖｅ ｓｈｉｆｔ）してもＭノードの漏洩電流を防止することが可能であり得る。

例えば、高電位電圧は２０Ｖであり、スタートパルスのロー電圧レベルは－１８Ｖであり、第３低電位電圧ＧＶＳＳ２は－１２Ｖであり得る。

もしスタートパルスのロー電圧レベルと第３低電位電圧ＧＶＳＳ２が同一に－１２Ｖである場合、第３トランジスタＴＶ２が光や散布によって少しでもネガティブシフトすることになると、Ｍノードの電圧が第３低電位電圧ＧＶＳＳ２側に漏洩する漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生することになるため、回路の異常駆動が発生し得る。
Ａ．しかし、スタートパルスのロー電圧レベルを第３低電位電圧ＧＶＳＳ２より低い－１８Ｖで使うと、第３トランジスタＴＶ２のしきい電圧が６Ｖのマージンを有するため漏洩に強くなり得る。
Ｂ．図１７は、本発明の第２実施例に係るゲート駆動部を示している図面である。

図１７を参照すると、本発明の第２実施例に係るゲート駆動部は出力電圧をプルアップさせる第１制御ノード（以下、「Ｑノード」という）、出力電圧をプルダウンさせる第２制御ノード（以下、「Ｑｂノード」という）、ライン選択部６１、回路部６２、出力部６３を含むことができる。

第２実施例に係るゲート駆動部は、図１１に図示された第１実施例に係るゲート駆動部の構成および機能は同一でありライン選択部の構成のみが異なるため、これについてのみ説明する。

ライン選択部６１は第１トランジスタＴＶ１、第２トランジスタＴＡ、第３トランジスタＴＶ２、第４トランジスタＴ１Ｂ、第５トランジスタＴ１Ｃ、第６トランジスタＴＶ３、第７トランジスタＴ３ｑＡ、および第１キャパシタＣ１を含むことができる。

第１トランジスタＴＶ１はキャリー信号Ｃ（ｎ）によりターンオンされ、第２トランジスタＴＡとともに高電位電圧ラインＧＶＤＤの高電位電圧でＭノードを充電させる。第１トランジスタＴＶ１は高電位電圧ラインＧＶＤＤに連結された第１電極、キャリー信号Ｃ（ｎ）が印加されるゲート電極、第２トランジスタＴＡの第１電極に連結された第２電極を含む。

第２トランジスタＴＡはライン選択信号（Ｌｉｎｅ Ｓｅｌｅｃｔ Ｐｕｌｓｅ、ＬＳＰ）によりターンオンされ、第１トランジスタＴＶ１とともに高電位電圧ラインＧＶＤＤの高電位電圧でＭノードを充電させる。第２トランジスタＴＡは第１トランジスタＴＶ１の第２電極に連結された第１電極、ライン選択信号が印加されるゲート電極、Ｍノードに連結された第２電極を含む。

第３トランジスタＴＶ２はスタート信号ＶＳＴによりターンオンされ、第６トランジスタＴＶ３とともに第２低電位電圧ラインＧＶＳＳ２の低電位電圧でＭノードを放電させる。第３トランジスタＴＶ２はＭノードに連結された第１電極、スタート信号が印加されるゲート電極、第６トランジスタＴＶ３の第１電極に連結された第２電極を含む。

第４トランジスタＴ１ＢはＭノードによってターンオンされ、第５トランジスタＴ１Ｃとともに高電位電圧ラインＧＶＤＤの高電位電圧でＱノード（Ｑ）を充電させる。第４トランジスタＴ１Ｂは高電位電圧ラインＧＶＤＤに連結された第１電極、Ｍノードに連結されたゲート電極、第５トランジスタＴ１Ｃの第１電極に連結された第２電極を含む。

第５トランジスタＴ１Ｃはセンシング開始信号ＲＥＳＥＴによりターンオンされ、第４トランジスタＴ１Ｂとともに高電位電圧ラインＧＶＤＤの高電位電圧でＱノード（Ｑ）を充電させる。第５トランジスタＴ１Ｃは第４トランジスタＴ１Ｂの第２電極に連結された第１電極、センシング開始信号ＲＥＳＥＴが印加されるゲート電極、Ｑノード（Ｑ）に連結された第２電極を含む。

第６トランジスタＴＶ３はスタート信号ＶＳＴによりターンオンされ、第３トランジスタＴＶ２とともに第２低電位電圧ラインＧＶＳＳ２の低電位電圧でＭノードを放電させる。第６トランジスタＴＶ３は第３トランジスタＴＶ２の第２電極に連結された第１電極、スタート信号ＶＳＴが印加されるゲート電極、第３低電位電圧ラインに連結された第２電極を含む。

第７トランジスタＴ３ｑＡはＭノードの電圧によってターンオンされ、高電位電圧を第３トランジスタＴＶ２の第２電極と第６トランジスタＴＶ３の第１電極に印加することができる。

第１キャパシタＣ１は高電位電圧ラインＧＶＤＤとＭノードの間に連結され、Ｍノードに印加された高電位電圧を保持する。

図１８は、図１７に図示されたライン選択部の漏洩電流防止原理を説明するための図面である。

図１８を参照すると、本発明の第２実施例に係るライン選択部は第１トランジスタＴＶ１、第２トランジスタＴＡ、第３トランジスタＴＶ２、第４トランジスタＴ１Ｂ、第５トランジスタＴ１Ｃ、第６トランジスタＴＶ３、第７トランジスタＴ３ｑＡ、および第１キャパシタＣ１を含むことができる。

ライン選択信号でスキャンラインまたはピクセルライン選択後、Ｍノードでプリチャージ状態を維持しなければならない。第２実施例に係るゲート駆動部は第６トランジスタＴＶ３、第７トランジスタＴ３ｑＡを追加構成して、第３トランジスタＴＶ２のネガティブシフトが発生してもＭノードの電圧が第３低電位電源ＧＶＳＳ２側に漏洩する漏洩電流が発生しない。

例えば、高電位電圧は２０Ｖであり、スタートパルスのロー電圧レベルは－１２Ｖであり、第３低電位電圧ＧＶＳＳ２は－１２Ｖであり得る。

Ｍノードが充電される場合、第７トランジスタＴ３ｑＡは第３トランジスタＴＶ２のソースノードの電圧を上昇させて、第３トランジスタＴＶ２が光や散布によってネガティブシフトが発生しても第３トランジスタＴＶ２のソースノードの電圧の上昇によって第３トランジスタＴＶ２のゲート－ソース間電圧Ｖｇｓが十分に（－）で示されるため、第３低電位電源ＧＶＳＳ２側に漏洩する漏洩電流が発生せず、漏洩に強くなり得る。

以上、添付された図面を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施され得る。したがって、本発明に開示された実施例は本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例はすべての面で例示的なものであり、限定的ではないものと理解されるべきである。本発明の保護範囲は特許請求の範囲によって解釈されるべきであり、それと同等な範囲内にあるすべての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。

１００：表示パネル
１１０：データ駆動部
１２０：ゲート駆動部
１３０：タイミングコントローラ
１４０：電源部
２００：ホストシステム

Claims (16)

1. 前段信号伝達部からキャリー信号が印加されるキャリー信号ラインを経由してカスケード接続された複数の信号伝達部を含み、
   第ｎ（ｎは正の整数）信号伝達部は、
   前記前段信号伝達部から前記キャリー信号ラインを介してキャリー信号を受けて第１制御ノードを充電し、及び第２制御ノードによりターンオンされるトランジスタを用いて前記第１制御ノードを放電させる回路部；
   前記第１制御ノードの電位と前記第２制御ノードの電位とに基づいて、スキャン信号を第１出力ノードに出力し、キャリー信号を第２出力ノードに出力する出力部；および
   表示装置が映像を表示するディスプレイモードにより高電位電圧にＭノードを充電させ、前記ディスプレイモードに次ぐ、ピクセルを含むブロックを発光させずに当該ブロックの電流をセンシングするセンシングモードにより前記Ｍノードの充電電圧及びセンシング開始信号に基づいて前記高電位電圧に前記第１制御ノードを充電させるライン選択部を含み、
   前記ライン選択部は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、およびキャパシタを含み、
   前記第１トランジスタは、前記高電位電圧が印加される第１電源ラインに連結された第１電極、前記キャリー信号が印加されるゲート電極、および前記第２トランジスタの第１電極に連結された第２電極を含み、
   前記第２トランジスタは、前記第１トランジスタの第２電極に連結された第１電極、センシングしようとするピクセルラインを選択するためのライン選択信号が印加されるゲート電極、および前記Ｍノードに連結された第２電極を含み、
   前記第３トランジスタは、前記Ｍノードに連結された第１電極、前記第ｎ信号伝達部を駆動するためのスタート信号が印加されるゲート電極、および低電位電圧が印加される第２電源ラインに連結された第２電極を含み、
   前記第４トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第５トランジスタの第１電極に連結された第２電極を含み、
   前記第５トランジスタは、前記第４トランジスタの第２電極に連結された第１電極、前記センシング開始信号が印加されるゲート電極、および前記第１制御ノードに連結された第２電極を含み、
   前記キャパシタは、前記Ｍノードに印加された前記高電位電圧を保持し、
   前記回路部は、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、および第１４トランジスタを含み、
   前記第８トランジスタは、前記キャリー信号ラインに共に連結されたゲート電極および第１電極、ならびに前記第１４トランジスタの第２電極に連結された第２電極を含み、
   前記第９トランジスタは、前記キャリー信号ラインに連結されたゲート電極、前記第１４トランジスタの第２電極に連結された第１電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第１０トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１制御ノードに連結された第１電極、および前記第１１トランジスタの第１電極に連結された第２電極を含み、
   前記第１１トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１０トランジスタの第２電極に連結された第１電極、および前記第２電源ラインに連結された第２電極を含み、
   前記第１４トランジスタは、前記第１制御ノードに連結されたゲート電極、前記第１電源ラインに連結された第１電極、および前記第８トランジスタの第２電極に連結された第２電極を含み、
   前記出力部は、第１プルアップトランジスタ、第１プルダウントランジスタ、第２プルアップトランジスタ、および第２プルダウントランジスタを含み、
   前記第１プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第１クロック信号が印加される第１電極、および前記第１出力ノードに連結された第２電極を含み、
   前記第１プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１出力ノードに連結された第１電極、および第１低電位電圧ラインに連結された第２電極を含み、
   前記第２プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第２クロック信号が印加される第１電極、および前記第２出力ノードに連結された第２電極を含み、
   前記第２プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第２出力ノードに連結された第１電極、および前記第２電源ラインに連結された第２電極を含む、ゲート駆動部。
2. 前記スタート信号のロー電圧レベルは前記低電位電圧より低い、請求項１に記載のゲート駆動部。
3. 前段信号伝達部からキャリー信号が印加されるキャリー信号ラインを経由してカスケード接続された複数の信号伝達部を含み、
   第ｎ（ｎは正の整数）信号伝達部は、
   前記前段信号伝達部から前記キャリー信号ラインを介してキャリー信号を受けて第１制御ノードを充電し、及び第２制御ノードによりターンオンされるトランジスタを用いて前記第１制御ノードを放電させる回路部；
   前記第１制御ノードの電位と前記第２制御ノードの電位とに基づいて、スキャン信号を第１出力ノードに出力し、キャリー信号を第２出力ノードに出力する出力部；および
   表示装置が映像を表示するディスプレイモードにより高電位電圧にＭノードを充電させ、前記ディスプレイモードに次ぐ、ピクセルを含むブロックを発光させずに当該ブロックの電流をセンシングするセンシングモードにより前記Ｍノードの充電電圧及びセンシング開始信号に基づいて前記高電位電圧に前記第１制御ノードを充電させるライン選択部を含み、
   前記ライン選択部は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、およびキャパシタを含み、
   前記第１トランジスタは、前記高電位電圧が印加される第１電源ラインに連結された第１電極、前記キャリー信号が印加されるゲート電極、および前記第２トランジスタの第１電極に連結された第２電極を含み、
   前記第２トランジスタは、前記第１トランジスタの第２電極に連結された第１電極、センシングしようとするピクセルラインを選択するためのライン選択信号が印加されるゲート電極、および前記Ｍノードに連結された第２電極を含み、
   前記第３トランジスタは、前記Ｍノードに連結された第１電極、前記第ｎ信号伝達部を駆動するためのスタート信号が印加されるゲート電極、および前記第６トランジスタの第１電極に連結された第２電極を含み、
   前記第４トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第５トランジスタの第１電極に連結された第２電極を含み、
   前記第５トランジスタは、前記第４トランジスタの第２電極に連結された第１電極、前記センシング開始信号が印加されるゲート電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第６トランジスタは、前記第３トランジスタの第２電極に連結された第１電極、前記スタート信号が印加されるゲート電極、および低電位電圧が印加される第２電源ラインに連結された第２電極を含み、
   前記第７トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第３トランジスタの第２電極と前記第６トランジスタの第１電極に連結された第２電極を含み、
   前記キャパシタは、前記Ｍノードに印加された前記高電位電圧を保持し、
   前記回路部は、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、および第１４トランジスタを含み、
   前記第８トランジスタは、前記キャリー信号ラインに共に連結されたゲート電極および第１電極、ならびに前記第１４トランジスタの第２電極に連結された第２電極を含み、
   前記第９トランジスタは、前記キャリー信号ラインに連結されたゲート電極、前記第１４トランジスタの第２電極に連結された第１電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第１０トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１制御ノードに連結された第１電極、および前記第１１トランジスタの第１電極に連結された第２電極を含み、
   前記第１１トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１０トランジスタの第２電極に連結された第１電極、および前記第２電源ラインに連結された第２電極を含み、
   前記第１４トランジスタは、前記第１制御ノードに連結されたゲート電極、前記第１電源ラインに連結された第１電極、および前記第８トランジスタの第２電極に連結された第２電極を含み、
   前記出力部は、第１プルアップトランジスタ、第１プルダウントランジスタ、第２プルアップトランジスタ、および第２プルダウントランジスタを含み、
   前記第１プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第１クロック信号が印加される第１電極、および前記第１出力ノードに連結された第２電極を含み、
   前記第１プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１出力ノードに連結された第１電極、および第１低電位電圧ラインに連結された第２電極を含み、
   前記第２プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第２クロック信号が印加される第１電極、および前記第２出力ノードに連結された第２電極を含み、
   前記第２プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第２出力ノードに連結された第１電極、および前記第２電源ラインに連結された第２電極を含む、ゲート駆動部。
4. 前記スタート信号のロー電圧レベルは前記低電位電圧と同一である、請求項３に記載のゲート駆動部。
5. 前記ライン選択信号は、
   前記第ｎ信号伝達部のキャリー信号の出力タイミングによって印加される、請求項１に記載のゲート駆動部。
6. 複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン、および複数のサブピクセルが配置された表示パネル；
   前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部；および
   前記ゲートラインにゲート信号を供給するゲート駆動部を含み、
   前記ゲート駆動部は前段信号伝達部からキャリー信号が印加されるキャリー信号ラインを経由してカスケード接続された複数の信号伝達部を含み、
   第ｎ（ｎは正の整数）信号伝達部は、
   前記前段信号伝達部から前記キャリー信号ラインを介してキャリー信号を受けて第１制御ノードを充電し、及び第２制御ノードによりターンオンされるトランジスタを用いて前記第１制御ノードを放電させる回路部；
   前記第１制御ノードの電位と前記第２制御ノードの電位とに基づいて、スキャン信号を第１出力ノードに出力し、キャリー信号を第２出力ノードに出力する出力部；および
   映像を表示するディスプレイモードにより高電位電圧にＭノードを充電させ、前記ディスプレイモードに次ぐ、ピクセルを含むブロックを発光させずに当該ブロックの電流をセンシングするセンシングモードにより前記Ｍノードの充電電圧及びセンシング開始信号に基づいて前記高電位電圧に前記第１制御ノードを充電させるライン選択部を含み、
   前記ライン選択部は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、およびキャパシタを含み、
   前記第１トランジスタは、前記高電位電圧が印加される第１電源ラインに連結された第１電極、前記キャリー信号が印加されるゲート電極、および前記第２トランジスタの第１電極に連結された第２電極を含み、
   前記第２トランジスタは、前記第１トランジスタの第２電極に連結された第１電極、センシングしようとするピクセルラインを選択するためのライン選択信号が印加されるゲート電極、および前記Ｍノードに連結された第２電極を含み、
   前記第３トランジスタは、前記Ｍノードに連結された第１電極、前記第ｎ信号伝達部を駆動するためのスタート信号が印加されるゲート電極、および低電位電圧が印加される第２電源ラインに連結された第２電極を含み、
   前記第４トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第５トランジスタの第１電極に連結された第２電極を含み、
   前記第５トランジスタは、前記第４トランジスタの第２電極に連結された第１電極、前記センシング開始信号が印加されるゲート電極、および前記第１制御ノードに連結された第２電極を含み、
   前記キャパシタは、前記Ｍノードに印加された前記高電位電圧を保持し、
   前記回路部は、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、および第１４トランジスタを含み、
   前記第８トランジスタは、前記キャリー信号ラインに共に連結されたゲート電極および第１電極、ならびに前記第１４トランジスタの第２電極に連結された第２電極を含み、
   前記第９トランジスタは、前記キャリー信号ラインに連結されたゲート電極、前記第１４トランジスタの第２電極に連結された第１電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第１０トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１制御ノードに連結された第１電極、および前記第１１トランジスタの第１電極に連結された第２電極を含み、
   前記第１１トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１０トランジスタの第２電極に連結された第１電極、および前記第２電源ラインに連結された第２電極を含み、
   前記第１４トランジスタは、前記第１制御ノードに連結されたゲート電極、前記第１電源ラインに連結された第１電極、および前記第８トランジスタの第２電極に連結された第２電極を含み、
   前記出力部は、第１プルアップトランジスタ、第１プルダウントランジスタ、第２プルアップトランジスタ、および第２プルダウントランジスタを含み、
   前記第１プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第１クロック信号が印加される第１電極、および前記第１出力ノードに連結された第２電極を含み、
   前記第１プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１出力ノードに連結された第１電極、および第１低電位電圧ラインに連結された第２電極を含み、
   前記第２プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第２クロック信号が印加される第１電極、および前記第２出力ノードに連結された第２電極を含み、
   前記第２プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第２出力ノードに連結された第１電極、および前記第２電源ラインに連結された第２電極を含む、表示装置。
7. 前記スタート信号のロー電圧レベルは前記低電位電圧より低い、請求項６に記載の表示装置。
8. 複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン、および複数のサブピクセルが配置された表示パネル；
   前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部；および
   前記ゲートラインにゲート信号を供給するゲート駆動部を含み、
   前記ゲート駆動部は前段信号伝達部からキャリー信号が印加されるキャリー信号ラインを経由してカスケード接続された複数の信号伝達部を含み、
   第ｎ（ｎは正の整数）信号伝達部は、
   前記前段信号伝達部から前記キャリー信号ラインを介してキャリー信号を受けて第１制御ノードを充電し、及び第２制御ノードによりターンオンされるトランジスタを用いて前記第１制御ノードを放電させる回路部；
   前記第１制御ノードの電位と前記第２制御ノードの電位とに基づいて、スキャン信号を第１出力ノードに出力し、キャリー信号を第２出力ノードに出力する出力部；および
   映像を表示するディスプレイモードにより高電位電圧にＭノードを充電させ、前記ディスプレイモードに次ぐ、ピクセルを含むブロックを発光させずに当該ブロックの電流をセンシングするセンシングモードにより前記Ｍノードの充電電圧及びセンシング開始信号に基づいて前記高電位電圧に前記第１制御ノードを充電させるライン選択部を含み、
   前記ライン選択部は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、およびキャパシタを含み、
   前記第１トランジスタは、前記高電位電圧が印加される第１電源ラインに連結された第１電極、前記キャリー信号が印加されるゲート電極、および前記第２トランジスタの第１電極に連結された第２電極を含み、
   前記第２トランジスタは、前記第１トランジスタの第２電極に連結された第１電極、センシングしようとするピクセルラインを選択するためのライン選択信号が印加されるゲート電極、および前記Ｍノードに連結された第２電極を含み、
   前記第３トランジスタは、前記Ｍノードに連結された第１電極、前記第ｎ信号伝達部を駆動するためのスタート信号が印加されるゲート電極、および前記第６トランジスタの第１電極に連結された第２電極を含み、
   前記第４トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第５トランジスタの第１電極に連結された第２電極を含み、
   前記第５トランジスタは、前記第４トランジスタの第２電極に連結された第１電極、前記センシング開始信号が印加されるゲート電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第６トランジスタは、前記第３トランジスタの第２電極に連結された第１電極、前記スタート信号が印加されるゲート電極、および低電位電圧が印加される第２電源ラインに連結された第２電極を含み、
   前記第７トランジスタは、前記第１電源ラインに連結された第１電極、前記Ｍノードに連結されたゲート電極、および前記第３トランジスタの第２電極と前記第６トランジスタの第１電極に連結された第２電極を含み、
   前記キャパシタは、前記Ｍノードに印加された前記高電位電圧を保持し、
   前記回路部は、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、および第１４トランジスタを含み、
   前記第８トランジスタは、前記キャリー信号ラインに共に連結されたゲート電極および第１電極、ならびに前記第１４トランジスタの第２電極に連結された第２電極を含み、
   前記第９トランジスタは、前記キャリー信号ラインに連結されたゲート電極、前記第１４トランジスタの第２電極に連結された第１電極、および前記第１制御ノードに連結された第２電極を含み、
   前記第１０トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１制御ノードに連結された第１電極、および前記第１１トランジスタの第１電極に連結された第２電極を含み、
   前記第１１トランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１０トランジスタの第２電極に連結された第１電極、および前記第２電源ラインに連結された第２電極を含み、
   前記第１４トランジスタは、前記第１制御ノードに連結されたゲート電極、前記第１電源ラインに連結された第１電極、および前記第８トランジスタの第２電極に連結された第２電極を含み、
   前記出力部は、第１プルアップトランジスタ、第１プルダウントランジスタ、第２プルアップトランジスタ、および第２プルダウントランジスタを含み、
   前記第１プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第１クロック信号が印加される第１電極、および前記第１出力ノードに連結された第２電極を含み、
   前記第１プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第１出力ノードに連結された第１電極、および第１低電位電圧ラインに連結された第２電極を含み、
   前記第２プルアップトランジスタは、前記第１制御ノードに連結されたゲート電極、第２クロック信号が印加される第１電極、および前記第２出力ノードに連結された第２電極を含み、
   前記第２プルダウントランジスタは、前記第２制御ノードに連結されたゲート電極、前記第２出力ノードに連結された第１電極、および前記第２電源ラインに連結された第２電極を含む、表示装置。
9. 前記スタート信号のロー電圧レベルは前記低電位電圧と同一である、請求項８に記載の表示装置。
10. 前記ライン選択信号は、
    前記第ｎ信号伝達部のキャリー信号の出力タイミングによって印加される、請求項６に記載の表示装置。
11. 前記サブピクセルそれぞれは、
    ピクセル駆動電圧が印加される第１電極、第１ノードに連結されたゲート電極、および第２ノードに連結された第２電極を含んだトランジスタ；
    データ電圧が印加される第１電極、前記スキャン信号が印加されるゲート電極、および前記第１ノードに連結された第２電極を含む第１スイッチ素子；
    前記第２ノードに連結された第１電極、前記スキャン信号が印加されるゲート電極、および基準電圧が印加される第２電極を含む第２スイッチ素子；
    前記第２ノードに連結されたアノード電極と、低電位電源電圧が印加されるカソード電極を含む発光素子；および
    前記第１ノードと前記第２ノードの間に連結されたキャパシタを含む、請求項６に記載の表示装置。
12. 前記データ電圧は、前記サブピクセルの前記トランジスタの電気的特性偏差を補償するためのセンシングデータ電圧と、ブラックデータ電圧とを含み、
    前記センシングモードにより選択されたピクセルラインの前記ブロックであるセンシング領域である場合、前記第１スイッチ素子と前記第２スイッチ素子がターンオンされ、前記センシングデータ電圧が印加される、請求項１１に記載の表示装置。
13. 前記センシングモードにより選択されていないピクセルラインで、前記センシング領域を通るデータラインに連結された場合、前記第１スイッチ素子と前記第２スイッチ素子がターンオフされ、前記センシングデータ電圧が印加される、請求項１２に記載の表示装置。
14. 前記センシングモードにより選択されたピクセルラインの非センシング領域である場合、前記第１スイッチ素子と前記第２スイッチ素子がターンオンされ、ブラックデータ電圧が印加される、請求項１２に記載の表示装置。
15. 前記センシングモードにより選択されていないピクセルラインで、前記非センシング領域を通るデータラインに連結された場合、前記第１スイッチ素子と前記第２スイッチ素子がターンオフされ、前記ブラックデータ電圧が印加される、請求項１４に記載の表示装置。
16. 前記データ駆動部、前記ゲート駆動部、前記サブピクセルを含むパネル内のすべてのトランジスタはｎチャネルタイプの酸化物半導体を含んだ酸化物薄膜トランジスタ（Ｏｘｉｄｅ ＴＦＴ）で具現される、請求項６に記載の表示装置。

Images