KR20220059697A - 표시패널과 이를 이용한 표시장치 - Google Patents

표시패널과 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20220059697A
KR20220059697A KR1020200145199A KR20200145199A KR20220059697A KR 20220059697 A KR20220059697 A KR 20220059697A KR 1020200145199 A KR1020200145199 A KR 1020200145199A KR 20200145199 A KR20200145199 A KR 20200145199A KR 20220059697 A KR20220059697 A KR 20220059697A
Authority
KR
South Korea
Prior art keywords
voltage
gate
data
region
ppi
Prior art date
Application number
KR1020200145199A
Other languages
English (en)
Inventor
이현석
오승택
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200145199A priority Critical patent/KR20220059697A/ko
Priority to CN202111142802.2A priority patent/CN114530123A/zh
Priority to US17/494,353 priority patent/US11741910B2/en
Publication of KR20220059697A publication Critical patent/KR20220059697A/ko
Priority to US18/219,538 priority patent/US20230351973A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시패널과 이를 이용한 표시장치에 관한 것으로, 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 고 PPI(Pixels Per Inch) 영역과 저 PPI 영역에 배치된 픽셀 어레이; 상기 고 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제1 게이트 구동부; 및 상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 저 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제2 게이트 구동부를 포함한다.

Description

표시패널과 이를 이용한 표시장치{DISPLAY PANEL AND DISPLAY DEVICE USING THE SAME}
본 발명은 해상도 또는 PPI(Pixels Per Inch)가 부분적으로 다른 픽셀 어레이에 영상이 재현되는 표시패널과 이를 이용한 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
모바일 단말기의 멀티 미디어 기능이 향상되고 있다. 예를 들어, 스마트 폰에 카메라가 기본으로 내장되고 있고 카메라의 해상도가 기존의 디지털 카메라 수준으로 높아지고 있는 추세에 있다. 스마트 폰의 전방 카메라는 화면 디자인을 제한하여 화면 디자인을 어렵게 하고 있다. 카메라가 차지하는 공간을 줄이기 위하여 노치(notch) 또는 펀치홀(punch hole)을 포함한 화면 디자인이 스마트 폰에 채택된 바 있지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(Full-screen display)를 구현할 수 없었다.
풀 스크린 디스플레이를 구현하기 위하여, 표시패널의 화면과 중첩되도록 카메라 모듈이 배치될 수 있다. 카메라 모듈과 중첩되는 화면의 일부 표시 영역은 다른 노멀(normal) 표시 영역에 비하여 해상도 또는 PPI를 낮추어 투과율을 높일 수 있다. 이 경우, 노멀 표시 영역과 카메라 모듈이 배치되는 일부 표시 영역 간에 휘도 차이가 발생할 수 있다. 이러한 문제를 해결하기 위하여, 화면 즉, 픽셀 어레이의 영역들 간에 데이터 전압을 다르게 하여 휘도 차이를 줄일 수 있으나, 영역 별로 계조 표현력에 차이가 있을 수 있고 계조 표현력이 저하될 수 있다. 또한, 픽셀 어레이의 영역별로 데이터 전압을 다르게 하기 위하여, 복수 개의 프로그래머블 감마 IC(Programmable gamma IC, P-GMA IC)를 이용하여 영역별로 감마 보상 전압을 독립적으로 회로 비용이 증가된다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 풀 스크린 디스플레이를 구현하고 풀 스크린 디스플레이 전체에서 균일한 휘도를 구현할 수 있는 표시패널과 이를 이용한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시패널은 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 고 PPI(Pixels Per Inch) 영역과 저 PPI 영역에 배치된 픽셀 어레이; 상기 고 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제1 게이트 구동부; 및 상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 저 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제2 게이트 구동부를 포함한다. 상기 제2 게이트 구동부는 상기 픽셀 어레이 내에 배치되어 상기 캐리 신호를 입력 받는 신호 전달부를 포함한다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시패널; 상기 고 PPI 영역의 스캐닝 기간 동안 상기 고 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제1 전압 제어 데이터를 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 저 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제2 전압 제어 데이터를 출력하는 데이터 전압 제어부; 상기 고 PPI 영역의 스캐닝 기간 동안 상기 제1 전압 제어 데이터에 응답하여 제1 감마 보상 전압을 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 제2 전압 제어 데이터에 응답하여 제2 감마 보상 전압을 출력하는 감마 보상 전압 발생부; 상기 고 PPI 영역의 스캐닝 기간 동안 픽셀 데이터를 상기 제1 감마 보상 전압으로 변환하여 상기 고 PPI 영역의 픽셀들에 충전되는 데이터 전압을 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 픽셀 데이터를 상기 제2 감마 보상 전압으로 변환하여 상기 저 PPI 영역의 픽셀들에 충전되는 데이터 전압을 출력하는 데이터 구동부; 상기 고 PPI 영역의 스캐닝 기간 동안 상기 고 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제1 게이트 구동부; 및 상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 저 PPI 영역의 스캐닝 기간 동안 상기 저 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제2 게이트 구동부를 포함한다.
본 발명은 영상이 표시되는 화면에 센서가 배치되기 때문에 풀 스크린 디스플레이(Full-screen display)의 화면을 구현할 수 있다.
본 발명은 감마 보상 전압 발생부로부터 출력되는 감마 보상 전압의 전압을 고 PPI(Pixels Per Inch) 영역과 저 PPI 영역 별로 개별 제어하여 저 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 고 PPI 영역의 픽셀들에 인가되는 데이터 전압 보다 크게 제어한다. 그 결과, 본 발명은 고 PPI 영역과 저 PPI 영역 간의 휘도 차이를 최소화하여 화면 전체에서 균일한 휘도 특성을 구현할 수 있다.
나아가, 본 발명은 하나의 프로그래머블 감마 IC를 이용하여 데이터 전압의 동적 범위를 픽셀 어레이의 영역별로 다르게 제어할 수 있다.
본 발명은 저 PPI 영역에 인가되는 데이터 전압의 전압 범위를 크게 하거나 저 PPI 영역의 픽셀들에 배치된 구동 소자의 채널비를 크게 하여 PPI가 서로 다른 영역들 간의 휘도 차이를 줄일 수 있다.
본 발명은 저 PPI 영역의 게이트 라인들을 구동하는 게이트 구동부를 구성하는 회로 소자들 중 적어도 일부를 픽셀 어레이 내에 분산 배치함으로써 저 PPI 영역의 투과율 저하 없이 표시패널의 베젤 영역의 증가를 최소화할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 표시패널을 개략적으로 보여주는 단면도들이다.
도 2는 표시패널의 화면 내에 세서 모듈이 배치된 영역을 보여주는 평면도이다.
도 3은 고 PPI 영역의 픽셀 배치를 보여주는 도면이다.
도 4는 저 PPI 영역의 픽셀 배치를 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 6은 본 발명의 실시예에 따른 표시장치가 모바일 기기에 적용된 예를 보여주는 도면이다.
도 7은 PPI 차이로 인한 영역들 간의 휘도 차이를 보여주는 도면이다.
도 8은 표시장치의 1 프레임 기간을 보여주는 도면이다.
도 9는 픽셀 회로의 일 예를 보여주는 회로도이다.
도 10은 도 9에 도시된 픽셀 회로의 구동 방법을 보여주는 파형도이다.
도 11은 구동 소자의 채널을 개략적으로 보여주는 평면도이다.
도 12는 게이트 구동부의 시프트 레지스터를 개략적으로 보여주는 블록도이다.
도 13은 도 12에 도시된 제n 신호 전달부의 제어 노드 전압들과 출력 신호를 보여주는 파형도이다.
도 14는 데이터 전압 제어부를 보여 주는 블록도이다.
도 15는 본 발명의 일 실시예에 따른 감마 보상 전압 발생부를 보여 주는 회로도이다.
도 16은 감마 보상 전압 발생부로부터 출력되는 감마 보상 전압과 영역별 데이터 전압을 보여 주는 도면이다.
도 17은 픽셀 어레이의 영역별로 분리된 게이트 라인들과 게이트 구동부들을 보여 주는 도면이다.
도 18 및 도 19는 게이트 구동부들 간에 캐리 신호 전송 경로를 보여 주는 도면들이다.
도 20은 픽셀 어레이의 영역별 스캐닝 기간과 스캐닝 기간에 따라 선택되는 룩업 테이블 데이터를 보여 주는 도면이다.
도 21 내지 도 26은 저 PPI 영역의 게이트 라인들을 구동하는 게이트 구동부들의 다양한 연결 구조를 보여 주는 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1a 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시패널(100)의 화면은 입력 영상을 재현하는 픽셀 어레이를 포함한다. 픽셀 어레이는 해상도 또는 PPI(Pixels Per Inch)가 서로 다른 제1 및 제2 영역(DA, CA)을 포함한다.
제1 영역(DA)은 화면의 대부분을 차지하는 주 표시영역이다. 제2 영역(CA)은 제1 영역(DA) 보다 낮은 PPI로 픽셀들이 배치되어 픽셀 데이터를 표시한다.
표시패널(100)의 배면 아래에 하나 이상의 센서 모듈(SS1, SS2)이 배치될 수 있다. 센서 모듈(SS1, SS2)은 제2 영역(CA)과 대향한다. 센서 모듈(SS1, SS2)은 예를 들어, 이미지 센서를 포함한 촬상 모듈(또는 카메라 모듈), 적외선 센서 모듈, 조도 센서 모듈 등 다양한 센서들을 포함할 수 있다. 이러한 센서 모듈(SS1, SS2)은 제2 영역(CA)을 통해 수광된 빛을 광전 변환하여 전기적인 신호를 출력한다. 센서 모듈(SS1, SS2)의 출력 신호로부터 이미지가 얻어질 수 있다. 제2 영역(CA)은 센서 모듈(SS1, SS2)로 향하는 빛의 투과율을 높이기 위하여 PPI를 낮추어 확보된 부분에 배치된 투광부를 포함할 수 있다.
제1 영역(DA)과 제2 영역(CA)이 픽셀들을 포함하기 때문에 입력 영상은 제1 영역(DA)과 제2 영역(CA)에 표시될 수 있다.
픽셀 어레이는 도 1b에 도시된 바와 같이 제3 영역(SA)을 더 포함할 수 있다. 제3 영역(SA)에서 디스플레이 픽셀의 해상도 또는 PPI는 제1 영역(DA) 보다 낮고, 제2 영역(CA)과 같거나 다를 수 있다. 제3 영역(SA)은 디스플레이 모드에서 픽셀 데이터를 표시한다. 제3 영역(SA)은 지문 인식 모드에서 포토 센서(S)를 이용하여 사용자의 지문을 센싱한다. 제3 영역(SA)의 픽셀들(R, G, B)과 포토 센서(S)는 신호 라인들과 전원 라인들 중 적어도 일부를 공유할 수 있다.
픽셀 어레이(DA, CA, SA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 "R 서브 픽셀"이라 함), 녹색(Green, 이하 "G 서브 픽셀"이라 함), 및 청색(Blue, 이하 "B 서브 픽셀"이라 함)을 포함한다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀(이하 "W 서브 픽셀"이라 함)을 더 포함할 수 있다. 서브 픽셀들 각각은 발광 소자를 구동하는 픽셀 회로를 포함할 수 있다.
제1 영역(DA)에 비하여 PPI가 낮은 제2 및 제3 영역(CA, SA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 발명의 표시장치는 센서 모듈이 제2 영역(CA)에 배치되고, 포토 센서가 제3 영역(SA)의 픽셀 어레이에 내장되기 때문에 풀 스크린 디스플레이(Full-screen display)의 화면을 구현할 수 있다.
표시패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시패널(100)은 기판 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함할 수 있다. 발광 소자층(14) 상에 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 회로층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터들과, 커패시터 등의 회로 소자를 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층으로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)에서 가시광이 방출된다. 발광 소자층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되고, 컬러 필터 어레이를 더 포함할 수 있다.
발광 소자층(14)은 보호막에 의해 덮일 수 있고, 보호막은 봉지층(encapsulation layer)에 의해 덮일 수 있다. 보호층과 봉지층은 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
봉지층 상에 편광판(18)이 접착될 수 있다. 편광판(18)은 표시장치의 야외 시인성을 개선한다. 편광판(18)은 표시패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킨다. 편광판(18)은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다.
도 3은 고 PPI 영역의 픽셀 배치의 일 예를 보여주는 도면이다. 도 4는 저 PPI 영역의 픽셀들과 투광부의 일 예를 보여주는 도면이다. 도 3 및 도 4에서 픽셀들에 연결된 배선은 생략되어 있다.
도 3을 참조하면, 제1 영역(DA)은 고 PPI로 배열된 픽셀들(PIX1, PIX2)을 포함한다. 픽셀들(PIX1, PIX2) 각각은 삼원색의 R, G 및 B 서브 픽셀이 하나의 픽셀로 구성된 리얼 타입 픽셀로 구현될 수 있다. 픽셀들(PIX1, PIX2) 각각은 도면에서 생략된 W 서브 픽셀을 더 포함할 수 있다.
픽셀들 각각은 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀이 하나의 픽셀로 구성될 수 있다. 예를 들어, 제1 픽셀(PIX1)은 R 및 제1 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 제2 G 서브 픽셀로 구성될 수 있다. 제1 및 제2 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간의 해당 컬러 데이터들의 평균값으로 보상될 수 있다. 제1 및 제2 픽셀들(PIX1, PIX2)의 R, G, 및 B 서브 픽셀들을 조합하여 백색을 표현할 수 있다.
제1 영역(DA)의 픽셀들은 소정 크기의 단위 픽셀 그룹(PG1, PG2)으로 정의될 수 있다. 단위 픽셀 그룹(PG1, PG2)은 네 개의 서브 픽셀들을 포함하는 소정 크기의 픽셀 영역이다. 단위 픽셀 그룹(PG1, PG2)은 제1 방향(X축), 제1 방향과 직교하는 제2 방향(Y축), 제1 방향과 제2 방향 사이의 경사각 방향(Θx 및 Θy축)에서 반복한다. Θx 및 Θy 는 각각 X축 및 Y축이 45°회전된 경사축 방향을 나타낸다.
단위 픽셀 그룹(PG1, PG2)은 평행 사변형의 픽셀 영역(PG1) 또는 마름모 형태의 픽셀 영역(PG2)일 수 있다. 단위 픽셀 그룹(PG1, PG2)은 직사각형, 정사각형 등도 포함되는 것으로 해석되어야 한다.
단위 픽셀 그룹(PG1, PG2)의 서브 픽셀들은 제1 컬러의 서브 픽셀, 제2 컬러의 서브 픽셀 및 제3 컬러의 서브 픽셀을 포함하되, 제1 내지 제3 컬러의 서브 픽셀들 중 어느 하나의 서브 픽셀이 두 개이다. 예를 들어, 단위 픽셀 그룹(PG1, PG2)은 하나의 R 서브 픽셀, 두 개의 G 서브 픽셀, 및 하나의 B 서브 픽셀을 포함할 수 있다. 단위 픽셀 그룹(PG1, PG2) 내의 서브 픽셀들은 컬러별로 발광 소자의 발광 효율이 다를 수 있다. 이를 고려하여, 서브 픽셀들의 크기가 컬러별로 달라질 있다. 예를 들어, R, G, 및 B 서브 픽셀들 중에서 B 서브 픽셀이 가장 크고, G 서브 픽셀이 가장 작을 수 있다.
도 4를 참조하면, 제2 영역(CA)은 소정 거리만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹들(PG) 사이에 배치된 투광부들(AG)을 포함한다. 투광부들(AG)을 통해 외부 광이 센서 모듈의 렌즈로 수광된다. 투광부들(AG)은 최소한의 광손실로 빛이 입사될 수 있도록 금속 없이 투과율이 높은 투명한 매질들을 포함할 수 있다. 다시 말하여, 투광부들(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 투광부들(AG)로 인하여 제2 영역(CA)의 PPI가 제1 영역(DA) 보다 낮아지게 된다.
제2 영역(CA)의 픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 두 개의 서브 픽셀들을 포함하고, W 서브픽셀을 더 포함할 수 있다. 도 4의 예에서, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성된 예이나 이에 한정되지 않는다.
제2 영역에 배치된 픽셀 그룹(PG) 내에서 제1 및 제2 픽셀(PIX1, PIX2)이 배치될 수 있다. 제1 픽셀(PIX1)은 R 및 제1 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 제2 G 서브 픽셀로 구성될 수 있다. 제1 및 제2 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간의 해당 컬러 데이터들의 평균값으로 보상될 수 있다. 제1 및 제2 픽셀들(PIX1, PIX2)의 R, G, 및 B 서브 픽셀들을 조합하여 백색을 표현할 수 있다.
투광부들(AG)의 형상은 도 4에서 원형으로 예시되었으나, 이에 한정되지 않는다. 예를 들어, 투광부들(AG)은 원형, 타원형, 다각형 등 다양한 형태로 설계될 수 있다.
표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다. 내부 보상 기술은 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 샘플링하여 그 문턱 전압만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다. 표시패널 구동부는 외부 보상 기술 및/또는 내부 보상 기술을 이용하여 픽셀들을 구동할 수 있다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들(P)에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부(110, 111, 120), 표시패널 구동부를 제어하기 위한 타이밍 콘트롤러(130), 및 표시패널(100)의 구동에 필요한 전원을 발생하는 전원부를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 전술한 바와 같이 제1 영역(DA)과, 제1 영역(DA)에 비하여 해상도 또는 PPI가 낮은 제2 영역(CA)으로 나뉘어질 수 있다. 제1 영역(DA)은 고 PPI의 픽셀들(P)을 포함하여 제2 영역(CA)에 비하여 그 크기가 크기 때문에 대부분의 영상 정보는 제1 영역(DA)에 표시된다. 표시패널(100)의 아래에 제2 영역(CA)과 중첩되는 센서 모듈이 배치될 수 있다.
픽셀 어레이는 제1 영역(DA)에 비하여 해상도 또는 PPI가 낮은 제3 영역(SA)을 더 포함할 수 있다. 제3 영역(SA)은 저 PPI로 배치된 픽셀들과 복수의 포토 센서들을 포함하여 사용자의 지문을 센싱한다. 이하에서, 저 PPI 영역에 대하여 제2 영역(SA)의 구동 방법을 중심으로 설명된다.
표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들(P)이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 폴더블 디스플레이(foldable display) 등을 포함할 수 있다.
표시패널 구동부는 내부 보상 기술을 적용하여 픽셀들(P)을 구동할 수 있다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들에 기입하여 표시패널(100)의 화면 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110), 제1 게이트 구동부(120), 제2 게이트 구동부(123), 및 제3 게이트 구동부(124)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간만큼 변화가 없을 때 표시장치의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들(P)의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들(P)의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터에서 픽셀 어레이(DA, CA, SA)의 픽셀들에 기입될 픽셀 데이터를 샘플링한다. 데이터 구동부(110)는 디지털-아날로그 변환기(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 픽셀들에 기입될 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다.
데이터 구동부(110)는 제1 영역(DA)에 게이트 신호가 인가되는 제1 스캐닝 기간 동안 이 게이트 신호에 동기되는 제1 데이터 전압을 출력한다. 점등되는 픽셀 밀도 즉, PPI의 차이로 인하여 각 계조별로 제1 영역(DA)과 동일한 데이터 전압이 제2 및 제3 영역(CA, SA)의 픽셀들에 인가될 때, 제2 및 제3 영역(CA, SA)은 제1 영역(DA)에 비하여 휘도가 낮아질 수 있다. 이러한 픽셀 어레이의 영역별 휘도 차이를 보상하기 위하여, 데이터 구동부(110)는 제1 영역(DA)에 게이트 신호가 인가되는 제1 스캐닝 기간 동안 이 게이트 신호에 동기되는 제1 데이터 전압을 출력하고, 제2 및 제3 영역(CA, SA)에 게이트 신호가 인가되는 제2 및 제3 스캐닝 기간 동안 이 게이트 신호에 동기되는 제2 및 제3 데이터 전압을 출력한다. 제2 및 제3 데이터 전압은 제1 데이터 전압에 비하여 더 큰 전압 범위로 설정되어 제2 및 제3 영역(CA, SA)의 픽셀들의 휘도를 높인다. 데이터 전압은 감마 보상 전압 발생부(150)의 전압 제어 데이터에 따라 계조별로 그 전압 레벨이 결정된다.
감마 보상 전압 발생부(150)는 타이밍 콘트롤러(130)로부터 입력되는 전압 제어 데이터에 따라 출력 전압이 가변 가능한 하나의 프로그래머블 감마 IC로 구현될 수 있다. 감마 보상 전압 발생부(150)로부터 출력된 감마 보상 전압을 데이터 구동부(110)의 DAC에 입력된다. DAC는 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 따라서, 전술한 바와 같이 픽셀 어레이의 영역별 데이터 전압은 타이밍 콘트롤러(130)의 제어 하에 출력 전압이 가변되는 감마 보상 전압 발생부(150)의 출력 전압에 따라 달라질 수 있다.
디멀티플렉서(112)는 데이터 구동부들(110, 111)의 채널들을 통해 출력되는 데이터 전압(Vdata)을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여, 데이터 구동부(110)의 채널수가 감소될 수 있다. 디멀티플렉서(112)는 생략될 수 있다.
제1 게이트 구동부(120)는 픽셀 어레이(DA, CA, SA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 베젤 영역(BZ)은 표시패널(100) 상에서 픽셀 어레이(DA, CA, SA) 밖의 가장자리에 배치된 비표시 영역이다.
제1 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 제1 영역(DA)의 픽셀들에 연결된 게이트 라인들(GL)에 게이트 신호를 인가한다. 제1 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 제1 영역(DA)의 픽셀들에 연결된 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압(VGH)과 게이트 온 전압(VGL) 사이에서 스윙(swing)한다. 게이트 신호는 스캔 신호의 펄스(이하, "스캔 펄스"라 함)와, 발광 제어 신호의 펄스(이하, "EM 펄스"라 함)를 포함할 수 있다. 게이트 라인들은 스캔 펄스가 인가되는 스캔 라인들과, EM 펄스가 인가되는 EM 라인들을 포함할 수 있다.
제1 게이트 구동부(120)는 제2 및 제3 영역(CA, SA)의 픽셀들에 연결된 게이트 라인들(GL) 중에서 일부 게이트 라인들에 게이트 신호를 공급하는 시프트 레지스터를 더 포함할 수 있다.
제1 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들(BZ) 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 표시패널(100)의 양측 베젤에 나누어 배치된 게이트 구동부들(120)이 타이밍 콘트롤러(130)에 의해 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 제1 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.
제1 게이트 구동부(120)는 스캔 구동부(121)와 EM 구동부(122)를 포함할 수 있다. 스캔 구동부(121)는 스캔 펄스를 출력하고, 시프트 클럭에 따라 스캔 펄스를 시프트하여 스캔 펄스를 스캔 라인들에 순차적으로 공급한다. EM 게이트 구동부(122)는 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 시프트하여 EM 펄스를 EM 라인들에 순차적으로 공급한다.
제2 게이트 구동부(123)는 제2 영역(CA)의 픽셀들에 연결된 게이트 라인들(GL)에 게이트 신호를 인가한다. 제2 게이트 구동부(123)로부터 출력되는 게이트 신호는 제2 영역(CA)의 스캔 라인들에 인가되는 스캔 펄스와, 제2 영역(CA)의 EM 라인들에 인가되는 EM 펄스를 포함한다. 제3 게이트 구동부(123)는 제3 영역(SA)의 픽셀들에 연결된 게이트 라인들(GL)에 게이트 신호를 인가한다. 제3 게이트 구동부(124)로부터 출력되는 게이트 신호는 제3 영역(SA)의 스캔 라인들에 인가되는 스캔 펄스와, 제3 영역(SA)의 EM 라인들에 인가되는 EM 펄스를 포함한다.
제2 및 제3 게이트 구동부(123, 124)의 트랜지스터들과 배선들 중 적어도 일부는 도 5 및 도 6에 도시된 바와 같이 픽셀 어레이(DA, CA, SA) 내에 배치되는 GIA(Gate in array) 회로로 구현될 수 있다. 제2 및 제3 게이트 구동부들(123, 124) 각각은 제1 게이트 구동부(120)로부터의 캐리 신호를 입력 받아 게이트 신호를 출력하기 시작하고, 그 게이트 신호를 시프트시키는 시프트 레지스터를 포함한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들(P)에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i(i는 자연수) 배 체배하여 입력 프레임 주파수Хi Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들(P)의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.
타이밍 콘트롤러(130)는 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송하고, 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부들(120~124)을 동기시킨다. 타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 스위치 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호를 발생한다.
게이트 타이밍 제어 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호의 전압 레벨은 도면에서 생략된 레벨 시프터(level shifter)를 통해 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환할 수 있다.
전원부는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter), 감마 보상 전압 발생부(150) 등을 포함할 수 있다. 전원부는 호스트 시스템으로부터의 직류 입력 전압을 입력 받아 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부는 감마 기준 전압, 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전압을 출력할 수 있다. 감마 보상 전압 발생부(150)는 타이밍 콘트롤러(130)로부터 수신된 전압 제어 데이터에 따라 감마 보상 전압을 가변하는 프로그래머블 감마 IC를 포함한다. 감마 보상 전압은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)은 레벨 시프터와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전압은 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(ELVDD)은 저전위 전원 전압(ELVSS), 및 초기화 전압(Vini) 보다 높은 전압으로 설정된다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 차량 시스템, 홈 시어터 시스템, 모바일 기기, 웨어러블 기기의 메인 회로 보드일 수 있다.
모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 데이터 구동부(110), 및 전원부(150)는 도 6에 도시된 바와 같이 하나의 드라이브 IC(D-IC)에 집적될 수 있다. 도 6에서 도면 부호 "200"은 호스트 시스템을 나타낸다.
제2 및 제3 영역(CA, SA)의 PPI는 제1 영역(DA)에 비하여 PPI가 낮다. 이 때문에 동일한 계조에서 제2 및 제3 영역(CA, SA)의 픽셀들(P)에 인가되는 데이터 전압(Vdata)이 제1 영역(DA)의 픽셀들(P)에 인가되는 데이터 전압(Vdata)과 같으면, 도 7에 도시된 바와 같이 제2 및 제3 영역(CA, SA)의 휘도가 제1 영역(DA)의 휘도 보다 낮아질 수 있다.
픽셀 어레이의 영역들(DA, CA, SA) 간의 휘도 차이를 보상하기 위하여, 감마 보상 전압 발생부(150)는 타이밍 콘트롤러(130)의 제어 하에 감마 보상 전압을 전압 제어 데이터에 의해 정의된 영역별 전압으로 출력한다.
타이밍 콘트롤러(130)는 픽셀 어레이(DA, CA, SA)의 영역들 간 휘도 차이가 시인되지 않도록 영역별 데이터 전압의 동적 범위를 제어하는 데이터 전압 제어부를 포함한다. 데이터 전압 제어부는 고 PPI 영역(DA)의 스캐닝 기간 동안 고 PPI 영역(DA)의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제1 전압 제어 데이터를 출력하고, 저 PPI 영역(CA, SA)의 스캐닝 기간 동안 저 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제2 전압 제어 데이터를 출력한다.
감마 보상 전압 발생부(150)는 하나의 프로그래머블 감마 IC를 이용하여 고 PPI 영역(DA)의 스캐닝 기간 동안 상기 제1 전압 제어 데이터에 응답하여 제1 감마 보상 전압을 출력하고, 저 PPI 영역(CA, SA)의 스캐닝 기간 동안 제2 전압 제어 데이터에 응답하여 제2 감마 보상 전압을 출력한다. 데이터 구동부(110)는 고 PPI 영역(DA)의 스캐닝 기간 동안 픽셀 데이터를 제1 감마 보상 전압으로 변환하여 고 PPI 영역의 픽셀들에 충전되는 데이터 전압을 출력한다. 그리고 데이터 구동부(110)는 저 PPI 영역(CA, SA)의 스캐닝 기간 동안 픽셀 데이터를 제2 감마 보상 전압으로 변환하여 저 PPI 영역(CA, SA)의 픽셀들에 충전되는 데이터 전압을 출력한다.
제1 게이트 구동부(120)는 고 PPI 영역(DA)의 게이트 라인들(GL)에 게이트 신호를 공급한다. 제2 및 제3 게이트 구동부들(123, 124)는 제1 게이트 구동부(120)로부터의 캐리 신호를 입력 받아 저 PPI 영역(CA, SA)의 게이트 라인들(GL)에 게이트 신호를 공급할 수 있다.
도 8는 표시장치의 1 프레임 기간을 보여주는 도면이다. 도 8에서 수직 동기신호(Vsync), 수평 동기신호(Vsync), 데이터 인에이블 신호(DE)는 입력 영상의 픽셀 데이터와 동기되는 타이밍 신호이다.
도 8을 참조하면, 1 프레임 기간(1 Frame)은 입력 영상의 픽셀 데이터가 픽셀들에 기입되는 액티브 기간(Active interval, AT)과, 픽셀 데이터가 없는 버티컬 블랭크 기간(Vertical Blank period, VB)으로 나뉘어진다.
버티컬 블랭크 기간(VB)은 제N-1(N은 자연수) 프레임 기간의 액티브 기간(AT)과 제N 프레임 기간의 액티브 기간(AT) 사이에서 픽셀 데이터가 타이밍 콘트롤러(130)에 수신되지 않는 블랭크 기간이다. 버티컬 블랭크 기간(VB)은 수직 싱크 시간(Vertical sync time, VS), 버티컬 프론트 포치(Vertical Front Porch, FP), 및 버티컬 백 포치(Vertical Back Porch, BP)을 포함한다.
수직 동기신호(Vsync)는 1 프레임 기간을 정의한다. 수평 동기신호(Hsync)는 1 수평 기간(1H)을 정의한다. 데이터 인에이블 신호(DE)는 픽셀들에 기입될 픽셀 데이터를 포함한 유효 데이터 구간을 정의한다. 데이터 인에이블 신호(DE)의 펄스는 표시패널(100)의 픽셀들에 기입될 픽셀 데이터와 동기된다. 데이터 인에이블 신호(DE)의 1 펄스 주기는 1 수평 기간(1H)이다.
도 9는 픽셀 회로의 일 예를 보여주는 회로도이다. 도 10은 도 9에 도시된 픽셀 회로의 구동 방법을 보여주는 파형도이다.
도 9 및 도 10을 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭하는 스위치 회로를 포함한다.
스위치 회로는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini)이 인가되는 전원 라인들(PL1, PL2, PL3), 데이터 라인(DL), 및 게이트 라인들(GL1, GL2, GL3)에 연결되어 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]에 응답하여 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭한다. 스위치 회로는 제1 내지 제6 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하고, 픽셀 데이터의 데이터 전압(Vdata)을 구동 소자(DT)에 인가하는 내부 보상 회로를 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.
픽셀 회로의 구동 기간은 도 10에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다. 초기화 기간(Tini)과 샘플링 기간(Tsam)은 데이터 전압(Vdata)에 동기되는 스캔 펄스에 정의된다.
제N 스캔 펄스[SCAN(N)]는 샘플링 기간(Tsam)에 게이트 온 전압(VGL)으로 발생되어 제N 스캔 라인(GL1)에 인가된다. 제N 스캔 펄스[SCAN(N)]는 제N 픽셀 라인의 픽셀들에 인가되는 데이터 전압(Vdata)과 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]는 샘플링 기간에 앞선 초기화 기간(Tini)에 게이트 온 전압(VGL)으로 발생되어 제N-1 스캔 라인(GL2)에 인가된다. 제N-1 스캔 펄스[SCAN(N)]는 제N 스캔 펄스[SCAN(N)]에 앞서 발생되어 제N-1 픽셀 라인의 픽셀들에 인가되는 데이터 전압(Vdata)과 동기된다. EM 펄스[EM(N)]는 초기화 기간(Tin) 및 샘플링 기간(Tsam)에 게이트 오프 전압(VGH)으로 발생되어 EM 라인(GL3)에 인가된다. EM 펄스[EM(n)]는 제N-1 및 제N 픽셀 라인들의 픽셀들에 동시에 인가될 수 있다.
초기화 기간(Tini) 동안, 제N-1 스캔 라인(GL2)에 게이트 온 전압(VGL)의 제N-1 스캔 펄스[SCAN(N-1)]가 인가되고, EM 라인(GL3)에 게이트 오프 전압(VGH)의 EM 펄스가 인가된다. 이 때, 제N 스캔 라인(GL1)은 게이트 오프 전압(VGH)이다. 초기화 기간(Tin) 동안, 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 제1 영역(DA)의 픽셀 회로를 초기화한다.
샘플링 기간 동안(Tsam), 게이트 온 전압(VGL)의 제N 스캔 펄스[SCAN(N)]가 제N 스캔 라인(GL1)에 인가된다. 이 때, 제N-1 스캔 라인(GL2)과 EM 라인(GL3)은 게이트 오프 전압(VGH)이다. 샘플링 기간(Tsam) 동안, 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)가 턴-온되어 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되고 커패시터(Cst1)에 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 저장된다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제한다.
발광 기간(Tem)이 시작될 때, EM 라인(GL3)은 게이트 온 전압(VGL)으로 반전된다. 발광 기간(Tem) 동안, 스캔 라인들(GL1, GL2)은 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 저 계조의 휘도를 정밀하게 표현하기 위하여, EM 펄스[EM(N)]가 게이트 온 저압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 그 전압 레벨이 반전될 수 잇다. 이 경우, 제3 및 제4 스위치 소자들(M3, M4)이 발광 기간(Tem) 동안 EM 펄스[EM(N)]의 듀티비에 따라 온/오프를 반복할 수 있다.
발광 소자(OLED)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드 전극, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광된다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭된다.
커패시터(Cst1)는 VDD 라인(PL1)과 제2 노드(n2) 사이에 연결된다.
샘플링 기간(Tsam)이 끝나 후, 샘플링된 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst1)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상된다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제1 스위치 소자(M1)의 게이트 전극은 제N 스캔 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H) 동안 턴-온되기 때문에 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제2 스위치 소자(M2)의 게이트 전극은 제N 스캔 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 제1 영역(DA)의 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.
제3 스위치 소자(M3)는 EM 펄스[EM(N)]의 게이트 온 전압(VEL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제3 스위치 소자(M3)의 게이트 전극은 EM 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다.
제4 스위치 소자(M4)는 EM 펄스[EM(N)]의 게이트 온 전압(VEL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드 전극에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 EM 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제N-1 스캔 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제N 스캔 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
다른 실시예에서, 제5 및 제6 스위치 소자(M5, M6)의 게이트 전극은 제N-1 스캔 펄스[SCAN(N-1)]이 인가되는 제N-1 스캔 라인(GL2)에 공통으로 연결될 수 있다. 이 경우, 제5 및 제6 스위치 소자(M5, M6)는 제N-1 스캔 펄스[SCAN(N-1)]에 응답하여 동시에 턴-온될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화된다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간이 설정될 수 있다. 홀드 기간에서 스캔 라인들(GL1, GL2)과 EM 라인들(GL3)의 전압은 게이트 오프 전압(VGH)이다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VEH)을 유지한다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승된다. 구동 소자(DT)가 턴-오프될 때 구동 소자(DT)의 게이트 전극 전압(DTG)은 Vdata - |Vth|이고, 구동 소자(DT)의 소스 전극 전압은 ELVDD-|Vth|이다. 따라서, 커패시터(Cst1)에 샘플링된 구동 소자(DT)의 문턱 전압(Vth)이 저장될 때 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 ELVDD-Vdata 이다. 그 결과, 발광 기간(Tem) 동안 발광 소자(OLED)에 흐르는 전류(Ioled)는 구동 소자(DT)의 문턱 전압(Vth)에 영향을 받지 않는다.
발광 기간(Tem) 동안 EM 펄스[EM(N)]가 게이트 온 전압(VEL)일 때 ELVDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 EM 펄스(EM)의 게이트 온 전압(VEL)에 따라 턴-온된다. EM 펄스[EM(N)]가 게이트 온 전압(VEL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)를 통해 발광 소자(OLED)에 흐르는 전류(Ioled)는 Ioled = K(ELVDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 용량 및 채널비(W/L) 등에 의해 결정되는 상수 값이다.
픽셀 어레이(DA, CA, SA)의 영역들 간 휘도 차이를 줄이기 위하여, 제1 영역(DA)에 배치된 구동 소자(DT)에 비하여 제2 및 제3 영역(CA, SA)에 배치된 구동 소자(DT)의 채널비(W/L)를 더 크게 하여 발광 소자(OLED)를 구동하는 전류를 더 높게 할 수 있다. 도 11의 예에서, "DT(DA)"는 제1 영역(DA)에 배치된 구동 소자(DT)이다. "DT(CA, SA)"는 제2 영역(CA, SA)에 배치된 구동 소자(DT)이다. 제2 및 제2 영역(CA, SA)의 휘도를 높이기 위하여, 제1 영역(DC)에 비하여 제2 및 제3 영역(CA, DA)에 배치된 구동 소자(DT)의 채널 폭(W')을 크게 하거나 채널 길이(L')를 줄여 채널비(W'/L')를 더 크게 설정할 수 있다.
도 12는 스캔 펄스를 출력하는 시프트 레지스터를 개략적으로 보여 주는 블록도이다. 도 13은 도 12에 도시된 제n 신호 전달부의 제어 노드 전압들과 출력 신호를 보여 주는 파형도이다.
도 12 및 도 13을 참조하면, 시프트 레지스터는 종속적으로 연결된 신호 전달부들[ST(i-1)~ST(i+2)]을 포함한다. 신호 전달부들[ST(i-1)~ST(i+2)] 각각은 스타트 펄스(VST)가 입력되는 VST 노드, 시프트 클럭(CLK1~4)이 입력되는 CLK 노드, 및 스캔 펄스[SRO(n-1)~SRO(n+2)]가 출력되는 출력 노드를 포함한다. 스타트 펄스(VST)는 일반적으로 시프트 레지스터의 제1 신호 전달부에 입력된다. 시프트 클럭(CLK1~4)은 4 상(phase) 클럭일 수 있으나 이에 한정되지 않는다.
도 12의 예에서 제n-1 신호 전달부[ST(n-1)]는 제1 신호 전달부일 수 있다. 제n-1 신호 전달부[ST(n-1)]에 종속적으로 연결된 신호 전달부들[ST(n)~ST(n+2)]은 이전 신호 전달부로부터의 캐리 신호(CAR)를 입력 받아 구동되기 시작한다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력되는 스캔 펄스[SRO(n-1)~SRO(n+2)]일 수 있다. 신호 전달부들[ST(n-1)~ST(n+2)] 각각은 별도의 캐리신호 출력 노드를 통해 캐리 신호(CAR)를 출력할 수 있다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력된 스캔 펄스[SRO(n-1)~SRO(n+2)]와 동시에 출력된다.
신호 전달부들[ST(i-1)~ST(i+2)] 각각은 제1 제어 노드(Q), 제2 제어 노드(QB), 및 버퍼(BUF)를 포함한다. 버퍼(BUF)는 풀업 트랜지스터(Tu)와, 풀다운 트랜지스터(Td)를 통해 게이트 신호를 출력 노드를 통해 게이트 라인으로 출력한다.
풀업 트랜지스터(Tu)는 제1 제어 노드(Q)의 전압이 충전되고 시프트 클럭(CLK1~4)이 입력될 때 턴-온되어 출력 노드의 전압을 게이트 온 전압(VGL)까지 충전시킨다. 이 때, 스캔 펄스[SRO(n-1)~SRO(n+2)]와 캐리 신호(CAR)가 게이트 온 전압(VGL)까지 라이징(rising)된다. 제1 제어 노드(Q)의 전압은 시프트 클럭(CLK1~4)의 전압이 게이트 온 전압(VGL)으로 변할 때 부트스트래핑(bootstrapping)되어 대략 2VGL의 게이트 온 전압까지 더 높아진다. 풀업 트랜지스터(Tup)는 제1 제어 노드(Q)의 전압이 대략 제1 제어 노드(Q)의 전압이 자신의 문턱 전압 보다 높아질 때 턴-온된다.
제2 제어 노드(QB)의 전압은 제1 제어 노드(Q)가 게이트 온 전압(VGL) 이상의 전압으로 충전될 때 게이트 오프 전압(VGH)으로 설정된다. 풀다운 트랜지스터(Td)는 제2 제어 노드(QB)의 전압이 게이트 온 전압(VGL)으로 충전될 때 턴-온되어 출력 노드에 게이트 오프 전압(VGH)을 공급한다. 이 때, 스캔 펄스 [SRO(n-1)~SRO(n+2)]와 캐리 신호(CAR)가 게이트 오프 전압(VGH)으로 폴링된다.
EM 펄스를 출력하는 시프트 레지스터는 도 19에 도시된 시프트 레지스터와 유사한 구조를 가진다. 이 시프트 레지스터의 신호 전달부들은 스타트 펄스 또는 캐리 신호가 입력될 때 구동되기 시작하여 EM 펄스를 순차적으로 출력한다.
타이밍 콘트롤러(130)는 픽셀 어레이(DA, CA, SA)의 영역별 데이터 전압을 제어하기 위한 데이터 전압 제어부(131)를 포함한다. 데이터 전압 제어부(131)는 픽셀 데이터가 기입되는 픽셀 어레이(DA, CA, SA)의 영역을 판단하고, 영역별로 감마 보상 전압 발생부(150)의 출력 전압을 제어하기 위한 전압 제어 데이터를 선택한다.
도 12에 도시된 신호 전달부들이 GIA 회로로 구현되면, 신호 전달부의 트랜지스터들이 픽셀 어레이(DA, CA, SA) 내에 분산 배치될 수 있다.
도 14는 데이터 전압 제어부(131)를 보여 주는 블록도이다.
도 14를 참조하면, 데이터 전압 제어부(131)는 영역 판단부(141), 제1 룩업 테이블(Look-up table)(142), 제2 룩업 테이블(143), 및 데이터 선택부(144)를 포함한다. 도 14에서, "LUT1"은 제1 룩업 테이블(142)이고, "LUT2"는 제2 룩업 테이블(143)이다.
영역 판단부(141)는 픽셀 데이터(DATA)와, 이 데이터(DATA)와 동기되는 데이터 인에이블 신호(DE)를 입력 받는다. 영역 판단부(141)는 데이터 인에이블 신호(DE)를 데이터 비트를 샘플링하기 위한 클럭으로 카운트하여 픽셀 데이터가 기입될 픽셀 어레이(DA, CA, SA)의 영역을 판단한다.
제1 및 제2 룩업 테이블(142, 143)는 메모리에 저장된다. 제1 룩업테이블(142)은 제1 영역(DA)의 데이터 전압이 계조별로 설정된 제1 전압 제어 데이터를 포함한다. 제2 룩업테이블(143)은 제2 및 제3 영역(CA, SA)의 데이터 전압이 계조별로 설정된 제2 전압 제어 데이터를 포함한다. 제2 전압 제어 데이터는 제2 및 제3 영역(CA, SA)의 휘도가 계조별로 제1 영역(DA)의 휘도와 같도록 실험적으로 결정될 수 있다. 특히, 제2 전압 데이터는 고계조에서 제1 전압 데이터 보다 높은 전압을 선택하는 데이터로 설정될 수 있다.
발광 소자(OLED)는 서브 픽셀의 컬러별로 효율이 달라질 수 있다. 발광 소자(OLED)의 컬러별 효율 차이에 대응하여 컬러별로 최적화된 감마 보상 전압이 출력될 수 있도록 제1 및 제2 룩업 테이블(142, 143) 각각에 서브 픽셀들의 컬러별로 전압 제어 데이터가 독립적으로 설정될 수 있다. 예를 들어, 제1 룩업 테이블(142)은 R 서브 픽셀에 인가되는 데이터 전압을 결정하는 제1-1 전압 제어 데이터가 설정된 제1-1 룩업 테이블, G 서브 픽셀에 인가되는 데이터 전압을 결정하는 제1-2 전압 제어 데이터가 설정된 제1-2 룩업 테이블, 및 B 서브 픽셀에 인가되는 데이터 전압을 결정하는 제1-3 전압 제어 데이터가 설정된 제1-3 룩업 테이블을 포함할 수 있다. 제2 룩업 테이블(143)은 R 서브 픽셀에 인가되는 데이터 전압을 결정하는 제2-1 전압 제어 데이터가 설정된 제2-1 룩업 테이블, G 서브 픽셀에 인가되는 데이터 전압을 결정하는 제2-2 전압 제어 데이터가 설정된 제2-2 룩업 테이블, 및 B 서브 픽셀에 인가되는 데이터 전압을 결정하는 제2-3 전압 제어 데이터가 설정된 제2-3 룩업 테이블을 포함할 수 있다.
데이터 선택부(144)는 영역 판단부(141)로부터 입력되는 선택 신호에 응답하여 제1 및 제2 룩업 테이블(142, 143)로부터 출력되는 전압 제어 데이터를 선택한다. 데이터 선택부(44)는 제1 영역(DA)의 픽셀들에 게이트 신호가 인가되는 스캐닝 기간 동안 제1 룩업 테이블(142)로부터의 제1 전압 제어 데이터를 선택하여 감마 보상 전압 전압부(150)에 공급한다. 데이터 선택부(144)는 제2 및 제3 영역(CA, SA)의 픽셀들에 게이트 신호가 인가되는 스캐닝 기간 동안 제2 룩업 테이블(142)로부터의 제2 전압 제어 데이터를 선택하여 감마 보상 전압 전압부(150)에 공급한다. 데이터 선택부(144)는 멀티플렉서들(Multiplexers)로 구현될 수 있다.
감마 보상 전압 발생부(150)는 데이터 전압 제어부(131)로부터의 전압 제어 데이터가 지시하는 전압 레벨로 각 계조의 감마 보상 전압을 출력한다. 따라서, 본 발명의 표시장치는 하나의 감마 보상 전압 발생부(150)를 이용하여 해상도 또는 PPI가 다른 영역들에 인가되는 데이터 전압을 가변하여 풀 스크린 디스플레이(Full-screen display)의 화면 전체에서 휘도를 균일하게 제어할 수 있다.
도 15는 본 발명의 일 실시예에 따른 감마 보상 전압 발생부를 보여 주는 회로도이다.
도 15를 참조하면, 감마 보상 전압 발생부(150)는 고전위 기준 전압(VRH)과 저전위 기준 전압(VRL)을 입력 받는다.
도 9와 같은 픽셀 회로의 구동 소자(DT)가 p 채널 트랜지스터로 구현될 때, 구동 소자(DT)를 통해 발광 소자(OLED)로 흐르는 전류량은 데이터 전압이 낮을수록 많아진다. 따라, 도 9와 같은 픽셀 회로에서 데이터 전압이 역 감마 보상 전압으로 설정된다. 도 15에 도시된 감마 보상 전압 발생부(150)는 역 감마 보상 전압을 발생하는 일 예이다. 픽셀 회로에 따라 데이터 전압은 정 감마 보상 전압으로 설정될 수 있다. 이 경우, 도 15에서 고전위 기준 전압(VRH)과 저전위 기준 전압(VRL)의 인가 노드가 서로 바뀔 수 있다.
감마 보상 전압 발생부(150)는 복수의 분압회로들과, 복수의 멀티플렉서들(MUX01~MUX18)을 포함한다. 분압회로는 직렬로 연결된 저항들을 이용하여 고전위 전압과 저전위 전압 사이의 전압을 분압하여 전압 레벨이 다른 전압들을 출력한다. 멀티플렉서들(MUX01~MUX18) 각각은 분압회로에 의해 분압된 전압들 중에서 전압 제어 데이터(REG01~REG18)가 지시하는 전압을 선택한다.
데이터 전압 제어부(131)는 픽셀 데이터가 기입되는 픽셀 어레이(DA, CA, SA)의 영역을 판단한다. 데이터 전압 제어부(131)는 멀티플렉서(MUX01~MUX03, MUX11~MUX18)를 제어하여 픽셀 어레이의 영역별로 멀티플렉서(MUX01~MUX03, MUX11~MUX18)의 출력 전압을 선택한다. 제1 전압 제어 데이터는 제1 영역(DA)의 스캐닝 기간 동안 멀티플렉서(MUX01~MUX03, MUX11~MUX18)의 제어 노드에 입력된다. 제2 전압 제어 데이터는 제2 및 제3 영역(CA, SA)의 스캐닝 기간 동안 멀티플렉서(MUX01~MUX03, MUX11~MUX18)의 제어 노드에 입력된다.
멀티플렉서들(MUX01~MUX18) 각각은 고 PPI 영역(DA)의 스캐닝 기간 동안 제1 전압 제어 데이터에 응답하여 분압된 전압들 중 어느 하나를 선택하고, 저 PPI 영역(CA, SA)의 스캐닝 기간 동안 제2 전압 제어 데이터에 응답하여 분압된 전압들 중 어느 하나를 선택한다.
감마 보상 전압 발생부(150)는 입력 전압 선택부, 감마 보상 전압을 발생하는 계조 전압 발생부(151), 및 광원 구동 전압 발생부(152)를 포함한다.
입력 전압 선택부는 분압회로(RS01), 전압 제어 데이터(REGB01)에 따라 최상위 계조 전압(V255)을 선택하는 멀티플렉서(MUX01), 전압 제어 데이터 (REGB02)에 따라 하위 감마 보상 전압을 선택하는 멀티플렉서(MUX02), 및 전압 제어 데이터(REGB03)에 따라 최하위 감마 보상 전압(V0)을 출력하는 멀티플렉서(MUX03)를 포함한다. 멀티플렉서들(MUX01)로부터 출력된 전압은 계조 전압 발생부(151)와 광원 구동 전압 발생부(152)의 분압회로에 공급된다. 제1 전압 제어 데이터는 픽셀 어레이의 제1 영역(DA)의 스캐닝 기간 동안 입력 전압 선택부의 멀티플렉서들(MUX01, MUX02, MUX03)의 제어 노드에 입력된다. 제2 전압 제어 데이터는 픽셀 어레이의 제2 및 제3 영역(CA, SA)의 스캐닝 기간 동안 입력 전압 선택부의 멀티플렉서들(MUX01, MUX02, MUX03)의 제어 노드에 입력된다.
제3 영역(SA)의 픽셀들 중 적어도 일부는 지문 인식 모드에서 광원으로 구동된다. 제3 영역(SA)의 광원은 제1 및 제2 영역(DA)에 배치된 픽셀들의 최대 휘도 보다 높은 휘도로 발광될 수 있다. 광원 구동 전압 발생부(152)는 지문 센싱 모드에서 광원의 구동 전압을 발생한다.
광원 구동 전압 발생부(152)는 VRL 노드와 V255 노드 사이에 연결된 제10 분압회로(RS10)와 멀티플렉서들(MUX10, MUX20)을 포함한다. 분압회로(RS10)는 저전위 기준 전압(VRL)과 최상위 계조 전압(V255) 사이에서 전압을 분압한다. 분압회로(RS10)의 출력 전압들은 최상위 계조(V255) 보다 더 높은 계조의 전압 레벨이다. 멀티플렉서(MUX10)는 전압 제어 데이터(REGB10)에 따라 분압회로(RS10)에 의해 분압된 전압들 중 어느 하나를 선택하여 출력한다. 멀티플렉서(MUX10)로부터 출력되는 전압(D256')은 DBV(Display Brightness Value)에 연동되어 그 전압 레벨이 가변될 수 있다. 예를 들어, DBV 값이 높을수록 저전위 기준 전압(VRL)과 가까운 전압이 멀티플렉서(MUX10)로부터 출력된다. DBV는 호스트 시스템(200)의 조도 센서 출력 신호 또는 사용자의 휘도 입력값에 따라 휘도를 가변하는 휘도 설정 데이터이다. 호스트 시스템(200) 또는 타이밍 콘트롤러(130)는 DBV에 연동하여 전압 제어 데이터(REG10)를 가변할 수 있다. 멀티플렉서(MUX10)의 출력 전압은 최상위 계조 전압(V255) 보다 더 높은 계조 전압 범위에서 선택될 수 있다. 따라서, 지문 인식 모드에서 제3 영역(SA)의 광원으로 이용되는 픽셀들은 제1 및 제2 영역(DA, CA)의 픽셀 휘도 보다 높은 휘도로 발광될 수 있다.
멀티플렉서(MUX20)는 호스트 시스템(200)의 제어 하에 DBV와는 독립적으로 설정된 별도의 광원 구동 전압(D256)과 멀티플렉서(MUX10)로부터 출력된 DBV 연동 전압(D256') 중 어느 하나를 선택하여 광원 구동 전압(V256)을 출력한다. DBV 비연동 전압(D256)은 최상위 계조 전압(V255) 보다 높은 계조의 전압 범위에서 미리 설정된 전압이다. 호스트 시스템(200)은 지문 인식 모드에서 인에이블 신호(EN)를 이용하여 멀티플렉서(MUX20)의 출력 전압을 선택할 수 있다.
계조 전압 발생부(151)는 복수의 분압회로들(RS11~RS18)과, 복수의 멀티플렉서들(MUX11~MUX18)을 포함한다.
제1-1 분압회로(R11)는 제01 멀티플렉서(MUX01)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-1 멀티플렉서(MUX11)는 전압 제어 데이터(REG11)에 따라 분압회로(R11)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-1 멀티플렉서(MUX11)의 출력 전압은 버퍼를 통해 출력되고 계조 191에 대응하는 감마 보상 전압(V191)일 수 있다. 제1-2 분압회로(R12)는 제1-1 멀티플렉서(MUX11)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-2 멀티플렉서(MUX12)는 전압 제어 데이터(REG12)에 따라 분압회로(R12)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-2 멀티플렉서(MUX12)의 출력 전압은 버퍼를 통해 출력되고 계조 127에 대응하는 감마 보상 전압(V127)일 수 있다.
제1-3 분압회로(R13)는 제1-2 멀티플렉서(MUX12)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-3 멀티플렉서(MUX13)는 전압 제어 데이터(REG13)에 따라 분압회로(R13)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-3 멀티플렉서(MUX13)의 출력 전압은 버퍼를 통해 출력되고 계조 63에 대응하는 감마 보상 전압(V63)일 수 있다. 제1-4 분압회로(R14)는 제1-3 멀티플렉서(MUX13)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-4 멀티플렉서(MUX14)는 전압 제어 데이터(REG14)에 따라 분압회로(R14)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-4 멀티플렉서(MUX14)의 출력 전압은 버퍼를 통해 출력되고 계조 31에 대응하는 감마 보상 전압(V31)일 수 있다.
제1-5 분압회로(R15)는 제1-4 멀티플렉서(MUX14)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-5 멀티플렉서(MUX15)는 전압 제어 데이터(REG15)에 따라 분압회로(R15)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-5 멀티플렉서(MUX15)의 출력 전압은 버퍼를 통해 출력되고 계조 15에 대응하는 감마 보상 전압(V15)일 수 있다. 제1-6 분압회로(R16)는 제1-5 멀티플렉서(MUX15)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-6 멀티플렉서(MUX16)는 전압 제어 데이터(REG16)에 따라 분압회로(R16)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-6 멀티플렉서(MUX16)의 출력 전압은 버퍼를 통해 출력되고 계조 7에 대응하는 감마 보상 전압(V7)일 수 있다.
제1-7 분압회로(R17)는 제1-6 멀티플렉서(MUX16)의 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-7 멀티플렉서(MUX17)는 전압 제어 데이터(REG17)에 따라 분압회로(R17)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-7 멀티플렉서(MUX17)의 출력 전압은 버퍼를 통해 출력되고 계조 4에 대응하는 감마 보상 전압(V4)일 수 있다. 제1-8 분압회로(R18)는 제1-7 분압회로(R17)에 의해 분압된 전압 중에서 최고 계조의 전압과 최저 계조 전압 사이에서 전압을 분압한다. 제1-8 멀티플렉서(MUX18)는 전압 제어 데이터(REG18)에 따라 분압회로(R18)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-8 멀티플렉서(MUX18)의 출력 전압은 버퍼를 통해 출력되고 계조 1에 대응하는 감마 보상 전압(V1)일 수 있다.
계조 전압 발생부(151)는 복수의 분압회로들(RS21~RS28)을 더 포함한다. 제2-1 분압회로(R21)는 최상위 감마 보상 전압(V255)과 계조 191 전압(V191) 사이의 전압을 분압하여 최상위 계조와 계조 191 사이의 감마 보상 전압을 출력한다. 제2-2 분압회로(R22)는 계조 191 전압(V191)과 계조 127 전압(V127) 사이의 전압을 분압하여 계조 191과 계조 127 사이의 감마 보상 전압을 출력한다. 제2-3 분압회로(R23)는 계조 127 전압(V127)과 계조 63 전압(V63) 사이의 전압을 분압하여 계조 127과 계조 63 사이의 감마 보상 전압을 출력한다. 제2-4 분압회로(R24)는 계조 63 전압(V63)과 계조 31 전압(V31) 사이의 전압을 분압하여 계조 63과 계조 31 사이의 감마 보상 전압을 출력한다. 제2-5 분압회로(R25)는 계조 31 전압(V31)과 계조 15 전압(V15)과 사이의 전압을 분압하여 계조 31과 계조 15 사이의 감마 보상 전압을 출력한다. 제2-6 분압회로(R26)는 계조 15 전압(V15)과 계조 7 전압(V7) 사이의 전압을 분압하여 계조 15와 계조 7 사이의 감마 보상 전압을 출력한다. 제2-7 분압회로(R27)는 계조 7 전압(V7)과 계조 4 전압(V4) 사이의 전압을 분압하여 계조 7과 계조 4 사이의 감마 보상 전압을 출력한다. 제2-8 분압회로(R28)는 계조 4 전압(V4)과 계조 1 전압(V1) 사이의 전압을 분압하여 계조 4와 계조 1 사이의 감마 보상 전압을 출력한다.
감마 보상 전압 발생부(150)는 서브 픽셀들의 컬러별로 최적 감마 보상 전압을 얻기 위하여 R 감마 보상 전압 발생부, G 감마 보상 전압 발생부, 및 B 감마 보상 전압 발생부를 포함할 수 있다. 제1 및 제2 전압 제어 데이터 각각은 컬러별로 독립적으로 설정되어 R 감마 보상 전압 발생부, G 감마 보상 전압 발생부, 및 B 감마 보상 전압 발생부에서 서로 다른 전압을 선택한다. R 감마 보상 전압 발생부로부터 출력된 감마 보상 전압은 R 서브 픽셀에 공급될 데이터 전압의 계조 전압이다. G 감마 보상 전압 발생부로부터 출력된 감마 보상 전압(V0~V256)은 G 서브 픽셀에 공급될 데이터 전압의 계조 전압이다. B 감마 보상 전압 발생부로부터 출력된 감마 보상 전압은 B 서브 픽셀에 공급될 데이터 전압의 계조 전압이다.
계조별 감마 보상 전압(V0~V255)과 광원 구동 전압(V256)은 데이터 구동부(110)의 DAC에 입력된다. 데이터 구동부(110)의 DAC는 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터를 계조별로 전압이 다른 감마 보상 전압으로 변환하여 디스플레이 구동을 위한 데이터 전압(Vdata)을 출력한다. 데이터 구동부(306)는 지문 인식 모드에서 타이밍 콘트롤러(303)로부터 수신된 광원 구동 데이터를 광원 구동 전압(V256)으로 변환하여 데이터 라인을 통해 광원으로 이용되는 제3 영역(SA)의 픽셀들에 공급한다.
제2 및 제3 영역들(CA, SA)의 PPI는 제1 영역(DA)에 비하여 낮다. 이 때문에 동일 계조에서 제1 영역(DA)의 픽셀들과, 제2 및 제3 영역(CA, SA)의 픽셀들을 동일한 데이터 전압으로 구동하면 제2 및 제3 영역들(CA, SA)의 휘도가 낮아질 수 있다. 본 발명은 제1 영역(DA)의 스캐닝 기간 동안 제1 전압 제어 데이터를 감마 보상 전압 발생부(150)에 입력하고, 제2 및 제3 영역(CA, SA)의 스캐닝 기간 동안 제2 전압 데이터를 감마 보상 전압 발생부(150)에 입력함으로써 제2 및 제3 영역(CA, SA)에 인가되는 데이터 전압을 제1 영역(DA)에 인가되는 데이터 전압 보다 큰 동적 범위(dynamic range)로 제어한다. 본 발명은 데이터 전압의 동적 범위(dynamic range)를 한 개의 프로그래머블 감마 IC를 이용하여 픽셀 어레이의 영역별로 독립 제어할 수 있다. 따라서, 본 발명은 저 PPI의 제2 및 제3 영역(CA, SA)의 휘도를 높여 픽셀 어레이(DA, CA, SA)의 영역들 간의 휘도 차이가 시인되지 않도록 하여 화면 전체에서 균일한 휘도를 구현할 수 있다.
도 16은 감마 보상 전압 발생부로부터 출력되는 감마 보상 전압과 영역별 데이터 전압을 보여 주는 도면이다. 도 16에서 "PGMA Range"는 감마 보상 전압 발생부(150)로부터 출력되는 감마 보상 전압을 나타낸다. 도 16에 도시된 바와 같이, 저 PPI의 제2 및 제3 영역들(CA, CA)에 인가되는 데이터 전압(Vdata)의 동적 범위는 고 PPI의 제1 영역(DA)에 인가되는 데이터 전압 범위가 더 크다. 특히, 고계조에서 데이터 전압(Vdatga)의 동적 범위가 크기 때문에 저 PPI의 픽셀 휘도를 고 PPI의 픽셀 회도 보다 높일 수 있다.
도 17은 픽셀 어레이(DA, CA, SA)의 영역별로 분리된 게이트 라인들과 게이트 구동부들을 보여 주는 도면이다. 도 17에서, "GIP"는 픽셀 어레이(DA, CA, SA) 밖의 베젤 영역(BA)에 배치된 제1 게이트 구동부(120)를 나타낸다. "GIA"는 픽셀 어레이(DA, CA, SA) 내에 배치된 제2 게이트 구동부 및/또는 제3 게이트 구동부(123, 124)의 적어도 일부를 나타낸다.
도 17을 참조하면, 게이트 라인들[GL(DA, GA(CA/SA)]은 고 PPI의 제1 영역(DA)과, 저 PPI의 제2 및 제3 영역(CA, SA) 사이에서 분리된다. 데이터 라인들(DL)은 영역들(DA, CA, SA) 간에 분리되지 않고 연결된다.
게이트 구동부(GIP)는 제1 영역(DA)의 스캐닝 기간 동안 게이트 라인들[GL(DA)]에 연결되어 그 게이트 라인들[GL(DA)]에 게이트 신호를 순차적으로 인가한다. 게이트 구동부(GIP)의 제n(n은 자연수) 신호 전달부는 제n 픽셀 라인에 연결된 게이트 라인들에 게이트 신호를 인가하고 캐리 신호를 픽셀 어레이(DA, CA, SA) 내에 배치된 게이트 구동부(GIA)의 제n+1 신호 전달부에 공급한다. 이를 위하여, 게이트 구동부들(GIP, GIA)은 게이트 제어 라인(CL)으로 연결된다. 게이트 제어 라인(CL)은 캐리 신호(CAR)가 인가되는 캐리 라인과, 시프트 클럭(CLK1~4)이 인가되는 클럭 라인을 포함한다.
픽셀 어레이(DA, CA, SA) 내에 배치된 게이트 구동부(GIA)는 제2 영역(CA) 또는 제3 영역(SA)의 스캐닝 기간 동안 게이트 라인들[GL(CA, SA)]에 연결되어 그 게이트 라인들[GL(CA/SA)]에 게이트 신호를 순차적으로 인가한다. 게이트 구동부(GIA)의 신호 전달부들에 연결되는 게이트 제어 라인(CL) 중 적어도 일부 구간이 픽셀 어레이(DA, CA, SA) 내에 배치된다. 픽셀 어레이(DA, CA, SA) 내의 게이트 제어 라인(CL)은 픽셀 어레이(DA, CA, SA) 내의 신호 배선(DL, GL)이나 전원 배선(PL1, PL2)와 중첩될 수 있다. 일 예로, 캐리 라인의 적어도 일부 구간이 데이터 라인(DL), VDD 라인(PL1), Vini 라인(PL2)과 나란한 배선으로 픽셀 어레이(DA, CA, SA) 내에 형성되어 그 라인(DL, PL1, PL2)와 중첩될 수 있다.
도 18 및 도 19는 게이트 구동부들 간에 캐리 신호 전송 경로를 보여 주는 도면들이다. 도 18 및 도 19에서, "ST1~STm"은 신호 전달부들이다. 도 18 및 도 19에서, 제3 영역(SA)은 생략되어 있으나, 제2 영역(CA)이 제3 영역(SA)으로 해석될 수 있다.
도 18을 참조하면, 제2 영역(CA)은 제1 영역(DA)에서 스캐닝이 끝나는 픽셀 라인과 가까운 위치에 배치될 수 있다. 예를 들어, 제2 영역(CA)은 픽셀 어레이(DA, CA, SA)의 상단이나 하단에 배치될 수 있다.
제1 게이트 구동부(GIP)는 제1 영역(DA)의 게이트 라인들에 연결된 제1 내지 제n(n은 자연수) 신호 전달부들(ST1~STn)을 포함할 수 있다. 제1 게이트 구동부(GIP)는 게이트 신호를 제1 영역(DA)의 게이트 라인들에 순차적으로 공급하여 제1 영역(DA)을 1 픽셀 라인씩 순차적으로 픽셀들을 스캐닝한다.
제2 게이트 구동부(GIA)는 제2 영역(CA)의 게이트 라인들에 연결된 제n+1 내지 제m(m은 n 보다 큰 자연수) 신호 전달부들(STn+1~STm)을 포함할 수 있다. 제n+1 신호 전달부(STn+1)는 제1 게이트 구동부(GIP)로부터 캐리 신호(CAR)가 입력된다. 제2 게이트 구동부(GIA)는 제1 게이트 구동부(GIP)로부터 캐리 신호가 입력될 때 구동되기 시작하여 게이트 신호를 제2 영역(CA)의 게이트 라인들에 순차적으로 공급하여 제2 영역(DA)을 1 픽셀 라인씩 순차적으로 픽셀들을 스캐닝한다.
도 19를 참조하면, 제2 영역(CA)은 픽셀 어레이(DA, CA, SA)의 중간 부분에 배치될 수 있다.
제1 게이트 구동부(GIP)는 제1 영역(DA)의 게이트 라인들에 연결된 제1 내지 제n 신호 전달부들(ST1~STn)과, 제m+1 내지 제m+4 신호 전달부들(ST1~STm+1)을 포함할 수 있다. 제1 내지 제n 신호 전달부들(ST1~STn)은 제1 영역(DA)의 제1 내지 제n 픽셀 라인들에 연결된 게이트 라인들에 순차적으로 게이트 신호를 공급한다. 제n 신호 전달부(STn)는 캐리 신호를 제2 게이트 구동부(GIA)의 첫 번째 신호 전달부인 제n+1 신호 전달부(STn+1)에 캐리 신호(CAR)를 공급할 수 있다. 제m+1 신호 전달부(STm+1)는 제2 게이트 구동부(GIA)의 마지막 신호 전달부인 제m 신호 전달부(STm)로부터의 캐리 신호(CAR)를 입력 받을 수 있다. 제m+1 신호 전달부(STm+1)에 캐리 신호(CAR)가 입력된 후, 제m+1 내지 제m+4 신호 전달부들(STm+1~STm+4)은 제1 영역(DA)의 제m+1 내지 제m+4 픽셀 라인들에 연결된 게이트 라인들에 순차적으로 게이트 신호를 공급한다.
제2 게이트 구동부(GIA)는 제2 영역(CA)의 게이트 라인들에 연결된 제n+1 내지 제m 신호 전달부들(STn+1~STm)을 포함할 수 있다. 제n+1 신호 전달부(STn+1)는 제1 게이트 구동부(GIP)의 제n 신호 전달부(STn)으로부터 캐리 신호(CAR)를 입력 받는다. 제n+1 신호 전달부(STn+1)에 캐리 신호(CAR)가 입력된 후에 제n+1 내지 제m 신호 전달부들(STn+1~STm)은 제2 영역(CA)의 픽셀 라인들에 연결된 게이트 라인들에 게이트 신호를 순차적으로 공급한다.
도 20은 픽셀 어레이의 영역별 스캐닝 기간과 스캐닝 기간에 따라 선택되는 룩업 테이블 데이터를 보여 주는 도면이다.
도 20을 참조하면, 제1 영역(DA)의 스캐닝 기간 동안, 제1 룩업 테이블(LUT1)에 등재된 제1 전압 제어 데이터가 선택된다. 따라서, 제1 영역(DA)의 스캐닝 기간 동안, 도 16에 도시된 바와 같은 상대적으로 작은 동적 범위를 갖는 데이터 전압(Vdata)이 제1 영역(DA)의 픽셀들에 인가된다.
제2 영역(CA) 또는 제3 영역(SA)의 스캐닝 기간 동안, 제2 룩업 테이블(LUT2)에 등재된 제2 전압 제어 데이터가 선택된다. 따라서, 제2 영역(CA) 또는 제3 영역(SA)의 스캐닝 기간 동안, 도 16에 도시된 바와 같은 상대적으로 큰 동적 범위를 갖는 데이터 전압(Vdata)이 제2 영역(CA) 또는 제3 영역(SA)의 픽셀들에 인가된다.
제2 및 제3 영역(CA, SA)의 게이트 라인들을 구동하는 게이트 구동부의 일부가 픽셀 어레이(DA, CA, SA) 내에 일부가 배치되어 게이트 신호의 일부 신호를 픽셀 어레이 내에서 게이트 라인들에 인가할 수 있다. 다른 실시예로, 저 PPI 영역(CA, SA)의 게이트 라인들을 구동하는 게이트 구동부는 픽셀 어레이(DA, CA, SA) 내에 배치되어 게이트 신호를 픽셀 어레이(DA, CA, SA) 내에서 게이트 라인들에 인가할 수 있다.
고 PPI 영역(DA)과 저 PPI 영역(CA, SA)의 픽셀 회로들 각각은 도 9에 도시된 바와 같이 제1 스캔 펄스, 제2 스캔 펄스, 및 EM 펄스를 입력 받을 수 있다. 이 경우, 저 PPI 영역(CA, SA)의 게이트 라인들을 구동하기 위한 게이트 구동부 예를 들어, 제2 게이트 구동부는 제1 스캔 펄스를 출력하는 제2-1 게이트 구동부, 제2 스캔 펄스를 출력하는 제2-2 게이트 구동부, 및 EM 제어 펄스를 출력하는 제2-3 게이트 구동부를 포함할 수 있다. 제2-1 게이트 구동부, 제2-2 게이트 구동부, 및 제2-3 게이트 구동부 중 하나 이상이 도 21 내지 도 26에 도시된 바와 같이 픽셀 어레이(DA, CA, SA) 내에 배치될 수 있다.
도 21 내지 도 26은 저 PPI 영역의 게이트 라인들을 구동하는 게이트 구동부들의 다양한 연결 구조를 보여 주는 도면들이다. 도 21 내지 도 26에 도시된 게이트 구동부는 저 PPI 영역(CA, SA)의 게이트 라인들(GL)을 구동하기 위한 제2 게이트 구동부 또는 제3 게이트 구동부이다. 도 21 및 도 22에서 "PIXn-1" 및 "PIXn"은 제2 영역(CA) 또는 제3 영역(SA) 내의 픽셀 라인들이다.
도 21 및 도 22를 참조하면, 게이트 구동부는 픽셀 어레이(DA, CA, SA) 내에 배치된 GIA 회로(GIP)와, 픽셀 어레이(DA, CA, SA) 밖의 베젤 영역에 배치된 GIP 회로를 포함할 수 있다. GIA 회로(GIA)와 GIP 회로(GIP)는 신호 전달부를 포함한다.
제n-1 GIP 회로(GIP)는 제n-1 픽셀 라인(PIXn-1)의 제N-1 스캔 라인에 제N-1 스캔 펄스[SCAN(N-1)]를 인가하고, 제N EM 라인에 EM 펄스[EM(N)]를 인가한다. 제n-1 GIA 회로(GIA)는 제n-1 픽셀 라인(PIXn-1)의 제N-2 스캔 라인에 제N-2 스캔 펄스[SCAN(N-2)]를 인가한다.
제n GIP 회로(GIP)는 제n 픽셀 라인(PIXn)의 제N 스캔 라인에 제N 스캔 펄스[SCAN(N)]를 인가하고, 제N EM 라인에 EM 펄스[EM(N)]를 인가한다. 제n GIA 회로(GIA)는 제n 픽셀 라인(PIXn)의 제N-1 스캔 라인에 제N-1 스캔 펄스[SCAN(N-1)]를 인가한다.
도 23 내지 도 26을 참조하면, 이 실시예는 저 PPI 영역(CA, SA)의 게이트 라인들을 구동하기 위한 게이트 구동부에서 GIP 회로 없이 GIA 회로만으로 구성된다. GIA 회로(GIA)는 신호 전달부를 포함한다. GIP 회로(GIA)는 픽셀 라인들(PIXn-1, PIXn) 각각의 게이트 라인들에 게이트 신호[SCAN(N-2)~(N), EM(N)]를 인가한다.
GIA 회로(GIA)는 도 22 및 도 23에 도시된 바와 같이 저 PPI 영역(CA, SA)의 게이트 라인(GL) 중앙에 위치하여 그 게이트 라인(GL)에 게이트 신호를 싱글 피딩 방법으로 인가하지만, 이에 한정되지 않는다. 예를 들어, 두 개의 GI 회로들(GIA)이 저 PPI 영역(CA, SA)의 게이트 라인 양측 끝단에 연결되어 도 25에 도시된 바와 같이 더블 피딩 방법으로 게이트 신호를 그 게이트 라인(GL)의 양측에서 동시에 인가할 수 있다. 또한, 세 개 이상의 GI 회로(GIA)가 저 PPI 영역(CA, SA)의 게이트 라인 양측 및 중앙에 연결되어 도 26에 도시된 바와 같이 더블 피딩 방법으로 게이트 신호를 그 게이트 라인(GL)의 다수 지점에서 동시에 인가하여 게이트 신호의 RC 지연을 보상할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 110: 데이터 구동부
120~124: 게이트 구동부 130: 타이밍 콘트롤러
DL: 데이터 라인 GL: 게이트 라인
D-IC: 드라이브 IC DA: 제1 영역
CA: 제2 영역 SA: 제3 영역

Claims (19)

  1. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 고 PPI(Pixels Per Inch) 영역과 저 PPI 영역에 배치된 픽셀 어레이;
    상기 고 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제1 게이트 구동부; 및
    상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 저 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제2 게이트 구동부를 포함하고,
    상기 제2 게이트 구동부는,
    상기 픽셀 어레이 내에 배치되어 상기 캐리 신호를 입력 받는 신호 전달부를 포함하는 표시패널.
  2. 제 1 항에 있어서,
    상기 저 PPI 영역은 복수의 투광부를 포함하는 제1 저 PPI 영역을 포함하는 표시패널.
  3. 제 2 항에 있어서,
    상기 저 PPI 영역은 복수의 포토 센서들이 배치되어 지문이 센싱되는 제2 저 PPI 영역을 더 포함하는 표시패널;
  4. 제 1 항에 있어서,
    상기 고 PPI 영역의 게이트 라인들과, 상기 저 PPI 영역의 게이트 라인들이 분리되는 표시패널.
  5. 제 1 항에 있어서,
    상기 제1 게이트 구동부는,
    상기 픽셀 어레이 밖의 베젤 영역에 배치되어 상기 고 PPI 영역의 게이트 라인들에 상기 게이트 신호를 순차적으로 공급하는 복수의 신호 전달부들을 포함하고,
    상기 제2 게이트 구동부는,
    상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받는 신호 전달부에 종속적으로 연결되어 상기 저 PPI 영역의 게이트 라인들에 상기 게이트 신호를 순차적으로 공급하는 복수의 신호 전달부들을 포함하는 표시패널.
  6. 제 5 항에 있어서,
    상기 제1 게이트 구동부로부터의 캐리 신호를 상기 제2 게이트 구동부에 전송하는 게이트 제어 라인을 더 포함하고,
    상기 게이트 제어 라인의 적어도 일부 구간이 상기 픽셀 어레이에 배치되는 표시패널.
  7. 제 5 항에 있어서,
    상기 제1 게이트 구동부는,
    상기 제2 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 고 PPI 영역의 일부 게이트 라인들에 게이트 신호를 순차적으로 공급하는 신호 전달부들을 더 포함하는 표시패널.
  8. 제 5 항에 있어서,
    상기 고 PPI 영역과 상기 저 PPI 영역의 픽셀들 각각은 픽셀 회로를 포함하는 서브 픽셀들을 포함하고,
    상기 픽셀 회로는,
    제1 스캔 펄스, 제2 스캔 펄스, 및 발광 제어 펄스를 입력 받는 표시패널.
  9. 제 8 항에 있어서,
    상기 제2 게이트 구동부는,
    상기 제1 스캔 펄스를 출력하는 제2-1 게이트 구동부;
    상기 제2 스캔 펄스를 출력하는 제2-2 게이트 구동부; 및
    상기 발광 제어 펄스를 출력하는 제2-3 게이트 구동부를 포함하고,
    상기 제2-1 게이트 구동부, 상기 제2-2 게이트 구동부, 및 상기 제2-3 게이트 구동부 중 하나 이상이 상기 픽셀 어레이 내에 배치되는 표시패널.
  10. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 고 PPI(Pixels Per Inch) 영역과 저 PPI 영역에 배치된 픽셀 어레이를 포함한 표시패널;
    상기 고 PPI 영역의 스캐닝 기간 동안 상기 고 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제1 전압 제어 데이터를 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 저 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위를 제어하는 제2 전압 제어 데이터를 출력하는 데이터 전압 제어부;
    상기 고 PPI 영역의 스캐닝 기간 동안 상기 제1 전압 제어 데이터에 응답하여 제1 감마 보상 전압을 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 제2 전압 제어 데이터에 응답하여 제2 감마 보상 전압을 출력하는 감마 보상 전압 발생부;
    상기 고 PPI 영역의 스캐닝 기간 동안 픽셀 데이터를 상기 제1 감마 보상 전압으로 변환하여 상기 고 PPI 영역의 픽셀들에 충전되는 데이터 전압을 출력하고, 상기 저 PPI 영역의 스캐닝 기간 동안 픽셀 데이터를 상기 제2 감마 보상 전압으로 변환하여 상기 저 PPI 영역의 픽셀들에 충전되는 데이터 전압을 출력하는 데이터 구동부;
    상기 고 PPI 영역의 스캐닝 기간 동안 상기 고 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제1 게이트 구동부; 및
    상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 저 PPI 영역의 스캐닝 기간 동안 상기 저 PPI 영역의 게이트 라인들에 게이트 신호를 공급하는 제2 게이트 구동부를 포함하는 표시장치.
  11. 제 10 항에 있어서,
    상기 저 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위가 상기 고 PPI 영역의 픽셀들에 인가되는 데이터 전압의 동적 범위 보다 큰 표시장치.
  12. 제 10 항에 있어서,
    상기 데이터 전압 제어부는,
    상기 픽셀 데이터와, 상기 픽셀 데이터에 동기되는 타이밍 신호를 입력 받아 상기 픽셀 데이터가 표시되는 픽셀 어레이의 영역을 판단하는 영역 판단부;
    상기 제1 전압 제어 데이터가 설정된 제1 룩업 테이블;
    상기 제2 전압 제어 데이터가 설정된 제2 룩업 테이블; 및
    상기 영역 판단부의 제어 하에 상기 고 PPI 영역의 스캐닝 기간 동안 상기 제1 전압 제어 데이터를 선택하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 제2 전압 제어 데이터를 선택하는 데이터 선택부를 포함하는 표시장치.
  13. 제 10 항에 있어서,
    상기 감마 보상 전압 발생부는,
    상기 고 PPI 영역의 스캐닝 기간 동안 상기 제1 전압 제어 데이터에 응답하여 분압된 전압들 중 어느 하나를 선택하고, 상기 저 PPI 영역의 스캐닝 기간 동안 상기 제2 전압 제어 데이터에 응답하여 상기 분압된 전압들 중 어느 하나를 선택하는 복수의 멀티플렉서를 포함하는 표시장치.
  14. 제 10 항에 있어서,
    상기 저 PPI 영역은 복수의 투광부를 포함하는 제1 저 PPI 영역을 포함하는 표시장치.
  15. 제 14 항에 있어서,
    상기 저 PPI 영역에 대응하여 상기 표시패널의 배면 아래에 배치되는 센서 모듈을 더 포함하고,
    상기 센서 모듈은 상기 저 PPI 영역을 통해 수광된 빛을 광전 변환하는 표시장치.
  16. 제 14 항에 있어서,
    상기 저 PPI 영역은,
    상기 저 PPI 영역의 픽셀 어레이에 내장되는 복수의 포토 센서들을 포함하는 제2 저 PPI 영역을 더 포함하고,
    상기 제2 저 PPI 영역 상에 놓여진 지문이 상기 포토 센서들에 의해 센싱되는 표시장치.
  17. 제 10 항에 있어서,
    상기 제1 게이트 구동부는,
    상기 픽셀 어레이 밖의 베젤 영역에 배치되어 상기 고 PPI 영역의 게이트 라인들에 상기 게이트 신호를 순차적으로 공급하는 복수의 신호 전달부들을 포함하고,
    상기 제2 게이트 구동부는,
    상기 제1 게이트 구동부로부터의 캐리 신호를 입력 받는 신호 전달부에 종속적으로 연결되어 상기 저 PPI 영역의 게이트 라인들에 상기 게이트 신호를 순차적으로 공급하는 복수의 신호 전달부들을 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 표시패널은,
    제1 게이트 구동부로부터의 캐리 신호를 상기 제2 게이트 구동부에 전송하는 게이트 제어 라인을 더 포함하고,
    상기 게이트 제어 라인의 적어도 일부 구간이 상기 픽셀 어레이에 배치되는 표시장치.
  19. 제 17 항에 있어서,
    상기 제1 게이트 구동부는,
    상기 제2 게이트 구동부로부터의 캐리 신호를 입력 받아 상기 고 PPI 영역의 일부 게이트 라인들에 게이트 신호를 순차적으로 공급하는 신호 전달부들을 더 포함하는 표시장치.
KR1020200145199A 2020-11-03 2020-11-03 표시패널과 이를 이용한 표시장치 KR20220059697A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200145199A KR20220059697A (ko) 2020-11-03 2020-11-03 표시패널과 이를 이용한 표시장치
CN202111142802.2A CN114530123A (zh) 2020-11-03 2021-09-28 显示面板及使用该显示面板的显示设备
US17/494,353 US11741910B2 (en) 2020-11-03 2021-10-05 Display panel and display device using the same
US18/219,538 US20230351973A1 (en) 2020-11-03 2023-07-07 Display panel and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200145199A KR20220059697A (ko) 2020-11-03 2020-11-03 표시패널과 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20220059697A true KR20220059697A (ko) 2022-05-10

Family

ID=81380413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200145199A KR20220059697A (ko) 2020-11-03 2020-11-03 표시패널과 이를 이용한 표시장치

Country Status (3)

Country Link
US (2) US11741910B2 (ko)
KR (1) KR20220059697A (ko)
CN (1) CN114530123A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798456B2 (en) 2020-09-29 2023-10-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method for driving pixel circuit of display panel, and display device
CN113539175B (zh) * 2021-07-23 2022-10-04 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN115731859A (zh) * 2022-10-28 2023-03-03 惠科股份有限公司 显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100495485C (zh) * 2006-01-24 2009-06-03 友达光电股份有限公司 有机发光二极管显示器
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
KR101872987B1 (ko) 2013-12-10 2018-07-31 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법
KR102387788B1 (ko) 2015-08-26 2022-04-18 엘지디스플레이 주식회사 표시장치
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
KR20180061524A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
KR20180077804A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 게이트 구동회로를 포함하는 표시패널
CN107238989A (zh) * 2017-07-31 2017-10-10 广东欧珀移动通信有限公司 阵列基板、显示面板和电子设备
CN108962968B (zh) * 2018-08-21 2021-02-05 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109192138A (zh) * 2018-10-31 2019-01-11 武汉天马微电子有限公司 一种显示面板及其控制方法、显示装置
CN110767157B (zh) * 2019-01-31 2020-11-06 昆山国显光电有限公司 显示装置及其显示面板、oled阵列基板
CN110189706B (zh) * 2019-06-28 2021-06-29 上海天马有机发光显示技术有限公司 一种显示面板、及显示装置
KR20210143983A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
KR20220060022A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 전자 기기

Also Published As

Publication number Publication date
US11741910B2 (en) 2023-08-29
CN114530123A (zh) 2022-05-24
US20230351973A1 (en) 2023-11-02
US20220139335A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11735109B2 (en) Display panel and display device using the same
US11741910B2 (en) Display panel and display device using the same
US20220115456A1 (en) Display panel and display device using same
CN114120922B (zh) 显示装置及包括该显示装置的电子装置
US11308865B2 (en) Electroluminescent display device
KR20220032283A (ko) 표시패널과 이를 이용한 표시장치
US20230178033A1 (en) Data driving circuit and display device including the same
KR102474136B1 (ko) 표시패널과 이를 포함한 표시장치 및 모바일 단말기
TWI828189B (zh) 像素電路及包含該像素電路的顯示裝置
JP7381527B2 (ja) 表示パネル及びこれを用いた表示装置
KR102682607B1 (ko) 표시패널과 이를 이용한 표시장치
US11830442B2 (en) Gamma voltage generating circuit for use in display device having first and second pixel areas, and display device including the same
US12039942B2 (en) Display device and driving method thereof
US20240221660A1 (en) Display device
US20230035356A1 (en) Display device and driving method thereof
US20240203350A1 (en) Pixel circuit and display device including the same
US20240212615A1 (en) Pixel circuit and display device including the same
KR20240106495A (ko) 표시장치
KR20240107417A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240087315A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009053A (ko) 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
KR20230034824A (ko) 픽셀 회로 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal