TWI828189B - 像素電路及包含該像素電路的顯示裝置 - Google Patents

像素電路及包含該像素電路的顯示裝置 Download PDF

Info

Publication number
TWI828189B
TWI828189B TW111121738A TW111121738A TWI828189B TW I828189 B TWI828189 B TW I828189B TW 111121738 A TW111121738 A TW 111121738A TW 111121738 A TW111121738 A TW 111121738A TW I828189 B TWI828189 B TW I828189B
Authority
TW
Taiwan
Prior art keywords
voltage
gate
node
electrode
driving
Prior art date
Application number
TW111121738A
Other languages
English (en)
Other versions
TW202303563A (zh
Inventor
朴帝薰
劉載星
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210170674A external-priority patent/KR20230009256A/ko
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW202303563A publication Critical patent/TW202303563A/zh
Application granted granted Critical
Publication of TWI828189B publication Critical patent/TWI828189B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones

Abstract

本發明揭露像素電路及包含該像素電路的顯示裝置。該像素電路包括：驅動元件，包含連接至第一節點的第一電極、連接至第二節點的第一閘電極、連接至第三節點的第二電極、以及施加有預設電壓的第二閘電極；發光元件，包含連接至第四節點的陽極、以及施加有低電位電源電壓的陰極；第一開關元件，連接在第一節點與第二節點之間；第二開關元件，連接在第三節點與第四節點之間；第一電容器，連接至驅動元件的第一閘電極；以及第二電容器，連接至第三節點。

Description

像素電路及包含該像素電路的顯示裝置
本發明涉及一種像素電路及包含該像素電路的顯示裝置。
電致發光顯示裝置根據發光層的材料大致分為無機發光顯示裝置和有機發光顯示裝置。主動矩陣型的有機發光顯示裝置包括自身會發光的有機發光二極體（下稱「OLED」），並具有響應速度快、發光效率高、亮度高、視角大等優點。在有機發光顯示裝置中，OLED形成在每個像素中。有機發光顯示裝置不僅回應速度快、發光效率、亮度和視角優異，而且由於可以在全黑中表現黑色灰階，因此具有優異的對比度和色彩再現性。
電致發光顯示裝置的像素電路包含：用作發光元件的OLED；以及用於驅動OLED的驅動元件。驅動元件的電特性可能因驅動元件劣化而改變。在這種情況下，因為在螢幕上再現的影像品質降低，所以需要補償驅動元件的電特性。尤其當驅動元件的閾值電壓偏移時，若偏移範圍超過能夠感測的電壓，則會難以感測驅動元件的閾值電壓。
例如，在驅動元件實施為包含氧化物半導體的電晶體的情況下，如果電晶體的閾值電壓接近0V，則難以補償驅動元件閾值電壓的轉換。
當顯示裝置的驅動頻率增加或顯示裝置的解析度增加時，一個水平週期會變小。在這種情況下，由於用於感測和取樣驅動元件的閾值電壓的時間不足，因此補償效能變差，難以實現黑色灰階的亮度。
本發明係為了解決上述需要及/或問題。本發明提供一種能夠準確對驅動元件的閾值電壓進行取樣的像素電路，並提供一種包含該像素電路的顯示裝置。
本發明要解決的問題不限於上述，且其他未提及的問題將從以下描述由所屬技術領域中具有通常知識者清楚理解。
根據本發明一實施例的一種像素電路包括：驅動元件，包含連接至第一節點的第一電極、連接至第二節點的第一閘電極、連接至第三節點的第二電極、以及施加預設電壓的第二閘電極；發光元件，包含連接至第四節點的陽極、以及施加低電位電源電壓的陰極，該發光元件根據來自驅動元件的電流驅動；第一開關元件，連接在第一節點與第二節點之間；第二開關元件，連接在第三節點與第四節點之間；第一電容器，連接至驅動元件的第一閘電極，並施加有像素資料的資料電壓；以及第二電容器，連接至第三節點，並施加有預設電壓。
根據本發明一實施例的一種顯示裝置，包括：顯示面板，其中設有複數條資料線、與資料線交叉的複數條閘極線、施加有像素驅動電壓的第一電源線、施加有初始化電壓的第二電源線、施加有參考電壓的第三電源線、施加有低電位電源電壓的第四電源線、以及連接至該些資料線、該些閘極線和該些電源線的複數個像素電路；資料驅動器，將像素資料的資料電壓供應給資料線；以及閘極驅動器，將閘極訊號供應給閘極線。
本發明可以藉由使用二極體連接電路在內部補償電路中將預設電壓施加至驅動元件的第二閘電極，將驅動元件的閾值電壓偏移到能感測的電壓範圍。因此，藉由將偏移到0[V]或更小的電壓的驅動元件的閾值電壓偏移到能感測的電壓，本發明可以感測驅動元件的閾值電壓，並補償驅動元件的閾值電壓。
本發明可以藉由使用閾值電壓偏移到0[V]或更下的氧化物TFT作為像素電路的驅動元件，來降低功耗、提高顯示面板的可靠性，並確保構成像素電路的元件的可靠性。
本發明可以藉由將應用於內部補償電路之像素電路中的取樣步驟和定址步驟分開，來確保所需之足夠的時間對驅動元件的閾值電壓進行取樣、解決實現黑色亮度和補償性能劣化的問題、允許顯示裝置高速驅動、並提高高解析度和高速驅動顯示裝置的影像品質。
本發明可以最佳化絕緣層的厚度，從而增加引起驅動元件的閾值電壓偏移的電壓的影響。
本發明可以藉由在低速驅動模式下配置陽極重設訊框，來實現無閃爍的影像品質。
本發明可以在初始化步驟之前配置重設步驟，以重設前一訊框中的像素電路，從而防止當前訊框中施加至像素電路的電壓發生變化。
本發明可以藉由改變閘極電壓或資料電壓來抵消下列現象：在像素電路中切換二極體連接的開關元件的關閉期間所產生的回衝電壓根據閾值電壓而增加，該閾值電壓根據開關元件的累積驅動時間增加，從而減少對驅動元件的閾值電壓進行取樣的時間誤差。
本發明的功效不限於上述，並且未提及的其他功效將由所屬技術領域中具有通常知識者從以下描述和所附申請專利範圍清楚地理解。
下文參照附圖說明的實施例，可以更清楚地理解本發明的優點和特徵及其實現方法。然而，本發明不限於以下實施例，而是可以用各種不同的形式實施。相反地，這些實施例將使本發明的揭露更加完整，並允許所屬技術領域中具有通常知識者完全理解本發明的範圍。本發明僅界定於所附申請權利範圍內。
附圖中所示用於描述本發明實施例的形狀、尺寸、比例、角度、數量等僅是示例，本發明不受此限制。整篇本說明書中，相同的元件符號通常表示相同的元件。此外，在描述本發明時，可以省略對已知相關技術的詳細描述，以避免不必要地模糊本發明的主題。
本文使用的術語，如「包括」、「包含」「具有」和「組成」通常旨在允許增加其他組件，除非這些術語搭配「僅」一起使用。除非另有明確說明，否則單數形式的任何引用都可以包括複數。
即使沒有明確說明，組件也應解釋為包括普通誤差範圍。
當使用「上」、「上方」、「下方」和「旁」等術語來描述兩個組件之間的位置關係時，一個或多個組件可以位於兩個組件之間，除非這些術語與「直接」或「緊鄰」一起使用。
術語「第一」、「第二」等可以用來區分組件，但組件的功能或結構不受組件前面的序號或組件名稱限制。
在整篇本發明中，相同的元件符號可以指基本相同的元件。
以下實施例可以部分或全部相互結合或組合，且可以用各種技術方式連結和操作。這些實施例可以獨立或關聯地執行。
像素中的每一個都可以包括具有不同顏色的複數個子像素，以在顯示面板的螢幕上再現影像的顏色。該些子像素中的每一個都包括作為開關元件或驅動元件的電晶體。這種電晶體可以實現為TFT（薄膜電晶體）。
顯示裝置的驅動電路將輸入影像的像素資料寫入顯示面板上的像素。因此，顯示裝置的驅動電路可以包含：資料驅動電路，配置以將資料訊號供應給資料線；閘極驅動電路，配置以將閘極訊號供應給閘極線；以及類似者。
在本發明的顯示裝置中，像素電路和閘極驅動電路可以包含複數個電晶體。該些電晶體可以實現為包含氧化物半導體的氧化物薄膜電晶體（氧化物TFT）、包含低溫多晶矽（LTPS）的低溫多晶矽TFT等。在實施例中，將以像素電路和閘極驅動電路的電晶體實現為n通道氧化物TFT為例來進行說明，但本發明不受此限。
一般而言，電晶體是包含閘極、源極和汲極的三電極元件。源極是供應載子給電晶體的電極。在電晶體中，載子開始從源極流出。汲極是載子所通過從電晶體離開的電極。在電晶體中，載子從源極流向汲極。在n通道電晶體的情況下，由於載子是電子，源極電壓是低於汲極電壓的電壓，使得電子可以從源極流向汲極。n通道電晶體具有從汲極流向源極的電流方向。在p通道電晶體（p通道金屬氧化物半導體（PMOS））的情況下，由於載子是電洞，源極電壓高於汲極電壓，使得電洞可以從源極流向汲極。在p通道電晶體中，由於電洞從源極流向汲極，所以電流從源極流向汲極。應注意的是，電晶體的源極和汲極不是固定的。舉例來說，可以根據施加的電壓改變源極和汲極。因此，本發明不受電晶體的源極和汲極限制。在以下描述中，電晶體的源極和汲極將稱為第一電極和第二電極。
閘極訊號在閘極導通電壓與閘極關閉電壓之間擺動。閘極導通電壓設定為高於電晶體的閾值電壓的電壓，而閘極關閉電壓設定為低於電晶體的閾值電壓的電壓。
電晶體開啟以回應閘極導通電壓，並關閉以回應閘極關閉電壓。在n通道電晶體的情況下，閘極導通電壓可以是閘極高電壓VGH和VEH，而閘極關閉電壓可以是閘極低電壓VGL和VEL。
下文將參照附圖，詳細描述本發明的各種實施例。在以下實施例中，將以有機發光顯示裝置為中心來描述顯示裝置，但本發明不受此限。
參照圖1A和圖1B，根據本發明一實施例的顯示裝置包括：顯示面板100；顯示面板驅動器，用於將像素資料寫入顯示面板100的像素；以及電源140，用於產生驅動像素和顯示面板驅動器的必要電力。
顯示面板100可以是矩形結構的顯示面板，具有X軸方向上的長度、Y軸方向上的寬度和Z軸方向上的厚度。顯示面板100包括在螢幕上顯示輸入影像的像素陣列。像素陣列包括：複數條資料線102；複數條閘極線103，與資料線102交叉；以及像素，以矩陣形式排列。顯示面板100還可以包括共同連接至像素的電源線。在圖5中，電源線可以包含：第一電源線VDDL，施加有像素驅動電壓VDD；第二電源線INL，施加有初始化電壓Vinit；以及第三電源線REFL，施加有參考電壓Vref。顯示面板100可以進一步包括第四電源線，施加有低電位電源電壓VSS。
如圖1B所示，顯示面板100的剖面結構可以包括堆疊在基板10上的電路層12、發光元件層14和封裝層16。
電路層12可以包括：TFT陣列，包含連接至諸如資料線、閘極線和電源線等佈線的像素電路；解多工器陣列112；閘極驅動器120；以及類似者。電路層12的佈線和電路元件可以包含：複數個絕緣層；兩個或多個金屬層，與之間的絕緣層隔開；以及主動層，具有半導體材料。形成在電路層12中的所有電晶體都可以實施為n通道氧化物TFT。
發光元件層14可以包含由像素電路驅動的發光元件EL。發光元件EL可以包含：紅色發光元件R；綠色發光元件G；以及藍色發光元件B。在另一個實施例中，發光元件層14可以包含：白色發光元件；以及濾色器。發光元件層14的發光元件EL可以由包含有機膜和鈍化膜的保護層覆蓋。
封裝層16覆蓋發光元件層14，以密封電路層12和發光元件層14。封裝層16可以具有多層絕緣結構，其中有機膜和無機膜交替堆疊。無機膜阻擋水分和氧氣滲透。有機膜平坦化無機膜的表面。當有機膜和無機膜層堆疊多層時，與單層相比，水分或氧氣的移動路徑變長，從而可以有效地阻擋水分和氧氣滲透而影響發光元件層14。
觸控感測器層（圖未顯示）可以形成在封裝層16上，並可以在其上方設置偏光板或濾色器層。觸控感測器層可以包含電容式觸控感測器，其基於觸控輸入前後的電容變化感測觸控輸入。觸控感測器層可以包含形成觸控感測器的電容的金屬佈線圖案和絕緣層。絕緣層可以將金屬佈線圖案相交的部分絕緣，並可以平坦化觸控感測器層的表面。偏光板可以藉由轉換由觸控感測器層和電路層的金屬反射的外部光的偏光，來提高可視性和對比度。偏光板可以實施為一種其中黏結線性偏光板和相位延遲膜的偏光板、或一種圓偏光板。蓋玻片可以黏附到偏光板上。濾色器層可以包含紅色、綠色和藍色濾色器。濾色器層還可以包含黑色矩陣圖案。濾色器層可以藉由吸收從電路層和觸控感測器層反射的光的部分波長來代替偏光板，並增加在像素陣列中再現的影像的顏色純度。
像素陣列包含複數像素線L1至Ln。像素線L1至Ln中的每一條包括一行像素，在顯示面板100的像素陣列中沿線方向X排列。排列在一條像素線上的像素共用閘極線103。沿資料線方向排列在列方向Y上的子像素共用相同的資料線102。一個水平週期1H是藉由將一訊框週期除以像素線L1到Ln的總數而獲得的時間。
顯示面板100可以實施為非透射顯示面板或透射顯示面板。透射顯示面板可以應用於透明顯示裝置，其中影像顯示在螢幕上，並且一個實際背景是可視的。
顯示面板可以製造為可撓式顯示面板。可撓式顯示面板可以實施為使用塑膠基板的OLED面板。塑膠OLED面板的像素陣列和發光裝置可設置在黏附於背板的有機薄膜上。
有機薄膜可以設置在塑膠OLED面板的背板上。像素電路和發光裝置可以堆疊在有機薄膜上，並且觸控感測器陣列可以形成在其上。背板阻擋水分朝有機薄膜滲透，從而使像素陣列不暴露於濕氣。有機薄膜可以是薄聚酰亞胺（PI）膜基板。多層緩衝膜可以在有機薄膜上由絕緣材料（圖未顯示）形成。像素陣列的線可以形成在有機薄膜上，以將施加的電力或訊號供應給像素電路和觸控感測器陣列。
像素101中的每一個都可以分為紅色子像素、綠色子像素和藍色子像素以顯示顏色。像素101中的每一個還都可以包含白色子像素。該些子像素中的每一個都包含像素電路。在下文中，可以將像素解釋為具有與子像素相同的涵義。每個像素電路連接至資料線、閘極線和電源線。
像素可以排列為真彩像素和鑽石式（pentile）像素。Pentile像素可以藉由透過預設像素渲染演算法驅動兩個顏色不同的子像素作為一個像素101，來實現比真彩像素更高的解析度。像素渲染演算法可以用從相鄰像素發射的光的顏色來補償每個像素中所代表之不足的顏色。
觸控感測器可以設置在顯示面板100上。觸控輸入可以使用單獨的觸控感測器來感測，或者可以透過像素來感測。觸控感測器可以設置為顯示面板的螢幕上的內建（on-cell）型或外掛式類型，或者實施為嵌入在像素陣列中的內嵌（in-cell）型觸控感測器。
電源140藉由使用DC-DC轉換器來產生用於驅動像素陣列和顯示面板100的顯示面板驅動器所需的DC電力。DC-DC轉換器可以包含：電荷泵；調節器；降壓轉換器；升壓轉換器；以及類似者。電源140可以調整從主機系統（圖未顯示）施加的DC輸入電壓的位準，從而產生DC電壓，如伽瑪參考電壓VGMA、閘極導通電壓VGH和VEH、閘極關閉電壓VGL和VEL、像素驅動電壓VDD、低電位電源電壓VSS、參考電壓Vref和初始化電壓Vinit。伽瑪參考電壓VGMA供應給資料驅動器110。閘極導通電壓VGH和VEH以及閘極關閉電壓VGL和VEL供應給閘極驅動器120。像素驅動電壓VDD、低電位電源電壓VSS、參考電壓Vref和初始化電壓Vinit共同供應給像素。可以從資料驅動器110產生參考電壓Vref和初始化電壓Vinit。
顯示面板驅動器在時序控制器（TCON）130的控制下，將輸入影像的像素資料寫入顯示面板100的像素。
顯示面板驅動器包含：資料驅動器110；以及閘極驅動器120。顯示面板驅動器還可以包含解多工器陣列112，設置在資料驅動器110與資料線102之間。
解多工器陣列112藉由使用複數個解多工器（DEMUX），將資料驅動器110的通道順序連接至資料線102，以將從資料驅動器110輸出的資料電壓傳輸至資料線102。解多工器陣列112可以包含設置在顯示面板100上的複數個開關元件。當解多工器陣列112設置在資料驅動器110的輸出端與資料線102之間時，可以減少資料驅動器110的通道數量。可以省略解多工器陣列112。
顯示面板驅動器還可以包含用於驅動觸控感測器的觸控感測器驅動器。圖1A省略觸控感測器驅動器。資料驅動器和觸控感測器驅動器可以結合到一個驅動積體電路（IC）中。在移動裝置或可穿戴裝置中，時序控制器130、電源140、資料驅動器110等可以結合到一個驅動IC中。
顯示面板驅動器可以在時序控制器130的控制下，以低速驅動模式操作。當在輸入影像的分析下輸入影像沒有改變預設訊框數時，可以設定低速驅動模式以降低顯示裝置的功耗。在低速驅動模式中，當靜置影像輸入預定時間或更長時間時，可以藉由降低像素的更新率，來降低顯示面板驅動器和顯示面板100的功耗。低速驅動模式不限於輸入靜置影像的情況。例如，當在待機模式下操作顯示裝置時，或者當使用者指令或輸入影像沒有在預定時間或更長時間內輸入到顯示面板驅動電路時，顯示面板驅動電路可以在低速驅動模式中操作。
資料驅動器110透過使用數位至類比轉換器（DAC）在每個訊框週期藉由將從時序控制器130接收作為數位訊號的輸入影像的像素資料進行轉換並配合伽瑪補償電壓，來產生資料電壓。伽瑪參考電壓VGMA透過分壓器電路劃分為用於各個灰階的伽瑪補償電壓。每個灰階的伽瑪補償電壓提供給資料驅動器110的DAC。資料電壓透過資料驅動器110的每個通道中的輸出緩衝器來輸出。
閘極驅動器120可以實施為板內閘極（GIP）電路，其與TFT陣列和像素陣列的佈線一起直接形成在顯示面板100上。GIP電路可以設置在顯示面板100之為非顯示區域的邊框區域BZ中，或者可以分散設置在再現輸入影像的像素陣列中。閘極驅動器120在時序控制器130的控制下，依序向閘極線103輸出閘極訊號。閘極驅動器120可以藉由使用位移暫存器位移閘極訊號，來向閘極線103依序供應閘極訊號。閘極訊號可以包含在有機發光二極體顯示器中的掃描訊號和發光控制訊號（以下稱為「EM訊號」）。掃描訊號包含在閘極導通電壓VGH與閘極關閉電壓VGL之間擺動的掃描脈衝。EM訊號可以包含在閘極導通電壓VEH與閘極關閉電壓VEL之間擺動的EM脈衝。
掃描脈衝與資料電壓同步，以選擇要寫入資料的一行像素。EM訊號界定像素的發光時間。
閘極驅動器120可以包含：第一閘極驅動器121；以及第二閘極驅動器122。第一閘極驅動器121輸出掃描脈衝，以回應來自時序控制器130的起始脈衝和位移時脈，並根據位移時脈時序對掃描脈衝進行位移。第二閘極驅動器122輸出EM脈衝，以回應來自時序控制器130的起始脈衝和位移時脈，並根據位移時脈依序對EM脈衝進行位移。
時序控制器130從主機系統接收輸入影像的數位視訊資料（DATA）以及與其同步的時序訊號。時序訊號可以包含垂直同步訊號（Vsync）、水平同步訊號（Hsync）、時脈（CLK）、資料致能訊號（DE）；以及類似者。由於藉由對資料致能信號（DE）進行計數可以知道垂直週期和水平週期，所以可以省略垂直同步訊號（Vsync）和水平同步訊號（Hsync）。資料致能訊號（DE）具有一個水平週期（1H）的週期。
主機系統可以是電視（TV）系統、平板電腦、筆記本電腦、導航系統、個人電腦（PC）、家庭影院系統、行動裝置、可穿戴裝置和車載系統中的一種。主機系統可以縮放來自視訊源的影像訊號，以匹配顯示面板100的解析度，並將其與時序訊號一起傳送給時序控制器130。
時序控制器130相較於正常驅動模式，在低速驅動模式下將像素資料寫入像素的框率（或頻率）降低。例如，在正常驅動模式下將像素資料寫入像素的資料更新訊框可以在60Hz或更高的頻率產生，例如在60Hz、120Hz和144Hz的任一更新率產生，且在低速驅動模式下的資料更新訊框（DRF）可以在低於正常驅動模式的更新率產生。為了降低低速驅動模式下像素的更新率，時序控制器130可以將框頻降低到1Hz和30Hz之間的頻率，從而降低顯示面板驅動器的驅動頻率。
基於從主機系統接收的時序訊號（Vsync、Hsync和DE），時序控制器130產生：用於控制資料驅動器110的操作時序的資料時序控制訊號、用於控制解多工器陣列112操作時序的MUX訊號（MUX1和MUX2）、以及用於控制閘極驅動器120操作時序的閘極時序控制訊號。控制顯示面板驅動器的操作時序，時序控制器130與資料驅動器110、解多工器陣列112、觸控感測器驅動器和閘極驅動器120同步。
從時序控制器130輸出的閘極時序控制訊號可以透過準位位移器（圖未顯示）輸入到閘極驅動器120。該準位位移器可以接收閘極時序控制訊號、產生在閘極導通電壓VGH和VEH與閘極關閉電壓VGL和VEL之間擺動的起始信號和位移時脈，並將它們供應給閘極驅動器120。
時序控制器130可以根據像素101的累積驅動時間控制電源140以改變電源140的輸出電壓。例如，基於在產品出貨前測量構成像素電路的電晶體的正偏壓溫度應力（PBTS）的可靠性特性的結果，可以導出根據像素的累積驅動時間的閾值電壓Vth的偏移量。時序控制器130可以具有查找表（LUT），其中預設根據開關元件的累積驅動時間的閾值電壓的偏移量和對應的電壓補償值。時序控制器130可以基於儲存在查找表中的資料，根據像素的累積驅動時間，向電源140提供用於補償閾值電壓偏移量的電壓補償值。在這種情況下，電源140可以根據來自時序控制器130的電壓補償值，改變伽瑪參考電壓VGMA、閘極導通電壓VGH和VEH、以及閘極關閉電壓VGL和VEL中的至少一個。從資料驅動器110輸出的資料電壓Vdata可以根據伽瑪參考電壓VGMA來改變。從閘極驅動器120輸出的掃描脈衝和EM脈衝的電壓可以根據閘極導通電壓VGH和VEH以及閘極關閉電壓VGL和VEL來改變。
由於在顯示面板100的製造過程中造成的裝置特性偏差和流程偏差，像素之間的驅動元件電特性可能會有差異，並且這種差異會隨著像素的驅動時間流逝而增加。為了補償像素之間驅動元件的電特性差異，可以將內部補償技術或外部補償技術應用於有機發光二極體顯示器。內部補償技術藉由使用在每個像素電路中實施的內部補償電路，來對每個子像素的驅動元件的閾值電壓進行取樣，並透過閾值電壓補償驅動元件的閘極源極電壓Vgs。外部補償技術藉由使用外部補償電路，來即時感測驅動元件的電流或電壓，其根據驅動元件的電特性而變化。外部補償技術藉由透過對每個像素感測的驅動元件電特性的偏差（或變化）調變輸入影像的像素資料（數位資料），來即時補償每個像素中驅動元件電特性的偏差（或變化）。使用外部補償技術及/或內部補償技術，顯示面板驅動器可以驅動像素。像素電路可以實施為採用內部補償電路的電路，例如，如圖5至圖10中所示的電路。
圖2為顯示本發明一實施例的像素電路的電路圖。
參照圖2，像素電路包含：發光元件EL；驅動元件DT，用於驅動發光元件EL；第一開關元件T1，連接在驅動元件DT的第一閘電極G1與第一電極D之間；以及第二開關元件T2，連接在驅動元件DT的第二電極S與發光元件EL之間。驅動元件DT和開關元件T1和T2可以實施為n通道氧化物TFT。
發光元件EL可以實施為OLED。該OLED包含形成在陽極電極與陰極電極之間的有機化合物層。該有機化合物層可以包含但不限於電洞注入層（HIL）、電洞傳輸層（HTL）、發光層（EML）、電子傳輸層（ETL）和電子注入層（EIL）。當電壓施加至OLED的陽極和陰極時，穿過電洞傳輸層（HTL）的電洞和穿過電子傳輸層 （ETL）的電子移動到發光層（EML）以形成激子，且因而可見光從發光層（EML）發出。作為發光元件EL的OLED可以具有堆疊複數個發光層的串列式結構。串列式結構的OLED可以提高像素的亮度和使用壽命。
驅動元件DT可以是具有雙閘結構的MOSFET，包含第一閘電極G1和第二閘電極G2。第二閘電極G2可以是本體電極或底閘電極。第一閘電極G1和第二閘電極G2可以重疊，它們中間具有半導體主動圖案。預定電壓（如下文描述的初始化電壓Vinit）可以施加到第二閘電極G2。
驅動元件DT的第二閘電極G2與驅動元件DT的第二電極S之間的電壓Vbs可以將驅動元件DT的閾值電壓偏移到期望的電壓。第一電極D可以是汲電極，而第二電極S可以是源電極。下文中，驅動元件DT的第二閘電極G2與驅動元件DT的第二電極S之間的電壓簡稱為「Vbs」。
第一開關元件T1包含：第一電極，連接至驅動元件DT的第一電極D；第二電極，連接至驅動元件DT的第一閘電極G1；以及閘電極，施加有掃描脈衝。第一開關元件T1開啟以回應掃描脈衝的閘極導通電壓VGH，並根據掃描脈衝的閘極關閉電壓VGL而關閉。當第一開關元件T1開啟時，因為第一閘電極G1與第一電極D連接，驅動元件DT作為二極體運作。當第一開關元件T1關閉時，第一閘電極G1與驅動元件DT的第一電極D分離。
第二開關元件T2包含：第一電極，連接至驅動元件DT的第二電極S；第二電極，連接至發光元件EL的陽極；以及閘電極，施加有EM脈衝。第二開關元件T2開啟以回應EM脈衝的閘極導通電壓VEH，並根據EM脈衝的閘極關閉電壓VEL而關閉。當第二開關元件T2開啟時，驅動元件DT與發光元件EL之間形成電流路徑，以向發光元件EL供應電流。當第二開關元件T2關閉時，驅動元件DT與發光元件EL之間的電流路徑被切斷。
像素電路還可以包含：第一電容器C1；第二電容器C2；第三開關元件T3；以及第四開關元件T4。
第一電容器C1包含：第一電極，連接至資料線；以及第二電極，連接至驅動元件DT的第一閘電極G1，並可以將像素資料的資料電壓Vdata供應給驅動元件DT的第一閘電極G1。第二電容器C2包含：第一電極，連接至施加有初始化電壓Vinit的電源線；以及第二電極，連接至驅動元件DT的第二電極S。第一電容器C1的第一電極與第二電容器C2的第一電極連接。
第三開關元件T3將初始化電壓Vinit供應給第一電容器C1和第二電容器C2。第四開關元件T4將資料電壓Vdata供應給第一電容器C1和第二電容器C2。
第三開關元件T3和第四開關元件T4開啟，以回應掃描脈衝的閘極導通電壓VGH，並關閉以回應掃描脈衝的閘極關閉電壓VGL。
在圖3中，橫軸表示驅動元件DT的閘極源極電壓（gate-source voltage, Vgs[V]），縱軸表示驅動元件DT的汲極源極電流（drain-source current, Ids[A]）。當感測驅動元件DT的閾值電壓時，Vbs可以將驅動元件DT的閾值電壓在能感測的範圍內偏移，如圖3所示。因此，即使驅動元件DT的閾值電壓的偏移超過能感測的範圍，也可以準確地感測驅動元件DT的閾值電壓。例如，如果驅動元件DT的閾值電壓偏移到0[V]或以下，則無法感測到驅動元件DT的閾值電壓。然而，由於驅動元件DT的閾值電壓可以藉由將Vbs施加到驅動元件DT偏移到大於0V的正電壓，所以可以感測到驅動元件DT的閾值電壓。驅動元件DT的閾值電壓偏移程度取決於Vbs、連接至第一閘電極G1的寄生電容（圖4中的Cgi）和連接至第二閘電極G2的寄生電容（圖4中的Cbuf），從而可以將驅動元件DT的閾值電壓偏移到期望電壓。
當參考電壓Vref施加於驅動元件DT的第一閘電極G1且初始化電壓Vinit施加於第二閘電極G2時，第一閘電極G1的電壓可以是圖2中的Vref+Vth。Vref是參考電壓，而Vth是由Vbs偏移的驅動元件DT的閾值電壓。在這種情況下，如果Vref＞Vinit，則驅動元件DT的閾值電壓可以偏移到正電壓。
圖4是示意性地顯示面板100中的驅動元件DT的剖面結構的剖面圖。
參照圖4，第一金屬圖案可以形成在顯示面板100的基板上。第一金屬圖案可以包含驅動元件DT的第二閘電極G2。
第一絕緣層BUF可以形成在基板上，以覆蓋第一金屬圖案。半導體層可以形成在第一絕緣層BUF上。半導體層包含驅動元件DT的半導體主動圖案ACT。
第二絕緣層GI可以形成在第一絕緣層BUF上，以覆蓋半導體圖案。第二金屬圖案可以形成在第二絕緣層GI上。第一金屬圖案可以包含驅動元件DT的第一閘電極G1。
在圖4中，「Cgi」是形成在驅動元件DT中第一閘電極G1與半導體主動圖案ACT之間的電容，而「Cbuf」是形成在驅動元件DT中第二閘電極G2與半導體主動圖案ACT之間的電容。為了增加施加於驅動元件DT的Vbs的效果，電容Cbuf藉由將第一絕緣層BUF的厚度tbuf設定為小於第二絕緣層的厚度tgi可以大於電容Cgi。
圖5為顯示本發明另一實施例的像素電路的電路圖。圖5中所示的像素電路包含內部補償電路，其對驅動元件DT的閾值電壓進行取樣，並補償在驅動元件DT的閾值電壓中的變化。圖6為顯示根據本發明一實施例之驅動像素電路的方法的波形圖。
參照圖5和圖6，像素電路包含：發光元件EL；驅動元件DT；第一電容器C1和第二電容器C2；以及第一開關元件T1至第七開關元件T7。驅動元件DT和開關元件T1至T7可以實現為n通道氧化物TFT。
在該像素電路中，供應有諸如像素驅動電壓VDD、低電位電源電壓VSS、參考電壓Vref、及初始化電壓Vinit的直流電壓、根據像素資料灰階變化的資料電壓Vdata、掃描脈衝SC1、SC2和SC3、及EM脈衝EM1和EM2。掃描脈衝SC1、SC2和SC3以及EM脈衝EM1和EM2的電壓在閘極導通電壓VGH和VEH與閘極關閉電壓VGL和VEL之間擺動。
共同應用於像素的電壓關係可以設定為VDD ＞ Vref ＞ Vinit ＞ VSS。資料電壓Vdata可以在低於像素驅動電壓VDD且高於低電位電源電壓VSS的電壓範圍內產生作為根據來自資料驅動器110的像素資料的灰階所選擇的伽瑪補償電壓。初始化電壓Vinit可以設定為等於或小於發光元件EL的閾值電壓。參考電壓Vref可以設定為高於初始化電壓Vinit的電壓，從而在取樣步驟SMPL中，將負反偏壓施加至驅動元件DT。閘極導通電壓VGH和VEH可以設定為高於像素驅動電壓VDD。閘極關閉電壓VGL和VEL可以設定為低於低電位電源電壓VSS。
掃描脈衝SC1、SC2和SC3可以包含：第一掃描脈衝SC1，施加至第一閘極線GL1；第二掃描脈衝SC2，施加至第二閘極線GL2；以及第三掃描脈衝SC3，施加至第三閘極線GL3。EM脈衝EM1和EM2可以包括：第一EM脈衝EM1，施加至第四閘極線GL4；以及第二EM脈衝EM2，施加至第五閘極線GL5。
像素電路的驅動週期可以劃分為：初始化步驟INIT，其中初始化像素電路；取樣步驟SMPL，其中對驅動元件DT的閾值電壓Vth進行取樣；定址步驟ADDR，其中對Vdata充電並寫入像素資料；以及發光步驟EMIS，其中發光元件EL發光，其亮度對應於像素資料的灰階。在圖6中，「第（N-1）個FR」表示第（N-1）個訊框週期，而「第N個FR」表示第N個訊框週期。
第一掃描脈衝SC1可以是定址步驟ADDR中的閘極導通電壓VGH。第一掃描脈衝SC1可以是初始化步驟INIT、取樣步驟SMPL和發光步驟EMIS中的閘極關閉電壓VGL。第一掃描脈衝SC1可以產生作為與像素資料的資料電壓Vdata同步之小於或等於一個水平週期1H的脈衝。資料電壓Vdata在定址步驟ADDR中透過資料線DL供應給像素電路，以與第一掃描脈衝SC1同步。
第二掃描脈衝SC2可以在第三掃描脈衝SC3之前，上升到閘極導通電壓VGH，並在第三掃描脈衝SC3的下降邊緣之前，下降到閘極關閉電壓VGL。第二掃描脈衝SC2可以是初始化步驟INIT和取樣步驟SMPL中的閘極導通電壓VGH。第二掃描脈衝SC2可以是定址步驟ADDR和發光步驟EMIS中的閘極關閉電壓VGL。
第三掃描脈衝SC3可以在取樣步驟SMPL和定址步驟ADDR中，產生作為閘極導通電壓VGH。在定址步驟ADDR中，第三掃描脈衝SC3的閘極導通電壓部分可以與第一掃描脈衝SC1的閘極導通電壓重疊。第三掃描脈衝SC3可以在第二掃描脈衝SC2的上升邊緣之後，上升到閘極導通電壓VGH，然後在第二掃描脈衝SC2的下降邊緣之後，下降到閘極關閉電壓VGL。第三掃描脈衝SC3可以是初始化步驟INIT和發光步驟EMIS中的閘極關閉電壓VGL。
第一EM脈衝EM1可以在初始化步驟INIT中產生作為閘極導通電壓VEH，並在發光步驟EMIS的至少部分期間產生作為閘極導通電壓VEH。第一掃描脈衝SC1可以是取樣步驟INIT和定址步驟ADDR中的閘極關閉電壓VEL。第一EM脈衝EM1可以在第二EM脈衝EM2的下降邊緣之後，下降到閘極關閉電壓VEL，並在第二EM脈衝EM2的上升邊緣之前，上升到閘極導通電壓VEH。
第二EM脈衝EM2可以在發光步驟EMIS的至少部分期間，產生作為閘極導通電壓VEH。第二EM脈衝EM2可以是初始化步驟INIT、取樣步驟SMPL和定址步驟ADDR中的閘極關閉電壓VEL。
發光元件EL可以實施為OLED。發光元件EL的陽極可以連接至第四節點n4，而低電位電源電壓VSS可以施加至發光元件EL的陰極。
第一電容器C1可以連接在第二節點n2與第五節點n5之間。第一電容器C1在取樣步驟SMPL中儲存驅動元件DT的閾值電壓Vth。在定址步驟ADDR中，資料電壓Vdata透過第一電容器C1傳送到驅動元件DT的第一閘電極G1。
第二電容器C2連接在第三節點n3與第五節點n5之間。第二電容器C2在發光步驟EMIS開始時，儲存驅動元件DT的第二電極電壓，即源極電壓，並在發光步驟EMIS期間，維持驅動元件DT的閘極源極電壓Vgs。
驅動元件DT可以是具有雙閘極結構的MOSFET。驅動元件DT包含：第一閘電極G1，連接至第二節點n2；第二閘電極G2，連接至第四節點n4；第一電極D，連接至第一節點n1；以及第二電極S，連接至第三節點n3。如圖4中所示，驅動元件DT的第一閘電極G1和第二閘電極G2可以重疊，兩者中間具有半導體主動圖案。
第一開關元件T1包含：第一電極，連接至第一節點n1；第二電極，連接至第二節點n2；以及閘電極，施加有第二掃描脈衝SC2。第一開關元件T1在初始化步驟INIT和取樣步驟SMPL中開啟，以回應第二掃描脈衝SC2的閘極導通電壓VGH，並連接第一節點n1和第二節點n2。當第一開關元件T1開啟時，驅動元件DT作為二極體運行，因為第一閘電極G1與第一電極連接。
第二開關元件T2包含：第一電極，連接至第三節點n3；第二電極，連接至第四節點n4；以及閘電極，施加有第二EM脈衝EM2。第二開關元件T2於發光步驟EMIS的至少部分期間內開啟，以回應第二EM脈衝EM2的閘極導通電壓VEH，並在驅動元件DT與發光元件EL之間形成電流路徑。在初始化步驟INIT、取樣步驟SMPL和定址步驟ADDR中，第二開關元件T2處於關閉狀態，驅動元件DT與發光元件EL之間的電流路徑被切斷，因此發光元件EL不會發光。
第三開關元件T3包含：第一電極，連接至施加有初始化電壓Vinit的第二電源線INL；第二電極，連接至第五節點n5；以及閘電極，施加有第二掃描脈衝SC2。第三開關元件T3在初始化步驟INIT和取樣步驟SMPL中開啟，以回應第二掃描脈衝SC2的閘極導通電壓VGH，並供應初始化電壓Vinit至第五節點n5。在第三開關元件T3關閉的定址步驟ADDR和發光步驟EMIS中，第二電源線INL與第五節點n5之間的電流路徑被切斷。
第四開關元件T4包含：第一電極，連接至施加有資料電壓Vdata的資料線DL；第二電極，連接至第五節點n5；以及閘電極，施加有第一掃描脈衝SC1。第四開關元件T4在定址步驟ADDR中開啟，以回應第一掃描脈衝SC1的閘極導通電壓VGH，並供應資料電壓Vdata至第五節點n5。在初始化步驟INIT中，在第四開關元件T4關閉的取樣步驟SMPL和發光步驟EMIS中，資料線DL與第五節點n5之間的電流路徑被切斷。
第五開關元件T5包含：第一電極，連接至資料線VDDL，施加有像素驅動電壓VDD；第二電極，連接至第一節點n1；以及閘電極，施加有第一EM脈衝EM1。第五開關元件T5在初始化步驟INIT和發光步驟EMIS中開啟，以回應第一EM脈衝EM1的閘極導通電壓VEH，並供應像素驅動電壓VDD至第一節點n1。在第五開關元件T5關閉的取樣步驟SMPL和定址步驟ADDR中，第一電源線VDDL與一節點n1之間的電流路徑被切斷。
第六開關元件T6包含：第一電極，連接至第三節點n3；第二電極，連接至施加有參考電壓Vref的第三電源線REFL；以及閘電極，施加有第三掃描脈衝SC3。第六開關元件T6在取樣步驟SMPL和定址步驟ADDR中開啟，以回應第三掃描脈衝SC3的閘極導通電壓VGH，並供應參考電壓Vref至第三節點n3。在第六開關元件T6關閉的初始化步驟INIT和發光步驟EMIS中，第三電源線REFL與第三節點n3之間的電流路徑被切斷。
第七開關元件T7包含：第一電極，連接至施加有初始化電壓Vinit的第二電源線INL；第二電極，連接至第四節點n4；以及閘電極，施加有第三掃描脈衝SC3。第七開關元件T7在取樣步驟SMPL和定址步驟ADDR中開啟，以回應第三掃描脈衝SC3的閘極導通電壓VGH，並供應初始化電壓Vinit至第四節點n4。在第七開關元件T7關閉的初始化步驟INIT和發光步驟EMIS中，第二電源線INL與第四節點n4之間的電流路徑被切斷。
在本發明中，可以藉由將參考電壓Vref施加到第三節點n3以在取樣步驟SMPL中對驅動元件DT的閾值電壓Vth進行取樣，並在定址步驟ADDR中施加資料電壓Vdata，來分開取樣步驟SMPL和定址步驟ADDR。因此，根據本發明，藉由確保取樣步驟SMPL足夠的時間，例如兩個或更多水平週期，可以準確地感測驅動元件DT的閾值電壓Vth，從而可以補償閾值電壓Vth的偏移。
下文將參照圖7至圖10詳細描述像素電路的逐步驅動方法。
圖7為顯示圖5中所示之像素電路的初始化步驟INIT的電路圖。
參照圖7，在初始化步驟INIT中，第二掃描脈衝SC2和第一EM脈衝EM1產生作為閘極導通電壓VGH和VEH，而其他閘極訊號SC1、SC3和EM2為閘極關閉電壓VGL和VEL。在初始化步驟INIT中，第二開關元件T2、第四開關元件T4、第六開關元件T6和第七開關元件T7關閉。因此，在初始化步驟INIT中，第一開關元件T1、第三開關元件T3和第五開關元件T5以及驅動元件DT開啟。在這種情況下，驅動元件DT的第一閘電極G1和第一電極D連接為二極體連接。
在初始化步驟INIT中，第一節點n1和第二節點n2的電壓初始化為像素驅動電壓VDD，而第三節點n3的電壓變更為VDD-Vth0。此處，Vth0是Vbs未施加至驅動元件DT的初始閾值電壓。第五節點n5的電壓是初始化電壓Vinit。第四節點n4的電壓保持為施加至前一訊框的初始化電壓Vinit。
圖8為顯示圖5中所示之像素電路的取樣步驟SMPL的電路圖。
參考圖8，在取樣步驟SMPL中，第三掃描脈衝SC3反轉為閘極導通電壓VGH，而第一EM脈衝EM1反轉為閘極關閉電壓VEL。在取樣步驟SMPL中，第二掃描脈衝SC2維持閘極導通電壓VGH。在取樣步驟SMPL中，第二掃描脈衝SC2和第三掃描脈衝SC3是閘極導通電壓VGH，而其他閘極訊號SC1、EM1和EM2是閘極關閉電壓VGL和VEL。因此，在取樣步驟SMPL中，第一開關元件T1、第三開關元件T3、第六開關元件T6和第七開關元件T7以及驅動元件DT開啟。
在取樣步驟SMPL中，初始化電壓Vinit透過開啟的第七開關元件T7施加至驅動元件DT的第二閘電極G2，而高於初始化電壓Vinit的參考電壓Vref透過開啟的第六開關元件T6施加至驅動元件DT的第二電極S。因此，Vbs施加至驅動元件DT，使得驅動元件DT的閾值電壓可以偏移到高於零的正電壓。
在取樣步驟SMPL中，第一節點n1和第二節點n2的電壓變成Vref+Vth0+α。此處，α為β（Vref-Vinit），而β為Cbuf/Cgi。第三節點n3的電壓是參考電壓Vref，而第四和第五節點n4和n5的電壓保持為初始化電壓Vinit。
圖9為顯示圖5中所示之像素電路的定址步驟ADDR的電路圖。
參考圖9，在定址步驟ADDR中，與像素資料的資料電壓Vdata同步的第一掃描脈衝SC1產生作為閘極導通電壓VGH。在定址步驟ADDR中，第三掃描脈衝SC3維持閘極導通電壓VGH，然後反轉為閘極關閉電壓VGL。在定址步驟ADDR中，第一EM脈衝EM1維持閘極關閉電壓VEL，然後在第一掃描脈衝SC1的下降邊緣之後，反轉為閘極導通電壓。在定址步驟ADDR中，第二掃描脈衝SC2反轉為閘極關閉電壓VGL。在定址步驟ADDR中，第一EM脈衝EM1和第二EM脈衝EM2的電壓可以是閘極關閉電壓VEL。因此，在定址步驟ADDR中，第四開關元件T4、第六開關元件T6和第七開關元件T7以及驅動元件DT開啟。
在定址步驟ADDR中，第一節點n1的電壓保持在Vref+Vth0+α，而第二節點n2的電壓變為Vref+Vth0+α+C'(Vdata-Vinit)。這裡的C'可以表示為C1/(C1+Cpar)。「Cpar」是連接至驅動元件DT的第一閘電極G1的寄生電容。當Cpar為0時，C'變為1，因此資料傳輸率很高。Cpar越高，資料傳輸率越低。第三節點n3的電壓是參考電壓Vref，而第四節點n4和第五節點n5的電壓保持為初始化電壓Vinit。
圖10為顯示圖5中所示之像素電路的發光步驟EMIS的電路圖。
參考圖10，在發光步驟EMIS中，掃描脈衝SC1、SC2和SC3的電壓是閘極關閉電壓VGL。第一EM脈衝EM1和第二EM脈衝EM2可以在發光步驟EMIS的至少部分期間產生作為閘極導通電壓VEH。因此，在發光步驟EMIS中，驅動元件DT和第二開關元件T2、第五開關元件T5開啟，而第一開關元件T1、第三開關元件T3、第四開關元件T4、第六開關元件T6、及第七開關元件T7關閉。此時，Vbs未施加至驅動元件DT，且根據驅動元件DT的閘極源極電壓Vgs，電流供應至發光元件EL，從而開啟發光元件EL。
在發光步驟EMIS中，流過發光元件EL的電流Ioled為k[(Vref-Vinit)+C'(Vdata-Vref)+(Vth0+ α -Vth0)] 2。這裡的k是根據驅動元件DT的流動性和寄生電容所確定的常數值。藉由忽略第二節點n2的寄生電容假設條件C'=1，Ioled可以是k[(Vdata-Vinit)+ α )] 2。
在發光步驟EMIS期間，施加至驅動元件DT的第二閘電極G2的初始化電壓Vinit與驅動元件DT的源極電壓基本相同。因此，在發光步驟EMIS中，驅動元件DT的閾值電壓不會因驅動元件DT的第二閘電極G2的電壓而發生偏移。
圖11為顯示正常驅動模式和低速驅動模式下更新率的圖表。圖12為顯示在正常驅動模式和低速驅動模式下施加至像素電路的訊號的波形圖。在圖11中，「fx」表示第x訊框週期。
參照圖11和圖12，像素資料寫入像素電路的資料更新訊框的頻率在低速驅動模式下，設定為低於正常驅動模式下的頻率。
在正常驅動模式下每一訊框和低速驅動模式的資料更新訊框中，像素電路的驅動時間可以分為初始化步驟INIT、取樣步驟SMPL、定址步驟ADDR和發光步驟EMIS。低速驅動模式可以包含在資料更新訊框之後所配置的一個或多個陽極重設訊框（ARF）。在陽極重設訊框（ARF）中，像素電路的驅動時間可以分為取樣步驟SMPL和發光步驟EMIS，而無需初始化步驟INIT。至少一個陽極重設訊框（ARF）還可以包含定址步驟ADDR。
時序控制器130相較於正常驅動模式，在低速驅動模式下將像素資料寫入像素的框率（或頻率）降低。例如，在正常驅動模式下將像素資料寫入像素的資料更新訊框（DRF）可以在60Hz或更高的頻率產生，例如在60Hz、120Hz和144Hz中的任一更新率產生，並且低速驅動模式下的資料更新訊框（DRF）可以在低於正常驅動模式的頻率的更新率產生。
當低速驅動模式的更新率為1Hz時，每秒配置一個資料更新訊框（DRF），而剩餘的60訊框可以是陽極重設訊框（ARF）。在低速驅動模式的陽極重設訊框（ARF）期間，結合資料驅動器110的源極驅動IC不會輸出資料電壓，因此不產生功耗。在陽極重設訊框（ARF）期間，參考電壓Vref施加至每個子像素的第三節點n3，從而重設儲存在先前資料更新訊框（DRF）中之驅動元件DT的Vgs。因此，在低速驅動模式下，子像素的亮度在陽極重設訊框（ARF）期間不會降低，因此不會識別到閃爍。
在低速驅動模式的陽極重設訊框（ARF）中不產生第二掃描脈衝SC2，第二閘極線GL2保持閘極關閉電壓VGL，而可以產生與正常驅動模式中大致相同的其他閘極脈衝SC1、SC3、EM1和EM2。
圖13為顯示本發明另一實施例之驅動像素電路的方法的波形圖。圖14為顯示像素電路的重設步驟的電路圖。
參照圖13和圖14，可以在初始化步驟INIT之前設定重設步驟RST。
在重設步驟RST中，產生第三掃描脈衝SC3作為閘極導通電壓VGH，而其他閘極訊號SC1、SC2、EM1和EM2是閘極關閉電壓VGL和VEL。因此，在重設步驟RST中，第六開關元件T6及第七開關元件T7開啟，蓄積於發光元件EL的陽極的殘留電荷放電，而電容器C1、C2的電荷也放電。如此一來，本發明可以將前一訊框內在電容C1、C2和OLED中的電容所充的電壓重設，從而避免在取樣開始前，受前一電壓影響而產生電壓波動。
維持步驟HOLD可以設定在重設步驟RST與初始化步驟INIT之間。在維持步驟HOLD中，產生所有的閘極訊號SC1、SC2、SC3、EM1和EM2作為閘極關閉電壓，從而可以浮置像素電路的主節點。
在像素電路中，第一開關元件T1在取樣步驟SMPL中透過二極體連接將驅動元件DT連接，以回應第二掃描脈衝SC2。此時，在第二節點n2處對驅動元件DT的閾值電壓Vth進行取樣。
當第一開關元件T1因在第二掃描脈衝SC2的下降邊緣處閘電壓中的變化而關閉時，在驅動元件DT的第二閘極G2所連接到的節點n2處產生回衝電壓，如圖15所示。在圖15中，「Vn2」是第二節點n2的電壓，而「Vn4」是第四節點n4的電壓。在第二節點電壓Vn2的回衝電壓中的變化可能導致驅動元件DT的閾值電壓取樣誤差。當第一開關元件T1的閾值電壓因正偏壓溫度應力（PBTS）隨著第一開關元件T1的累積驅動時間增加而增加轉變為正方向時，回衝電壓可能會增加。這種回衝電壓變化可能導致驅動裝置DT的閾值電壓取樣誤差，以增加在發光步驟EMIS中流過發光元件EL的電流變化幅度。
如圖16至圖18所示，本發明調整閘極訊號中至少第二掃描脈衝SC2的閘極導通電壓VGH或閘極關閉電壓VGL，或根據像素電路的累積驅動時間調整資料電壓Vdata，從而可以抵消隨著累積驅動時間增加而增加的回衝電壓。與第二掃描脈衝SC2的電壓調整方法相同，另一個掃描脈衝SC1和EM脈衝EM的閘極電壓可以根據像素電路的累積驅動時間而改變。
參照圖16，在時序控制器130的控制下，電源140可以隨著像素電路的累積驅動時間增加而增加閘極導通電壓VGH。因此，隨著回衝電壓增加，第二節點Vn2的電壓可能會降低。此時，可以提高驅動元件DT的閾值電壓取樣率。
參照圖17，在時序控制器130的控制下，電源140可以隨著像素電路的累積驅動時間增加而降低閘極關閉電壓VGL。因此，隨著回衝電壓增加，第二節點Vn2的電壓可能會降低。
時序控制器130可以藉由改變輸入影像的像素資料值，或者藉由改變從電源140輸出的伽瑪參考電壓VGMA，來改變從資料驅動器110輸出的資料電壓Vdata。如圖18中所示，隨著像素電路的累積驅動時間增加，資料電壓Vdata可能會降低，從而可以抵消回衝電壓的增加。圖16至圖18中所示的實施例也適用於圖19所示的像素電路。
圖19中所示的像素電路由發光元件EL、六個電晶體DT、T1至T5、以及一個電容器Cst構成，在取樣步驟SMPL中使用二極體連接電路對驅動元件DT的閾值電壓Vth進行取樣。
參照圖19，驅動元件DT可以是具有雙閘極結構的MOSFET，其可施加有負反偏壓。驅動元件DT包含：第一閘電極，連接至第二節點n2；第二閘電極，連接至第四節點n4；第一電極，連接至第一節點n1；以及第二電極，連接至第三節點n3。
第一開關元件T1包含：第一電極，連接至第一節點n1；第二電極，連接至第二節點n2；以及閘電極，施加有第二掃描脈衝SC2。第二開關元T2包含：第一電極，連接至第三節點n3；第二電極，連接至第四節點n4；以及閘電極，施加有第二EM脈衝EM2。第三開關元件T3包含：第一電極，施加有初始化電壓Vinit；第二電極，連接至第四節點n4；以及閘電極，施加有第二掃描脈衝SC2。第四開關元件包含：第一電極，施加有資料電壓Vdata；第二電極，連接至第三節點n3；以及閘電極，施加有第一掃描脈衝SC1。第五開關元件包含：第一電極，施加有像素驅動電壓VDD；第二電極，連接至第一節點n1；以及閘電極，施加有第一EM脈衝EM1。
上述由本發明實現之目的、用於實現目的之手段、以及本發明的效果並未具體說明請求項的技術特徵，因此，申請專利範圍不限於本發明的揭露內容。
儘管已參照附圖，更詳細地描述本發明實施例，但是本發明不受此限，並可以在不違背本發明技術構思的情況下，以各種形式實施。因此，本發明所揭露的實施例僅用於說明的目的，並不旨在限制本發明的技術構思。本發明的技術概念範圍不受此限。因此，所屬技術領域中具有通常知識者應理解，上述實施例在所有方面都是示例性的，並不限制本發明。本發明的保護範圍應以申請專利範圍為準，其等同範圍內的所有技術概念均應理解為本發明的保護範圍之內。
本申請主張2021年7月8日提交的韓國專利申請第10-2021-0090018號、以及2021年12月2日提交的韓國專利申請第10-2021-0170674號的優先權，其揭露內容透過引用全部併入本文中。
10:基板 12:電路層 14:發光元件層 16:封裝層 100:顯示面板 101:像素 102:資料線 103:閘極線 110:資料驅動器 112:解多工器陣列 120:閘極驅動器 121:第一閘極驅動器 122:第二閘極驅動器 130:時序控制器 140:電源 ACT:半導體主動圖案 ARF:陽極重設訊框 ADDR:定址步驟 BUF:第一絕緣層 BZ:邊框區域 C1:第一電容器 C2:第二電容器 Cgi,Cbuf:電容 Cst:電容器 D:第一電極 DL:資料線 DRF:資料更新訊框 DT:驅動元件 EL:發光元件 EM1:第一EM脈衝 EM2:第二EM脈衝 EMIS:發光步驟 HOLD:維持步驟 INL:第二電源線 INIT:初始化步驟 G1:第一閘電極 G2:第二閘電極 GI:第二絕緣層 GL1:第一閘極線 GL2:第二閘極線 GL3:第三閘極線 GL4:第四閘極線 GL5:第五閘極線 T1:第一開關元件 T2:第二開關元件 T3:第三開關元件 T4:第四開關元件 T5:第五開關元件 T6:第六開關元件 T7:第七開關元件 n1:第一節點 n2:第二節點 n3:第三節點 n4:第四節點 n5:第五節點 L1-Ln:像素線 REFL:第三電源線 RST:重設步驟 S:第二電極 SC1:第一掃描脈衝 SC2:第二掃描脈衝 SC3:第三掃描脈衝 SMPL:取樣步驟 tgi,tbuf:厚度 Vinit:初始化電壓 Vbs:電壓 Vn2:第二節點的電壓 Vn4:第四節點的電壓 Vref:參考電壓 Vgs:閘極源極電壓 Vth:閾值電壓 Vdata:資料電壓 VDD:像素驅動電壓 VDDL:第一電源線 VEH,VGH:閘極導通電壓、閘極高電壓 VEL,VGL:閘極關閉電壓、閘極低電壓 VGMA:伽瑪參考電壓 VSS:低電位電源電壓
所屬技術領域中具有通常知識者透過參考附圖，詳細描述本發明的例示性實施例，本發明的上述和其他目的、特徵和優點將變得更加清楚，其中： 圖1A為顯示本發明一實施例之顯示裝置的方塊圖； 圖1B為顯示圖1A中所示之顯示面板的剖面結構的剖面圖； 圖2為顯示本發明一實施例之像素電路的電路圖； 圖3為顯示用於驗證圖2中所示之驅動元件的閾值電壓偏移Vbs的效果的模擬結果圖； 圖4是示意性地顯示驅動元件的剖面結構的剖面圖； 圖5為顯示根據本發明另一實施例之像素電路的電路圖； 圖6為顯示根據本發明一實施例之驅動像素電路的方法的波形圖； 圖7為顯示圖5中所示之像素電路的初始化步驟的電路圖； 圖8為顯示圖5中所示之像素電路的取樣步驟的電路圖； 圖9為顯示圖5中所示之像素電路的定址步驟的電路圖； 圖10為顯示圖5中所示之像素電路的發光步驟的電路圖； 圖11為顯示在正常驅動模式和低速驅動模式下更新率的圖表； 圖12為顯示在正常驅動模式和低速驅動模式下施加至像素電路的訊號的波形圖； 圖13為顯示本發明另一實施例之驅動像素電路的方法的波形圖； 圖14為顯示像素電路的重設步驟的電路圖； 圖15為顯示隨著取樣開關元件的累積驅動時間在像素電路中增加而增加的回衝電壓的波形圖； 圖16至圖18為顯示隨著像素電路的累積驅動時間增加而變化的閘極電壓和資料電壓的示例的波形圖；以及 圖19為顯示適用於本發明的像素電路的另一示例的電路圖。
T1:第一開關元件
T2:第二開關元件
T3:第三開關元件
T4:第四開關元件
D:第一電極
DT:驅動元件
S:第二電極
G1:第一閘電極
G2:第二閘電極
C1:第一電容器
C2:第二電容器
EL:發光元件
Vinit:初始化電壓
Vbs:電壓
Vref:參考電壓
Vgs:閘極源極電壓
Vth:閾值電壓
Vdata:資料電壓
VSS:低電位電源電壓

Claims (19)

  1. 一種像素電路，包括：一驅動元件，包含連接至一第一節點的第一電極、連接至一第二節點的一第一閘電極、連接至一第三節點的一第二電極、以及施加有一預設電壓的一第二閘電極；一發光元件，包含連接至一第四節點的一陽極、以及施加有一低電位電源電壓的一陰極，該發光元件根據來自該驅動元件的電流驅動；一第一開關元件，連接在該第一節點與該第二節點之間；一第二開關元件，連接在該第三節點與該第四節點之間；一第一電容器，連接至該驅動元件的該第一閘電極，並施加有像素資料的一資料電壓；以及一第二電容器，連接至該第三節點並施加有該預設電壓。
  2. 如請求項1所述的像素電路，其中，該驅動元件的一閾值電壓透過該第二閘電極與該第二電極之間的電壓偏移到能感測的電壓。
  3. 如請求項1所述的像素電路，進一步包括：一第一絕緣層，覆蓋該第二閘電極；該驅動元件的一半導體主動圖案，形成在該第一絕緣層上；以及一第二絕緣層，形成在該第一絕緣層上，以覆蓋該半導體主動圖案，並設置在該第一閘電極下方，其中，該第一絕緣層的厚度小於該第二絕緣層的厚度。
  4. 如請求項1所述的像素電路，進一步包括：一第三開關元件，將該預設電壓供應給該第二電容器；以及一第四開關元件，將該資料電壓供應給該第一電容器。
  5. 如請求項1所述的像素電路，進一步包括：一第三開關元件，包含施加有一初始化電壓的一第一電極、連接至一第五節點的一第二電極、以及施加有一第二掃描脈衝的一閘電極；一第四開關元件，包含施加有該資料電壓的一第一電極、連接至該第五節點的一第二電極、以及施加有一第一掃描脈衝的一閘電極； 一第五開關元件，包含施加有一像素驅動電壓的一第一電極、連接至該第一節點的一第二電極、以及施加有一第一EM脈衝的一閘電極；一第六開關元件，包含施加有一參考電壓的一第一電極、連接至該第三節點的一第二電極、以及施加有一第三掃描脈衝的一閘電極；以及一第七開關元件，包含施加有該初始化電壓的一第一電極、連接至該第四節點的一第二電極、以及施加有該第三掃描脈衝的一閘電極，其中，該第一開關元件包含連接至該第一節點的一第一電極、連接至該第二節點的一第二電極、以及施加有該第二掃描脈衝的一閘電極，該第二開關元件包含連接至該第三節點的一第一電極、連接至該第四節點的一第二電極、以及施加有一第二EM脈衝的一閘電極，該第一電容器包含連接至該第五節點的一第一電極、以及連接至該第二節點的一第二電極，以及該第二電容器包含連接至該第五節點的一第一電極、以及連接至該第三節點的一第二電極。
  6. 如請求項5所述的像素電路，其中，該驅動元件和該些開關元件包括一n通道金屬氧化物半導體，以及該些開關元件中的每一個都開啟，以回應對應的該閘電極的一閘極導通電壓。
  7. 如請求項6所述的像素電路，其中，該預設電壓設定為該初始化電壓。
  8. 如請求項6所述的像素電路，其中，當該初始化電壓施加至該驅動元件的該第二閘電極時，該驅動元件的一閾值電壓偏移到能感測的電壓。
  9. 如請求項5所述的像素電路，其中，該像素驅動電壓(VDD)>該參考電壓(Vref)>該初始化電壓(Vinit)>該低電位電源電壓(VSS)，該像素資料的該資料電壓低於該像素驅動電壓，並高於該低電位電源電壓，以及 該第一掃描脈衝至該第三掃描脈衝中的每一個以及該第一EM脈衝和該第二EM脈衝在一閘極導通電壓與一閘極關閉電壓之間擺動，該閘極導通電壓高於該像素驅動電壓，而該閘極關閉電壓低於該低電位電源電壓。
  10. 如請求項6所述的像素電路，其中，該像素電路在一初始化步驟、該初始化步驟後的一取樣步驟、該取樣步驟後施加有該資料電壓的一定址步驟、以及該定址步驟後的一發光步驟中驅動，該第一掃描脈衝在該定址步驟中產生作為與資料電壓同步的一閘極導通電壓，並在該初始化步驟、該取樣步驟和該發光步驟中產生作為一閘極關閉電壓，該第二掃描脈衝在該初始化步驟和該取樣步驟中產生作為一閘極導通電壓，並在該定址步驟和該發光步驟中產生作為一閘極關閉電壓，該第三掃描脈衝在該取樣步驟和該定址步驟中產生作為一閘極導通電壓，並在該初始化步驟和該發光步驟中產生作為一閘極關閉電壓，該第一EM脈衝在該初始化步驟和發光步驟中產生作為一閘極導通電壓，並在該取樣步驟和該定址步驟中產生作為一閘極關閉電壓，以及該第二EM脈衝在該發光步驟中產生作為一閘極導通電壓，並在該初始化步驟、該取樣步驟和該定址步驟中產生作為一閘極關閉電壓。
  11. 如請求項6所述的像素電路，其中，將該像素資料寫入該像素電路中的一資料更新訊框的頻率在一低速驅動模式下，設定為低於在一正常驅動模式下的頻率，該像素電路的一驅動時間在該正常驅動模式的每一訊框和該低速驅動模式的該資料更新訊框中，劃分為一初始化步驟、一取樣步驟、一定址步驟和一發光步驟，該低速驅動模式包含在該資料更新訊框之後配置的一個或多個陽極重設訊框，以及在該陽極重設訊框中，該像素電路的該驅動時間劃分為一取樣步驟和一發光步驟。
  12. 如請求項11所述的像素電路，其中，該陽極重設訊框中施加有該第二掃描脈衝的一閘極線的電壓是一閘極關閉電壓。
  13. 如請求項10所述的像素電路，其中，在該初始化步驟之前配置一重設步驟，以及在該重設步驟中，該第三掃描脈衝產生作為一閘極導通電壓，而該第一掃描脈衝、該第二掃描脈衝、該第一EM脈衝和該第二EM脈衝的電壓維持作為閘極關閉電壓。
  14. 如請求項5所述的像素電路，其中，施加至該第一開關元件、該第三開關元件、該第四開關元件、該第六開關元件和該第七開關元件的掃描脈衝在一閘極導通電壓與一閘極關閉電壓之間擺動，以及隨著該像素電路的一累積驅動時間增加，在該些掃描脈衝之中施加至該第一開關元件的至少一掃描脈衝的該閘極導通電壓增加，或者在該些掃描脈衝之中施加至該第一開關元件的至少一掃描脈衝的該閘極關閉電壓降低。
  15. 如請求項1所述的像素電路，其中，隨著該像素電路的一累積驅動時間增加，該資料電壓降低。
  16. 如請求項10所述的像素電路，其中，在該取樣步驟中，對該驅動元件的一閥值電壓進行取樣。
  17. 如請求項11所述的像素電路，其中，在該陽極重設訊框中，將該參考電壓施加至該第三節點。
  18. 如請求項13所述的像素電路，其中，一維持步驟配置在該重設步驟與該初始化步驟之間，以及在該維持步驟中，該第一掃描脈衝、該第二掃描脈衝、該第三掃描脈衝、該第一EM脈衝和該第二EM脈衝的電壓均維持閘極關閉電壓。
  19. 一種顯示裝置，包括：一顯示面板，其中設有複數條資料線、與該些資料線交叉的複數條閘極線、施加有一像素驅動電壓的一第一電源線、施加有一初始化電壓的一第二電源線、施加有一參考電壓的一第三電源線、施加有一低電位電源電壓的一第四電源線、以及連接至該些資料線、該些閘極線和該些電源線的複數個像素電路；一資料驅動器，將像素資料的一資料電壓供應給該些資料線；以及一閘極驅動器，將一閘極訊號供應給該些閘極線， 其中，該些像素電路的每一個包括：一驅動元件，包含連接至一第一節點的第一電極、連接至一第二節點的一第一閘電極、連接至一第三節點的一第二電極、以及施加有一預設電壓的一第二閘電極；一發光元件，包含連接至一第四節點的一陽極、以及施加有一低電位電源電壓的一陰極，該發光元件根據來自該驅動元件的電流驅動；一第一開關元件，連接在該第一節點與該第二節點之間；一第二開關元件，連接在該第三節點與該第四節點之間；一第一電容器，連接至該驅動元件的該第一閘電極，並施加有該像素資料的該資料電壓；以及一第二電容器，連接至該第三節點，並施加有該預設電壓。
TW111121738A 2021-07-08 2022-06-10 像素電路及包含該像素電路的顯示裝置 TWI828189B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210090018 2021-07-08
KR10-2021-0090018 2021-07-08
KR10-2021-0170674 2021-12-02
KR1020210170674A KR20230009256A (ko) 2021-07-08 2021-12-02 픽셀 회로와 이를 포함한 표시장치

Publications (2)

Publication Number Publication Date
TW202303563A TW202303563A (zh) 2023-01-16
TWI828189B true TWI828189B (zh) 2024-01-01

Family

ID=82403920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121738A TWI828189B (zh) 2021-07-08 2022-06-10 像素電路及包含該像素電路的顯示裝置

Country Status (5)

Country Link
US (1) US11862086B2 (zh)
EP (1) EP4116962A1 (zh)
JP (1) JP7402926B2 (zh)
CN (1) CN115602114A (zh)
TW (1) TWI828189B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023050791A (ja) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277060A (zh) * 2019-05-21 2019-09-24 合肥维信诺科技有限公司 一种像素电路和显示装置
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
TW202107699A (zh) * 2019-07-31 2021-02-16 中國商京東方科技集團股份有限公司 顯示基板及其製備方法、顯示面板、顯示裝置
TW202119382A (zh) * 2019-11-12 2021-05-16 南韓商Ｌｇ顯示器股份有限公司 具有像素驅動電路的電致發光顯示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB0412586D0 (en) * 2004-06-05 2004-07-07 Koninkl Philips Electronics Nv Active matrix display devices
KR20060083101A (ko) 2005-01-14 2006-07-20 삼성전자주식회사 표시 장치 및 그 구동 방법
JP2011118301A (ja) * 2009-12-07 2011-06-16 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR20160078783A (ko) * 2014-12-24 2016-07-05 삼성디스플레이 주식회사 가변 게이트 오프 전압을 제공하는 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN108630141B (zh) * 2017-03-17 2019-11-22 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
US10354592B2 (en) * 2017-08-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED pixel driver circuit
KR102366197B1 (ko) 2017-12-15 2022-02-21 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
CN108711398B (zh) * 2018-05-28 2020-04-28 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
KR102631675B1 (ko) 2018-12-11 2024-01-30 엘지디스플레이 주식회사 표시 장치
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20200093745A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102631015B1 (ko) * 2019-06-05 2024-01-30 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR20210027705A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210065283A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220155541A (ko) * 2021-05-14 2022-11-23 삼성디스플레이 주식회사 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277060A (zh) * 2019-05-21 2019-09-24 合肥维信诺科技有限公司 一种像素电路和显示装置
TW202107699A (zh) * 2019-07-31 2021-02-16 中國商京東方科技集團股份有限公司 顯示基板及其製備方法、顯示面板、顯示裝置
TW202119382A (zh) * 2019-11-12 2021-05-16 南韓商Ｌｇ顯示器股份有限公司 具有像素驅動電路的電致發光顯示面板
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置

Also Published As

Publication number Publication date
CN115602114A (zh) 2023-01-13
US20230010212A1 (en) 2023-01-12
JP7402926B2 (ja) 2023-12-21
TW202303563A (zh) 2023-01-16
US11862086B2 (en) 2024-01-02
EP4116962A1 (en) 2023-01-11
JP2023010607A (ja) 2023-01-20

Similar Documents

Publication Publication Date Title
KR20190002943A (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US11423821B2 (en) Data driving circuit and display device using the same
US11430368B2 (en) Data driving device and display device using the same
KR20190070046A (ko) 전계 발광 표시장치와 그 구동 방법
TWI828189B (zh) 像素電路及包含該像素電路的顯示裝置
US20230178033A1 (en) Data driving circuit and display device including the same
KR20190044961A (ko) 표시패널과 이를 이용한 전계 발광 표시장치
TWI818605B (zh) 像素電路及包含該像素電路的顯示裝置
US20230008552A1 (en) Pixel circuit and display panel including same
KR20200067584A (ko) 픽셀 회로와 이를 이용한 표시장치
CN115909962A (zh) 栅极驱动电路和包括该栅极驱动电路的显示装置
CN115762415A (zh) 像素电路和包括像素电路的显示装置
KR20210040727A (ko) 표시장치와 그 구동 방법
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US11854484B2 (en) Pixel circuit and display device including the same
US11908405B2 (en) Pixel circuit and display device including the same
JP7381527B2 (ja) 表示パネル及びこれを用いた表示装置
US20230217759A1 (en) Display panel and display device
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230082766A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009257A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009290A (ko) 픽셀 회로와 이를 포함한 표시장치
JP2023066380A (ja) 表示装置
KR20230009250A (ko) 픽셀 회로와 이를 포함한 표시장치