CN115909962A - 栅极驱动电路和包括该栅极驱动电路的显示装置 - Google Patents

栅极驱动电路和包括该栅极驱动电路的显示装置 Download PDF

Info

Publication number
CN115909962A
CN115909962A CN202211165472.3A CN202211165472A CN115909962A CN 115909962 A CN115909962 A CN 115909962A CN 202211165472 A CN202211165472 A CN 202211165472A CN 115909962 A CN115909962 A CN 115909962A
Authority
CN
China
Prior art keywords
gate
voltage
scan pulse
node
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211165472.3A
Other languages
English (en)
Inventor
金奎珍
郑纹须
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115909962A publication Critical patent/CN115909962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种栅极驱动电路和包括该栅极驱动电路的显示装置。栅极驱动电路包括：用于输出在栅极导通电压和第一栅极截止电压之间摆动的第一扫描脉冲的第一输出部；用于输出在栅极导通电压和第二栅极截止电压之间摆动的第二扫描脉冲的第二输出部；以及用于控制第一和第二输出部的控制器。第一栅极截止电压被设定为高于或低于第二栅极截止电压。

Description

栅极驱动电路和包括该栅极驱动电路的显示装置
相关申请的交叉引用
本申请要求2021年9月30日提交的韩国专利申请10-2021-0130033号的优先权和权益，其公开内容通过引用的方式整体并入本文。
技术领域
本公开涉及栅极驱动电路和包括该栅极驱动电路的显示装置。
背景技术
根据发射层的材料，电致发光显示装置可以包括无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置包括自身发光的有机发光二极管(以下称为“OLED”)，并且具有响应速度快、发光效率高、亮度高、视角宽的优点。在有机发光显示装置中，OLED(有机发光二极管)形成在每个像素中。有机发光显示装置响应速度快，发光效率、亮度和视角优异，并且由于黑灰度可以表示为全黑，因此还具有优异的对比度和颜色再现性。
有机发光显示装置的像素电路可以包括用作发光元件的发光元件、用于驱动发光元件的驱动元件、用于存储驱动元件的栅极-源极电压的电容器、以及多个开关元件。在像素电路中，漏电流可以通过与电容器连接的处于截止状态的开关元件发生，从而使电容的电压放电。因此，像素的亮度和保持特性可能会降低。
发明内容
本公开的目的是满足上述必要性和/或解决上述问题。
本公开提供一种用于防止由于开关元件中的漏电流而导致的像素亮度降低并提高像素的保持特性的栅极驱动电路，以及包括该栅极驱动电路的显示装置。
本公开的方面不限于此，并且本领域普通技术人员将从以下描述清楚地理解这里未描述的其他方面。
根据本公开的实施例的栅极驱动电路包括：第(N-1)信号发送器，被施加起始脉冲或进位信号、移位时钟、栅极导通电压、第一栅极截止电压、以及第二栅极截止电压，其中N是自然数；以及第N信号发送器，被施加来自所述第(N-1)信号发送器的进位信号、所述移位时钟、所述栅极导通电压、所述第一栅极截止电压、以及所述第二栅极截止电压。
所述第(N-1)信号发送器和所述第N信号发送器中的每者包括：第一输出部，被配置为输出在所述栅极导通电压和所述第一栅极截止电压之间摆动的第一扫描脉冲；第二输出部，被配置为输出在所述栅极导通电压和所述第二栅极截止电压之间摆动的第二扫描脉冲；以及控制器，被配置为控制所述第一输出部和所述第二输出部。
所述第一栅极截止电压被设定为高于或低于所述第二栅极截止电压。
根据本公开的实施例的显示装置包括：像素阵列，该像素阵列包括多条数据线、多条栅极线、被施加恒定电压的多条电源线、以及多个子像素；数据驱动器，被配置为向所述多条数据线施加数据电压；以及栅极驱动器，被配置为使用移位寄存器将扫描脉冲顺序地提供给所述多条栅极线。
移位寄存器包括所述第(N-1)信号发送器和所述第N信号发送器。
附图说明
通过参考附图详细描述其示例性实施例，本公开的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加清楚，其中：
图1是根据本公开的实施例的显示装置的框图；
图2是图1所示的显示面板的截面图；
图3是根据本公开的实施例的像素电路的电路图；
图4是适用于本公开的像素电路的各种像素电路的电路图；
图5是示出图4的像素电路的驱动方法的波形图；
图6示出了根据本公开的实施例的栅极驱动电路；
图7A和图7B是示出具有不同的电压的扫描脉冲的栅极截止电压的图；
图8是图6所示的第(N-1)信号发送器的示例的电路图；以及
图9是图6所示的信号发送器的输入和输出信号与控制节点电压的波形图。
具体实施方式
从以下参照附图描述的实施例将更清楚地理解本公开的优点和特征及其实现方法。然而，本公开不限于以下实施例，而是可以以各种不同的形式实施。相反，本实施例将使本公开的公开内容完整，并使本领域的技术人员能够完全理解本公开的范围。本公开仅在所附权利要求的范围内限定。
附图中示出的用于描述本公开的实施例的形状、尺寸、比例、角度、数量等仅仅是示例，并且本公开不限于此。在整个本说明书中，相似的附图标记通常表示相似的元件。此外，在描述本公开时，可以省略对已知相关技术的详细描述以避免不必要地使本公开的主题模糊。
本文使用的诸如“包括”、“包含”、“具有”和“由……组成”的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。
即使没有明确说明，组件也被解释为包括通常误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“邻近”的术语来描述两个组件之间的位置关系时，一个或多个组件可以位于该两个组件之间，除非这些术语与术语“紧接”或“直接”一起使用。
尽管在实施例中使用了“第一”、“第二”等来描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于区分一个组件与另一个组件。因此，在不脱离本公开的技术范围的情况下，以下描述的第一组件可以称为第二组件。
在整个说明书中，相同的附图标记指代相同的组件。
各种实施例的特征可以彼此部分或全部地结合，或者以各种方式在技术上彼此相关联地实施，并且实施例可以彼此独立地或者一起实施。
形成在本公开的显示面板上的像素电路和栅极驱动单元可以包括多个晶体管。晶体管均可以具体化为包括氧化物半导体的氧化物薄膜晶体管(TFT)、包括低温多晶硅(low-temperature poly silicon，LTPS)的低温多晶硅(LTPS)TFT等。每个晶体管可以具体化为p沟道TFT或n沟道TFT。
晶体管是包括栅极、源极和漏极的三电极元件。源极是电极，载流子通过该电极提供给晶体管。在晶体管中，载流子开始从源极流动。漏极是电极，载流子通过该电极离开晶体管。在晶体管中，载流子从源极流向漏极。在n沟道晶体管的情况下，由于载流子是电子，所以源极电压低于漏极电压，使得电子可以从源极流向漏极。在n沟道晶体管中，电流从漏极流向源极。在p沟道晶体管的情况下，由于载流子是空穴，所以源极电压高于漏极电压，使得空穴可以从源极流向漏极。在p沟道晶体管中，由于空穴从源极流向漏极，所以电流从源极流向漏极。应当注意的是，晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据施加的电压而改变。因此，本公开不受晶体管的源极和漏极的限制。在以下描述中，晶体管的源极和漏极将被称为第一和第二电极。
栅极脉冲可以在栅极导通电压和栅极截止电压之间摆动。晶体管响应于栅极导通电压而导通，并响应于栅极截止电压而截止。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压VGH和VEH，且栅极截止电压可以是栅极低电压VGL和VEL。
以下，将参考附图详细描述本公开的各种实施例。在以下实施例中，显示装置将主要描述为有机发光显示装置，但本公开不限于此。
参考图1和图2，根据本公开的实施例的显示装置包括显示面板100、用于将输入图像的像素数据写入显示面板100的像素的显示面板驱动器110和120、用于控制显示面板驱动器110和120的时序控制器130、以及用于产生驱动显示面板100所需的电力的电源150。
显示面板100包括在屏幕上显示输入图像的像素阵列AA。像素阵列AA包括多条数据线DL、与数据线DL交叉的多条栅极线GL、用于施加恒定电压(或直流(DC)电压)的电源线、以及设置在由数据线DL和栅极线GL限定的矩阵中的像素。
每个像素可以被划分为红色、绿色和蓝色子像素101以实现颜色。每个像素还可以包括白色子像素。每个子像素101包括用于驱动发光元件EL的像素电路。此外，每个子像素101可以包括滤色器，但是可以省略滤色器。以下，像素可以被理解为具有与子像素相同的含义。
显示面板100具有沿X轴方向的宽度、沿Y轴方向的长度和沿Z轴方向的厚度。像素阵列AA包括多条像素线L1至Ln。像素线包括在行线方向(X轴方向)上布置成线的像素。像素阵列AA包括m条像素线L1至Lm(m是自然数)。布置在像素线中的像素共享栅极线并连接到不同的数据线DL。沿列方向(Y轴方向)垂直布置的子像素101共享相同的数据线。在一个水平时段中，布置在像素线中的像素被利用像素数据的数据电压充电。
触摸传感器可以设置在显示面板100的屏幕上。触摸传感器包括设置在显示面板100的屏幕上的盒上型(on-cell type)或附加型(add-on type)触摸传感器或者包括在像素阵列AA中的盒内型(in-cell type)触摸传感器。
当观察显示面板100的截面结构时，显示面板可以包括堆叠在基板10上的电路层12、发光元件层14和封装层16。
电路层12可以包括：连接到诸如数据线、栅极线和电源线的互连的像素电路；连接到栅极线的栅极驱动器(GIP)；解复用器阵列112；用于自动探针检查的电路(未示出)等。电路层12的互连和电路元件可以包括多个绝缘层、两个或更多个金属层、以及包括半导体材料的有源层，该两个或更多个金属层通过它们之间的绝缘层彼此分离。
发光元件层14可以包括要由像素电路驱动的发光元件EL。发光元件EL可以包括红(R)光发射元件、绿(G)光发射元件和蓝(B)光发射元件。发光元件层14可以包括白光发射元件和滤色器。发光元件层14的发光元件EL可以被保护层覆盖。
封装层16覆盖发光元件层14以密封电路层12和发光元件层14。封装层16可以是其中有机膜和无机膜交替堆叠的多绝缘膜结构。无机膜阻挡湿气或氧气的渗透。有机膜使无机膜的表面平坦化。当有机膜和无机膜堆叠成多层时，湿气或氧气的渗透路径比单层的渗透路径长，并且因此可能影响发光元件层14的湿气和氧气的渗透可以被有效地阻挡。
触摸传感器层可以设置在封装层16上。触摸传感器层可以包括电容式触摸传感器，其基于在输入触摸输入之前和之后电容的变化来感测触摸输入。触摸传感器层可以包括形成触摸传感器的电容的金属互连图案和绝缘膜。触摸传感器的电容可以形成在金属互连图案之间。偏振板可以设置在触摸传感器层上。偏振板可以转换从触摸传感器层和电路层12的金属反射的外部光的偏振，以提高可见度和对比度。偏振板可以具体化为圆偏振板或其中线偏振板和相位延迟膜彼此接合的偏振板。盖玻璃可以胶合到偏振板上。
显示面板100还可以包括堆叠在封装层16上的触摸传感器层和滤色器层。滤色器层可以包括红色、绿色和蓝色滤色器以及黑矩阵图案。滤色器层可以吸收从电路层和触摸传感器层而不是偏振板反射的光的波长的部分，并提高色纯度。在本实施例中，将透射高于偏振板的透射的滤色器层20施加于显示面板100以提高透光透射，从而提高显示面板100的厚度和柔性。可以将盖玻璃胶合到滤色器层上。
显示面板100可以具体化为柔性显示面板，其中像素布置在诸如塑料基板或金属基板的柔性基板上。柔性显示器的屏幕的尺寸和形状可以通过其柔性显示面板的卷曲、折叠或弯曲来改变。柔性显示器可以包括可滑动显示器、可卷曲显示器、可弯曲显示器、可折叠显示器等。
由于显示面板100的制造工艺中的器件特性偏差和工艺偏差，像素的驱动元件的电特性可能不同，并且差异可能随着像素的驱动时间增加而增大。为了补偿像素的驱动元件的电特性之间的偏差，可以将内部或外部补偿技术施加于有机发光显示装置。
在内部补偿技术中，使用包括在每个像素中的内部补偿电路感测每个子像素的驱动元件的阈值电压，并且驱动元件的栅极-源极电压Vgs被阈值电压补偿。在外部补偿技术中，使用外部补偿电路实时感测根据驱动元件的电特性而改变的驱动元件的电流或电压。在外部补偿技术中，输入图像的像素数据(数字数据)通过以像素为单位感测的驱动元件的电特性偏差(或变化)来修改，以实时补偿每个像素的驱动元件的电特性偏差(或变化)。
显示面板驱动器可以使用内部补偿技术和/或外部补偿技术来驱动像素。
显示面板驱动器将输入图像的像素数据写入子像素101以在显示面板100的屏幕上再现输入图像。显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器还可以在数据驱动器110和数据线DL之间包括解复用器112。
显示面板驱动器可以在时序控制器130的控制下以低速驱动模式操作。在低速驱动模式下，可以分析输入图像，并且在预定时间内输入图像中没有变化时，可以降低显示装置的功耗。在低速驱动模式下，当在一定时间段或更长时间段内输入静止图像时，可以降低像素的刷新率以增大像素的数据写入时段，从而降低功耗。低速驱动模式不限于输入静止图像的情况。例如，当显示装置在待机模式下操作时或者当在一定时间内用户命令或输入图像没有输入到显示面板驱动电路时，显示面板驱动电路可以在低速驱动模式下操作。
数据驱动器110从时序控制器130接收数字信号形式的输入图像的像素数据。数据驱动器110通过使用数字模拟转换器(以下称为“DAC”)将输入图像的像素数据转换成伽马补偿电压来产生数据电压。数据驱动器110可以包括输出伽马补偿电压的分压器电路。分压器电路将来自电源150的伽马参考电压GMA划分为以灰度级为单位的伽马补偿电压，并将伽马补偿电压提供给DAC。从数据驱动器110的通道输出的数据电压可以通过解复用器112施加到显示面板100的数据线DL。
解复用器112通过时分将通过数据驱动器110的通道输出的数据电压分配到数据线DL。由于解复用器112，数据驱动器110的通道的数量可以减少。可以省略解复用器112。在这种情况下，数据驱动器110的通道直接连接到数据线DL。
栅极驱动器120可以与像素阵列AA的TFT阵列一起具体化为形成在显示面板100上的电路层12上的面板内栅极(GIP)电路。GIP电路可以设置在显示面板100的边框区域BZ中，或者GIP电路的至少一部分可以分散设置在像素阵列AA中。
栅极驱动器120在时序控制器130的控制下将栅极信号顺序地输出到栅极线GL。栅极驱动器120可以使用移位寄存器对栅极信号进行移位并将得到的信号顺序地提供给栅极线GL。栅极信号的电压在栅极截止电压VGH和栅极导通电压VGL之间摆动。栅极信号可以包括用于控制像素的发光时间的发光控制脉冲(以下称为“EM脉冲”)和扫描脉冲。栅极线包括被施加扫描脉冲的栅极线和被施加EM脉冲的栅极线。扫描脉冲和EM脉冲的栅极导通电压可以设定为相同的电压或不同的电压。此外，扫描脉冲和EM脉冲的栅极截止电压可以设定为相同的电压或不同的电压。栅极线可以划分为被顺序地输入有扫描脉冲的扫描线和被顺序地输入有EM脉冲的EM线。
栅极驱动器120可以设置在显示面板100的左和右边框中，以通过双馈方法将栅极信号提供给栅极线GL。在双馈方法中，相对侧的栅极驱动器120可以彼此同步，以同时向一条栅极线的相对端提供栅极信号。在另一实施例中，栅极驱动器120可以设置在显示面板100的左边框的侧或右边框的侧，以通过单馈方法向栅极线GL提供栅极信号。
栅极驱动器120可以包括第一栅极驱动器121和第二栅极驱动器122。第一栅极驱动器121使用第一移位寄存器输出扫描脉冲并且响应于移位时钟对扫描脉冲进行移位。第二栅极驱动器122使用第二移位寄存器输出EM脉冲并且响应于移位时钟对EM脉冲进行移位。
时序控制器130从主机系统接收输入图像的像素数据和要与像素数据同步的时序信号。时序信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK、数据使能信号DE等。垂直同步信号Vsync的一个时段是一个帧时段。水平同步信号Hsync和数据使能信号DE中的每者的一个时段是一个水平时段1H。数据使能信号DE的脉冲与要写入至像素线中的像素的一行数据同步。帧时段和水平时段可以通过对数据使能信号DE进行计数的方法来识别，并且因此可以省略垂直同步信号Vsync和水平同步信号Hsync。
主机系统的示例可以包括电视(TV)系统、导航系统、个人计算机(PC)、平板电脑/笔记本电脑、车辆系统、移动系统和可穿戴系统的主电路板。在移动系统或可穿戴系统中，时序控制器130、数据驱动器110和电源150可以集成在一个驱动集成电路(IC)中。
时序控制器130可以使用与输入帧频率Hz乘以i(i是大于0的正整数)对应的帧频率来控制显示面板驱动器110、112和120的操作时序。输入帧频率为根据国家电视标准委员会(NTSC)标准的60Hz，或者在逐行倒相制(Phase-Alternating line，PAL)标准中为50Hz。时序控制器130可以将帧频率降低到1Hz到30Hz之间的频率以在低速驱动模式下降低像素的刷新率。
时序控制器130基于从主机系统接收的时序信号Vsync、Hsync和DE产生用于控制数据驱动器110的操作时序的数据时序控制信号、用于控制解复用器112的操作时序的开关控制信号、以及用于控制栅极驱动器120的操作时序的栅极时序控制信号。
栅极时序控制信号的示例可以包括起始脉冲、移位时钟等。通过经电平移位器(未示出)被转换为栅极截止电压VGH/VEH和栅极导通电压VGL/VEL，从时序控制器130输出的栅极时序控制信号的电压可以被施加到栅极驱动器120。电平移位器将栅极时序控制信号的低电平电压转换为栅极导通电压VGL，并将栅极时序控制信号的高电平电压转换为栅极截止电压VGH。
电源150的示例可以包括电荷泵、调节器、降压转换器、升压转换器、可编程伽马IC(P-GMA IC)等。电源150通过调整来自主机系统的DC输入电压来产生驱动显示面板驱动器和显示面板100所需的恒定电压(或DC电压)。电源150可以输出恒定电压，诸如伽马参考电压、栅极截止电压VGH/VEH、栅极导通电压VGL/VEL、像素驱动电压ELVDD、低电位电源电压ELVSS或初始化电压Vini。P-GMA IC可以根据寄存器设定改变伽马参考电压。伽马参考电压GMA被施加到数据驱动器110。栅极截止电压VGH/VEH和栅极导通电压VGL/VEL被施加到电平移位器和栅极驱动器120。扫描脉冲的栅极截止电压VGH可以划分为不同电压的第一和第二栅极截止电压。像素驱动电压ELVDD、低电位电源电压ELVSS和初始化电压Vini通过电源线共同施加到像素电路。像素驱动电压ELVDD可以被设定为高于初始化电压Vini，并且低电位电源电压VSS可以被设定为等于或小于初始化电压Vini。
图3是根据本公开的第一实施例的像素电路的电路图。
参考图3，像素电路包括OLED EL、用于向OLED EL提供电流的驱动元件DT、连接到驱动元件DT的第一驱动器32、以及连接到第一驱动器32的第二驱动器34。
OLED EL可以包括阳极电极、阴极电极和连接在阳极电极和阴极电极之间的有机化合物层。有机化合物层可以包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。当OLED EL的相对端的电压大于或等于OLEDEL的阈值电压时，OLED EL导通，从而使电流流过OLED EL。在这种情况下，当流过HTL的空穴和流过ETL的电子移动到EML时，可以发射可见光，从而在EML处产生激子。用作发光元件EL的发光元件EL可以是其中堆叠有多个发光层的串联结构。串联结构的OLED可以提高像素的亮度和寿命。
驱动元件DT根据栅极-源极电压Vgs向OLED EL提供电流以驱动OLED EL。
第一驱动器32包括一个或多个开关元件和连接到驱动元件DT的栅极电极的电容器。像素数据的数据电压Vdata和像素驱动电压ELVDD被施加到第一驱动器32。第一驱动器32对驱动元件DT的阈值电压Vth进行采样，将阈值电压Vth存储在电容器中，并且利用数据电压Vdata对电容器进行充电。可以利用由驱动元件DT的阈值电压Vth补偿的数据电压对电容器进行充电。
第二驱动器34包括一个或多个开关元件。初始化电压Vini被施加到第二驱动器34。第二驱动器34将初始化电压Vini施加到第一驱动器32和OLED EL的阳极电极以初始化第一驱动器32的电容器和OLED EL的阳极电压。
第一和第二驱动器32和34以及驱动元件DT的开关元件中的每者可以具体化为晶体管。可以以各种方式实现第一和第二驱动器32和34。例如，第一和第二驱动器32和34可以具体化为但不限于图4所示的电路。
图4是被施加内部补偿电路的像素电路的示例的电路图。图5是示出图4的像素电路的驱动方法的波形图。
图4的像素电路可以设置在第N像素线(N是正整数)中的子像素上。第N像素线中的像素电路被利用与第N扫描脉冲SCAN(N)同步的数据电压Vdata充电。第(N-1)像素线中的像素电路被利用与在第N扫描脉冲SCAN(N)之前产生的第(N-1)扫描脉冲SCAN(N-1)同步的数据电压Vdata充电。
参考图4和图5，像素电路包括OLED EL、用于向OLED EL提供电流的驱动元件DT、第一驱动器32和第二驱动器34。
第一驱动器32可以包括电容器Cst、第一开关元件M1和第二开关元件M2。驱动元件DT的阈值电压Vth被采样并存储在电容器Cst中，并且电容器Cst被利用数据电压Vdata充电。
第二驱动器34可以包括第五开关元件M5和第六开关元件M6。第二驱动器34向第一驱动器32和OLED EL的阳极电极施加初始化电压Vini，以初始化电容器Cst和OLED EL的阳极电压。
像素电路还可以包括第三驱动器36。第三驱动器36可以包括一个或多个开关元件M3和M4。第三驱动器36的开关元件M3和M4响应于EM脉冲切换像素驱动电压ELVDD和OLED EL之间的电流路径。
像素电路的驱动元件DT和开关元件M1至M6中的每者可以具体化为p沟道晶体管，但不限于此。开关元件M1至M6通过施加到其栅极电极的栅极导通电压VGL/VEL导通，并通过栅极截止电压VGH/VEH截止。
像素电路连接到被施加像素数据的数据电压Vdata的数据线DL、被提供有栅极信号SCAN(N-1)、SCAN(N)、和EM(N)的栅极线GL1、GL2、GL3、以及被施加静态电压ELVDD、ELVSS、Vini的电源线PL1、PL2、PL3。第一和第二栅极线GL1、GL2是被提供有扫描脉冲的扫描线，并且第三栅极线GL3是被提供有EM脉冲的EM线。
如图5所示，可以通过将驱动时段划分为初始化时段Tini、采样时段Tsam和发光时段Tem来驱动像素电路。在图5中，DTG表示驱动元件DT的栅极电压，即第二节点n2的电压。
第N扫描脉冲SCAN(N)在采样时段Tsam中被产生为具有栅极导通电压VGL，并被施加到第一栅极线GL1。第N扫描脉冲SCAN(N)与施加到第N像素线的像素的数据电压Vdata同步。第(N-1)扫描脉冲SCAN(N-1)在采样时段Tsam之前的初始化时段Tini中被产生为具有栅极导通电压VGL，并且被施加到第二栅极线GL2。第(N-1)扫描脉冲SCAN(N-1)与施加到第(N-1)像素线的像素的数据电压Vdata同步。EM脉冲EM(N)在初始化时段Tini和采样时段Tsam中被产生为具有栅极截止电压VEH，并被施加到第三栅极线GL3。EM脉冲EM(N)的电压在发光时段Tem中被反转为栅极导通电压VEL。EM脉冲EM(N)可以同时施加到第(N-1)和第N像素线的像素。
在初始化时段Tini期间，栅极导通电压VGL的第(N-1)扫描脉冲SCAN(N-1)被提供给第二栅极线GL2，且栅极截止电压VGH的EM脉冲EM(N)被提供给第三栅极线GL3。在这种情况下，第一栅极线GL1的电压是栅极截止电压VGH。在初始化时段Tini中，第五开关元件M5根据第(N-1)扫描脉冲SCAN(N-1)的栅极导通电压VGL导通。在初始化时段Tini中，初始化电压Vini被施加到第二节点n2，从而初始化电容器Cst。
在采样时段Tsam中，栅极导通电压VGL的第N扫描脉冲SCAN(N)被施加到第一栅极线GL1。在这种情况下，第二栅极线GL2和第三栅极线GL3的电压是栅极截止电压VGH和VEH。在采样时段Tsam中，第一和第二开关元件M1和M2根据第N扫描脉冲SCAN(N)的栅极导通电压VGL导通，并且从而驱动元件DT导通以对驱动元件DT的阈值电压Vth进行采样。由驱动元件DT的采样的阈值电压Vth补偿的数据电压Vdata存储在电容器Cst中。在采样时段Tsam中，第六开关元件M6导通，并且因此第四节点n4的电压被初始化为初始化电压Vini，从而抑制OLED EL的发光。
当发光时段Tem开始时，提供给第三栅极线GL3的EM脉冲EM(N)的电压反转为栅极导通电压VEL。在发光时段Tem中，第一和第二栅极线GL1和GL2都保持在栅极截止电压VGH。在发光时段Tem中，第三和第四开关元件M3和M4导通以在像素驱动电压ELVDD和低电位电源电压VSS之间形成电流路径，从而使OLED EL发光。在发光时段Tem中，为了精确地表现低灰度亮度，EM脉冲EM(N)的电压可以在栅极导通电压VEL和栅极截止电压VEH之间以一定占空比反转。在这种情况下，第三和第四开关元件M3和M4可以在发光时段Tem期间根据EM脉冲EM(N)的占空比重复导通或截止。
如上所述，OLED EL可以包括阳极电极、阴极电极和连接在阳极电极和阴极电极之间的有机化合物层。有机化合物层可以包括但不限于HIL、HTL、EML、ETL和EIL。OLED EL的阳极电极连接到第四节点n4。OLED EL的阴极电极连接到被施加低电位电源电压ELVSS的第二电源线PL2。
驱动元件DT包括连接至第二节点n2的栅极电极、连接至第一节点n1的第一电极和连接至第三节点n3的第二电极，并根据栅极-源极电压Vgs产生电流以驱动OLED EL。
电容器Cst连接在第二节点n2和被施加像素驱动电压ELVDD的第一电源线PL1之间。
在采样时段Tsam中，第一开关元件M1响应于第N扫描脉冲SCAN(N)而将第二节点n2连接到第三节点n3。第一开关元件M1的栅极电极连接到被施加第N扫描脉冲SCAN(N)的第一栅极线GL1。第一开关元件T1的第一电极连接到第二节点n2，并且第一开关元件T1的第二电极连接到第三节点n3。
第一开关元件M1在产生具有栅极导通电压VGL的第N扫描脉冲SCAN(N)的一帧时段的非常短的水平时段1H中导通，并且因此漏电流可以发生在处于截止状态的第一开关元件M1中。为了抑制第一开关元件M1中的漏电流，第一开关元件M1可以具体化为具有双栅极结构的晶体管，在该双栅极结构的晶体管中，两个晶体管串联连接。
在采样时段Tsam中，第二开关元件M2响应于第N扫描脉冲SCAN(N)将像素数据的数据电压Vdata施加到第一节点n1。第二开关元件M2的栅极电极连接到第一栅极线GL1。第二开关元件M2的第一电极连接到第一节点n1。第二开关元件M2的第二电极连接到被施加数据电压Vdata的数据线DL。
在发光时段Tem中，响应于被提供有EM脉冲EM(N)的第三栅极线GL3的栅极导通电压VEL，第三开关元件M3导通以将像素驱动电压ELVDD施加到第一节点n1。第三开关元件M3的栅极电极连接到第三栅极线GL3。第三开关元件M3的第一电极连接到被施加像素驱动电压ELVDD的第一电源线PL1，并且其第二电极连接到第一节点n1。
在发光时段Tem中，响应于被提供有EM脉冲EM(N)的第三栅极线GL3的栅极导通电压VEL，第三开关元件M3导通以将第三节点n3连接到第四节点n4。第四开关元件M4的栅极电极连接到第三栅极线GL3。第四开关元件T4的第一电极连接到第三节点n3，并且其第二电极连接到第四节点n4。
在初始化时段Tini中，响应于第(N-1)扫描脉冲SCAN(N-1)，第五开关元件M5将初始化电压Vini施加到第二节点n2。第五开关元件M5的栅极电极连接到被施加第(N-1)扫描脉冲SCAN(N-1)的第二栅极线GL2。第五开关元件M5的第一电极连接到第二节点n2，并且其第二电极连接到被施加初始化电压Vini的第三电源线PL3。为了抑制第五开关元件M5中的漏电流，第五开关元件M5可以具体化为具有双栅极结构的晶体管，在该双栅极结构的晶体管中，两个晶体管串联连接。
在采样时段Tsam中，响应于第N扫描脉冲SCAN(N)，第六开关元件M6将初始化电压Vini施加到第四节点n4。第六开关元件M6的栅极电极连接到被施加第N扫描脉冲SCAN(N)的第一栅极线GL1。第六开关元件M6的第一电极连接到第三电源线PL3，并且其第二电极连接到第四节点n4。
用于控制第一驱动器32的第一和第二开关元件M1和M2的第N扫描脉冲SCAN(N)的栅极截止电压以及要施加到第二驱动器34的第五和第六开关元件M5和M6的栅极截止电压可以被设定为彼此不同。例如，如以下实施例中所描述的，可以将要施加到第一驱动器32的栅极截止电压VGH设定为第一栅极截止电压VGH1，并且可以将要施加到第二驱动器34的栅极截止电压VGH设定为第二栅极截止电压VGH2，并且反之亦然。用于控制第三驱动器36的EM脉冲EM(N)的栅极截止电压可以是第一栅极截止电压VGH1或第二栅极截止电压VGH2。
用于控制第一驱动器32的开关元件M1和M2的截止状态的栅极截止电压VGH被设定为在与像素数据的灰度值对应的数据电压Vdata的动态范围内要导通的电压。用于控制第二驱动器34的开关元件M5和M6的截止状态的栅极截止电压VGH被设定为防止在发光时段Tem中发生漏电流。当栅极截止电压VGH被设定为针对第一驱动器32或第二驱动器34被优化时，第二开关元件T2可能在某些灰度级的数据电压下发生故障，并且因此可能在采样时段Tsam中截止，或者第二驱动器34中的漏电流可能增大，并且因此电容器Cst的电压可能被放电，从而导致像素的亮度和保持特性的降低。
要施加到第一和第二驱动器32和34的栅极截止电压VGH的最佳电平可以根据显示装置的老化方法而变化。例如，当要施加到第一驱动器32的栅极截止电压VGH被设定为高于要施加到第二栅极驱动器34的栅极截止电压VGH时，第一和第二驱动器32和34的驱动特性可以被优化。另一方面，当要施加到第一驱动器32的栅极截止电压VGH被设定为低于要施加到第二栅极驱动器34的栅极截止电压VGH时，第一和第二驱动器32和34的驱动特性可以被优化。为此，根据本公开的实施例的栅极驱动电路输出要施加到第一驱动器32和第二驱动器34的不同的栅极截止电压VGH。由于每个子像素的亮度根据晶体管中的漏电流而变化，所以可以基于测量老化工艺之后每个子像素的亮度的结果来确定要施加到第一驱动器32的栅极截止电压VGH和要施加到第二驱动器34的栅极截止电压VGH的最佳电平。
图6示出了根据本公开的实施例的栅极驱动电路。
参考图6，栅极驱动电路包括用于顺序地输出扫描脉冲的第一栅极驱动器121的移位寄存器。
移位寄存器包括通过进位(carry)信号线60以相依赖的方式连接的信号发送器ST(N-1)至ST(N)。移位寄存器接收起始脉冲GVST和移位时钟GCLK1和GCLK2，并根据移位时钟GCLK1和GCLK2对扫描脉冲SRO1(N-1)至SRO2(N)进行顺序地输出和移位。移位时钟GCLK1和GCLK2通过进位信号线60输入到信号发送器ST(i-1)至ST(i+2)。在图6的示例中，移位时钟GCLK1和GCLK2可以是顺序地移位的两相时钟，但不限于此。例如，移位时钟GCLK1和GCLK2可以是n相时钟(n是大于或等于2的自然数)。
信号发送器ST(N-1)至ST(N)中的每者包括控制器62和64、第一输出部(outputter)72和76以及第二输出部74和78。
控制器62和64包括：起始信号输入节点，起始脉冲GVST或来自前一信号发送器的进位信号CAR被输入到起始信号输入节点；以及连接到时钟线84和85的时钟输入节点，移位时钟GCLK1和GCLK2被输入到时钟线84和85。如图7所示，控制器62和64还可以包括被施加栅极导通电压VGL的VGL节点和被施加第一栅极截止电压VGH1的第一VGH节点。控制器62和64对第一和第二控制节点进行充电或放电以控制从第一输出部72和76以及第二输出部74和78输出的第一和第二扫描脉冲SRO1(N-1)、SRO1(N)、SRO2(N-1)和SRO2(N)中的每者的上升和下降时序。
如图7A和图7B所示，从第(N-1)信号发送器ST(N-1)输出的第一和第二扫描脉冲SRO1(N-1)和SRO2(N-1)可以具有相同的栅极导通电压VGL和不同的栅极截止电压VGH1和VGH2。第一扫描脉冲SRO1(N-1)和第二扫描脉冲SRO2(N-1)可以被产生为同相脉冲，并且因此它们的上升和下降时序可以相同。第(N-1)信号发送器ST(N-1)输出进位信号CAR并同时输出第一和第二扫描脉冲SRO1(N-1)和SRO2(N-1)。进位信号CAR可以通过进位信号线60输入到下一信号发送器ST(N)的起始信号输入节点，该进位信号线60连接到第一输出节点或者第二输出节点，第一扫描脉冲SRO1(N-1)通过第一输出节点输出，第二扫描脉冲SRO2(N-1)通过第二输出节点输出。
响应于来自第(N-1)信号发送器ST(N-1)的进位信号，在从第(N-1)信号发送器ST(N-1)输出扫描脉冲SRO1(N-1)和SRO2(N-1)之后，第N信号发送器ST(N)输出第一和第二扫描脉冲SRO1(N)和SRO2(N)。如图7A和图7B所示，从第N信号发送器ST(N)输出的第一和第二扫描脉冲SRO1(N)和SRO2(N)可以具有相同的栅极导通电压VGL和不同的栅极截止电压VGH1和VGH2。第一扫描脉冲SRO1(N)和第二扫描脉冲SRO2(N)可以被产生为同相脉冲，并且因此它们的上升和下降时序可以相同。第N信号发送器ST(N)输出进位信号CAR，并且同时输出第一和第二扫描脉冲SRO1(N)和SRO2(N)。进位信号CAR可以通过进位信号线60输入到下一信号发送器(未示出)的起始信号输入节点，进位信号线60连接到第一输出节点或第二输出节点，第一扫描脉冲SRO1(N)通过第一输出节点输出，第二扫描脉冲SRO2(N)通过第二输出节点输出。
第一扫描脉冲SRO1(N-1)和SRO1(N)可以被施加到第一驱动器32或第二驱动器34。当第一扫描脉冲SRO1(N-1)和SRO1(N)被施加到像素电路的第一驱动器32时，第二扫描脉冲SRO2(N-1)和SRO2(N)可以被施加到像素电路的第二驱动器34。另一方面，当第一扫描脉冲SRO1(N-1)和SRO1(N)被施加到像素电路的第二驱动器34时，第二扫描脉冲SRO2(N-1)和SRO2(N)可以被施加到像素电路的第一驱动器32。
第一输出部72和76在控制器62和64的控制下输出第一扫描脉冲SRO1(N-1)和SRO1(N)。如图7A和图7B所示，第一输出部72和76连接到被施加第一栅极截止电压VGH1的VGH1线81和被施加栅极导通电压VGL的VGL线83，并输出在栅极导通电压VGL和第一栅极截止电压VGH1之间摆动的第一扫描脉冲SRO1(N-1)和SRO1(N)。
第二输出部74和78在控制器62和64的控制下输出第二扫描脉冲SRO2(N-1)和SRO2(N)。第二输出部74和78连接到被施加第二栅极截止电压VGH2的VGH2线82和被施加栅极导通电压VGL的VGL线83，并且输出在栅极导通电压VGL和第二栅极截止电压VGH2之间摆动的第二扫描脉冲SRO2(N-1)和SRO2(N)。
在图4的像素电路的情况下，施加到第一驱动器32的第N扫描脉冲的栅极截止电压VGH可以是第一栅极截止电压VGH1，并且施加到第二驱动器34的第(N-1)扫描脉冲的栅极截止电压VGH可以是第二栅极截止电压VGH2，并且反之亦然。
可以将从第(N-1)信号发送器ST(N-1)输出的第一扫描脉冲SRO1(N-1)和从第N信号发送器ST(N)输出的第一扫描脉冲SRO1(N)施加到第二驱动器34的开关元件M5和M6的栅极电极。在这种情况下，可以将从第N信号发送器ST(N)输出的第二扫描脉冲SRO2(N)施加到第一驱动器32的开关元件M1和M2的栅极电极。在这种情况下，施加到第一驱动器32的第N扫描脉冲可以是从第N信号发送器ST(N)输出的第一扫描脉冲SRO1(N)，施加到第二驱动器34的第(N-1)扫描脉冲可以是从第(N-1)信号发送器ST(N-1)输出的第二扫描脉冲SRO2(N-1)，并且施加到第二驱动器34的第N扫描脉冲可以是从第N信号发送器ST(N)输出的第二扫描脉冲SRO2(N)。
另一方面，可以将从第(N-1)信号发送器ST(N-1)输出的第二扫描脉冲SRO2(N-1)和从第N信号发送器ST(N)输出的第二扫描脉冲SRO2(N)施加到第二驱动器34的开关元件M5和M6的栅极电极。在这种情况下，可以将从第N信号发送器ST(N)输出的第一扫描脉冲SRO1(N)施加到第一驱动器32的开关元件M1和M2的栅极电极。在这种情况下，施加到第一驱动器32的第N扫描脉冲可以是从第N信号发送器ST(N)输出的第二扫描脉冲SRO2(N)，施加到第二驱动器34的第(N-1)扫描脉冲可以是从第(N-1)信号发送器ST(N-1)输出的第一扫描脉冲SRO1(N-1)，并且施加到第二驱动器34的第N扫描脉冲可以是从第N信号发送器ST(N)输出的第一扫描脉冲SRO1(N)。
如图7A和图7B所示，第一栅极截止电压VGH1可以被设定为高于或低于第二栅极截止电压VGH2。在图7A和图7B中，“SRO1”表示图6所示的第一扫描脉冲SRO1(N-1)和SRO1(N)，并且“SRO2”表示图6所示的第二扫描脉冲SRO2(N-1)和SRO2(N)。
图8是图6的第(N-1)信号发送器的示例的电路图。图8中未示出的其他信号发送器可以具体化为与图8所示的电路基本相同的电路。图9是图6的信号发送器的输入和输出信号、以及控制节点电压的波形图。应当理解，信号发送器的电路不限于图8所示的电路。例如，在图8中，可以省略一些晶体管或者可以将晶体管添加到控制器62的电路中。
参考图8和图9，控制器62包括多个晶体管T1A至T6。控制器62还包括：被输入有第一移位时钟GCLK1和第二移位时钟GCLK2的时钟输入节点；被输入有起始脉冲GVST或来自前一信号发送器的进位信号的起始信号输入节点；被施加栅极导通电压VGL的VGL节点；以及被施加第一栅极截止电压VGH1的VGH1节点。第一时钟输入节点连接到第一时钟线84。第二时钟输入节点连接到第二时钟线85。起始信号输入节点连接到被施加起始脉冲GVST的进位信号线60或线。VGL节点连接到VGL线83。
第一晶体管T1可以具体化为具有其中两个晶体管串联连接的双栅极结构的一个或多个晶体管T1A和T1B。第一晶体管T1根据第二移位时钟GCLK2的栅极导通电压VGL导通。当第一晶体管T1导通时，起始脉冲GVST的电压或进位信号CAR被发送到1-1控制节点Q'，并且1-1控制节点Q'的电压改变为栅极导通电压VGL。第一晶体管T1包括：连接到被施加第二移位时钟GCLK2的第二时钟输入节点的栅极电极；被施加起始脉冲GVST或进位信号CAR的第一电极；以及连接到1-1控制节点Q'的第二电极。
第二晶体管T2根据第一移位时钟GCLK1的栅极导通电压VGL导通，以将1-1控制节点Q'连接到第三晶体管T3的第一电极。第二晶体管T2包括：连接到被施加第一移位时钟GCLK1的第一时钟输入节点的栅极电极；连接到1-1控制节点Q'的第一电极；以及连接到第三晶体管T3的第一电极的第二电极。第三晶体管T3根据第二控制节点QB的栅极导通电压VGL导通，以将第二晶体管T2的第二电极连接到VGH1节点。第三晶体管T3包括：连接到第二控制节点QB的栅极电极；连接到第二晶体管T2的第二电极的第一电极；以及连接到VGH1节点的第二电极。当第二和第三晶体管T2和T3都导通时，1-1控制节点Q'的电压为第一栅极截止电压VGH1。第二控制节点QB可以连接到下一信号发送器ST(N)的第十一晶体管T11的栅极电极。
第四晶体管T4根据第二移位时钟GCLK2的栅极导通电压VGL导通，以将VGL节点连接到第二控制节点QB。当第四晶体管T4导通时，第二控制节点QB的电压改变为栅极导通电压VGL。第四晶体管T4包括：连接到被施加第二移位时钟GCLK2的第二时钟输入节点的栅极电极；连接到VGL节点的第一电极；以及连接到第二控制节点QB的第二电极。
当1-1控制节点Q'的电压为栅极导通电压VGL时，第五晶体管T5导通，以将第二时钟节点连接到第二控制节点QB。第五晶体管T5包括：连接到1-1控制节点Q'的栅极电极；连接到第二时钟输入节点的第一电极；以及连接到第二控制节点QB的第二电极。
第六晶体管T6根据栅极导通电压VGL导通，以将1-1控制节点Q'连接到1-2控制节点Q。当第六晶体管T6导通时，1-2控制节点Q可以被利用栅极导通电压VGL充电。第六晶体管T6包括：连接到VGL节点的栅极电极；连接到1-1控制节点Q'的第一电极；以及连接到1-2控制节点Q的第二电极。
信号发送器还可以包括连接在1-2控制节点Q和第一输出节点OUT1之间的第一电容器C_Q和连接在第二控制节点QB和VGH1节点之间的第二电容器C_QB。当第一输出节点OUT1被利用栅极导通电压VGL充电时，可以通过第一电容器C_Q发生自举，并且因此例如在如图9所示的第四时间点4可以提升1-2控制节点Q的电压。第二电容器C_QB抑制第二控制节点QB的电压的波动。
响应于1-2控制节点Q和第二控制节点QB的电压，第一输出部72输出在栅极导通电压VGL和第一栅极截止电压VGH1之间摆动的第一扫描脉冲SRO1。第一输出部72包括第七和第八晶体管T7和T8。
第七晶体管T7是提升第一扫描脉冲SRO1的上拉晶体管。第七晶体管T7包括：连接到1-2控制节点Q的栅极电极；连接到第一时钟输入节点的第一电极；以及连接到第一输出节点OUT1的第二电极。
第八晶体管T8是使第一扫描脉冲SRO1下降的下拉晶体管。第八晶体管T8包括：连接到第二控制节点QB的栅极电极；连接到第一输出节点OUT1的第一电极；以及连接到VGH1节点的第二电极。
响应于1-2控制节点Q和第二控制节点QB的电压，第二输出部74输出在栅极导通电压VGL和第二栅极截止电压VGH2之间摆动的第二扫描脉冲SRO2。第二输出部74包括第九至第十一晶体管T9、T10和T11。
第九晶体管T9是提升第二扫描脉冲SRO2的上拉晶体管。第九晶体管T9包括：连接到1-2控制节点Q的栅极电极；连接到第二输出节点OUT2的第一电极；以及连接到第一输出节点OUT1的第二电极。
第十晶体管T10是使第二扫描脉冲SRO2下降的下拉晶体管。第十晶体管T10包括：连接到第二控制节点QB的栅极电极；连接到通过第十一晶体管T11而被施加第二栅极截止电压VGH2的第二电极的第一电极；以及连接到第二输出节点OUT2的第二电极。
在图9中，当1-1控制节点Q'和1-2控制节点Q例如在第三时间点3被同时利用栅极导通电压VGL充电时，第八至第十晶体管T8至T10可以同时导通，从而使VGH1节点和VGH2节点短路。当1-1控制节点Q'和1-2控制节点Q被同时利用栅极导通电压VGL充电时，第十一晶体管T11根据来自前一信号发送器的第二控制节点QB(n-1)的电压截止，从而阻挡第二栅极截止电压VGH2。第十一晶体管T11包括：连接到前一信号发送器的第二控制节点QB(n-1)的栅极电极；连接到VGH2节点的第一电极；以及连接到第十晶体管10的第一电极的第二电极。可以省略第十一晶体管T11。在这种情况下，第二栅极截止电压VGH2被施加到第十晶体管10的第一电极。
在图9中，第一扫描脉冲SR01和第二扫描脉冲SR02可以彼此切换。换言之，第一输出部72可以输出第二扫描脉冲SRO2，且第二输出部74可以输出第一扫描脉冲SRO1。
根据本公开，可以将用于控制像素电路的开关元件的扫描脉冲的栅极截止电压划分为针对开关元件的驱动特性优化的电压，从而实现针对像素电路中发生的漏电流优化的电压并提高保持特性。
本公开的效果不限于此，并且本领域普通技术人员将从以下权利要求清楚地理解这里未描述的其他效果。
本公开要实现的目的、实现目的的手段、以及上述本公开的效果不是规定权利要求的本质特征，并且因此，权利要求的范围不限于本公开的公开内容。
尽管已经参考附图更详细地描述了本公开的实施例，但是本公开不限于此并且可以在不背离本公开的技术构思的情况下以许多不同的形式具体化。因此，本公开所公开的实施例仅用于说明的目的，并不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述实施例在所有方面都是说明性的，并且不限制本公开。应基于以下权利要求解释本公开的保护范围，并且其等同范围内的所有技术构思均应解释为落入本公开的范围之内。

Claims (19)

1.一种栅极驱动电路，包括：
第(N-1)信号发送器，被施加：起始脉冲或进位信号；移位时钟；栅极导通电压；第一栅极截止电压；以及第二栅极截止电压，其中N是自然数；以及
第N信号发送器，被施加：来自所述第(N-1)信号发送器的进位信号；所述移位时钟；所述栅极导通电压；所述第一栅极截止电压；以及所述第二栅极截止电压，
其中，所述第(N-1)信号发送器和所述第N信号发送器中的每者包括：
第一输出部，被配置为输出在所述栅极导通电压和所述第一栅极截止电压之间摆动的第一扫描脉冲；
第二输出部，被配置为输出在所述栅极导通电压和所述第二栅极截止电压之间摆动的第二扫描脉冲；以及
控制器，被配置为控制所述第一输出部和所述第二输出部，并且
所述第一栅极截止电压被设定为高于或低于所述第二栅极截止电压。
2.如权利要求1所述的栅极驱动电路，其中，从所述第(N-1)信号发送器输出的所述第一扫描脉冲和所述第二扫描脉冲被产生为具有相同的相位。
3.如权利要求1所述的栅极驱动电路，其中，响应于来自所述第(N-1)信号发送器的所述进位信号，在所述第一扫描脉冲和所述第二扫描脉冲从所述第(N-1)信号发送器输出之后，所述第N信号发送器输出所述第一扫描脉冲和所述第二扫描脉冲，
其中，从所述第N信号发送器输出的所述第一扫描脉冲和所述第二扫描脉冲被产生为具有相同的相位。
4.如权利要求1所述的栅极驱动电路，其中，所述控制器包括：
第一晶体管，包括：连接到第二时钟输入节点的栅极电极，所述第二时钟输入节点被施加第二移位时钟；第一电极，被施加所述起始脉冲或所述进位信号；以及连接到1-1控制节点的第二电极；
第二晶体管，包括：连接到第一时钟输入节点的栅极电极，所述第一时钟输入节点被施加所述第一移位时钟；连接到所述1-1控制节点的第一电极；以及第二电极；
第三晶体管，包括：连接到第二控制节点的栅极电极；连接到所述第二晶体管的所述第二电极的第一电极；以及连接到VGH1节点的第二电极，所述VGH1节点被施加所述第一栅极截止电压；
第四晶体管，包括：连接到所述第二时钟输入节点的栅极电极；连接到VGL节点的第一电极，所述VGL节点被施加栅极导通电压；以及连接到所述第二控制节点的第二电极；
第五晶体管，包括：连接到所述1-1控制节点的栅极电极；连接到所述第二时钟输入节点的第一电极；以及连接到所述第二控制节点的第二电极；以及
第六晶体管，包括：连接到所述VGL节点的栅极电极；连接到所述1-1控制节点的第一电极；以及连接到1-2控制节点的第二电极。
5.如权利要求4所述的栅极驱动电路，其中，所述第一输出部包括：
第七晶体管，包括：连接到所述1-2控制节点的栅极电极；连接到所述第一时钟输入节点的第一电极；以及连接到第一输出节点的第二电极，所述第一扫描脉冲通过所述第一输出节点输出；以及
第八晶体管，包括：连接到所述第二控制节点的栅极电极；连接到所述第一输出节点的第一电极；以及连接到所述VGH1节点的第二电极。
6.如权利要求4所述的栅极驱动电路，其中，所述第二输出部包括：
第九晶体管，包括：连接到所述1-2控制节点的栅极电极；连接到第二输出节点的第一电极，所述第二扫描脉冲通过所述第二输出节点输出；以及连接到所述第一输出节点的第二电极；以及
第十晶体管，包括：连接到所述第二控制节点的栅极电极；被施加所述第二栅极截止电压的第一电极；以及连接到所述第二输出节点的第二电极。
7.如权利要求4所述的栅极驱动电路，其中，所述第二输出部包括：
第九晶体管，包括：连接到所述1-2控制节点的栅极电极；连接到第二输出节点的第一电极，所述第二扫描脉冲通过所述第二输出节点输出；以及连接到所述第一输出节点的第二电极；
第十晶体管，包括：连接到所述第二控制节点的栅极电极；被施加所述第二截止电压的第一电极；以及连接到所述第二输出节点的第二电极；以及
第十一晶体管，包括：连接到前一信号发送器的第二控制节点的栅极电极；连接到VGH2节点的第一电极，所述VGH2节点被施加所述第二栅极截止电压；以及连接到所述第十晶体管的所述第一电极的第二电极。
8.一种显示装置，包括：
像素阵列，包括：多条数据线；多条栅极线；被施加恒定电压的多条电源线；以及多个子像素；
数据驱动器，被配置为向所述多条数据线施加数据电压；以及
栅极驱动器，被配置为使用第一移位寄存器向所述多条栅极线中的扫描线顺序地提供扫描脉冲，
其中，所述第一移位寄存器包括：
第(N-1)信号发送器，被施加：起始脉冲或进位信号；移位时钟；栅极导通电压；第一栅极截止电压；以及第二栅极截止电压，其中N是自然数；以及
第N信号发送器，被施加：来自所述第(N-1)信号发送器的进位信号；所述移位时钟；所述栅极导通电压；所述第一栅极截止电压；以及所述第二栅极截止电压，
其中，所述第(N-1)信号发送器和所述第N信号发送器中的每者包括：
第一输出部，被配置为输出在所述栅极导通电压和所述第一栅极截止电压之间摆动的第一扫描脉冲；
第二输出部，被配置为输出在所述栅极导通电压和所述第二栅极截止电压之间摆动的第二扫描脉冲；以及
控制器，被配置为控制所述第一输出部和所述第二输出部，并且
所述第一栅极截止电压被设定为高于或低于所述第二栅极截止电压。
9.如权利要求8所述的显示装置，其中，从所述第(N-1)信号发送器输出的所述第一扫描脉冲和所述第二扫描脉冲被产生为具有相同的相位。
10.如权利要求8所述的显示装置，其中，响应于来自所述第(N-1)信号发送器的所述进位信号，在所述第一扫描脉冲和所述第二扫描脉冲从所述第(N-1)信号发送器输出之后，所述第N信号发送器输出所述第一扫描脉冲和所述第二扫描脉冲，
其中，从所述第N信号发送器输出的所述第一扫描脉冲和所述第二扫描脉冲被产生为具有相同的相位。
11.如权利要求8所述的显示装置，其中，所述子像素中的每个子像素的像素电路包括：
驱动元件，被配置为驱动发光元件；
第一驱动器，包括：连接到所述驱动元件的栅极电极的电容器；和一个或多个开关元件；以及
第二驱动器，被配置为初始化所述电容器和所述发光元件的阳极电压，所述第二驱动器包括一个或多个开关元件，并且
施加到所述第一驱动器的所述扫描脉冲的所述栅极截止电压和施加到所述第二驱动器的所述扫描脉冲的所述栅极截止电压彼此不同。
12.如权利要求10所述的显示装置，其中，从所述第(N-1)信号发送器输出的所述第一扫描脉冲和从所述第N信号发送器输出的所述第一扫描脉冲被施加到所述第二驱动器的开关元件的栅极电极，并且从所述第N信号发送器输出的所述第二扫描脉冲被施加到所述第一驱动器的开关元件的栅极电极；或者
从所述第(N-1)信号发送器输出的所述第二扫描脉冲和从所述第N信号发送器输出的所述第二扫描脉冲被施加到所述第二驱动器的所述开关元件的所述栅极电极，并且从所述第N信号发送器输出的所述第一扫描脉冲被施加到所述第一驱动器的所述开关元件的所述栅极电极。
13.如权利要求8所述的显示装置，其中，所述栅极驱动器使用第二移位寄存器将发光控制脉冲顺序地提供给所述多条栅极线中的发光线。
14.如权利要求13所述的显示装置，其中，所述子像素中的每个子像素的像素电路包括：
驱动元件，被配置为驱动发光元件；
第一驱动器，被施加像素驱动电压和所述数据电压；
第二驱动器，被施加初始化电压；以及
第三驱动器，被配置为在所述像素驱动电压和所述发光元件之间切换电流路径。
15.如权利要求14所述的显示装置，其中，所述子像素中的每个子像素的所述像素电路接收所述像素驱动电压、所述数据电压、所述初始化电压、第(N-1)扫描脉冲、第N扫描脉冲和所述发光控制脉冲，并且通过将驱动时段划分为初始化时段、采样时段和发光时段而被驱动。
16.如权利要求15所述的显示装置，其中，所述第一驱动器包括电容器、第一开关元件和第二开关元件，并且被配置为对所述驱动元件的阈值电压进行采样，存储采样的阈值电压，并利用所述数据电压对所述电容器进行充电；
所述第三驱动器包括第三开关元件和第四开关元件，所述第三开关元件和所述第四开关元件均被配置为响应于所述发光控制脉冲而在所述像素驱动电压和所述发光元件之间切换电流路径；以及
所述第二驱动器被配置为向所述第一驱动器和所述发光元件的阳极电极施加所述初始化电压以初始化所述电容器和所述发光元件的阳极电压，所述第二驱动器包括第五开关元件和第六开关元件。
17.如权利要求16所述的显示装置，其中，所述驱动元件包括：连接到第二节点的栅极电极；连接到第一节点的第一电极；以及连接到第三节点的第二电极，
所述发光元件包括：连接到第四节点的阳极电极；以及被施加低电位电源电压的阴极电极，
在所述采样时段中，响应于所述第N扫描脉冲，所述第一开关元件将所述第二节点连接到所述第三节点，
在所述采样时段中，响应于所述第N扫描脉冲，所述第二开关元件向所述第一节点施加所述数据电压，
在所述发光时段中，所述第三开关元件根据所述发光控制脉冲的所述栅极导通电压而导通，以将所述像素驱动电压施加到所述第一节点，
在所述发光时段中，所述第四开关元件根据所述发光控制脉冲的所述栅极导通电压而导通，以将所述第三节点连接到所述第四节点，
在所述初始化时段中，响应于所述第(N-1)扫描脉冲，所述第五开关元件向所述第二节点施加所述初始化电压，并且
在所述采样时段中，响应于所述第N扫描脉冲，所述第六开关元件向所述第四节点施加所述初始化电压。
18.如权利要求17所述的显示装置，其中，施加到所述第一驱动器的所述第N扫描脉冲的栅极截止电压为所述第一栅极截止电压，并且施加到所述第二驱动器的所述第(N-1)扫描脉冲和所述第N扫描脉冲的栅极截止电压为所述第二栅极截止电压，或者
施加到所述第一驱动器的所述第N扫描脉冲的所述栅极截止电压为所述第二栅极截止电压，并且施加到所述第二驱动器的所述第(N-1)扫描脉冲和所述第N扫描脉冲的所述栅极截止电压为所述第一栅极截止电压。
19.如权利要求17所述的显示装置，其中，施加到所述第一驱动器的所述第N扫描脉冲是从所述第N信号发送器输出的第一扫描脉冲，施加到所述第二驱动器的所述第(N-1)扫描脉冲是从所述第(N-1)信号发送器输出的第二扫描脉冲，并且施加到所述第二驱动器的所述第N扫描脉冲是从所述第N信号发送器输出的第二扫描脉冲，或者
施加到所述第一驱动器的所述第N扫描脉冲是从所述第N信号发送器输出的所述第二扫描脉冲，施加到所述第二驱动器的所述第(N-1)扫描脉冲是从所述第(N-1)信号发送器输出的第一扫描脉冲，并且施加到所述第二驱动器的所述第N扫描脉冲是从所述第N信号发送器输出的所述第一扫描脉冲。
CN202211165472.3A 2021-09-30 2022-09-23 栅极驱动电路和包括该栅极驱动电路的显示装置 Pending CN115909962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0130033 2021-09-30
KR1020210130033A KR20230046712A (ko) 2021-09-30 2021-09-30 게이트 구동회로와 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
CN115909962A true CN115909962A (zh) 2023-04-04

Family

ID=85718920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211165472.3A Pending CN115909962A (zh) 2021-09-30 2022-09-23 栅极驱动电路和包括该栅极驱动电路的显示装置

Country Status (3)

Country Link
US (1) US20230096265A1 (zh)
KR (1) KR20230046712A (zh)
CN (1) CN115909962A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230143650A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20230046712A (ko) 2023-04-06
US20230096265A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US11462171B2 (en) Gate driving circuit and flexible display using the same
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
US11798489B2 (en) Gate driver and display device using the same
US20230096265A1 (en) Gate driving circuit and display device including the same
US20230178033A1 (en) Data driving circuit and display device including the same
US11749207B2 (en) Gate driving circuit and display device including 1HE same
US11862086B2 (en) Pixel circuit and display device including the same
US20230008552A1 (en) Pixel circuit and display panel including same
CN115762415A (zh) 像素电路和包括像素电路的显示装置
US11887548B2 (en) Gate driver and display device including the same
US11862104B2 (en) Gate driver and display device including the same
US11715428B2 (en) Pixel circuit and display device including the same
US11735116B2 (en) Pixel circuit, method for driving the pixel circuit and display device including the same for improving data charging
US11721290B2 (en) Gate driving circuit and display device including the same
JP7383086B2 (ja) ゲート駆動部およびこれを含む表示パネル
US20240185786A1 (en) Pixel circuit and display device, and mobile terminal including the display device
US11908405B2 (en) Pixel circuit and display device including the same
EP4207169A1 (en) Gate driver and display device using the same
US20230010792A1 (en) Gate driving circuit and display device including the same
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230046918A (ko) 게이트 구동 회로와 이를 포함한 표시장치
CN118072679A (zh) 像素电路及包括其的显示装置
KR20230044910A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
JP2023066380A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination