CN110277060A - 一种像素电路和显示装置 - Google Patents

一种像素电路和显示装置 Download PDF

Info

Publication number
CN110277060A
CN110277060A CN201910425421.1A CN201910425421A CN110277060A CN 110277060 A CN110277060 A CN 110277060A CN 201910425421 A CN201910425421 A CN 201910425421A CN 110277060 A CN110277060 A CN 110277060A
Authority
CN
China
Prior art keywords
transistor
pixel circuit
pole
electrically connected
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910425421.1A
Other languages
English (en)
Other versions
CN110277060B (zh
Inventor
范龙飞
文国哲
朱晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN201910425421.1A priority Critical patent/CN110277060B/zh
Publication of CN110277060A publication Critical patent/CN110277060A/zh
Priority to PCT/CN2019/118969 priority patent/WO2020233024A1/zh
Application granted granted Critical
Publication of CN110277060B publication Critical patent/CN110277060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Abstract

本发明实施例公开一种像素电路和显示装置，像素电路包括数据电压写入模块、驱动模块、存储模块、发光模块和漏电流抑制模块；数据电压写入模块用于向驱动模块的控制端写入数据电压；存储模块用于存储驱动模块控制端的数据电压；驱动模块用于根据驱动模块的控制端的数据电压驱动发光模块发光；漏电流抑制模块与驱动模块的控制端电连接，用于保持驱动模块的控制端电位；可以使得在发光阶段驱动模块的控制端的电位不容易被泄放掉，使驱动模块控制端的电位可以得到较好地保持，提高显示效果；并且可以使得对像素电路的驱动频率降低，降低包括该像素电路的整个显示装置的功耗。并且可以使得存储模块的面积减小，进而有利于提高像素密度。

Description

一种像素电路和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示装置。
背景技术
随着显示技术的发展，有机发光显示装置得到越来越广泛的应用。
有机发光显示装置中包括多个像素电路，像素电路通常包括多个薄膜晶体管，现有技术中，像素电路中的薄膜晶体管通常低温多晶硅(Low Temperature Poly-silicon，LTPS)工艺形成，而采用LTPS工艺形成的薄膜晶体管的漏电流较大，驱动晶体管的栅极电位不稳定，造成显示装置功耗较大。
发明内容
本发明提供一种像素电路和显示装置，以实现稳定驱动模块控制端的电位，降低显示装置的功耗。
第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、发光模块和漏电流抑制模块；
驱动模块用于根据驱动模块的控制端的数据电压驱动发光模块发光；
漏电流抑制模块与驱动模块的控制端电连接，用于保持驱动模块的控制端电位；通过设置与驱动模块控制端电连接的漏电流抑制模块，可以使得在发光阶段驱动模块的控制端的电位不容易被泄放掉，使驱动模块控制端的电位可以得到较好地保持，提高显示效果；并且可以使得对像素电路的驱动频率降低，进而降低包含该像素电路的显示装置中驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且，因漏电流抑制模块可以使得驱动模块的控制端的电位不容易被泄放，使得存储模块的面积可以减小，进而有利于提高像素密度。
其中，漏电流抑制模块为氧化物晶体管；氧化物晶体管在截止状态时的漏电流明显小于低温多晶硅薄膜晶体管在截止状态时的漏电流，使得驱动模块控制端的电位可以保持稳定，有利于提高显示效果。并且，可以使得对像素电路的驱动频率可以降低，进而降低驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且氧化物晶体管的导电均匀性好，各像素电路中氧化物晶体管的阈值电压大小较为均匀，进而可以使得显示时各发光模块的亮度更加均匀，提高显示效果。
其中，所述的像素电路还包括电压写入模块、存储模块，所述数据电压写入模块用于向所述驱动模块的控制端写入数据电压；所述存储模块用于存储所述驱动模块控制端的数据电压。
其中，数据电压写入模块包括第一晶体管，驱动模块包括第二晶体管，漏电流抑制模块包括第三晶体管，像素电路还包括第四晶体管，存储模块包括第一电容，发光模块包括有机发光器件；第一晶体管、第二晶体管和第四晶体管为低温多晶硅晶体管；
第一晶体管的栅极与像素电路的第一扫描信号输入端电连接，第一晶体管的第一极与像素电路的数据电压输入端电连接，第一晶体管的第二极与第二晶体管的第一极电连接；
第二晶体管的栅极与第三晶体管的第二极电连接，第二晶体管的第一极与第四晶体管的第二极电连接，第二晶体管的第二极与第三晶体管的第一极电连接，第三晶体管的栅极用于输入控制信号以使第三晶体管导通或截止；
第四晶体管的第一极与像素电路的第一电压信号输入端电连接，第四晶体管的栅极与像素电路的第一发光控制信号输入端电连接；
有机发光器件的第一极与第二晶体管的第二极电连接，有机发光器件的第二极与像素电路的第二电压信号输入端电连接；
第一电容的两端分别与第二晶体管的栅极和第二晶体管的第一极电连接；本实施例提供的像素电路，只包括四个晶体管和一个电容，像素电路中包含晶体管和电容数量都较少，更加有利于提高像素密度。
其中，第三晶体管和第四晶体管的沟道类型不同，第三晶体管的栅极与像素电路的第一发光控制信号输入端电连接；进而使得在包含本实施例提供像素电路的显示装置中，第三晶体管的栅极和第四晶体管的栅极可以连接同一条信号线，进而有利于减少包括该像素电路的显示装置的布线，有利于实现显示装置的窄边框。
其中，该像素电路还包括第五晶体管，第五晶体管的栅极与像素电路的第二扫描信号输入端电连接，第五晶体管的第一极与像素电路的初始化电压输入端电连接，第五晶体管的第二极与有机发光器件的第一极电连接；进而使得初始化电压输入端可通过第五晶体管有机发光器件的阳极电位进行初始化，以及初始化电压输入端可通过第五晶体管和第三晶体管对第二晶体管的栅极电位进行初始化，使得第二晶体管的栅极电位和有机发光器件的阳极电位在初始化阶段被泄放掉，避免第二晶体管栅极和有机发光器件的阳极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果。
其中，该像素电路还包括第六晶体管，第六晶体管的栅极与像素电路的第三扫描信号输入端电连接，第六晶体管的第一极与像素电路的初始化电压输入端电连接，第六晶体管的第二极与第三晶体管的第二极电连接；进而使得初始化电压输入端可通过第六晶体管对第二晶体管的栅极电位进行初始化，以及可以通过第五晶体管对有机发光器件的阳极电位进行初始化，使得第二晶体管的栅极电位和有机发光器件的阳极电位在初始化阶段被泄放掉，避免第二晶体管的栅极和有机发光器件的阳极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果。
其中，该像素电路还包括第七晶体管和第八晶体管；第七晶体管的栅极与像素电路的第一扫描信号输入端电连接，第七晶体管的第一极与第二晶体管的第二极电连接，第七晶体管的第二极与第三晶体管的第一极电连接；
第八晶体管的栅极与像素电路的第一发光控制信号输入端电连接，第八晶体管的第一极与第二晶体管的第二极电连接，第八晶体管的第二极与有机发光器件的第一极电连接；第七晶体管和第六晶体管都通过第三晶体管与第二晶体管(驱动晶体管)的栅极电连接，第三晶体管为氧化物晶体管。因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管的栅极电位不会被第七晶体管和第六晶体管泄放掉，使得第二晶体管是栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。并且，因第二晶体管栅极电位可以保持稳定，使得第一电容的面积可以减小，有利于提高像素密度。
其中，第六晶体管和/或第七晶体管为单栅晶体管；进而使得制备该像素电路时制备工艺更加简单，并且可以使得像素电路占用版图空间较小，有利于提高像素密度。
其中，数据电压写入模块包括第九晶体管，驱动模块包括第十晶体管，漏电流抑制模块包括第十一晶体管，存储模块包括第二电容，发光模块包括有机发光器件；第十晶体管为低温多晶硅晶体管；
第九晶体管的栅极与像素电路的第四扫描信号输入端电连接，第九晶体管的第一极与像素电路的数据电压信号输入端电连接，第九晶体管的第二极与第十晶体管的栅极电连接；
第十晶体管的第一极与像素电路的第一电压信号输入端电连接，第十晶体管的第二极与有机发光器件的第一极电连接，有机发光器件的第二极与像素电路的第二电压信号输入端电连接；
第二电容的两端分别与第十晶体管的栅极和第十晶体管的第一极电连接；
第十一晶体管的栅极与像素电路的第五扫描信号输入端电连接，第十一晶体管的第一极与像素电路的初始化电压输入端电连接，第十一晶体管的第二极与第十晶体管的栅极电连接；进而使得在初始化阶段初始化电压输入端输入的电压可通过第十一晶体管写入到第十晶体管的栅极，使得第十晶体管的栅极电位在初始化阶段被泄放掉，避免第二晶体管的栅极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果；并且第十一晶体管为氧化物晶体管，可以保证第二晶体管的栅极电位不会被第七晶体管和第六晶体管泄放掉，使得第二晶体管的栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。
其中，该像素电路还包括第十二晶体管，第十二晶体管的栅极与像素电路的第二发光控制信号输入端电连接，第十二晶体管的第一极与驱动模块的第二极电连接，第十二晶体管的第二极与有机发光器件的第一极电连接；第十二晶体管电连接在第十晶体管的第二极与有机发光器件的阳极之间，可以有效控制有机发光器件的发光状态。
其中，第九晶体管、第十晶体管、第十一晶体管和第十二晶体管中至少之一为双栅晶体管，因双栅晶体管的漏电流明显小于单栅晶体管的漏电流，因此，将像素电路中晶体管设置为双栅晶体管，可以进一步减小像素电路中的漏电流，使得在发光阶段第十晶体管的栅极电位可以得到更好地保持，提高显示效果，并且可以使得对像素电路的驱动频率进一步降低，进一步降低整个显示装置的功耗。
第二方面，本发明实施例还提供了一种显示装置，第一方面提供的像素电路，还包括与像素电路电连接的驱动芯片。
本发明实施例提供的像素电路和显示装置，通过设置与驱动模块控制端电连接的漏电流抑制模块，可以使得在发光阶段驱动模块的控制端的电位不容易被泄放掉，使驱动模块控制端的电位可以得到较好地保持，提高显示效果；并且可以使得对像素电路的驱动频率降低，进而降低包含该像素电路的显示装置中驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且，因漏电流抑制模块可以使得驱动模块的控制端的电位不容易被泄放，使得存储模块的面积可以减小，进而有利于提高像素密度。
附图说明
图1为本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的一种像素电路的工作时序图；
图5是本发明实施例提供的另一种像素电路的结构示意图；
图6是本发明实施例提供的像素电路的另一种工作时序图；
图7是本发明实施例提供的另一种像素电路的结构示意图；
图8是本发明实施例提供的像素电路的另一种工作时序图；
图9是本发明实施例提供的另一种像素电路的结构示意图；
图10是本发明实施例提供的像素电路的另一种工作时序图；
图11是本发明实施例提供的另一种像素电路的结构示意图；
图12是本发明实施例提供的像素电路的另一种工作时序图；
图13是本发明实施例提供的另一种像素电路的结构示意图；
图14是本发明实施例提供的像素电路的另一种工作时序图；
图15是本发明实施例提供的另一种像素电路的结构示意图；
图16是本发明实施例提供的像素电路的另一种工作时序图；
图17是本发明实施例提供的另一种像素电路的结构示意图；
图18是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有技术的像素电路中，与驱动晶体管电连接的薄膜晶体管通常漏电流较大，造成驱动晶体管的栅极电位不稳定，显示装置功耗较大。经发明人研究发现，出现上述问题的原因在于，现有技术中，显示装置通常包括阵列基板，阵列基板中包括薄膜晶体管阵列，薄膜晶体管阵列中薄膜晶体管通常为低温多晶硅晶体管，因采用低温多晶硅工艺形成的薄膜晶体管晶格间隙较大，电子迁移率较高，造成低温多晶体硅晶体管的漏电流较大，使得驱动晶体管在驱动发光器件发光时，栅极电位通过与其电连接的低温多晶硅晶体管逐渐被泄放，使得在发光阶段驱动晶体管的栅极电位无法维持稳定，显示效果较差。为保证显示效果，则需提高对像素电路的驱动频率，造成显示装置中驱动芯片的功耗大大增加，最终造成整个显示装置的功耗较大。
基于上述问题，本发明实施例提供了一种像素电路，图1为本发明实施例提供的一种像素电路的结构示意图，该像素电路包括数据电压写入模块110、驱动模块120、存储模块130、发光模块140和漏电流抑制模块150；
数据电压写入模块110用于向驱动模块120的控制端G1写入数据电压；
存储模块130用于存储驱动模块120控制端G1的数据电压；
驱动模块120用于根据驱动模块120的控制端G1的数据电压驱动发光模块140发光；
漏电流抑制模块150与驱动模块120的控制端G1电连接，用于保持驱动模块120的控制端G1电位。
具体的，像素电路工作时，其工作时序通常至少包括数据写入阶段和发光阶段，在数据写入阶段，控制数据电压写入模块110导通，数据电压通过导通的数据电压写入模块110被写入到驱动模块120的控制端G1以及存储模块130的一端；在发光阶段，驱动模块120根据其控制端G1的电位控制发光模块140发光。并且，在发光阶段，存储模块130对驱动模块120控制端G1的电位进行存储保持。为避免驱动模块120控制端G1的电位通过与驱动模块120控制端G1电连接的模块被泄放，本发明实施例的像素电路中，与驱动模块120的控制端G1电连接的漏电流抑制模块150在关断时具有较低的漏电流，进而可以使得驱动模块120的控制端G1的电位不容易被泄放掉，使驱动模块120控制端G1的电位可以得到较好地保持，进而可以使得对像素电路的驱动频率降低，进而降低包含本实施例的像素电路的显示装置中驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗，尤其对于中小尺寸显示装置来说，驱动芯片的功耗占整个显示装置功耗的一半左右，因此对于中小尺寸的显示装置来说，整个显示装置的功耗可以显著降低。并且，因漏电流抑制模块150在关断时具有较低的漏电流，可以使得在发光阶段，驱动模块120的控制端G1的电位不容易被泄放，使得存储模块130的面积可以减小，进而有利于提高像素密度。
需要说明的是，图1所示数据电压写入模块110直接与驱动模块120控制端G1直接电连接的像素电路结构只是一种示例结构，本发明实施例的像素电路还可以是其他结构，图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，数据电压写入模块110可与驱动模块120的第一端A电连接，驱动模块120的第二端B可通过漏电流抑制模块150与驱动模块120的控制端G1电连接，该像素电路还可包括发光控制模块160，在数据写入阶段，可控制数据电压写入模块110和漏电流抑制模块150导通，发光控制模块160关断，数据电压可通过导通的数据电压写入模块110、驱动模块120和漏电流抑制模块150写入到驱动晶体管的栅极。在发光阶段，可控制数据电压写入模块110和漏电流抑制模块150关断，发光控制模块160导通，驱动模块120根据自身控制端G1电位驱动发光模块140发光。
可选的，漏电流抑制模块150为氧化物晶体管。氧化物晶体管在截止状态时的漏电流明显小于低温多晶硅薄膜晶体管在截止状态时的漏电流，因此在发光阶段，可以使得驱动模块120控制端G1的电位不容易通过漏电流抑制模块150被泄放，使得驱动模块120控制端G1的电位可以保持稳定，有利于提高显示效果。并且，驱动模块120控制端G1的电位保持稳定，使得对像素电路的驱动频率(具体是扫描频率以及向驱动模块120控制端G1写入数据电压的频率)可以降低，进而降低驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且氧化物晶体管的导电均匀性好，各像素电路中氧化物晶体管的阈值电压大小较为均匀，进而可以使得显示时各发光模块140的亮度更加均匀，提高显示效果。其中，氧化物晶体管具体可以是铟镓锌氧化物(indium gallium zinc oxide,IGZO)晶体管。
需要说明的是，对于图1所示数据电压写入模块110直接与驱动模块120控制端G1电连接的像素电路结构，数据电压写入模块110也可选为氧化物晶体管，具体可以是IGZO晶体管，进而减小数据电压写入模块110的漏电流，使得在发光阶段，驱动模块120控制端G1的电位也不容易通过数据电压写入模块110被泄放掉，进一步使得驱动模块120控制端G1的电位可以保持稳定。另外，本发明实施例的像素电路还可以是其他结构，在任意结构的像素电路中，与驱动模块120控制端G1电连接的模块可选为氧化物晶体管，具体可以是IGZO晶体管。
本发明实施例提供的像素电路，通过设置与驱动模块控制端电连接的漏电流抑制模块，可以使得在发光阶段驱动模块的控制端的电位不容易被泄放掉，使驱动模块控制端的电位可以得到较好地保持，提高显示效果；并且可以使得对像素电路的驱动频率降低，进而降低包含该像素电路的显示装置中驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且，因漏电流抑制模块可以使得驱动模块的控制端的电位不容易被泄放，使得存储模块的面积可以减小，进而有利于提高像素密度。
图3是本发明实施例提供的另一种像素电路的结构示意图，参考图3，在上述方案的基础上，可选的，数据电压写入模块110包括第一晶体管T1，驱动模块120包括第二晶体管T2，漏电流抑制模块150包括第三晶体管T3，像素电路还包括第四晶体管T4，存储模块130包括第一电容C1，发光模块140包括有机发光器件D1；第一晶体管T1、第二晶体管T2和第四晶体管T4为低温多晶硅晶体管；
第一晶体管T1的栅极与像素电路的第一扫描信号输入端Scan1电连接，第一晶体管T1的第一极与像素电路的数据电压输入端电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接；
第二晶体管T2的栅极与第三晶体管T3的第二极电连接，第二晶体管T2的第一极与第四晶体管T4的第二极电连接，第二晶体管T2的第二极与第三晶体管T3的第一极电连接，第三晶体管T3的栅极用于输入控制信号以使所述第三晶体管T3导通或截止；
第四晶体管T4的第一极与像素电路的第一电压信号输入端Vdd电连接，第四晶体管T4的栅极与像素电路的第一发光控制信号输入端EM1电连接；
有机发光器件D1的第一极与第二晶体管T2的第二极电连接，有机发光器件D1的第二极与像素电路的第二电压信号输入端Vss电连接；
第一电容C1的两端分别与第二晶体管T2的栅极和第二晶体管T2的第一极电连接。
参考图3，第三晶体管T3的栅极可与像素电路的第一控制信号输入端EN电连接，第四晶体管T4作为发光控制模块160。图4是本发明实施例提供的一种像素电路的工作时序图，图4所示工作时序可对应图3所示的像素电路。参考图4，图3所示像素电路的工作时序可以包括数据写入阶段和发光阶段。以下以第一晶体管T1、第二晶体管T2和第四晶体管T4为P型晶体管，第三晶体管T3为N型晶体管为例进行示例性说明。
参考图3和图4，在数据写入阶段t1，第一扫描信号输入端Scan1输入低电平，第一晶体管T1导通；第一控制信号输入端EN输入高电平，第三晶体管T3导通；第一发光控制信号输入端EM1输入高电平，第四晶体管T4截止。数据电压输入端输入的数据电压通过导通的第一晶体管T1、第二晶体管T2和第三晶体管T3写入到第二晶体管T2的栅极，当第二晶体管T2的栅极电位达到VDD-|Vth|(其中，VDD为第一电压信号输入端Vdd输入的电压，Vth为第二晶体管T2的阈值电压)时，第二晶体管T2截止，完成对第二晶体管T2栅极电位的写入和阈值电压的补偿，使得第二晶体管T2对有机发光器件D1的驱动电流不会受到第二晶体管T2阈值电压的影响，有利于提高显示均匀性，提高显示效果。
在发光阶段t2，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止；第一控制信号输入端EN输入低电平，第三晶体管T3截止；第一发光控制信号输入端EM1输入低电平，第四晶体管T4导通，第二晶体管T2驱动有机发光器件D1发光。其中，第三晶体管T3可为氧化物晶体管，具体可以是IGZO晶体管，因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管T2的栅极电位可以保持稳定，进而使得对该像素电路的驱动频率可以降低，进而降低包含该像素电路的显示装置的功耗。并且，因氧化物晶体管在截止状态具有较低的漏电流，进而可以使得第二晶体管T2的栅极电位可以保持稳定，使得第一电容C1的电容值无需很大即可保持第二晶体管T2栅极的电位，使得第一电容C1的面积可以减小，有利于提高像素密度。并且，本实施例提供的像素电路，只包括四个晶体管和一个电容，像素电路中包含晶体管和电容数量都较少，更加有利于提高像素密度。
图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，在上述方案的基础上，可选的，第三晶体管T3和第四晶体管T4的沟道类型不同，第三晶体管T3的栅极与像素电路的第一发光控制信号输入端EM1电连接。
具体的，以第三晶体管T3为N型晶体管，第四晶体管T4为P型晶体管为例进行说明，因第三晶体管T3和第四晶体管T4在数据写入阶段和发光阶段的导通关断状态都不同，因此第三晶体管和第四晶体管T4沟道类型不同时，可以由相同的控制信号控制第三晶体管T3和第四晶体管T4，进而使得在包含本实施例提供像素电路的显示装置中，第三晶体管T3的栅极和第四晶体管T4的栅极可以连接同一条信号线，进而有利于减少包括该像素电路的显示装置的布线，有利于实现显示装置的窄边框。可选的，因氧化物晶体管的工艺限制，第三晶体管T3为N型晶体管。
图6是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图5所示的像素电路，参考图5和图6，图5所示像素电路的工作时序包括数据写入阶段和发光阶段。图5以第三晶体管T3为N型晶体管，其他晶体管为P型晶体管为例进行了示意性说明。
参考图5和图6，在数据写入阶段t1，第一扫描信号输入端Scan1输入低电平，第一晶体管T1导通，第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止，数据电压沿着导通的第一晶体管T1、第二晶体管T2和第三晶体管T3写入到第二晶体管T2的栅极，当第二晶体管T2的栅极电位达到VDD-|Vth|(其中，VDD为第一电压信号输入端Vdd输入的电压，Vth为第二晶体管T2的阈值电压)时，第二晶体管T2截止，完成对第二晶体管T2栅极电位的写入和阈值电压的补偿。
在发光阶段t2，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止，第一发光控制信号输入端EM1输入低电平，第三晶体管T3截止，第四晶体管T4导通，第二晶体管T2驱动有机发光器件D1发光。其中，第三晶体管T3可为氧化物晶体管，具体可以是IGZO晶体管，因氧化物晶体管在截止状态具有较低的漏电流，进而使得第二晶体管T2的栅极电位可以保持稳定，进而使得对该像素电路的驱动频率可以降低，进而降低包含该像素电路的显示装置的功耗。并且，因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管T2的栅极电位可以保持稳定，使得第一电容C1的电容值无需很大即可保持第二晶体管T2栅极的电位，使得第一电容C1的面积可以减小，有利于提高像素密度。
图7是本发明实施例提供的另一种像素电路的结构示意图，参考图7，可选的，该像素电路还包括第五晶体管T5，第五晶体管T5的栅极与像素电路的第二扫描信号输入端Scan2电连接，第五晶体管T5的第一极与像素电路的初始化电压输入端Vref电连接，第五晶体管T5的第二极与有机发光器件D1的第一极电连接。
图8是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图7所示的像素电路，参考图7和图8，图7所示像素电路的工作时序包括初始化阶段t11、数据写入阶段t12和发光阶段t13。图7以第三晶体管T3为N型晶体管，其他晶体管为P型晶体管为例进行了示意性说明。
参考图7和图8，在初始化阶段t11，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止；第二扫描信号输入端Scan2输入低电平，第五晶体管T5导通，第五晶体管T5作为像素电路的第一初始化模块170，第五晶体管T5导通时可对有机发光器件D1阳极电位进行初始化；第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止；有机发光器件D1的阳极和第二晶体管T2的栅极电位被初始化为初始化电压输入端Vref的电位。
在数据写入阶段t12，第一扫描信号输入端Scan1输入低电平，第一晶体管T1导通，第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止，数据电压沿着导通的第一晶体管T1、第二晶体管T2和第三晶体管T3写入到第二晶体管T2的栅极，并完成对第二晶体管T2栅极电位的写入和阈值电压的补偿。
在发光阶段t13，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止，第一发光控制信号输入端EM1输入低电平，第三晶体管T3截止，第四晶体管T4导通，第二晶体管T2驱动有机发光器件D1发光。其中，第三晶体管T3可为氧化物晶体管，具体可以是IGZO晶体管，因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管T2的栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。
本实施例提供的像素电路，包括第五晶体管T5，初始化电压输入端Vref可通过第五晶体管T5有机发光器件D1的阳极电位进行初始化，以及初始化电压输入端Vref可通过第五晶体管T5和第三晶体管T3对第二晶体管T2的栅极电位进行初始化，使得第二晶体管T2的栅极电位和有机发光器件D1的阳极电位在初始化阶段被泄放掉，避免第二晶体管T2的栅极和有机发光器件D1的阳极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果。
图9是本发明实施例提供的另一种像素电路的结构示意图，参考图9，可选的，该像素电路还包括第六晶体管T6，第六晶体管T6可作为像素电路的第二初始化模块180，第六晶体管T6的栅极与像素电路的第三扫描信号输入端Scan3电连接，第六晶体管T6的第一极与像素电路的初始化电压输入端Vref电连接，第六晶体管T6的第二极与第三晶体管T3的第二极电连接。
图10是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图9所示的像素电路，参考图9和图10，图9所示像素电路的工作时序包括第一初始化阶段t21、第二初始化阶段t22、数据写入阶段t23和发光阶段t24。图9以第三晶体管T3为N型晶体管，其他晶体管为P型晶体管为例进行了示意性说明。
参考图9和图10，在第一初始化阶段t21，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止；第二扫描信号输入端Scan2输入高电平，第五晶体管T5截止；第三扫描信号输入端Scan3输入低电平，第六晶体管T6导通；第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止。初始化电压输入端Vref输入的电压通过导通的第六晶体管T6写入到第二晶体管T2的栅极，第二晶体管T2的栅极电位被初始化为初始化电压输入端Vref输入的电位。
在第二初始化阶段t22，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止；第二扫描信号输入端Scan2输入低电平，第五晶体管T5导通；第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止；有机发光器件D1的阳极和第二晶体管T2的栅极电位被初始化为初始化电压输入端Vref的电位。
在数据写入阶段t23，第一扫描信号输入端Scan1输入低电平，第一晶体管T1导通，第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4截止，数据电压沿着导通的第一晶体管T1、第二晶体管T2和第三晶体管T3写入到第二晶体管T2的栅极，完成对第二晶体管T2栅极电位的写入和阈值电压的补偿。
在发光阶段t24，第一扫描信号输入端Scan1输入高电平，第一晶体管T1截止，第一发光控制信号输入端EM1输入低电平，第三晶体管T3截止，第四晶体管T4导通，第二晶体管T2驱动有机发光器件D1发光。其中，第三晶体管T3可为氧化物晶体管，具体可以是IGZO晶体管，因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管T2的栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。
继续参考图9，因第六晶体管T6直接与第二晶体管T2(驱动晶体管)的栅极电连接，为使第二晶体管T2的栅极电位保持稳定，第六晶体管T6可选为氧化物晶体管，例如可以是IGZO晶体管。当第六晶体管T6为IGZO晶体管时，第六晶体管T6为N型晶体管，因图9和图10是以第六晶体管T6为P型晶体管为例说明，因此，当第六晶体管T6为N型晶体管时，第三扫描信号输入端Scan3输入的信号可与图10所示时序信号相反。
本实施例提供的像素电路，包括第五晶体管T5和第六晶体管T6，初始化电压输入端Vref可通过第六晶体管T6对第二晶体管T2的栅极电位进行初始化，以及可以通过第五晶体管T5对有机发光器件D1的阳极电位进行初始化，使得第二晶体管T2的栅极电位和有机发光器件D1的阳极电位在初始化阶段被泄放掉，避免第二晶体管T2的栅极和有机发光器件D1的阳极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果。
图11是本发明实施例提供的另一种像素电路的结构示意图，参考图11，可选的，该像素电路还包括第七晶体管T7和第八晶体管T8；第七晶体管T7的栅极与像素电路的第一扫描信号输入端Scan1电连接，第七晶体管T7的第一极与第二晶体管T2的第二极电连接，第七晶体管T7的第二极与第三晶体管T3的第一极电连接；
第八晶体管T8的栅极与像素电路的第一发光控制信号输入端EM1电连接，第八晶体管T8的第一极与第二晶体管T2的第二极电连接，第八晶体管T8的第二极与有机发光器件D1的第一极电连接。
图12是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图11所示的像素电路，参考图11和图12，图11所示像素电路的工作时序包括第一初始化阶段t31、第二初始化阶段t32、数据写入阶段t33和发光阶段t34。图11以第三晶体管T3为N型晶体管，其他晶体管为P型晶体管为例进行了示意性说明。
参考图11和图12，在第一初始化阶段t31，第一扫描信号输入端Scan1输入高电平，第一晶体管T1和第七晶体管T7截止；第二扫描信号输入端Scan2输入高电平，第五晶体管T5截止；第三扫描信号输入端Scan3输入低电平，第六晶体管T6导通；第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4和第八晶体管T8截止。初始化电压输入端Vref输入的电压通过导通的第六晶体管T6和第三晶体管T3写入到第二晶体管T2的栅极，第二晶体管T2的栅极电位被初始化为初始化电压输入端Vref输入的电位。
在第二初始化阶段t32，第一扫描信号输入端Scan1输入高电平，第一晶体管T1和第七晶体管T7截止；第二扫描信号输入端Scan2输入低电平，第五晶体管T5导通；第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4和第八晶体管T8截止；第三扫描信号输入端Scan3输入高电平，第六晶体管T6截止；有机发光器件D1的阳极被初始化为初始化电压输入端Vref的电位。
在数据写入阶段t33，第一扫描信号输入端Scan1输入低电平，第一晶体管T1和第七晶体管T7导通，第一发光控制信号输入端EM1输入高电平，第三晶体管T3导通，第四晶体管T4和第八晶体管T8截止，数据电压沿着导通的第一晶体管T1、第二晶体管T2、第七晶体管T7和第三晶体管T3写入到第二晶体管T2的栅极，并完成对第二晶体管T2栅极电位的写入和阈值电压的补偿。
在发光阶段t34，第一扫描信号输入端Scan1输入高电平，第一晶体管T1和第七晶体管T7截止，第一发光控制信号输入端EM1输入低电平，第三晶体管T3截止，第四晶体管T4和第八晶体管T8导通，第二晶体管T2驱动有机发光器件D1发光。
本实施例提供的像素电路，第七晶体管T7和第六晶体管T6都通过第三晶体管T3与第二晶体管T2(驱动晶体管)的栅极电连接，第三晶体管T3可为氧化物晶体管，具体可以是IGZO晶体管。因氧化物晶体管在截止状态具有较低的漏电流，进而可以保证第二晶体管T2的栅极电位不会被第七晶体管T7和第六晶体管T6泄放掉，使得第二晶体管T2是栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。并且，因第二晶体管T2栅极电位可以保持稳定，使得第一电容C1的面积可以减小，有利于提高像素密度。
继续参考图11，在上述方案的基础上，可选的，第六晶体管T6和/或第七晶体管T7为单栅晶体管。具体的，现有像素电路包括的薄膜晶体管通常为低温多晶硅晶体管，因此，为减小漏电流，通常将与驱动模块120控制端(第二晶体管T2栅极)电连接的晶体管设置为双栅晶体管以减小漏电流。本实施例提供的像素电路中，因第六晶体管T6和第七晶体管T7通过第三晶体管T3与第二晶体管T2的栅极电连接，第三晶体管T3为氧化物晶体管，漏电流较小，因此第六晶体管T6和第七晶体管T7无需设置成双栅结构，至少一个采用单栅晶体管即可，使得制备该像素电路时制备工艺更加简单，并且可以使得像素电路占用版图空间较小，有利于提高像素密度。
图13是本发明实施例提供的另一种像素电路的结构示意图，参考图13，可选的，数据电压写入模块110包括第九晶体管T9，驱动模块120包括第十晶体管T10，漏电流抑制模块150包括第十一晶体管T11，存储模块130包括第二电容C2，发光模块140包括有机发光器件D1；第十晶体管T10为低温多晶硅晶体管；
第九晶体管T9的栅极与像素电路的第四扫描信号输入端电连接，第九晶体管T9的第一极与像素电路的数据电压信号输入端Vdata电连接，第九晶体管T9的第二极与第十晶体管T10的栅极电连接；
第十晶体管T10的第一极与像素电路的第一电压信号输入端Vdd电连接，第十晶体管T10的第二极与有机发光器件D1的第一极电连接，有机发光器件D1的第二极与像素电路的第二电压信号输入端Vss电连接；
第二电容C2的两端分别与第十晶体管T10的栅极和第十晶体管T10的第一极电连接；
第十一晶体管T11的栅极与像素电路的第五扫描信号输入端电连接，第十一晶体管T11的第一极与像素电路的初始化电压输入端Vref电连接，第十一晶体管T11的第二极与第十晶体管T10的栅极电连接。
参考图13，第十一晶体管T11为漏电流抑制模块150，因此第十一晶体管T11可选为氧化物晶体管，具体可以是IGZO晶体管，以减小漏电流，使得第十晶体管T10的栅极电位可以保持稳定。因第九晶体管T9也直接与第十晶体管T10的栅极电连接，因此，第九晶体管T9可选为氧化物晶体管，进一步保持第十晶体管T10的栅极电位稳定。
图14是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图13所示的像素电路，参考图13和图14，图13所示像素电路的工作时序包括初始化阶段t41、数据写入阶段t42和发光阶段t43。图13以第十晶体管T10为P型晶体管，第九晶体管T9和第十一晶体管T11为N型晶体管为例进行了示意性说明。
参考图13和图14，在初始化阶段，第四扫描信号输入端输入低电平信号，第五扫描信号输入端输入高电平信号，第十一晶体管T11导通，第九晶体管T9截止。初始化电压输入端Vref输入的电压通过导通的第十一晶体管T11写入到第十晶体管T10的栅极；
在数据写入阶段，第四扫描信号输入端输入高电平，第五扫描信号输入端输入低电平，第九晶体管T9导通，第十一晶体管T11截止，数据电压输入端输入的数据电压通过导通的第九晶体管T9写入到第十晶体管T10的栅极；
在发光阶段，第四扫描信号输入端和第五扫描信号输入端都输入低电平，第九晶体管T9和第十一晶体管T11截止，第十晶体管T10根据其栅极电位驱动有机发光器件D1发光。
本实施例提供的像素电路，在初始化阶段初始化电压输入端Vref输入的电压可通过第十一晶体管T11写入到第十晶体管T10的栅极，使得第十晶体管T10的栅极电位在初始化阶段被泄放掉，避免第二晶体管T2的栅极上一帧残留电荷对本帧显示画面的影响，有利于提高显示效果；并且第十一晶体管T11为氧化物晶体管，可以保证第二晶体管T2的栅极电位不会被第七晶体管T7和第六晶体管T6泄放掉，使得第二晶体管T2的栅极电位可以保持稳定，进而使得包含该像素电路的显示装置中驱动芯片对该像素电路的驱动频率降低，降低包含该像素电路的显示装置的功耗。
图15是本发明实施例提供的另一种像素电路的结构示意图，参考图15，可选的，在上述方案的基础上，该像素电路还包括第十二晶体管T12，第十二晶体管T12的栅极与像素电路的第二发光控制信号输入端EM2电连接，第十二晶体管T12的第一极与驱动模块120的第二极电连接，第十二晶体管T12的第二极与有机发光器件D1的第一极电连接。
图16是本发明实施例提供的像素电路的另一种工作时序图，该工作时序图可对应图15所示的像素电路，参考图15和图16，图15所示像素电路的工作时序包括初始化阶段t41、数据写入阶段t42和发光阶段t43。图15以第十晶体管T10和第十二晶体管T12为P型晶体管，第九晶体管T9和第十一晶体管T11为N型晶体管为例进行了示意性说明。
参考图15和图16，在初始化阶段，第四扫描信号输入端输入低电平信号，第五扫描信号输入端输入高电平信号，第十一晶体管T11导通，第九晶体管T9截止。初始化电压输入端Vref输入的电压通过导通的第十一晶体管T11写入到第十晶体管T10的栅极；第二发光控制信号输入端EM2输入高电平，第十二晶体管T12截止；
在数据写入阶段，第四扫描信号输入端输入高电平，第五扫描信号输入端输入低电平，第九晶体管T9导通，第十一晶体管T11截止，数据电压输入端输入的数据电压通过导通的第九晶体管T9写入到第十晶体管T10的栅极；第二发光控制信号输入端EM2输入高电平，第十二晶体管T12截止；
在发光阶段，第四扫描信号输入端和第五扫描信号输入端都输入低电平，第九晶体管T9和第十一晶体管T11截止，第二发光控制信号输入端EM2输入低电平，第十二晶体管T12导通，第十晶体管T10根据其栅极电位驱动有机发光器件D1发光。
本实施例提供的像素电路，包括第十二晶体管T12，第十二晶体管T12电连接在第十晶体管T10的第二极与有机发光器件D1的阳极之间，可以有效控制有机发光器件D1的发光状态。
图17是本发明实施例提供的另一种像素电路的结构示意图，参考图17，在上述方案的基础上，可选的，第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12中至少之一为双栅晶体管。
图16所示工作时序对图17所示像素电路同样适用。具体的，因双栅晶体管的漏电流明显小于单栅晶体管的漏电流，因此，将像素电路中晶体管设置为双栅晶体管，可以进一步减小像素电路中的漏电流，使得在发光阶段第十晶体管T10(驱动晶体管)的栅极电位可以得到更好地保持，提高显示效果，并且可以使得对像素电路的驱动频率进一步降低，进一步降低整个显示装置的功耗。
需要说明的是，本发明上述任意实施例中的晶体管都可为双栅晶体管，进而进一步减小像素电路中的漏电流。
本发明实施例还提供了的一种显示装置，图18是本发明实施例提供的一种显示装置的结构示意图，参考图18，包括本发明任意实施例提供的像素电路，显示装置200还包括扫描驱动电路210、数据驱动电路220和驱动芯片230，数据驱动电路220集成在驱动芯片230中，以及多条数据线(D1,D2，D3……)、多条扫描线(S1,S2，S3……)；扫描驱动电路210的端口与扫描线电连接，数据驱动电路220的端口与数据线电连接；以显示装置包括图1所示像素电路为例，参考图1，像素电路包括数据电压输入端Vdata、第一扫描信号输入端Scan1，每个像素电路的数据电压输入端Vdata连接一条数据线，每个像素电路的第一扫描信号输入端Scan1连接一条扫描线，图18示意性地示出了一个像素对应的像素电路的数据电压输入端Vdata、第一扫描信号输入端Scan1。
本发明实施例提供的显示装置，包括本发明任意实施例提供的像素电路，通过设置与驱动模块控制端电连接的漏电流抑制模块，可以使得驱动模块的控制端的电位不容易被泄放掉，使驱动模块控制端的电位可以得到较好地保持，提高显示效果；并且可以使得对像素电路的驱动频率降低，进而降低包含该像素电路的显示装置中驱动芯片的功耗，最终降低包括该像素电路的整个显示装置的功耗。并且，因漏电流抑制模块可以使得驱动模块的控制端的电位不容易被泄放，使得存储模块的面积可以减小，进而有利于提高像素密度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、发光模块和漏电流抑制模块；
所述驱动模块用于根据所述驱动模块的控制端的数据电压驱动所述发光模块发光；
所述漏电流抑制模块与所述驱动模块的控制端电连接，用于保持驱动模块的控制端电位。
2.根据权利要求1所述的像素电路，其特征在于，所述漏电流抑制模块为氧化物晶体管；
优选的，所述的像素电路还包括电压写入模块、存储模块，
所述数据电压写入模块用于向所述驱动模块的控制端写入数据电压；
所述存储模块用于存储所述驱动模块控制端的数据电压。
3.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第一晶体管，所述驱动模块包括第二晶体管，所述漏电流抑制模块包括第三晶体管，所述像素电路还包括第四晶体管，所述存储模块包括第一电容，所述发光模块包括有机发光器件；所述第一晶体管、所述第二晶体管和所述第四晶体管为低温多晶硅晶体管；
所述第一晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第一晶体管的第一极与所述像素电路的数据电压输入端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
所述第二晶体管的栅极与所述第三晶体管的第二极电连接，所述第二晶体管的第一极与所述第四晶体管的第二极电连接，所述第二晶体管的第二极与所述第三晶体管的第一极电连接，第三晶体管的栅极用于输入控制信号以使所述第三晶体管导通或截止；
所述第四晶体管的第一极与所述像素电路的第一电压信号输入端电连接，所述第四晶体管的栅极与所述像素电路的第一发光控制信号输入端电连接；
所述有机发光器件的第一极与所述第二晶体管的第二极电连接，所述有机发光器件的第二极与所述像素电路的第二电压信号输入端电连接；
所述第一电容的两端分别与所述第二晶体管的栅极和所述第二晶体管的第一极电连接。
4.根据权利要求3所述的像素电路，其特征在于，所述第三晶体管和所述第四晶体管的沟道类型不同，所述第三晶体管的栅极与所述像素电路的第一发光控制信号输入端电连接。
5.根据权利要求3所述的像素电路，其特征在于，还包括第五晶体管，所述第五晶体管的栅极与所述像素电路的第二扫描信号输入端电连接，所述第五晶体管的第一极与所述像素电路的初始化电压输入端电连接，所述第五晶体管的第二极与所述有机发光器件的第一极电连接。
6.根据权利要求5所述的像素电路，其特征在于，还包括第六晶体管，所述第六晶体管的栅极与所述像素电路的第三扫描信号输入端电连接，所述第六晶体管的第一极与所述像素电路的初始化电压输入端电连接，所述第六晶体管的第二极与所述第三晶体管的第二极电连接。
7.根据权利要求6所述的像素电路，其特征在于，还包括第七晶体管和第八晶体管；所述第七晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第七晶体管的第一极与所述第二晶体管的第二极电连接，所述第七晶体管的第二极与所述第三晶体管的第一极电连接；
所述第八晶体管的栅极与所述像素电路的第一发光控制信号输入端电连接，所述第八晶体管的第一极与所述第二晶体管的第二极电连接，所述第八晶体管的第二极与所述有机发光器件的第一极电连接；
优选的，所述第六晶体管和/或所述第七晶体管为单栅晶体管。
8.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第九晶体管，所述驱动模块包括第十晶体管，所述漏电流抑制模块包括第十一晶体管，所述存储模块包括第二电容，所述发光模块包括有机发光器件；所述第十晶体管为低温多晶硅晶体管；
所述第九晶体管的栅极与所述像素电路的第四扫描信号输入端电连接，所述第九晶体管的第一极与所述像素电路的数据电压信号输入端电连接，所述第九晶体管的第二极与所述第十晶体管的栅极电连接；
所述第十晶体管的第一极与所述像素电路的第一电压信号输入端电连接，所述第十晶体管的第二极与所述有机发光器件的第一极电连接，所述有机发光器件的第二极与所述像素电路的第二电压信号输入端电连接；
所述第二电容的两端分别与所述第十晶体管的栅极和所述第十晶体管的第一极电连接；
所述第十一晶体管的栅极与所述像素电路的第五扫描信号输入端电连接，所述第十一晶体管的第一极与所述像素电路的初始化电压输入端电连接，所述第十一晶体管的第二极与所述第十晶体管的栅极电连接。
9.根据权利要求8所述的像素电路，其特征在于，还包括第十二晶体管，所述第十二晶体管的栅极与所述像素电路的第二发光控制信号输入端电连接，所述第十二晶体管的第一极与所述驱动模块的第二极电连接，所述第十二晶体管的第二极与所述有机发光器件的第一极电连接；
优选的，所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管中至少之一为双栅晶体管。
10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的像素电路，还包括与所述像素电路电连接的驱动芯片。
CN201910425421.1A 2019-05-21 2019-05-21 一种像素电路和显示装置 Active CN110277060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910425421.1A CN110277060B (zh) 2019-05-21 2019-05-21 一种像素电路和显示装置
PCT/CN2019/118969 WO2020233024A1 (zh) 2019-05-21 2019-11-15 像素电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910425421.1A CN110277060B (zh) 2019-05-21 2019-05-21 一种像素电路和显示装置

Publications (2)

Publication Number Publication Date
CN110277060A true CN110277060A (zh) 2019-09-24
CN110277060B CN110277060B (zh) 2021-11-16

Family

ID=67959442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910425421.1A Active CN110277060B (zh) 2019-05-21 2019-05-21 一种像素电路和显示装置

Country Status (2)

Country Link
CN (1) CN110277060B (zh)
WO (1) WO2020233024A1 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354307A (zh) * 2020-04-09 2020-06-30 上海天马有机发光显示技术有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111462696A (zh) * 2020-04-24 2020-07-28 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111599309A (zh) * 2020-06-30 2020-08-28 上海天马有机发光显示技术有限公司 一种像素驱动电路、有机发光显示面板及显示装置
CN111681611A (zh) * 2020-06-11 2020-09-18 昆山国显光电有限公司 像素电路和显示装置
WO2020233024A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
WO2020233025A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
WO2020253646A1 (zh) * 2019-06-17 2020-12-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN112233621A (zh) * 2020-10-10 2021-01-15 Oppo广东移动通信有限公司 一种像素驱动电路、显示面板及电子设备
CN112419982A (zh) * 2020-11-11 2021-02-26 Oppo广东移动通信有限公司 一种像素补偿电路、显示面板及电子设备
WO2021129011A1 (zh) * 2019-12-26 2021-07-01 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置
CN113225499A (zh) * 2021-05-10 2021-08-06 北京京东方传感技术有限公司 有源像素传感器电路及驱动方法、显示装置和平板探测器
WO2021196020A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN113948043A (zh) * 2020-07-16 2022-01-18 华为技术有限公司 像素驱动电路及其驱动方法、显示面板和电子设备
WO2022011769A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN114120909A (zh) * 2021-12-07 2022-03-01 云谷（固安）科技有限公司 像素电路及显示面板
CN114175257A (zh) * 2021-02-10 2022-03-11 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN114333700A (zh) * 2021-12-21 2022-04-12 武汉华星光电半导体显示技术有限公司 像素电路以及显示面板
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置
TWI828189B (zh) * 2021-07-08 2024-01-01 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495835B (zh) * 2022-01-20 2023-09-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN115985249A (zh) * 2022-05-30 2023-04-18 成都辰显光电有限公司 像素电路及其驱动方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置
CN108133687A (zh) * 2016-12-01 2018-06-08 三星显示有限公司 像素和具有该像素的有机发光显示装置
CN108172173A (zh) * 2016-12-07 2018-06-15 上海和辉光电有限公司 一种有机发光显示器的像素电路及驱动方法
CN108257546A (zh) * 2016-12-27 2018-07-06 乐金显示有限公司 电致发光显示装置
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061860A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN110085170B (zh) * 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN110322842B (zh) * 2019-05-21 2021-07-02 合肥维信诺科技有限公司 一种像素驱动电路及显示装置
CN110264946A (zh) * 2019-05-21 2019-09-20 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110277060B (zh) * 2019-05-21 2021-11-16 合肥维信诺科技有限公司 一种像素电路和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564468A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 像素、级电路和具有该像素和级电路的有机发光显示装置
CN108133687A (zh) * 2016-12-01 2018-06-08 三星显示有限公司 像素和具有该像素的有机发光显示装置
CN108172173A (zh) * 2016-12-07 2018-06-15 上海和辉光电有限公司 一种有机发光显示器的像素电路及驱动方法
CN108257546A (zh) * 2016-12-27 2018-07-06 乐金显示有限公司 电致发光显示装置
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436978B2 (en) 2019-05-21 2022-09-06 Hefei Visionox Technology Co., Ltd. Pixel circuit and display device
WO2020233024A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
WO2020233025A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
US11574588B2 (en) 2019-06-17 2023-02-07 Chongqing Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit and driving method thereof and display device
WO2020253646A1 (zh) * 2019-06-17 2020-12-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
US11688319B2 (en) 2019-12-26 2023-06-27 Yungu (Gu'an) Technology Co., Ltd. Driving method of a pixel circuit, display panel, and display device
WO2021129011A1 (zh) * 2019-12-26 2021-07-01 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置
US11410604B2 (en) 2020-03-31 2022-08-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and a method of driving the same and a display panel
WO2021196020A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
US11049458B1 (en) 2020-04-09 2021-06-29 Shanghai Tianma AM-OLED Co., Ltd. Pixel driving circuit, driving method and organic light emitting display panel
CN111354307B (zh) * 2020-04-09 2022-02-15 武汉天马微电子有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111354307A (zh) * 2020-04-09 2020-06-30 上海天马有机发光显示技术有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111462696A (zh) * 2020-04-24 2020-07-28 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111681611B (zh) * 2020-06-11 2021-06-25 昆山国显光电有限公司 像素电路和显示装置
CN111681611A (zh) * 2020-06-11 2020-09-18 昆山国显光电有限公司 像素电路和显示装置
CN111599309A (zh) * 2020-06-30 2020-08-28 上海天马有机发光显示技术有限公司 一种像素驱动电路、有机发光显示面板及显示装置
CN113948043A (zh) * 2020-07-16 2022-01-18 华为技术有限公司 像素驱动电路及其驱动方法、显示面板和电子设备
WO2022011769A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112233621A (zh) * 2020-10-10 2021-01-15 Oppo广东移动通信有限公司 一种像素驱动电路、显示面板及电子设备
CN112419982A (zh) * 2020-11-11 2021-02-26 Oppo广东移动通信有限公司 一种像素补偿电路、显示面板及电子设备
CN114175257A (zh) * 2021-02-10 2022-03-11 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN113225499B (zh) * 2021-05-10 2022-08-30 北京京东方传感技术有限公司 有源像素传感器电路及驱动方法、显示装置和平板探测器
CN113225499A (zh) * 2021-05-10 2021-08-06 北京京东方传感技术有限公司 有源像素传感器电路及驱动方法、显示装置和平板探测器
TWI828189B (zh) * 2021-07-08 2024-01-01 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置
CN114120909A (zh) * 2021-12-07 2022-03-01 云谷（固安）科技有限公司 像素电路及显示面板
CN114333700A (zh) * 2021-12-21 2022-04-12 武汉华星光电半导体显示技术有限公司 像素电路以及显示面板
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
WO2020233024A1 (zh) 2020-11-26
CN110277060B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN110277060A (zh) 一种像素电路和显示装置
WO2020233025A1 (zh) 像素电路和显示装置
CN105741781B (zh) Amoled像素驱动电路及像素驱动方法
CN110660360B (zh) 像素电路及其驱动方法、显示面板
WO2022062747A1 (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN106128360B (zh) 像素电路、显示面板、显示设备及驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11335269B2 (en) Pixel circuit, display substrate and display apparatus
CN107799062B (zh) 一种像素电路及其驱动方法、显示装置
CN110223636A (zh) 像素驱动电路及其驱动方法、显示装置
CN110223640A (zh) 一种像素驱动电路及显示装置
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN113571009B (zh) 发光器件驱动电路、背光模组以及显示面板
CN106067291A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN104867456A (zh) 像素电路及其驱动方法、显示装置
CN106952618B (zh) 显示装置以及像素电路及其控制方法
CN105679243B (zh) Amoled像素驱动电路及像素驱动方法
CN106782322A (zh) Amoled像素驱动电路及amoled像素驱动方法
CN108335671B (zh) Amoled像素驱动电路及驱动方法
CN109523953A (zh) 有源矩阵有机发光二极管像素驱动电路
CN108777131A (zh) Amoled像素驱动电路及驱动方法
CN114078430A (zh) 像素电路及显示面板
CN113870786B (zh) 像素电路、驱动发光和显示装置
CN202855269U (zh) 一种像素电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant