CN202855269U - 一种像素电路及显示装置 - Google Patents

Abstract

本实用新型实施例提供一种像素电路及显示装置，涉及显示技术领域，可以有效地补偿TFT的阈值电压漂移，提高显示装置发光亮度的均匀性，提升显示效果。包括：第一晶体管、第二晶体管、存储电容以及用于驱动发光器件的第三晶体管；第一晶体管的栅极连接扫描线，其第一极连接第三晶体管的栅极，其第二极连接控制电源线；第二晶体管的栅极连接扫描线，其第一极连接数据线，其第二极连接发光器件的一端；第三晶体管的第一极连接控制电源线，其第二极连接发光器件的一端；存储电容的一端连接第一电源电压，其另一端连接第三晶体管的栅极；发光器件的另一端连接第二电源电压。本实用新型实施例用于制造显示面板。

Description

一种像素电路及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED按驱动方式可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AMOLED(Active Matrix DrivingOLED，有源矩阵驱动有机发光二极管)两种。传统的PMOLED随着显示装置尺寸的增大，通常需要降低单个像素的驱动时间，因而需要增大瞬态电流，从而导致功耗的大幅上升。而在AMOLED技术中，每个OLED均通过TFT(Thin Film Transistor，薄膜晶体管)开关电路逐行扫描输入电流，可以很好地解决这些问题。

在现有的AMOLED面板中，TFT开关电路多采用低温多晶硅薄膜晶体管(LTPS TFT)或氧化物薄膜晶体管(Oxide TFT)。与一般的非晶硅薄膜晶体管(amorphous-Si TFT)相比，LTPS TFT和Oxide TFT具有更高的迁移率和更稳定的特性，更适合应用于AMOLED显示中。但是由于晶化工艺和制作水平的限制，导致在大面积玻璃基板上制作的TFT开关电路常常在诸如阈值电压、迁移率等电学参数上出现非均匀性，从而使得各个TFT的阈值电压偏移不一致，这将导致OLED显示器件的电流差异和亮度差异，并被人眼所感知；另外，在长时间加压和高温下也会导致TFT的阈值电压出现漂移，由于显示画面不同，面板各部分TFT的阈值漂移量不同，从而造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。

实用新型内容

本实用新型的实施例提供一种像素电路及显示装置，可以有效地补偿TFT的阈值电压漂移，提高显示装置发光亮度的均匀性，提升显示效果。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型实施例的一方面，提供一种像素电路，包括：

第一晶体管、第二晶体管、存储电容以及用于驱动发光器件的第三晶体管；

所述第一晶体管的栅极连接扫描线，其第一极连接所述第三晶体管的栅极，其第二极连接控制电源线；

所述第二晶体管的栅极连接所述扫描线，其第一极连接数据线，其第二极连接所述发光器件的一端；

所述第三晶体管的第一极连接所述控制电源线，其第二极连接所述发光器件的一端；

所述存储电容的一端连接第一电源电压，其另一端连接所述第三晶体管的栅极；

所述发光器件的另一端连接第二电源电压。

进一步地，还包括：

第四晶体管；

所述第四晶体管的栅极连接控制线，其第一极连接所述第一电源电压，其第二极连接所述控制电源线。

所述第四晶体管为N型晶体管或P型晶体管；

所述第四晶体管的第一极为源极，其第二极为漏极。

所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管；或，

所述第一晶体管和所述第二晶体管为P型晶体管，所述第三晶体管为N型晶体管；

所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为源极，所述第一晶体管、所述第二晶体管和所述第三晶体管的第二极均为漏极。

所述发光器件为有机发光二级管。

本实用新型实施例的另一方面，提供一种显示装置，包括如上所述的像素电路。

本实用新型实施例提供的像素电路及显示装置，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第三晶体管栅极和源极之间的栅源电压不变，从而使得通过第三晶体管的电流与该第三晶体管的阈值电压无关，补偿了由于第三晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种像素电路的连接结构示意图；

图2为驱动图1所示像素电路的各信号线的时序图；

图3为本实用新型实施例提供的另一像素电路的连接结构示意图；

图4为驱动图3所示像素电路的各信号线的时序图；

图5为图3所示像素电路在预充阶段的等效电路示意图；

图6为图3所示像素电路在补偿阶段的等效电路示意图；

图7为图3所示像素电路在发光阶段的等效电路示意图；

图8为本实用新型实施例提供的一种像素电路驱动方法的流程示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供的像素电路1，如图1所示，包括：

第一晶体管T1、第二晶体管T2、存储电容C以及用于驱动发光器件L的第三晶体管T3。

第一晶体管T1的栅极连接扫描线SCAN，其第一极连接第三晶体管T3的栅极，其第二极连接控制电源线EMVdd。

第二晶体管T2的栅极连接扫描线SCAN，其第一极连接数据线DATA，其第二极连接发光器件L的一端。

第三晶体管T3的第一极连接控制电源线EMVdd，其第二极连接发光器件L的一端。

存储电容C的一端连接第一电源电压(Vdd)，其另一端连接第三晶体管T3的栅极。

发光器件L的另一端连接第二电源电压(Vss)。

需要说明的是，本实用新型实施例中的发光器件L可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED(OrganicLight Emitting Diode，有机发光二极管)在内的多种电流驱动发光器件。在本实用新型实施例中，是以OLED为例进行的说明。

本实用新型实施例提供的像素电路，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第三晶体管栅极和源极之间的栅源电压不变，从而使得通过第三晶体管的电流与该第三晶体管的阈值电压无关，补偿了由于第三晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

其中，第一晶体管T1、第二晶体管T2和第三晶体管T3均可以为N型晶体管；或者第一晶体管T1和第二晶体管T2可以为P型晶体管，第三晶体管T3可以为N型晶体管。

以第一晶体管T1、是以第二晶体管T2和第三晶体管T3均为N型晶体管为例，在图1所示的像素电路的工作时，其工作过程具体可以分为三个阶段，分别为：预充阶段、补偿阶段和发光阶段。图2是图1所示像素电路工作过程中各信号线的时序图。如图2所示，在图中分别用I、II和III来相应地表示预充阶段、补偿阶段和发光阶段。

在预充阶段中，控制电源线EMVdd、扫描线SCAN、第二电源电压(即电源Vss电压)以及数据线DATA均输入高电平。此时，第一晶体管T1、第二晶体管T2和第三晶体管T3导通，第一电源电压控制发光器件L处于关闭状态，同时数据线DATA输入数据信号，控制电源线EMVdd输入控制信号，以便第三晶体管T3栅极一端电压为第一电源电压(即电源Vdd电压)，第三晶体管T3连接发光器件L的一端为数据信号的电压(即Vdata)。

在补偿阶段中，控制电源线EMVdd输入低电平，扫描线SCAN、第二电源电压以及数据线DATA均输入高电平。此时，保持第一晶体管T1、第二晶体管T2和第三晶体管T3导通，以便第三晶体管T3栅极一端电压通过第一晶体管T1、第二晶体管T2和第三晶体管T3放电。

在发光阶段中，控制电源线EMVdd输入高电平，扫描线SCAN、第二电源电压以及数据线DATA均输入低电平。此时，关闭第一晶体管T1和第二晶体管T2，导通第三晶体管T3，同时控制电源线EMVdd输入控制信号，以便存储电容C保持第三晶体管T3的栅源电压，通过第三晶体管T3的电流驱动发光器件L发光。

需要说明的是，当第一晶体管T1和第二晶体管T2为P型晶体管时，扫描线SCAN的时序可以与上述图2中SCAN时序相反(即二者的相位差为180度)。

进一步地，如图3所示，本实用新型实施例提供的像素电路1还可以包括：

第四晶体管T4。

第四晶体管T4的栅极连接控制线EM，其第一极连接第一电源电压，即电源Vdd电压，其第二极连接控制电源线EMVdd。

在本实用新型实施例所提供的像素电路中，第四晶体管T4可以为N型晶体管或P型晶体管，以N型晶体管为例，本实用新型实施例提供的N型晶体管均可以为N型增强型TFT(Thin Film Transistor，薄膜晶体管)或N型耗尽型TFT。其中，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4的第一极均可以指的是源极，第二极则均可以指的是漏极。

以下以第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均为N型增强型TFT为例，对本实用新型实施例提供的像素电路的工作过程进行详细说明。

与前述实施例类似的，在图3所示的像素电路的工作时，其工作过程同样包括三个阶段，分别为：预充阶段、补偿阶段和发光阶段。图4是图3所示像素电路工作过程中各信号线的时序图。如图2所示，在图中分别用I、II和III来相应地表示预充阶段、补偿阶段和发光阶段。

第一阶段为预充阶段，该阶段的等效电路如图5所示。在预充阶段中，扫描线SCAN和控制线EM均为高电平，数据线DATA输出的电压(Vdata)此时为高电压，第二电源电压(Vss)为高电平以保证OLED不发光。此时，晶体管T1、T2、T3和T4均导通，OLED关断。控制电源线EMVdd与第一电源电压(Vdd)导通，晶体管T1的源极N1点预充电压为第一电源电压，晶体管T3的源极N2预充电压为数据线DATA输出的电压。

第二阶段为补偿阶段，该阶段的等效电路如图6所示。其中，扫描线SCAN为高电平，控制线EM为低电平。此时晶体管T1、T2和T3导通，晶体管T4关断。在这个阶段，晶体管T1的源极N1点通过导通的晶体管T 1、T2和T3进行放电，直到N1点的电压等于Vdata+Vth为止，此时N2点电压为Vdata，其中，Vth即为晶体管T3的阈值电压。

第三阶段为发光阶段，该阶段的等效电路如图7所示。在这个阶段，扫描线SCAN为低电平，控制线EM为高电平，第二电源电压(Vss)为低电平。此时，晶体管T3和T4导通，同时晶体管T1和T2关断，控制电源线EMVdd与第一电源电压(Vdd)导通，这样一来，存储电容C即连接在晶体管T3的栅源极之间以保持晶体管T3的栅源电压V_GS，其存储的电荷保持不变，此时流过晶体管T3的电流用于驱动OLED发光，该电流I_OLED为：

$I_{\mathrm{OLED}}=\frac{1}{2}\·{\mathrm{\μ}}_n\·\mathrm{Cox}\·\frac{W}{L}\·{[\mathrm{Vdata}+\mathrm{Vth}-\mathrm{Vth}-\mathrm{ELVdd}]}^2$

$\left(1\right)$

$=\frac{1}{2}\·{\mathrm{\μ}}_n\·\mathrm{Cox}\·\frac{W}{L}\·{[\mathrm{Vdata}-\mathrm{ELVdd}]}^2$

其中，μ_n为载流子迁移率，C_OX为栅氧化层电容，W/L为晶体管宽长比，Vdata为数据电压，ELVdd为第一电源电压的电压，为所有像素单元共享，Vth为晶体管的阈值电压。现有技术中，不同像素单元之间的Vth不尽相同，且同一像素中的Vth还有可能随时间发生漂移，这将造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。

由以上式(1)可知，用于驱动OLED发光的电流I_OLED与晶体管T3的阈值电压Vth无关，因此消除了晶体管阈值电压非均匀性对显示的影响。通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第三晶体管栅极和源极之间的栅源电压不变，从而使得通过第三晶体管的电流与该第三晶体管的阈值电压无关，补偿了由于第三晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

需要说明的是，在上述实施例中，晶体管均是以增强型N型TFT为例进行的说明。或者，同样可以采用耗尽型N型TFT，其不同之处在于，对于增强型TFT，阈值电压Vth为正值，而对于耗尽型TFT，阈值电压Vth为负值。在上述实施例中，第四晶体管T4可以为N型晶体管或P型晶体管，以上是以N型晶体管为例进行的说明，当然，第四晶体管T4还可以采用P型晶体管，当第四晶体管T4为P型晶体管时，控制线EM的时序可以与上述图4中EM时序相反(即二者的相位差为180度)。

本实用新型实施例还提供一种显示装置，包括有机发光显示器，其他显示器等。所述显示装置包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。可选地，如图3所示，一个第四晶体管T4对应一列像素单元。具有与本实用新型前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。

具体的，本实用新型实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。

本实用新型实施例提供的显示装置，包括像素电路，该像素电路通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第三晶体管栅极和源极之间的栅源电压不变，从而使得通过第三晶体管的电流与该第三晶体管的阈值电压无关，补偿了由于第三晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

本实用新型实施例提供的像素电路驱动方法，可以应用于前述实施例中所提供的像素电路，如图8所示，包括：

S801、导通第一晶体管、第二晶体管和第三晶体管，第二电源电压控制发光器件处于关闭状态，同时数据线输入数据信号，控制电源线输入控制信号，以便该第三晶体管栅极一端电压为第一电源电压，该第三晶体管连接该发光器件的一端为数据信号的电压。

S802、保持第一晶体管、第二晶体管和第三晶体管导通，以便该第三晶体管栅极一端电压通过第一晶体管、第二晶体管和第三晶体管放电。

具体的，在该步骤之后，第三晶体管栅极一端的电压为数据信号的电压(即电压Vdata)与第三晶体管的阈值电压Vth之和，该第三晶体管连接发光器件的一端为数据信号的电压。

S803、关闭第一晶体管和第二晶体管，导通第三晶体管，同时控制电源线输入控制信号，以便存储电容保持该第三晶体管的栅源电压，通过该第三晶体管的电流驱动发光器件发光。

由于第三晶体管栅源之间的电压具有了第三晶体管的阈值电压Vth，在发光器件的发光阶段，该栅源电压又将减去阈值电压Vth，从而实现电压补偿，这样一来，可以使得发光器件的驱动电流与阈值电压Vth无关。

本实用新型实施例提供的包括像素电路驱动方法，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第三晶体管栅极和源极之间的栅源电压不变，从而使得通过第三晶体管的电流与该第三晶体管的阈值电压无关，补偿了由于第三晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

需要说明的是，本实用新型实施例中的发光器件可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件。

在本实用新型实施例中，可以采用第四晶体管控制控制电源线。

具体的，一个第四晶体管可以对应一列像素电路。

该第四晶体管的栅极连接控制线，其第一极连接第一电源电压，其第二极连接控制电源线。

第四晶体管可以为N型晶体管或P型晶体管。

进一步地，在本实用新型实施例中，第一晶体管、第二晶体管和第三晶体管均可以为N型晶体管；或者第一晶体管和第二晶体管可以为P型晶体管，第三晶体管可以为N型晶体管。

需要说明的是，当仅包括第一晶体管、第二晶体管和第三晶体管，且第一晶体管、第二晶体管和第三晶体管均为N型晶体管时，控制信号的时序可以如图2所示，包括：

第一阶段：控制电源线、扫描线、第二电源电压以及数据线均输入高电平。

第二阶段：控制电源线输入低电平，扫描线、第二电源电压以及数据线均输入高电平。

第三阶段：控制电源线输入高电平，扫描线、第二电源电压以及数据线均输入低电平。

或者，当第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管时，控制信号的时序可以如图4所示，包括：

第一阶段：控制线、扫描线、第二电源电压以及数据线均输入高电平。

第二阶段：控制线输入低电平，扫描线、第二电源电压以及数据线均输入高电平。

第三阶段：控制线输入高电平，扫描线、第二电源电压以及数据线均输入低电平。

例如，当该第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型增强型薄膜晶体管时，步骤S801具体可以包括：

扫描线输入高电平以便导通第一晶体管、第二晶体管和第三晶体管，第二电源电压、数据线和控制线均输入高电平，以便控制发光器件处于关闭状态，该第三晶体管栅极一端电压为第一电源电压，该第三晶体管连接发光器件的一端为数据信号的电压。

其中，该步骤为预充阶段，参照图2所示，扫描线SCAN和控制线EM均为高电平，数据线DATA输出的电压(Vdata)此时为高电压，第二电源电压(Vss)为高电平以保证OLED不发光。此时，晶体管T1、T2、T3和T4均导通，OLED关断。控制电源线EMVdd与第一电源电压(Vdd)导通，晶体管T1的源极N1点预充电压为第一电源电压，晶体管T3的源极预充电压为数据线DATA输出的电压。

相应的，步骤S802具体可以包括：

扫描线输入高电平以便保持第一晶体管、第二晶体管和第三晶体管导通，关闭第四晶体管以使控制电源线输入低电平，以便第三晶体管栅极一端电压通过第一晶体管、第二晶体管和第三晶体管放电。

该步骤为补偿阶段，其中，扫描线SCAN为高电平，控制线EM为低电平。此时晶体管T1、T2和T3导通，晶体管T4关断。在这个阶段，晶体管T1的源极N1点通过导通的晶体管T1、T2和T3进行放电，直到N1点的电压等于Vdata+Vth为止，其中，Vth即为晶体管T3的阈值电压。

步骤S803具体可以包括：

扫描线输入低电平以关闭第一晶体管和第二晶体管，控制线输入高电平以导通第三晶体管和所述第四晶体管，控制电源线输入控制信号，以便存储电容保持第三晶体管的栅源电压，通过第三晶体管的电流驱动发光器件发光。

该步骤为发光阶段，在这个阶段，扫描线SCAN为低电平，控制线EM为高电平，第二电源电压(Vss)为低电平。此时，晶体管T3和T4导通，同时晶体管T1和T2关断，控制电源线EMVdd与第一电源电压(Vdd)导通，这样一来，存储电容C即连接在晶体管T3的栅源极之间以保持晶体管T3的栅源电压V_GS，其存储的电荷保持不变，此时流过晶体管T3的电流驱动OLED发光，且用于驱动OLED发光的驱动电流I_OLED与晶体管T3的阈值电压Vth无关，因此消除了晶体管阈值电压非均匀性对显示的影响。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分流程可以通过计算机程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种像素电路，其特征在于，包括：

第一晶体管、第二晶体管、存储电容以及用于驱动发光器件的第三晶体管；

所述第一晶体管的栅极连接扫描线，其第一极连接所述第三晶体管的栅极，其第二极连接控制电源线；

所述第二晶体管的栅极连接所述扫描线，其第一极连接数据线，其第二极连接所述发光器件的一端；

所述第三晶体管的第一极连接所述控制电源线，其第二极连接所述发光器件的一端；

所述存储电容的一端连接第一电源电压，其另一端连接所述第三晶体管的栅极；

所述发光器件的另一端连接第二电源电压。

2.根据权利要求1所述的像素电路，其特征在于，还包括：

第四晶体管；

所述第四晶体管的栅极连接控制线，其第一极连接所述第一电源电压，其第二极连接所述控制电源线。

3.根据权利要求2所述的像素电路，其特征在于，所述第四晶体管为N型晶体管或P型晶体管；

所述第四晶体管的第一极为源极，其第二极为漏极。

4.根据权利要求1或2所述的像素电路，其特征在于，

所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管；或，

所述第一晶体管和所述第二晶体管为P型晶体管，所述第三晶体管为N型晶体管；

所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为源极，所述第一晶体管、所述第二晶体管和所述第三晶体管的第二极均为漏极。

5.根据权利要求1或2所述的像素电路，其特征在于，所述发光器件为有机发光二级管。

6.一种显示装置，其特征在于，包括如权利要求1至5中任一所述的像素电路。

Images