CN111681611B - 像素电路和显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路和显示装置。该像素电路包括第一晶体管、第二晶体管、第一电容、发光单元和降压单元；第一晶体管和发光单元串联连接于第一电源线和第二电源线之间；第二晶体管连接于数据线和第一晶体管之间；第一电容连接第一晶体管的栅极；降压单元连接于初始化信号线和发光单元的第一电极之间，发光单元的第二电极连接第二电源线；其中降压单元用于将初始化信号线的电压降压后传输至发光单元的第一电极。本发明的技术方案中，降压单元的设置，既能实现发光单元第一电极电位的初始化，又有助于降低发光单元第一电极与初始化信号线之间的漏电流，以提升发光单元的第一电极电位的稳定性，并优化显示效果。

Description

像素电路和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示装置。

背景技术

随着显示技术的发展，有机发光显示装置得到越来越广泛的应用。

有机发光显示装置中包括多个像素电路，像素电路通常包括多个薄膜晶体管和发光器件。像素电路工作过程中，由于晶体管并不能完全保证无损耗的关闭，会出现漏电的情况，导致流经发光器件的电流不稳定，从而影响发光器件的发光亮度及显示装置的显示效果。

发明内容

本发明提供一种像素电路和显示装置，以降低像素电路中的漏电流，保证发光器件的发光亮度及显示装置的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：

第一晶体管、第二晶体管、第一电容、发光单元和降压单元；

所述第一晶体管和所述发光单元串联连接于第一电源线和第二电源线之间；

所述第二晶体管连接于数据线和所述第一晶体管之间；

所述第一电容连接所述第一晶体管的栅极；

所述降压单元连接于初始化信号线和所述发光单元的第一电极之间，所述发光单元的第二电极连接所述第二电源线；其中所述降压单元用于将初始化信号线的电压降压后传输至所述发光单元的第一电极。

可选地，还包括第三晶体管，所述第三晶体管连接于所述第一晶体管的栅极和所述初始化信号线之间。

可选地，所述降压单元包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第四晶体管的栅极连接所述第四晶体管的第二极，所述第三晶体管和所述第五晶体管的栅极连接第一扫描线。

可选地，所述降压单元包括第四晶体管和第六晶体管，所述第四晶体管和所述第六晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第四晶体管的栅极连接所述第四晶体管的第二极，所述第三晶体管和所述第六晶体管的栅极连接第一扫描线。

可选地，所述降压单元包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管、所述第五晶体管和所述第六晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第四晶体管的栅极连接所述第四晶体管的第二极，所述第三晶体管、所述第五晶体管、和所述第六晶体管的栅极连接第一扫描线。

可选地，所述第四晶体管的沟道类型与所述第三晶体管及所述降压单元中的其他晶体管的沟道类型不同。

可选地，所述第四晶体管为氧化物晶体管。

可选地，所述降压单元还包括第二电容，所述第二电容的第一端连接所述第四晶体管的栅极，所述第二电容的第二端连接所述初始化信号线或所述第一电源线。

可选地，所述第一晶体管的第一极连接所述第一电源线，所述第一晶体管的第二极连接所述发光单元的第一电极，所述发光单元的第二电极连接所述第二电源线；

所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接第二扫描线；

所述第一电容的第一端连接所述第一晶体管的栅极，所述第一电容的第二端连接所述第一电源线；

所述像素电路还包括第七晶体管、第八晶体管和第九晶体管；

所述第七晶体管连接于所述第一电源线和所述第一晶体管之间，所述第八晶体管连接于所述第一晶体管和所述发光单元的第一电极之间，所述第七晶体管和所述第八晶体管的栅极连接发光控制线；

所述第九晶体管连接于所述第一晶体管的栅极和第二极之间。

第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的像素电路。

本发明实施例的技术方案，设置降压单元将初始化信号线的电压降压后传输至发光单元的第一电极，可以将初始化信号线上的初始化电压设置得比常规方案高一些，降压单元将初始化信号线上较高的初始化电压进行降压之后，再传输至发光单元的第一电极。本方案这样设置的好处在于，一方面，在初始化阶段，降压后的初始化电压能够将发光单元第一电极的电位进行初始化，避免上一帧显示画面的残留电荷对本帧显示画面造成影响；另一方面，在发光阶段，由于初始化信号线上的初始化电压相对常规方案更高，那么本方案中，发光单元的第一电极与初始化信号线之间的电位差，小于常规方案中发光单元的第一电极与初始化信号线之间的电位差，也即本方案中发光单元的第一电极所产生的漏电流，相对于常规方案也减小了很多。降压单元的设置，具有降低发光单元的第一电极上的漏电流的效果，提升了发光单元的第一电极电位的稳定性，并优化了显示效果。

附图说明

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的另一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的一种像素电路的驱动时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的另一种像素电路的结构示意图；

图8是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有技术的像素电路中，由于薄膜晶体管并不能完全保证无损耗的关闭，会出现漏电的情况，导致流经发光器件的电流不稳定，从而影响发光器件的发光亮度及显示效果。经发明人研究发现，出现上述问题的原因在于，现有技术中，显示装置通常包括阵列基板，阵列基板中包括薄膜晶体管阵列，薄膜晶体管阵列中薄膜晶体管通常为低温多晶硅晶体管，因采用低温多晶硅工艺形成的薄膜晶体管晶格间隙较大，电子迁移率较高，造成薄膜晶体管的漏电流较大，使得薄膜晶体管在驱动发光器件发光时，发光器件阳极电位通过与其电连接的薄膜晶体管逐渐被泄放，使得在发光阶段发光器件的阳极电位无法维持稳定，导致流经发光器件的电流不稳定，影响发光器件的发光亮度及显示装置的显示效果。

基于上述问题，本发明实施例提供了一种像素电路。图1是本发明实施例提供的一种像素电路的结构示意图，如图1所示，该像素电路包括：第一晶体管M1、第二晶体管M2、第一电容C1、发光单元10和降压单元20；第一晶体管M1和发光单元10串联连接于第一电源线VDD和第二电源线VSS之间；第二晶体管M2连接于数据线Vdata和第一晶体管M1之间；第一电容C1连接第一晶体管M1的栅极；降压单元20连接于初始化信号线Vref和发光单元10的第一电极之间，发光单元10的第二电极连接第二电源线VSS；其中降压单元20用于将初始化信号线Vref的电压降压后传输至发光单元10的第一电极。

参考图1，具体地，该像素电路工作时，其工作时序至少包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段，控制降压单元20导通，初始化信号线Vref上的电压通过降压单元20写入到发光单元10的第一电极，使得发光单元10第一电极的电位在初始化阶段被泄放掉，避免发光单元10的第一电极中上一帧显示画面的残留电荷对本帧显示画面造成影响。在数据写入阶段，控制第二晶体管M2导通，数据线Vdata上的数据电压通过第二晶体管M2写入到第一晶体管M1的栅极和第一电容C1，实现第一晶体管M1栅极数据电压的写入及第一电容C1的充电。在发光阶段，第一电源线VDD上的第一电源电压和第二电源线VSS上的第二电源电压提供作为驱动晶体管的第一晶体管M1产生驱动电流的电源，第一晶体管M1产生的驱动电流驱动发光单元10发光。同时，在发光阶段，第一电容C1对第一晶体管M1栅极的电位进行存储保持。

继续参考图1，一般情况下，在发光阶段，发光单元10的第一电极的电位较高，而初始化信号线Vref上的电位相对发光单元10的第一电极的电位较低，因而发光单元10的第一电极与初始化信号线Vref之间形成了电位差。现有技术的像素电路中，并未设置降压单元20，通常设置一薄膜晶体管连接在初始化信号线Vref和发光单元10的第一电极，虽然在发光阶段中，该薄膜晶体管处于关断状态，但正如背景技术所述，薄膜晶体管通常无法保证完全无损耗的关闭状态，因此，在初始化信号线Vref和发光单元10的第一电极之间，即该薄膜晶体管的两端存在电位差的情况下，会有漏电流自发光单元10的第一电极通过该薄膜晶体管流向初始化信号线Vref，造成发光单元10的电流不稳定，影响发光单元10的发光亮度，以及包括该像素电路的显示装置的显示效果。

本实施例的技术方案，设置降压单元20将初始化信号线Vref的电压降压后传输至发光单元10的第一电极，可以将初始化信号线Vref上的初始化电压设置得比常规方案高一些，降压单元20将初始化信号线Vref上较高的初始化电压进行降压之后，再传输至发光单元10的第一电极。本方案这样设置的好处在于，一方面，在初始化阶段，降压后的初始化电压能够将发光单元10第一电极的电位进行初始化，避免上一帧显示画面的残留电荷对本帧显示画面造成影响；另一方面，在发光阶段，由于初始化信号线Vref上的初始化电压相对常规方案更高，那么本方案中，发光单元10的第一电极与初始化信号线Vref之间的电位差，小于常规方案中发光单元10的第一电极与初始化信号线Vref之间的电位差，也即本方案中发光单元10的第一电极所产生的漏电流，相对于常规方案也减小了很多。降压单元20的设置，具有降低发光单元10的第一电极上的漏电流的效果，提升了发光单元10的第一电极电位的稳定性，并优化了显示效果。

需要说明的是，图1所示第二晶体管M2直接与第一晶体管M1的栅极电连接的像素电路结构只是一种示例结构，本发明实施例的像素电路还可以是其他结构，例如，图2是本发明实施例提供的另一种像素电路的结构示意图。如图2所示，该像素电路的工作时序同样至少包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段，控制降压单元20导通，初始化信号线Vref上的电压通过降压单元20写入到发光单元10的第一电极，使得发光单元10第一电极的电位在初始化阶段被泄放掉，避免发光单元10的第一电极中上一帧显示画面的残留电荷对本帧显示画面造成影响。在数据写入阶段，控制第二晶体管M2、第一晶体管M1和第九晶体管M9导通，数据线Vdata上的数据电压通过第二晶体管M2、第一晶体管M1和第九晶体管M9写入到第一晶体管M1的栅极和第一电容C1，实现第一晶体管M1栅极数据电压的写入及第一电容C1的充电。在发光阶段，控制第七晶体管M7导通，第一电源线VDD上的第一电源电压和第二电源线VSS上的第二电源电压提供第一晶体管M1产生驱动电流的电源，第一晶体管M1产生的驱动电流驱动发光单元10发光。同时，在发光阶段，第一电容C1对第一晶体管M1栅极的电位进行存储保持。图2所示像素电路中，同样可以将初始化信号线Vref上的初始化电压设置得比常规方案高一些，使得降压单元20将初始化信号线Vref上的初始化电压进行降压之后，再传输至发光单元10的第一电极。这样通过降压单元20既能在初始化阶段实现发光单元10的第一电极电位的初始化，避免上一帧显示画面的残留电荷对本帧显示画面造成影响，又能减小发光单元10的第一电极与初始化信号线Vref之间的电位差，以减小发光单元10的第一电极所产生的漏电流，从而维持发光单元10的第一电极电位稳定，以优化显示效果。

图3是本发明实施例提供的另一种像素电路的结构示意图，如图3所示，该像素电路中，发光单元10包括发光器件D1；第一晶体管M1的第一极连接第一电源线VDD，第一晶体管M1的第二极连接发光单元10的第一电极，发光单元10的第二电极连接第二电源线VSS；第二晶体管M2的第一极连接数据线Vdata，第二晶体管M2的第二极连接第一晶体管M1的第一极，第二晶体管M2的栅极连接第二扫描线S2；第一电容C1的第一端连接第一晶体管M1的栅极，第一电容C1的第二端连接第一电源线VDD。该像素电路还包括第七晶体管M7、第八晶体管M8和第九晶体管M9；第七晶体管M7连接于第一电源线VDD和第一晶体管M1之间，第八晶体管M8连接于第一晶体管M1和发光单元10的第一电极之间，第七晶体管M7和第八晶体管M8的栅极连接发光控制线EM；第九晶体管M9连接于第一晶体管M1的栅极和第二极之间。

参考图3，该像素电路还包括第三晶体管M3，第三晶体管M3连接于第一晶体管M1的栅极和初始化信号线Vref之间。图4是本发明实施例提供的一种像素电路的驱动时序图，可以根据图4所示的驱动时序来控制图3所示的像素电路工作。结合图3和图4，对图3所示的像素电路的工作过程进行说明。其中，图3所示的像素电路的工作时序包括初始化阶段t11、数据写入阶段t12和发光阶段t13。

在初始化阶段t11，发光控制线EM输入高电平信号，第七晶体管M7和第八晶体管M8关断。第一扫描线S1输入低电平信号，第三晶体管M3和降压单元20导通。第二扫描线S2输入高电平信号，第二晶体管M2和第九晶体管M9关断。初始化信号线Vref输入初始化信号，初始化电压通过第三晶体管M3写入第一晶体管M1的栅极，第一晶体管M1的栅极电位被初始化为初始化电压的电位。初始化电压还通过降压单元20进行降压后写入发光器件D1的阳极，发光器件D1阳极的电位被初始化为降压后的初始化电压的电位。本实施例中，可以将初始化信号线Vref上的初始化电压设置得比常规方案高一些，例如，在常规方案中，第一晶体管M1栅极及发光器件D1阳极的初始化电压为-3V，本方案中，设置初始化信号线Vref上的初始化电压为-1V，降压单元20将-1V的初始化电压降压至-3V后写入发光器件D1的阳极，实现发光器件D1阳极电位的初始化。如此设置，在初始化阶段t11，-1V的初始化电压还可以直接通过第三晶体管M3写入第一晶体管M1的栅极和第一电容C1，使得第一晶体管M1的栅极和第一电容C1中预先存储-1V的电压。

在数据写入阶段t12，发光控制线EM输入高电平信号，第七晶体管M7和第八晶体管M8关断。第一扫描线S1输入高电平信号，第三晶体管M3和降压单元20关断。第二扫描线S2输入低电平信号，第一晶体管M1、第二晶体管M2和第九晶体管M9导通。数据线Vdata输入数据电压信号，数据电压通过第二晶体管M2、第一晶体管M1和第九晶体管M9写入第一电容C1和第一晶体管M1的栅极，实现第一电容C1的充电，以及第一晶体管M1的数据电压的写入。

现有技术中，随着显示装置的刷新率不断提高，显示装置显示一帧画面的时间缩短，高刷新频率显示的行周期也会缩短，同时，由于行扫描线上存在负载，行扫描线上脉冲信号的上升沿和下降沿也会占用部分时间，这将导致像素电路中第一电容C1及第一晶体管M1栅极的充电率不足，导致显示装置出现黑偏亮及显示不均等问题。本方案中，在数据写入阶段t12之前的初始化阶段t11，由于第一晶体管M1的栅极和第一电容C1中已经预先存储了如前述的-1V的电压，因此第一晶体管M1的栅极和第一电容C1从-1V的电压充至数据电压所需的时间，相对于常规方案中第一晶体管M1的栅极和第一电容C1从-3V的电压充至数据电压所需的时间，将会缩短很多。这样设置的好处在于，既缩短了第一晶体管M1的栅极和第一电容C1的充电时间，提升了充电率，又满足了显示装置的高刷新率需求，提升了显示装置的显示效果。

在发光阶段t13，发光控制线EM输入低电平信号，第七晶体管M7和第八晶体管M8导通。第一扫描线S1输入高电平信号，第三晶体管M3和降压单元20关断。第二扫描线S2输入高电平信号，第一晶体管M1、第二晶体管M2和第九晶体管M9关断。第一电源线VDD上的第一电源电压和第二电源线VSS上的第二电源电压提供第一晶体管M1产生驱动电流的电源，第一晶体管M1产生的驱动电流驱动发光单元10发光。在发光阶段t13中，由于第一电容C1中已存储了充足的数据电压，因而能够有效保持第一晶体管M1栅极的电位稳定，即使显示装置工作在高频显示模式下，显示装置中每行像素电路的扫描时间较短时，第一晶体管M1也能以充足而稳定的驱动电流驱动发光器件D1发光。另外，如前所述，初始化信号线Vref上的初始化电压为-1V，相较于常规方案下-3V的初始化电压，发光器件D1的阳极与初始化信号线Vref之间的电位差减小了很多，从而能够有效降低发光器件D1的阳极与初始化信号线Vref之间的漏电流，以维持发光器件D1阳极的电位稳定，使发光器件D1以正常亮度进行发光显示，进一步优化了显示效果。

综上所述，设置降压单元20将初始化信号线Vref的电压降压后传输至发光单元10的第一电极，使得初始化信号线Vref上的初始化电压能够设置的高于常规方案中的初始化电压。这样既在初始化阶段，保证发光器件D1能够初始化完全的前提下，通过第三晶体管M3写入至第一晶体管M1的栅极和第一电容C1的初始化电压较高，以提高数据写入阶段中第一晶体管M1的栅极和第一电容C1的充电率，使第一晶体管M1的栅极和第一电容C1能够快速充至数据电压，避免现有技术中由于高频显示模式下充电率不足所导致的黑偏亮及显示不均等问题。另外，在发光阶段，由于初始化信号线Vref上的初始化电压高于常规方案中的电压值，所以发光器件D1的阳极与初始化信号线Vref之间的电位差低于常规方案中的电位差，从而能够有效降低发光器件D1的阳极与初始化信号线Vref之间的漏电流，以维持发光器件D1阳极的电位稳定，使发光器件D1以正常亮度进行发光显示，达到优化显示效果的目的。

继续参考图3，可以设置降压单元20包括第四晶体管M4和第五晶体管M5，第四晶体管M4和第五晶体管M5依次串联连接于初始化信号线Vref和发光单元10的第一电极之间，第四晶体管M4的栅极连接第四晶体管M4的第二极，第三晶体管M3和第五晶体管M5的栅极连接第一扫描线S1。

具体地，结合图3和图4，将第四晶体管M4的栅极连接第四晶体管M4的第二极后，第四晶体管M4的工作模式为二极管模式。在初始化阶段t11，第一扫描线S1输入低电平信号，第三晶体管M3和第五晶体管M5导通。第四晶体管M4的栅极(即图中的N1节点)的电位为发光器件D1阳极的电位，该电位较高，使得第四晶体管M4导通，这样初始化信号线Vref上的初始化电压通过第三晶体管M3写入第一晶体管M1的栅极，对第一晶体管M1的栅极电位进行初始化，初始化电压同时通过第四晶体管M4和第五晶体管M5写入发光器件D1的阳极，发光器件D1阳极的电位进行初始化。初始化发光器件D1阳极电位的过程，相当于通过初始化电压向第一晶体管M1的栅极，即N1节点充电。当第一晶体管M1的第一极(例如第一极为源极)与栅极之间的电压Vgs＝Vth时，第一晶体管M1关断，充电结束，N1节点充电至(VREF-|Vth|)，其中，VREF为初始化发光器件D1的阳极所需的电压，Vth为第一晶体管M1的阈值电压。即初始化过程中，降压单元20通过第四晶体管M4和第五晶体管M5将初始化电压降低阈值电压|Vth|大小后传输至发光器件D1的阳极。因此，实际应用中，可以根据初始化发光器件D1的阳极所需的电压VREF，将初始化信号线Vref上的初始化电压设置为V＝VREF+|Vth|，这样在初始化阶段，写入发光器件D1的阳极的电位为V-|Vth|＝VREF+|Vth|-|Vth|＝VREF，使得发光器件D1能够初始化完全，而写入第一晶体管M1的栅极和第一电容C1的电位V＝VREF+|Vth|>VREF，相对于常规方案的初始化电压更高，使得在数据写入阶段，第一晶体管M1的栅极和第一电容C1的电压从初始化电压充至数据电压的速度更快，提升了充电率。同时，由于初始化信号线Vref上的初始化电压V＝VREF+|Vth|>VREF，在发光阶段，发光器件D1阳极与初始化信号线Vref之间的电位差也有所减小，有助于降低发光器件D1的漏电流，维持发光器件D1阳极的电位稳定，使发光器件D1以正常亮度进行发光显示，最终达到优化显示效果的目的。

需要说明的是，初始化信号线Vref上的初始化电压V＝VREF+|Vth|的具体值可以结合实际情况进行确定，使得Vth为第一晶体管M1的阈值电压，保证VREF+|Vth|-|Vth|＝VREF的大小能够使发光器件D1的阳极电位初始化完全，并且VREF的大小不会使发光器件D1发光即可。

图5是本发明实施例提供的另一种像素电路的结构示意图，如图5所示，还可以设置降压单元20包括第四晶体管M4和第六晶体管M6，第四晶体管M4和第六晶体管M6依次串联连接于初始化信号线Vref和发光单元10的第一电极之间，第四晶体管M4的栅极连接第四晶体管M4的第二极，第三晶体管M3和第六晶体管M6的栅极连接第一扫描线S1。

图4所示的驱动时序也可以控制图5所示的像素电路工作。结合图4和图5，图5所示的像素电路的工作时序包括初始化阶段t11、数据写入阶段t12和发光阶段t13。在初始化阶段t11，第一扫描线S1输入低电平信号，第三晶体管M3和第六晶体管M6导通。初始化信号线Vref上的初始化电压通过第三晶体管M3写入第一晶体管M1的栅极，对第一晶体管M1的栅极电位进行初始化，初始化电压同时通过第六晶体管M6和第四晶体管M4写入发光器件D1的阳极，发光器件D1阳极的电位进行初始化。

本实施例所提供的像素电路的初始化阶段t11中，降压单元20通过第四晶体管M4和第六晶体管M6将初始化电压降低第四晶体管M4的阈值电压|Vth|大小后传输至发光器件D1的阳极。因此，也可以参照上述实施例，根据初始化发光器件D1的阳极所需的电压VREF，将初始化信号线Vref上的初始化电压设置为V＝VREF+|Vth|，这样在初始化阶段，写入发光器件D1的阳极的电位为V-|Vth|＝VREF+|Vth|-|Vth|＝VREF，使得发光器件D1能够初始化完全，而写入第一晶体管M1的栅极和第一电容C1的电位V＝VREF+|Vth|>VREF，相对于常规方案的初始化电压更高，使得在数据写入阶段，第一晶体管M1的栅极和第一电容C1的电压从初始化电压充至数据电压的速度更快，提升了充电率。第四晶体管M4和第六晶体管M6及初始化电压V＝VREF+|Vth|的设置，同样也具有上述实施例中的降低发光器件D1的漏电流的有益效果，这里不再赘述。另外，图5所示的像素电路的数据写入阶段t12和发光阶段t13的工作过程，与图3所示的像素电路的数据写入阶段t12和发光阶段t13的工作过程相同，并具有相应的有益效果，不再赘述。

图6是本发明实施例提供的另一种像素电路的结构示意图，如图6所示，在图3所示的像素电路的基础上，图6示出了降压单元20的另一种设置方式。示例性地，本实施例中，降压单元20包括第四晶体管M4、第五晶体管M5和第六晶体管M6，第四晶体管M4、第五晶体管M5和第六晶体管M6依次串联连接于初始化信号线Vref和发光单元10的第一电极之间，第四晶体管M4的栅极连接第四晶体管M4的第二极，第三晶体管M3、第五晶体管M5、和第六晶体管M6的栅极连接第一扫描线S1。

图4所示的驱动时序也可以控制图6所示的像素电路工作。结合图4和图6，图6所示的像素电路工作于初始化阶段t11时，第一扫描线S1输入低电平信号，第三晶体管M3、第四晶体管M4和第六晶体管M6导通。初始化信号线Vref上的初始化电压通过第三晶体管M3写入第一晶体管M1的栅极，对第一晶体管M1的栅极电位进行初始化，初始化电压同时通过第六晶体管M6、第四晶体管M4和第五晶体管M5写入发光器件D1的阳极，发光器件D1阳极的电位进行初始化。

本实施例所提供的像素电路的初始化阶段t11中，降压单元20通过第六晶体管M6、第四晶体管M4和第五晶体管M5将初始化电压降低第四晶体管M4的阈值电压|Vth|大小后传输至发光器件D1的阳极。因此，同样可以参照上述实施例，根据初始化发光器件D1的阳极所需的电压VREF，将初始化信号线Vref上的初始化电压设置为V＝VREF+|Vth|，这样在初始化阶段，写入发光器件D1的阳极的电位为V-|Vth|＝VREF+|Vth|-|Vth|＝VREF，使得发光器件D1能够初始化完全，而写入第一晶体管M1的栅极和第一电容C1的电位V＝VREF+|Vth|>VREF，相对于常规方案的初始化电压更高，使得在数据写入阶段，第一晶体管M1的栅极和第一电容C1的电压从初始化电压充至数据电压的速度更快，提升了充电率。第四晶体管M4、第五晶体管M5和第六晶体管M6及初始化电压V＝VREF+|Vth|的设置，同样也具有上述实施例中的降低发光器件D1的漏电流的有益效果，这里不再赘述。另外，图6所示的像素电路的数据写入阶段t12和发光阶段t13的工作过程，也与图3所示的像素电路的数据写入阶段t12和发光阶段t13的工作过程相同，并具有相应的有益效果，不再赘述。

图7是本发明实施例提供的另一种像素电路的结构示意图，如图7所示，在图6所示的像素电路的基础上，还可以设置降压单元20包括第二电容C2，第二电容C2的第一端连接第四晶体管M4的栅极，第二电容C2的第二端连接初始化信号线Vref或第一电源线VDD。具体地，图7所示的像素电路的工作过程，与图6所示的像素电路的工作过程相同，其中，在初始化阶段，初始化电压通过第六晶体管M6、第四晶体管M4和第五晶体管M5写入发光器件D1的阳极，发光器件D1阳极的电位进行初始化，第二电容C2的设置，可以稳定N1节点的电位，并维持初始化后的发光器件D1阳极电位的稳定，以保证在发光阶段前，发光器件D1能够处于初始化完全状态，避免上一帧显示画面的残留电荷对本帧显示画面造成影响。

需要说明的是，本实施例仅示出了第二电容C2设置于图7所示的像素电路中的情况，实际应用时，也可以在图3、图5和图6所示的像素电路中设置第二电容C2，使第二电容C2的第一端连接第四晶体管M4的栅极，第二电容C2的第二端连接初始化信号线Vref或第一电源线VDD，以达到维持N1节点的电位及发光器件D1的阳极电位稳定的效果。

参考图3，以及图5-图7，设置第四晶体管M4的沟道类型与第三晶体管M3及降压单元20中的其他晶体管的沟道类型不同。其中，降压单元20中的其他晶体管，在图3中是指第五晶体管M5，在图5中是指第六晶体管M6，在图6-图7中是指第五晶体管M5和第六晶体管M6。以图7所示像素电路为例进行说明，示例性地，设置第四晶体管M4的沟道类型为N沟道，设置第三晶体管M3、第五晶体管M5和第六晶体管M6的沟道类型为P沟道。由于在初始化阶段，第三晶体管M3、第五晶体管M5和第六晶体管M6同时导通，可以设置第三晶体管M3、第五晶体管M5和第六晶体管M6的沟道类型同为P沟道，并均通过第一扫描线S1上的扫描信号对三者的导通与否进行控制。由于第四晶体管M4在其栅极(N1节点)的电位为发光器件D1阳极的高电位时导通，因此，可以将第四晶体管M4的沟道类型为N沟道。

参考图3，以及图5-图7，设置第四晶体管M4为氧化物晶体管。氧化物晶体管在截止状态时的漏电流明显小于低温多晶硅薄膜晶体管在截止状态时的漏电流，因此在发光阶段，发光器件D1阳极与初始化信号线Vref之间将更难产生漏电流，有利于维持发光器件D1的阳极电位稳定，从而保证发光器件D1的发光亮度及显示装置的显示效果。其中，氧化物晶体管具体可以是铟镓锌氧化物(indium gallium zinc oxide,IGZO)晶体管等。

本发明实施例还提供了的一种显示装置，图8是本发明实施例提供的一种显示装置的结构示意图。如图8所示，本发明实施例所提供的显示装置200包括本发明任意实施例提供的像素电路100。显示装置200还包括扫描驱动电路210、数据驱动电路220和电源芯片230，以及多条数据线(Vdata1，Vdata2，Vdata3，……，Vdatan)、多条扫描线(S1，S2，S3，……，Sn)、第一电源线VDD、第二电源线VSS和初始化信号线Vref；扫描驱动电路210的端口与扫描线电连接，数据驱动电路220的端口与数据线电连接，电源芯片230的不同端口分别与第一电源线VDD、第二电源线VSS和初始化信号线Vref电连接。以图8所示显示装置包括图1所示像素电路100为例，结合图1和图8，每个像素电路100的第二晶体管M2连接一条数据线和一条扫描线，第一晶体管M1连接第一电源线VDD，发光单元10的第二电极连接第二电源线VSS，降压单元10连接初始化信号线Vref。本发明实施例提供的显示装置，包括本发明任意实施例提供的像素电路，因此具备上述有益效果，这里不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种像素电路，其特征在于，包括：

第一晶体管、第二晶体管、第一电容、发光单元和降压单元；

所述第一晶体管和所述发光单元串联连接于第一电源线和第二电源线之间；

所述第二晶体管连接于数据线和所述第一晶体管之间；

所述第一电容连接所述第一晶体管的栅极；

所述降压单元连接于初始化信号线和所述发光单元的第一电极之间，所述发光单元的第二电极连接所述第二电源线；其中所述降压单元用于将初始化信号线的电压降压后传输至所述发光单元的第一电极；

所述降压单元包括第四晶体管和第二电容，所述第四晶体管连接于所述初始化信号线和所述发光单元的第一电极之间，所述第四晶体管的栅极连接所述第四晶体管的第二极；所述第二电容的第一端连接所述第四晶体管的栅极，所述第二电容的第二端连接所述初始化信号线或所述第一电源线；

所述像素电路还包括第三晶体管，所述第三晶体管连接于所述第一晶体管的栅极和所述初始化信号线之间。

2.根据权利要求1所述的像素电路，其特征在于，所述降压单元还包括第五晶体管，所述第四晶体管和所述第五晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第三晶体管和所述第五晶体管的栅极连接第一扫描线。

3.根据权利要求1所述的像素电路，其特征在于，所述降压单元还包括第六晶体管，所述第四晶体管和所述第六晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第三晶体管和所述第六晶体管的栅极连接第一扫描线。

4.根据权利要求1所述的像素电路，其特征在于，所述降压单元还包括第五晶体管和第六晶体管，所述第四晶体管、所述第五晶体管和所述第六晶体管依次串联连接于所述初始化信号线和所述发光单元的第一电极之间，所述第三晶体管、所述第五晶体管、和所述第六晶体管的栅极连接第一扫描线。

5.根据权利要求2-4中任一所述的像素电路，其特征在于，所述第四晶体管的沟道类型与所述第三晶体管及所述降压单元中的其他晶体管的沟道类型不同。

6.根据权利要求2-4中任一所述的像素电路，其特征在于，所述第四晶体管为氧化物晶体管。

7.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的第一极连接所述第一电源线，所述第一晶体管的第二极连接所述发光单元的第一电极，所述发光单元的第二电极连接所述第二电源线；

所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接第二扫描线；

所述第一电容的第一端连接所述第一晶体管的栅极，所述第一电容的第二端连接所述第一电源线；

所述像素电路还包括第七晶体管、第八晶体管和第九晶体管；

所述第七晶体管连接于所述第一电源线和所述第一晶体管之间，所述第八晶体管连接于所述第一晶体管和所述发光单元的第一电极之间，所述第七晶体管和所述第八晶体管的栅极连接发光控制线；

所述第九晶体管连接于所述第一晶体管的栅极和第二极之间。

8.一种显示装置，其特征在于，包括权利要求1-7中任一所述的像素电路。

Images