CN111710296B - 像素驱动电路、像素驱动电路的驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种像素驱动电路、像素驱动电路的驱动方法和显示面板。该像素驱动电路包括驱动模块、补偿模块、耦合模块、初始化模块、数据写入模块和发光模块；初始化模块用于对耦合模块进行初始化；补偿模块用于将驱动模块的阈值电压补偿至耦合模块；数据写入模块用于向耦合模块写入数据电压；驱动模块用于根据数据电压输出驱动信号，并驱动发光模块发光。当显示面板具有高分辨率或高刷新频率时，可以使得像素驱动电路在工作过程中驱动模块的阈值补偿时间与显示面板的分辨率和刷新频率无关，从而可以根据阈值补偿所需的时间灵活调节像素驱动电路的第二阶段的时间，提高了阈值补偿的精度，保证了阈值电压的补偿效果，提高了显示面板的均一性。

Description

像素驱动电路、像素驱动电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。

背景技术

显示面板中的像素驱动电路包括驱动晶体管，由于显示面板上不同子像素对应的驱动晶体管特性存在差异，容易导致显示面板显示不均匀。现有技术中采用在像素驱动电路中加入阈值补偿晶体管，用于在数据写入阶段补偿驱动晶体管的阈值电压，从而提高显示面板的显示均一性。在数据写入阶段对驱动晶体管的阈值电压进行补偿的时长容易受到显示面板的刷新频率和分辨率的影响，导致驱动晶体管的阈值电压补偿效果与显示面板的刷新频率和分辨率相矛盾。

发明内容

本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板，在保证驱动晶体管阈值电压补偿效果的基础上，有利于实现显示面板的高频和高分辨率显示。

第一方面，本发明实施例提供了一种像素驱动电路，包括驱动模块、补偿模块、耦合模块、初始化模块、数据写入模块和发光模块；

所述初始化模块用于对所述耦合模块进行初始化；

所述补偿模块用于将所述驱动模块的阈值电压补偿至所述耦合模块；

所述数据写入模块用于向所述耦合模块写入数据电压；

所述驱动模块用于根据所述数据电压输出驱动信号，并驱动所述发光模块发光。

可选地，所述耦合模块包括耦合电容；所述耦合电容的第一极与所述驱动模块的控制端电连接，所述耦合电容的第二极与所述补偿模块电连接。

可选地，补偿模块包括第一晶体管、第二晶体管和第三晶体管；所述驱动模块包括驱动晶体管；

所述第一晶体管的栅极和所述第二晶体管的栅极与第一控制信号输入端电连接，所述第一晶体管的第一极与第一电压输入端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接，所述第二晶体管的第一极与所述耦合电容的第二极电连接，所述第二晶体管的第二极与所述驱动晶体管的第二极电连接，所述第三晶体管的栅极与第二控制信号输入端电连接，所述第三晶体管的第一极与第一电源信号输入端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。

可选地，所述第一电压输入端共用所述第一电源信号输入端。

可选地，所述初始化模块包括第四晶体管，所述数据写入模块包括第五晶体管；

所述第四晶体管的栅极与初始化控制信号输入端电连接，所述第四晶体管的第一极与第一初始化电压信号输入端电连接，所述第四晶体管的第二极与所述耦合电容的第二极电连接；

所述第五晶体管的栅极与扫描信号输入端电连接，所述第五晶体管的第一极与数据电压输入端电连接，所述第五晶体管的第二极与所述耦合电容的第二极电连接。

可选地，所述第一初始化电压信号输入端提供的第一初始化电压大于所述第一电压输入端提供的第一电压信号。

可选地，像素驱动电路还包括发光控制模块和存储模块；所述发光模块包括发光二极管；

所述发光控制模块的控制端与发光控制信号输入端电连接，所述发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述发光控制模块的第二端与所述发光二极管的阳极电连接；所述发光二极管的阴极与第二电源信号输入端电连接；

所述存储模块的第一端与所述第五晶体管的第二极电连接，所述存储模块的第二端与所述第二电源信号输入端电连接。

可选地，像素驱动电路还包括阳极初始化模块；所述阳极初始化模块的控制端与所述初始化控制信号输入端电连接，所述阳极初始化模块的第一端与第二初始化电压信号输入端电连接，所述阳极初始化模块的第二端与所述发光二极管的阳极电连接。

第二方面，本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路，包括：

在第一阶段，初始化模块对耦合模块进行初始化；

在第二阶段，补偿模块将驱动晶体管的阈值电压补偿至所述耦合模块；

在第三阶段，数据写入模块向所述耦合模块写入数据电压；

在第四阶段，所述驱动晶体管根据所述数据电压输出驱动信号，驱动发光模块发光。

第三方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的像素驱动电路。

本发明实施例的技术方案，通过补偿模块在第二阶段对驱动模块的阈值电压进行采集，在第三阶段数据写入模块写入数据电压。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使得像素驱动电路在工作过程中驱动模块的阈值补偿时间与显示面板的分辨率和刷新频率无关，从而可以根据阈值补偿所需的时间灵活调节像素驱动电路的第二阶段的时间，提高了阈值补偿的精度，保证了阈值电压的补偿效果，提高了显示面板的均一性。同时可以不影响不同行像素驱动电路中的第三阶段的数据写入，保证了不同行的像素驱动电路的数据电压正常写入。

附图说明

图1为现有的一种像素驱动电路的结构示意图；

图2为本发明实施例提供的一种像素驱动电路的结构示意图；

图3为本发明实施例提供的另一种像素驱动电路的结构示意图；

图4为本发明实施例提供的另一种像素驱动电路的结构示意图；

图5为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6为本发明实施例提供的另一种像素驱动电路的结构示意图；

图7为本发明实施例提供的另一种像素驱动电路的结构示意图；

图8为图7提供的像素驱动电路的一种时序图；

图9为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图；

图10为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种像素驱动电路的结构示意图。如图1所示，该像素驱动电路包括驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和发光器件D1。示例性地，驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型晶体管，其具体连接关系如图1所示。在像素驱动电路的工作过程中，在第一阶段，第一扫描信号输入端Scan1提供的第一扫描信号为低电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，发光控制信号输入端E1提供的发光控制信号为高电平。此时第五晶体管M5和第六晶体管M6将参考电压信号输入端Vref1提供的参考电压信号输出至驱动晶体管Mdr的栅极和发光器件D1的阳极，分别对驱动晶体管Mdr的栅极和发光器件D1的阳极进行初始化，驱动晶体管Mdr处于导通状态。在第二阶段，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为低电平，发光控制信号输入端E1提供的发光控制信号为高电平。此时第一晶体管M1和第二晶体管M2导通，数据信号输入端Vdata提供的数据电压通过第一晶体管M1、驱动晶体管Mdr和第二晶体管M2写入至驱动晶体管Mdr的栅极，直至驱动晶体管Mdr栅极的电位为数据电压和驱动晶体管Mdr的阈值电压之和，驱动晶体管Mdr截止，实现了数据电压写入和驱动晶体管Mdr的阈值补偿。在第三阶段，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，发光控制信号输入端E1提供的发光控制信号为低电平。此时第三晶体管M3和第四晶体管M4导通，第三晶体管M3输出第一电源输入端Vdd提供的第一电源至驱动晶体管Mdr的源极，增加了驱动晶体管Mdr的栅源压差，使得驱动晶体管Mdr的源极和栅极之间的电压差大于驱动晶体管Mdr的阈值电压，因此驱动晶体管Mdr导通。发光器件D1的阴极与第二电源输入端Vss电连接，此时驱动晶体管Mdr向发光器件D1提供驱动电流，驱动发光器件D1发光。

像素驱动电路在上述工作过程中，阈值补偿与数据电压写入为同一阶段，造成阈值补偿的时间与行周期无法分开。当显示面板具有高分辨率或采用高刷新频率驱动显示面板时，显示面板的行周期变短，即每一像素驱动电路的行周期变短，使得像素驱动电路的第二阶段时长变短，导致像素驱动电路的阈值补偿时长变短，像素驱动电路的阈值补偿效果差，不同的像素驱动电路中驱动晶体管Mdr的栅极电位不同，从而使得像素驱动电路形成的驱动电流不同，显示面板的显示均一性比较差。示例性地，像素驱动电路包括存储电容C1，驱动晶体管Mdr的栅极和源极之间存在寄生电容Cgs，驱动晶体管Mdr的栅极与第二晶体管M2的栅极之间存在寄生电容Ct。在第二阶段时，驱动晶体管Mdr的栅极电位变化与驱动电流之间的关系如下：

其中，Va为驱动晶体管Mdr的栅极电位，t为第二阶段驱动晶体管Mdr的栅极电位充电的时间，Vdata为数据电压，Vth为驱动晶体管Mdr的阈值电压，K为常数。

对公式(1)采用分离变量发求解驱动晶体管Mdr的栅极电位的微分方程，其中，初始条件为在开始充电时驱动晶体管Mdr的栅极电位为参考电压信号输入端Vref1提供的参考电压信号Vref。求解后驱动晶体管Mdr的栅极电位为：

其中，Vg1为驱动晶体管Mdr的栅极电位在第二阶段过程中电位。通过对公式(2)中随时间变化的变量对驱动晶体管Mdr的阈值电压Vth进行求导，则可以获得驱动晶体管Mdr的阈值电压Vth的补偿误差与第二阶段驱动晶体管Mdr的栅极电位充电的时间t关系：

其中，x为公式(2)中随时间变化的变量，即为

△Vth为驱动晶体管Mdr的阈值电压Vth的补偿误差。

通过公式(3)可知，驱动晶体管Mdr的阈值电压Vth的补偿误差与第二阶段驱动晶体管Mdr的栅极电位充电的时间t相关。当显示面板具有高分辨率或采用高刷新频率驱动显示面板时，t比较小，公式(3)得到的结果越大，驱动晶体管Mdr的阈值电压Vth的补偿误差产生的误差越大，使得显示面板中不同像素驱动电路中的驱动晶体管Mdr阈值电压的特性的均一性比较差，进而导致在第二阶段结束时驱动晶体管Mdr的栅极电位不同，从而使得像素驱动电路形成的驱动电流不同，使得显示面板的显示均一性比较差。

针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，像素驱动电路包括驱动模块10、补偿模块20、耦合模块30、初始化模块40、数据写入模块50和发光模块60；初始化模块40用于对耦合模块30进行初始化；补偿模块50用于将驱动模块10的阈值电压补偿至耦合模块30；数据写入模块50用于向耦合模块30写入数据电压；驱动模块10用于根据数据电压输出驱动信号，并驱动发光模块60发光。

具体地，如图2所示，驱动模块10的控制端与耦合模块30的第一端和补偿模块20的第二端电连接，驱动模块10的第一极与补偿模块20的第四端电连接，驱动模块10的第二极与补偿模块20的第五端电连接，补偿模块20的第一端与第一电压输入端V1电连接，补偿模块20的第三端与第一电源信号输入端VDD电连接，补偿模块20的第六端与耦合模块30的第二端电连接，补偿模块20的第一控制端与第一控制信号输入端COMP电连接，补偿模块20的第二控制端与第二控制信号输入端GATE电连接。初始化模块40的控制端与初始化控制信号输入端INT电连接，初始化模块40的第一端与第一初始化电压输入端VREF1电连接，初始化模块40的第二端与耦合模块30的第二端电连接。数据写入模块50的控制端与扫描信号输入端SCAN电连接，数据写入模块50的第一端与数据信号输入端VDATA电连接，数据写入模块50的第二端与耦合模块30的第二端电连接，发光模块60的第一端与驱动模块10的第二极电连接，发光模块60的第二端与第二电源信号输入端VSS电连接。

在像素驱动电路工作的第一阶段，初始化控制信号输入端INT控制初始化模块40输出第一初始化电压输入端VREF1提供的第一初始化电压至耦合模块30的第二端，对耦合模块30的第二端进行初始化，使得耦合模块30的第二端的电位为第一初始化电压。

在第二阶段，第一电压输入端V1提供的第一电压信号写至驱动模块10的控制端和耦合模块30的第一端，驱动模块10在第一电压信号和第一初始化电压的作用下导通，使得耦合模块30的第二端的第一初始化电压通过驱动模块10和补偿模块20进行放电，直至驱动模块10截止，此时可以将驱动模块10的阈值电压补偿至耦合模块30的第二端，即耦合模块30的第二端的电位为第一电压信号与驱动模块10的阈值电压之和，完成了驱动模块10的阈值电压的补偿。另外，在驱动模块10阈值电压的补偿过程中，与驱动模块10阈值电压相关的补偿误差与第一初始化电压相关，而与数据电压无关，从而可以降低像素驱动电路在不同灰阶电压时的补偿差异性，提高显示面板的均一性。

在第三阶段，数据写入模块50将数据电压输入端VDATA提供的数据电压写入至耦合模块30的第二端，耦合模块30通过耦合作用将数据电压和第二阶段补偿的阈值电压写入耦合模块30的第一端，即为驱动模块10的控制端，使得驱动模块10的控制端的电位为数据电压与驱动模块10的阈值电压之差，此时驱动模块10的控制端的电位为阈值补偿后的数据电压，从而完成了数据写入。

在第四阶段，驱动模块10根据数据电压输出驱动信号，并驱动发光模块60发光。

由此可知，通过在第二阶段补偿模块20对驱动模块10的阈值电压进行采集，在第三阶段，数据写入模块50实现对数据电压的写入。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使得像素驱动电路在工作过程中驱动模块10的阈值补偿时间与显示面板的分辨率和刷新频率无关，从而可以根据阈值补偿所需的时间灵活调节像素驱动电路的第二阶段的时间，提高了阈值补偿的精度，保证了阈值电压的补偿效果，提高了显示面板的均一性。同时可以不影响不同行像素驱动电路中的第三阶段的数据写入，保证了不同行的像素驱动电路的数据电压正常写入。

示例性的，显示面板不同行的像素驱动电路的第二阶段可以交叠，即显示面板不同行的像素驱动电路的阈值补偿的交叠时间可调，从而在显示面板具有高分辨率或高刷新频率时延长第二阶段的阈值补偿时间，保证了阈值电压的补偿效果。另外，可以根据需要设置不同行的像素驱动电路在第二阶段的交叠时间，从而可以根据需要设置像素驱动电路在第二阶段的阈值补偿时间，更好地提高了阈值补偿的精度，提高了显示面板的均一性。

图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，耦合模块30包括耦合电容Cs1；耦合电容Cs1的第一极与驱动模块10的控制端电连接，耦合电容Cs1的第二极与补偿模块20电连接。

具体的，耦合电容Cs1具有耦合作用。在第一阶段时，耦合电容Cs1的第二极写入第一初始化电压，在第二阶段时，耦合电容Cs1的第一极写入第一电压信号，并通过驱动模块10和补偿模块20将耦合电容Cs1的第二极电位进行放电，直至驱动模块10截止，此时可以将驱动模块10的阈值电压补偿至耦合电容Cs1的第二极，即耦合电容Cs1的第二极的电位为第一电压信号与驱动模块10的阈值电压之和，从而完成了驱动模块10的阈值电压的采集，实现了阈值补偿与数据写入的分离。

图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，补偿模块20包括第一晶体管T1、第二晶体管T2和第三晶体管T3；驱动模块10包括驱动晶体管Tdr；第一晶体管T1的栅极和第二晶体管T2的栅极与第一控制信号输入端COMP电连接，第一晶体管T1的第一极与第一电压输入端V1电连接，第一晶体管T1的第二极与驱动晶体管Tdr的栅极电连接，第二晶体管T2的第一极与耦合电容Cs1的第二极电连接，第二晶体管T2的第二极与驱动晶体管Tdr的第二极电连接，第三晶体管T3的栅极与第二控制信号输入端GATE电连接，第三晶体管T3的第一极与第一电源信号输入端VDD电连接，第三晶体管T3的第二极与驱动晶体管Tdr的第一极电连接。

具体的，在第二阶段，第一控制信号输入端COMP提供的第一控制信号控制第一晶体管T1和第二晶体管T2导通，第一电压输入端V1提供的第一电压信号通过第一晶体管T1传输至耦合电容Cs1的第一极和驱动晶体管Tdr的栅极，驱动晶体管Tdr在第一电压信号和第一初始化电压的作用下导通。同时第二控制信号输入端GATE提供的第二控制信号控制第三晶体管T3导通，使得耦合电容Cs1的第二极通过第二晶体管T2、驱动晶体管Tdr和第三晶体管T3进行放电，直至驱动晶体管Tdr截止，此时可以将驱动晶体管Tdr的阈值电压补偿至耦合电容Cs1的第二极，即耦合电容Cs1的第二极的电位为第一电压信号与驱动晶体管Tdr的阈值电压之和，从而完成了驱动晶体管Tdr的阈值电压的采集。

另外，在第二阶段，耦合电容Cs1的第一极电位固定为第一电压信号，耦合电容Cs1的第二极电位根据耦合电容Cs1的第一极电位变化，即驱动晶体管Tdr的第二极电位根据驱动晶体管Tdr的栅极电位变化，从而实现通过驱动晶体管Tdr的源跟随连接方式采集驱动晶体管Tdr的阈值电压，当驱动晶体管Tdr的阈值电压为正值时，同样可以实现将驱动晶体管Tdr的阈值电压耦合至驱动晶体管Tdr的栅极，实现驱动晶体管Tdr的阈值电压的采集，保证了驱动晶体管Tdr的阈值电压采集的可靠性，进而保证了显示面板的显示均一性。

需要说明的是，由于第三晶体管T3连接在像素驱动电路驱动发光模块60发光的回路上，因此在第四阶段，第二控制信号输入端GATE提供的第二控制信号控制第三晶体管T3导通。

在上述各技术方案的基础上，第一电压输入端V1共用第一电源信号输入端VDD。

具体的，第一电压输入端V1共用第一电源信号输入端VDD时，可以使得为第一电压输入端V1提供信号的走线共用为第一电源信号输入端VDD提供信号的走线，减少了显示面板上走线的设置，有利于显示面板的像素排布。此时第一电压输入端V1提供的第一电压信号为第一电源信号。在第二阶段，耦合电容Cs1的第二极电位通过第二晶体管T2、驱动晶体管Tdr和第三晶体管T3进行放电，直至驱动晶体管Tdr截止时，耦合电容Cs1的第二极的电位为第一电源信号与驱动晶体管Tdr的阈值电压之和。

图5为本发明实施例提供的另一种像素驱动电路的结构示意图。如图5所示，初始化模块40包括第四晶体管T4，数据写入模块50包括第五晶体管T5；第四晶体管T4的栅极与初始化控制信号输入端INT电连接，第四晶体管T4的第一极与第一初始化电压信号输入端VREF1电连接，第四晶体管T4的第二极与耦合电容Cs1的第二极电连接；第五晶体管T5的栅极与扫描信号输入端SCAN电连接，第五晶体管T5的第一极与数据电压输入端VDATA电连接，第五晶体管T5的第二极与耦合电容Cs1的第二极电连接。

具体的，在第一阶段，初始化控制信号输入端INT提供的初始化控制信号控制第四晶体管T4导通，第一初始化电压信号输入端VREF1提供的第一初始化电压通过第四晶体管T4传输至耦合电容Cs1的第二极，使得耦合电容Cs1第二极的电位固定，以使在第二阶段时，补偿模块20能够根据耦合电容Cs1两极的电位采集驱动晶体管Tdr的阈值电压。在第三阶段，扫描信号输入端SCAN提供的扫描信号控制第五晶体管T5导通，数据电压输入端VDATA提供的数据电压通过第五晶体管T5传输至耦合电容Cs1的第二极，此时耦合电容Cs1的第一极为浮动状态，因此耦合电容Cs1的耦合作用使得耦合电容Cs1的第一极耦合为数据电压与驱动晶体管Tdr的阈值电压之差，从而完成了数据写入。

另外，在第三阶段，数据电压通过耦合电容Cs1的耦合作用写入至驱动晶体管Tdr的栅极，可以通过耦合电容Cs1采用交流耦合写入数据电压，使得数据电压的写入速度相比于现有技术中的直流写入速度更快，且不会造成驱动晶体管Tdr的阈值电压缺失，从而有利于显示面板的高分辨率和高刷新频率的实现。

在上述各技术方案的基础上，第一初始化电压信号输入端VREF1提供的第一初始化电压大于第一电压输入端V1提供的第一电压信号。

具体的，驱动晶体管Tdr示例性地可以为P型晶体管，通过设置第一初始化电压大于第一电压信号，例如第一初始化电压大于或等于第一电压信号和驱动晶体管Tdr的阈值电压的绝对值之和，在第二阶段时，驱动晶体管Tdr的第二极可以作为源极，使得驱动晶体管Tdr的栅源电压小于驱动晶体管Tdr的阈值电压，从而实现驱动晶体管Tdr的导通，实现对驱动晶体管Tdr的阈值电压的采集。当第一电压信号为第一电源信号时，第一初始化电压大于第一电源信号与驱动晶体管Tdr的阈值电压的绝对值之和。可选地，第一初始化电压可以大于第一电压信号的二分之一，以保证驱动晶体管Tdr的导通。优选地，第一初始化电压为第一电源信号的两倍，进一步地保证驱动晶体管Tdr的导通，保证了驱动晶体管Tdr的阈值电压采集。

图6为本发明实施例提供的另一种像素驱动电路的结构示意图。如图6所示，像素驱动电路还包括发光控制模块70和存储模块80；发光模块60包括发光二极管OLED1；发光控制模块70的控制端与发光控制信号输入端EM电连接，发光控制模块70的第一端与驱动晶体管Tdr的第二极电连接，发光控制模块70的第二端与发光二极管OLED1的阳极电连接；发光二极管OLED1的阴极与第二电源信号输入端VSS电连接；存储模块80的第一端与第五晶体管T5的第二极电连接，存储模块80的第二端与第二电源信号输入端VSS电连接。

具体的，发光控制模块70用于在第四阶段控制驱动晶体管Tdr提供的驱动电流输出至发光二极管OLED1，控制发光二极管OLED1发光。

示例性的，如图6所示，存储模块80可以包括存储电容Ct1。存储电容Ct1的第一极与第五晶体管T5的第二极电连接，存储电容Ct1的第二极与第二电源信号输入端VSS电连接。在第三阶段，扫描信号输入端SCAN控制第五晶体管T5导通，数据电压输入端VDATA提供的数据电压通过第五晶体管T5传输至存储电容Ct1的第一极，并且存储电容Ct1的第二极电位固定，因此存储电容Ct1可以存储数据电压，用于在第四阶段形成驱动电流驱动发光二极管OLED1发光。

发光控制模块可以包括第六晶体管T6，第六晶体管T6的栅极与发光控制信号输入端EM电连接，第六晶体管T6的第一极与驱动晶体管Tdr的第二极电连接，第六晶体管T6的第二极与发光二极管OLED1的阳极电连接。在第四阶段，发光控制信号输入端EM提供的发光控制信号控制第六晶体管T6导通，同时第二控制信号输入端GATE提供的第二控制信号控制第三晶体管T3导通，使得驱动晶体管Tdr提供的驱动电流形成回路，驱动发光二极管OLED1发光。

图7为本发明实施例提供的另一种像素驱动电路的结构示意图。如图7所示，像素驱动电路还包括阳极初始化模块90；阳极初始化模块90的控制端与初始化控制信号输入端INT电连接，阳极初始化模块90的第一端与第二初始化电压信号输入端VREF2电连接，阳极初始化模块90的第二端与发光二极管OLED1的阳极电连接。

具体的，在像素驱动电路工作的第一阶段时，初始化控制信号输入端INT控制阳极初始化模块90将第二初始化电压信号输入端VREF2提供的第二初始化电压信号输出至发光二极管OLED1的阳极，对发光二极管OLED1的阳极进行初始化，避免像素驱动电路上一帧的显示画面的残影影响。

示例性的，阳极初始化模块90可以包括第七晶体管T7，第七晶体管T7的栅极与初始化控制信号输入端INT电连接，第七晶体管T7的第一极与第二初始化电压信号输入端VREF2电连接，第七晶体管T7的第二极与发光二极管OLED1的阳极电连接。在第一阶段时，初始化控制信号输入端INT控制第七晶体管T7导通，第二初始化电压信号输入端VREF2提供的第二初始化电压信号通过第七晶体管T7传输至发光二极管OLED1的阳极，对发光二极管OLED1的阳极进行初始化。

图7示例性地示出了像素驱动电路包括的晶体管均为P型晶体管。图8为图7提供的像素驱动电路的一种时序图。其中，comp为第一控制信号输入端COMP提供的第一控制信号的时序，gate为第二控制信号输入端GATE提供的第二控制信号的时序，scan为扫描信号输入端SCAN提供的扫描信号的时序，int为初始化控制信号输入端INT提供的初始化控制信号的时序，em为发光控制信号输入端EM提供的发光控制信号的时序。以下根据图7和图8说明像素驱动电路的工作过程。

在第一阶段t1，comp为高电平，gate为高电平，scan为高电平，int为低电平，em为高电平，此时第四晶体管T4和第七晶体管T7导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6和驱动晶体管Tdr均截止，第一初始化电压输入端VREF1提供的第一初始化电压通过第四晶体管T4传输至耦合电容Cs1的第二极，对耦合电容Cs1的第二极进行初始化，此时耦合电容Cs1的第二极的电位为第一初始化电压vref1。第二初始化电压信号输入端VREF2提供的第二初始化电压信号通过第七晶体管T7传输至发光二极管OLED1的阳极，对发光二极管OLED1的阳极进行初始化。

在第二阶段t2，comp为低电平，gate为低电平，scan为高电平，int为高电平，em为高电平，此时第一晶体管T1、第二晶体管T2和第三晶体管T3导通，第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7截止，第一电压输入端V1提供的第一电压信号通过第一晶体管T1传输至驱动晶体管Tdr的栅极，即驱动晶体管Tdr的栅极电位为第一电压信号v1，驱动晶体管Tdr在第一电压信号和第一初始化电压的作用下导通，使得驱动晶体管Tdr的第二极通过第二晶体管T2、驱动晶体管Tdr和第三晶体管T3进行放电，直至驱动晶体管Tdr截止，此时可以将驱动晶体管Tdr的阈值电压补偿至耦合电容Cs1的第二极，即耦合电容Cs1的第二极的电位为第一电压信号与驱动晶体管Tdr的阈值电压之和v1+vth，完成了驱动晶体管Tdr的阈值电压的采集。其中，vth为驱动晶体管Tdr的阈值电压。由于驱动晶体管Tdr为P型晶体管，vth为负值。

在第三阶段t3，comp为高电平，gate为高电平，scan为低电平，int为高电平，em为高电平，此时第五晶体管T5导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、驱动晶体管Tdr、第六晶体管T6和第七晶体管T7截止，数据电压输入端VDATA提供的数据电压通过第五晶体管T5传输至耦合电容Cs1的第二极，此时耦合电容Cs1的第一极为浮动状态，因此耦合电容Cs1的耦合作用使得耦合电容Cs1的第一极耦合为数据电压与驱动晶体管Tdr的阈值电压之差，即为vdata-vth，完成了像素驱动电路的数据写入。

在第四阶段t4，comp为高电平，gate为低电平，scan为高电平，int为高电平，em为低电平，此时第三晶体管T3和第六晶体管T6导通，第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7截止，驱动晶体管Tdr的第一极跳变为第一电源信号vdd，驱动晶体管Tdr导通。驱动晶体管Tdr根据栅极电位vdata-vth和第一极的电位vdd形成驱动电流，驱动发光二极管OLED1发光。其中，驱动电流I为：

其中，μ为第一晶体管T1的载流子迁移率，Cox为第一晶体管T1的电容常数，w为第一晶体管T1的沟道宽度，L为第一晶体管T1的沟道长度。

需要说明的是，图7仅是示例性的示出了像素驱动电路包括P型晶体管。在其他实施例中，像素驱动电路还可以包括N型晶体管。N型晶体管可以为铟镓锌氧化物(indiumgallium zinc oxide，IGZO)或多晶硅形成的晶体管，因此可以增加像素驱动电路的应用范围。当像素驱动电路包括N型晶体管时，各种控制晶体管导通或关断的信号需要适应性调整时序，此处不再赘述。

本发明实施例还提供一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路。图9为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图9所示，该方法包括：

S110、在第一阶段，初始化模块对耦合模块进行初始化；

S120、在第二阶段，补偿模块将驱动晶体管的阈值电压补偿至耦合模块；

S130、在第三阶段，数据写入模块向耦合模块写入数据电压；

S140、在第四阶段，驱动晶体管根据数据电压输出驱动信号，驱动发光模块发光。

本发明实施例的技术方案，通过补偿模块在第二阶段对驱动模块的阈值电压进行采集，在第三阶段数据写入模块写入数据电压。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使得像素驱动电路在工作过程中驱动模块的阈值补偿时间与显示面板的分辨率和刷新频率无关，从而可以根据阈值补偿所需的时间灵活调节像素驱动电路的第二阶段的时间，提高了阈值补偿的精度，保证了阈值电压的补偿效果，提高了显示面板的均一性。同时可以不影响不同行像素驱动电路中的第三阶段的数据写入，保证了不同行的像素驱动电路的数据电压正常写入。

本发明实施例还提供一种显示面板。图10为本发明实施例提供的一种显示面板的结构示意图。如图10所示，该显示面板100包括本发明任意实施例提供的像素驱动电路101。

具体地，如图10所示，显示面板100包括多个像素驱动电路101，每个像素驱动电路101工作过程中驱动发光模块发光，从而实现显示面板100的显示。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种像素驱动电路，其特征在于，包括驱动模块、补偿模块、耦合模块、初始化模块、数据写入模块和发光模块；

所述初始化模块用于在第一阶段对所述耦合模块进行初始化；

所述补偿模块用于在第二阶段将所述驱动模块的阈值电压补偿至所述耦合模块；

所述数据写入模块用于在第三阶段向所述耦合模块写入数据电压；

所述驱动模块用于在第四阶段根据所述数据电压输出驱动信号，并驱动所述发光模块发光；

所述耦合模块包括耦合电容；所述耦合电容的第一极与所述驱动模块的控制端电连接，所述耦合电容的第二极与所述补偿模块电连接；

所述补偿模块包括第一晶体管、第二晶体管和第三晶体管；所述驱动模块包括驱动晶体管；

所述第一晶体管的栅极和所述第二晶体管的栅极与第一控制信号输入端电连接，所述第一晶体管的第一极与第一电压输入端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接，所述第二晶体管的第一极与所述耦合电容的第二极电连接，所述第二晶体管的第二极与所述驱动晶体管的第二极电连接，所述第三晶体管的栅极与第二控制信号输入端电连接，所述第三晶体管的第一极与第一电源信号输入端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接；

所述初始化模块的控制端与初始化控制信号输入端电连接，所述初始化模块的第一端与第一初始化电压输入端电连接，所述初始化模块的第二端与所述耦合电容的第二极电连接；

还包括发光控制模块；所述发光控制模块的控制端与发光控制信号输入端电连接，所述发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述发光控制模块的第二端与所述发光模块电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电压输入端共用所述第一电源信号输入端。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述初始化模块包括第四晶体管，所述数据写入模块包括第五晶体管；

所述第四晶体管的栅极与初始化控制信号输入端电连接，所述第四晶体管的第一极与第一初始化电压信号输入端电连接，所述第四晶体管的第二极与所述耦合电容的第二极电连接；

所述第五晶体管的栅极与扫描信号输入端电连接，所述第五晶体管的第一极与数据电压输入端电连接，所述第五晶体管的第二极与所述耦合电容的第二极电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第一初始化电压信号输入端提供的第一初始化电压大于所述第一电压输入端提供的第一电压信号。

5.根据权利要求3所述的像素驱动电路，其特征在于，还包括存储模块；所述发光模块包括发光二极管；

所述发光控制模块的第二端与所述发光二极管的阳极电连接；所述发光二极管的阴极与第二电源信号输入端电连接；

所述存储模块的第一端与所述第五晶体管的第二极电连接，所述存储模块的第二端与所述第二电源信号输入端电连接。

6.根据权利要求5所述的像素驱动电路，其特征在于，还包括阳极初始化模块；所述阳极初始化模块的控制端与所述初始化控制信号输入端电连接，所述阳极初始化模块的第一端与第二初始化电压信号输入端电连接，所述阳极初始化模块的第二端与所述发光二极管的阳极电连接。

7.一种像素驱动电路的驱动方法，用于驱动权利要求1-6任一项所述的像素驱动电路，其特征在于，包括：

在第一阶段，初始化模块对耦合模块进行初始化；

在第二阶段，补偿模块将驱动晶体管的阈值电压补偿至所述耦合模块；

在第三阶段，数据写入模块向所述耦合模块写入数据电压；

在第四阶段，所述驱动晶体管根据所述数据电压输出驱动信号，驱动发光模块发光。

8.一种显示面板，其特征在于，包括权利要求1-6任一项所述的像素驱动电路。

Images