CN109410842B - 一种像素驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种像素驱动电路及显示装置，像素驱动电路包括驱动模块、数据写入模块、阈值补偿模块和存储模块，阈值补偿模块在发光阶段之前将包含驱动晶体管阈值电压信息的补偿信号写入驱动模块的控制端；存储模块维持驱动模块的控制端在发光阶段的电压，存储模块包括多个第一电容元件，第一电容元件串联设置；存储模块在以第一驱动频率驱动像素驱动电路时被设定为第一电容，存储模块以第二驱动频率驱动像素驱动电路时被设定为第二电容；第一驱动频率大于第二驱动频率，第一电容小于第二电容。通过本发明的技术方案，有效避免了显示装置存在的显示不均匀的问题，使得像素电路能够兼容不同的驱动频率。

Description

一种像素驱动电路及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置。

背景技术

有机发光显示装置一般包含有若干个像素，每个像素包括像素驱动电路和有机发光结构，目前普遍采用的像素驱动电路为2T1C结构，即像素驱动电路中包括两个晶体管和一个存储电容，其中一个晶体管为开关晶体管，另一个晶体管为驱动有机发光结构发光的驱动晶体管，驱动晶体管产生的驱动有机发光结构发光的驱动电流与驱动晶体管的阈值电压相关，受驱动晶体管的阈值电压漂移以及驱动晶体管制作工艺偏差的影响，有机发光显示装置存在显示不均匀的问题。

另外，针对不同的应用场景，需使用不同的驱动频率驱动有机发光显示装置以满足用户对不同驱动频率的需求，也就需要使用不同的驱动频率驱动有机发光显示装置中的像素驱动电路，但目前普遍采用的像素驱动电路很难兼容不同驱动频率。

发明内容

本发明提供一种像素驱动电路及显示装置，使得在发光阶段流经有机发光结构的驱动电流与驱动晶体管的阈值电压无关，有效避免了显示装置存在的显示不均匀的问题，同时使得像素电路能够兼容不同的驱动频率。

第一方面，本发明实施例提供了一种像素驱动电路，包括：

驱动模块，所述驱动模块用于向有机发光结构提供驱动电流，所述有机发光结构用于响应所述驱动电流发光，所述驱动模块包括驱动晶体管；

数据写入模块，所述数据写入模块用于将数据信号写入所述驱动模块的控制端；

阈值补偿模块，所述阈值补偿模块用于在发光阶段之前将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动模块的控制端；

存储模块，所述存储模块与所述驱动模块的控制端电连接，所述存储模块用于维持所述驱动模块的控制端在所述发光阶段的电压，所述存储模块包括多个第一电容元件，所述第一电容元件串联设置；

所述存储模块在以第一驱动频率驱动所述像素驱动电路时被设定为第一电容，所述存储模块以第二驱动频率驱动所述像素驱动电路时被设定为第二电容；其中，所述第一驱动频率大于所述第二驱动频率，所述第一电容小于所述第二电容。

进一步地，所述存储模块还包括多个第一开关晶体管，所述存储模块根据所述第一开关晶体管的导通或关断确定用于维持所述驱动模块的控制端在所述发光阶段电压的所述第一电容元件的数量。

进一步地，所述第一电容元件与所述第一开关晶体管构成N级控制支路，每级控制支路包括一个所述第一电容元件和一个所述第一开关晶体管；所述第一电容元件的第一端作为该级控制支路的第一端，所述第一电容元件的第二端与对应的所述第一开关晶体管的第一端电连接，所述第一开关晶体管的第二端作为该级控制支路的第二端；

第i级控制支路的第一端与第i+1级控制支路中的所述第一电容元件的第二端电连接，N级所述控制支路的第二端均与所述驱动模块的控制端电连接；其中，N为大于1的整数，i为正整数。

进一步地，所述存储模块还包括第二电容元件，所述第二电容元件的第一端与所述数据写入模块的控制端电连接，所述第二电容元件的第二端与所述驱动模块的控制端电连接，所述第二电容元件用于维持所述驱动模块的控制端在所述发光阶段的电压。

进一步地，至少存在串联的两个所述第一电容元件共用同一电容极板作为串联节点。

进一步地，所述像素驱动电路还包括：

第一发光控制模块和第二发光控制模块；

所述数据写入模块的控制端与第一扫描信号输入端电连接，第一端与数据信号输入端电连接，第二端与所述驱动模块的第一端电连接；

所述阈值补偿模块控制端与所述第一扫描信号输入端电连接，第一端与所述驱动模块的第二端电连接，第二端与所述驱动模块的控制端电连接；

所述第一发光控制模块的控制端与使能信号输入端电连接，第一端与第一电源信号输入端电连接，第二端与所述驱动模块的第一端电连接；

所述第二发光控制模块的控制端与所述使能信号输入端电连接，第一端与所述驱动模块的第二端电连接，第二端与所述有机发光结构的第一电极电连接，所述有机发光结构的第二电极与第二电源信号输入端电连接；

所述存储模块的第一端与所述驱动模块的控制端电连接，第二端与所述第一电源信号输入端电连接。

进一步地，所述像素驱动电路还包括：

初始化模块，所述初始化模块的控制端与第二扫描信号输入端电连接，第一端与参考电压信号输入端电连接，第二端与所述驱动模块的控制端电连接。

进一步地，所述像素驱动电路还包括：

旁路模块，所述旁路模块的控制端与所述第二扫描信号输入端电连接，第一端与所述有机发光结构的第一电极电连接，第二端与参考电压信号输入端电连接。

进一步地，所述阈值补偿模块包括阈值补偿晶体管，所述初始化模块包括初始化晶体管，所述存储模块还包括多个第一开关晶体管，所述存储模块根据所述第一开关晶体管的导通或关断确定用于维持所述驱动模块的控制端在所述发光阶段电压的所述第一电容元件的数量；

所述阈值补偿晶体管、所述初始化晶体管和所述第一开关晶体管中的至少一个为多栅极晶体管。

第二方面，本发明实施例还提供了一种显示装置，显示装置包括第一方面所述的像素驱动电路。

本发明实施例提供了一种像素驱动电路及显示装置，利用阈值补偿模块在发光阶段之前将包含有驱动晶体管阈值电压信息的补偿信号写入驱动模块的控制端，存储模块能够维持驱动模块的控制端在发光阶段的电压，即在发光阶段之前实现了对驱动晶体管阈值电压的抓取并在发光阶段对驱动晶体管的阈值电压进行了补偿，使得在发光阶段流经有机发光结构的驱动电流与驱动晶体管的阈值电压无关，有效避免了显示装置存在的显示不均匀的问题。另外，设置存储模块在以第一驱动频率驱动像素驱动电路时被设定为第一电容，存储模块以第二驱动频率驱动像素驱动电路时被设定为第二电容，第一驱动频率大于第二驱动频率，第一电容小于第二电容，使得像素电路能够兼容不同的驱动频率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种像素驱动电路的结构示意图；

图2为本发明实施例提供的一种像素驱动电路的具体电路结构示意图；

图3为本发明实施例提供的一种像素驱动电路的驱动时序图；

图4为本发明实施例提供的一种存储模块的具体电路结构示意图；

图5为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6为本发明实施例提供的另一种像素驱动电路的具体电路结构示意图；

图7为本发明实施例提供的一种串联电容元件的剖面结构示意图；

图8为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种像素驱动电路，包括驱动模块、数据写入模块、阈值补偿模块和存储模块，所述驱动模块用于向有机发光结构提供驱动电流，所述有机发光结构用于响应所述驱动电流发光，所述驱动模块包括驱动晶体管。所述数据写入模块用于将数据信号写入所述驱动模块的控制端，所述阈值补偿模块用于在发光阶段之前将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动模块的控制端。所述存储模块与所述驱动模块的控制端电连接，所述存储模块用于维持所述驱动模块的控制端在所述发光阶段的电压，所述存储模块包括多个第一电容元件，所述第一电容元件串联设置。所述存储模块在以第一驱动频率驱动所述像素驱动电路时被设定为第一电容，所述存储模块以第二驱动频率驱动所述像素驱动电路时被设定为第二电容；其中，所述第一驱动频率大于所述第二驱动频率，所述第一电容小于所述第二电容。

有机发光显示装置一般包含有若干个像素，每个像素包括像素驱动电路和有机发光结构，目前普遍采用的像素驱动电路为2T1C结构，即像素驱动电路中包括两个晶体管和一个存储电容，其中一个晶体管为开关晶体管，另一个晶体管为驱动有机发光结构发光的驱动晶体管，驱动晶体管产生的驱动有机发光结构发光的驱动电流与驱动晶体管的阈值电压相关。驱动晶体管长时间处于偏压状态，导致驱动晶体管的阈值电压发生漂移，加之驱动晶体管制作工艺偏差的影响，使得不同像素驱动电路中驱动晶体管产生的驱动电流的大小不一，有机发光显示装置存在显示不均匀的问题。另外，针对不同的应用场景，需使用不同的驱动频率驱动有机发光显示装置以满足用户对不同驱动频率的需求，也就需要使用不同的驱动频率驱动有机发光显示装置中的像素驱动电路，但目前普遍采用的像素驱动电路很难兼容不同驱动频率。

本发明实施例利用阈值补偿模块在发光阶段之前将包含有驱动晶体管阈值电压信息的补偿信号写入驱动模块的控制端，存储模块能够维持驱动模块的控制端在发光阶段的电压，即在发光阶段之前实现了对驱动晶体管阈值电压的抓取并在发光阶段对驱动晶体管的阈值电压进行了补偿，使得在发光阶段流经有机发光结构的驱动电流与驱动晶体管的阈值电压无关，有效避免了显示装置存在的显示不均匀的问题。另外，设置存储模块在以第一驱动频率驱动像素驱动电路时被设定为第一电容，存储模块以第二驱动频率驱动像素驱动电路时被设定为第二电容，第一驱动频率大于第二驱动频率，第一电容小于第二电容，使得像素电路能够兼容不同的驱动频率。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种像素驱动电路的结构示意图。如图1所示，像素驱动电路包括驱动模块1、数据写入模块2、阈值补偿模块3和存储模块4，驱动模块1用于向有机发光结构A提供驱动电流Id，有机发光结构A用于响应驱动电流Id发光，驱动模块1包括驱动晶体管。数据写入模块2用于将数据信号写入驱动模块1的控制端a1，数据写入模块2将数据信号写入驱动模块1的控制端a1的路径如图1中的路径L1所示，阈值补偿模块3用于在发光阶段之前将包含驱动晶体管阈值电压信息的补偿信号写入驱动模块1的控制端a1。存储模块4与驱动模块1的控制端a1电连接，存储模块4用于维持驱动模块1的控制端a1在发光阶段的电压，存储模块4包括多个第一电容元件，第一电容元件串联设置。

可选地，如图1所示，像素驱动电路还可以包括第一发光控制模块5和第二发光控制模块6，数据写入模块2的控制端a1与第一扫描信号输入端S2电连接，第一端a2与数据信号输入端DATA电连接，第二端a3与驱动模块1的第一端a2电连接。阈值补偿模块3控制端a1与第一扫描信号输入端S2电连接，第一端a2与驱动模块1的第二端a3电连接，第二端a3与驱动模块1的控制端a1电连接。第一发光控制模块5的控制端a1与使能信号输入端EM电连接，第一端a2与第一电源信号输入端VDD电连接，第二端a3与驱动模块1的第一端a2电连接。第二发光控制模块6的控制端a1与使能信号输入端EM电连接，第一端a2与驱动模块1的第二端a3电连接，第二端a3与有机发光结构A的第一电极A1电连接，有机发光结构A的第二电极A2与第二电源信号输入端VSS电连接。存储模块4的第一端d1与驱动模块1的控制端a1电连接，第二端d2与第一电源信号输入端VDD电连接。

可选地，如图1所示，像素驱动电路还可以包括初始化模块7，初始化模块7的控制端a1与第二扫描信号输入端S1电连接，第一端a2与参考电压信号输入端Vini电连接，第二端a3与驱动模块1的控制端a1电连接。像素驱动电路还可以包括旁路模块8，旁路模块8的控制端a1与第二扫描信号输入端S1电连接，第一端a2与有机发光结构A的第一电极A1电连接，第二端a3与参考电压信号输入端Vini电连接。

图2为本发明实施例提供的一种像素驱动电路的具体电路结构示意图。结合图1和图2，驱动模块1可以包括驱动晶体管T1，数据写入模块2可以包括数据写入晶体管T2，阈值补偿模块3可以包括阈值补偿晶体管T3，初始化模块7可以包括初始化晶体管T4，第一发光控制模块5可以包括第一发光控制晶体管T5，第二发光控制模块6可以包括第二发光控制晶体管T6，旁路模块8可以包括旁路晶体管T7。

数据写入晶体管T2的栅极b1与第一扫描信号输入端S2电连接，第一极b2与数据信号输入端DATA电连接，第二极b3与驱动晶体管T1的第一极b2电连接。阈值补偿晶体管T3的栅极b1与第一扫描信号输入端S2电连接，第一极b2与驱动晶体管T1的第二极b3电连接，第二极b3与驱动晶体管T1的栅极b1电连接。第一发光控制晶体管T5的栅极b1与使能信号输入端EM电连接，第一极b2与第一电源信号输入端VDD电连接，第二极b3与驱动晶体管T1的第一极b2电连接。第二发光控制晶体管T6的栅极b1与使能信号输入端EM电连接，第一极b2与驱动晶体管T1的第二极b3电连接，第二极b3与有机发光结构A的第一电极A1电连接。初始化晶体管T4的栅极b1与第二扫描信号输入端S1电连接，第一极b2与参考电压信号输入端Vini电连接，第二极b3与驱动晶体管T1的栅极b1电连接。旁路晶体管T7的栅极b1与第二扫描信号输入端S1电连接，第一极b2与有机发光结构A的第一电极A1电连接，第二极b3与参考电压信号输入端Vini电连接。

图3为本发明实施例提供的一种像素驱动电路的驱动时序图。示例性地，可以设置驱动晶体管T1、数据写入晶体管T2、阈值补偿晶体管T3、初始化晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和旁路晶体管T7均为如图2所示的P型晶体管，也可以设置驱动晶体管T1、数据写入晶体管T2、阈值补偿晶体管T3、初始化晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和旁路晶体管T7均为N型晶体管，其驱动时序与图3所示驱动时序中的高低电平相反，本发明实施例对此不作限定。下面结合图2和图3对像素驱动电路的动作原理进行具体说明：

在t1(初始化)时间段，初始化晶体管T4和旁路晶体管T7在第二扫描信号输入端S1输入的低电平的作用下，各自对应的第一极b2与第二极b3之间连通，阈值补偿晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6和驱动晶体管T1在各自的栅极b1输入的控制信号的作用下，各自对应的第一极b2与第二极b3之间关断。

在这种情况下，参考电压信号输入端Vini输入的参考电压信号通过初始化晶体管T4传输至驱动晶体管T1的栅极b1，驱动晶体管T1被参考电压信号初始化。同样的，参考电压信号输入端Vini输入的参考电压信号通过旁路晶体管T7传输至有机发光结构A的第一电极A1，有机发光结构A被参考电压信号初始化。

在t2(数据写入)时间段，初始化晶体管T4和旁路晶体管T7在第二扫描信号输入端S1输入的高电平的作用下，各自对应的第一极b2与第二极b3之间关断，数据写入晶体管T2和阈值补偿晶体管T3在第一扫描信号输入端S2输入的低电平的作用下，各自对应的第一极b2与第二极b3之间连通。

在这种情况下，数据写入晶体管T2将数据信号写入驱动晶体管T2的栅极b1，数据信号的写入路径如图2中的路径L2所示，驱动晶体管T1通过阈值补偿晶体管T3等效成二极管且正向偏置，数据信号输入端DATA输入的数据信号的电压Vdata减去驱动晶体管T1的阈值电压的绝对值|Vth|后获得的补偿电压被施加至驱动晶体管T1的栅极b1，即阈值补偿模块3在发光阶段之前将包含驱动晶体管T1阈值电压信息的补偿信号写入驱动模块1的控制端a1，此时存储模块4的第一端d1上的电压值等于补偿电压，存储模块4的第二端d2上的电压值等于第一电源信号输入端VDD输入的电源信号的电压值Vdd，存储模块4的第一端d1与第二端d2之间的电压差对应的电荷存储在存储模块4的电容元件中。

在t3(发光)时间段，初始化晶体管T4和旁路晶体管T7在第二扫描信号输入端S1输入的高电平的作用下，各自对应的第一极b2与第二极b3之间关断，数据写入晶体管T2和阈值补偿晶体管T3在第一扫描信号输入端S2输入的高电平的作用下，各自对应的第一极b2与第二极b3之间关断，第一发光控制晶体管T5和第二发光控制晶体管T6在使能信号输入端EM输入的低电平的作用下，各自对应的第一极b2与第二极b3之间连通。

在这种情况下，第一电源信号输入端VDD输入的电源信号通过第一发光控制晶体管T5传输至驱动晶体管T1的第一极b2，驱动晶体管T1的栅极b1电压与第一电源信号输入端VDD的输入的电源信号的电压值Vdd之间的电压差产生的驱动电流Id经过第二发光控制晶体管T6流向有机发光结构A，有机发光结构A响应驱动电流Id发光。

在t3时间段，由于存储模块4与驱动晶体管T1的栅极b1电连接，且存储模块4能够维持驱动晶体管T1的栅极b1在发光阶段，即t3时间段的电压，驱动晶体管T1的栅极b1与源极(第一极b2)之间的电压Vgs通过存储模块4保持或者基本上保持(Vdata+Vth)-Vdd，根据驱动晶体管T1的驱动电流Id与栅极b1和源极(第一极b2)之间电压差的对应关系，驱动晶体管T1的驱动电流Id和栅极b1与源极(第一极b2)之间的电压Vgs减去驱动晶体管T1的阈值电压Vth的平方即(Vdata-Vdd)²成比例，因此驱动晶体管T1的驱动电流Id与驱动晶体管T1的阈值电压Vth无关，即像素驱动电路在发光阶段之前实现了对驱动晶体管T1阈值电压的抓取并在发光阶段对驱动晶体管T1的阈值电压进行了补偿，使得在发光阶段流经有机发光结构A的驱动电流Id与驱动晶体管T1的阈值电压无关，有效避免了驱动晶体管T1阈值电压漂移引起的显示不均匀的问题。

另外，在t3时间段，旁路晶体管T7在第二扫描信号输入端S1输入的高电平的作用下其第一极b2与第二极b3之间关断，从第二发光控制晶体管T6传输来的驱动电流Id的一部分作为旁路电流通过旁路晶体管T7实现分流。当显示装置显示黑画面时，即使驱动晶体管T1处于截止状态产生的最小电流流经有机发光结构A，也无法保证显示装置正确显示黑画面。旁路晶体管T7的设置能够使得驱动晶体管T1产生的最小电流的一部分作为旁路电流被分配至除了有机发光结构A所在电流路径之外的电流路径，使得显示装置能够更准确地显示黑画面，以改善显示装置的对比度。需要说明的是，上述实施例中提到的高电平与低电平均为相对概念，本发明实施例对高电平与低电平所包含的具体电平值的大小不作限定。

另外，针对不同的应用场景，需使用不同的驱动频率驱动显示装置来满足用户的需求，也就需要使用不同的驱动频率驱动显示装置中的像素驱动电路，这里的驱动频率是指显示装置显示画面的刷新速度，驱动频率越高，单位时间内刷新的显示画面的帧数越多，一帧显示画面对应的显示时间越短，驱动晶体管T1栅极b1电位需要保持的时间也就越短，此时需要存储模块4具有较小的维持电容即可。另外，若驱动频率较高时维持电容过大，在t2时间段，即数据写入阶段，需要驱动晶体管T1处于关断状态，过大的维持电容会导致驱动晶体管T1的栅极b1电压降低，在发光阶段之前存在黑态漏光的问题。

相反的，驱动频率越低，单位时间内刷新的显示画面的帧数越少，一帧显示画面对应的显示时间越长，驱动晶体管T1栅极b1电位需要保持的时间也就越长，此时需要存储模块4具有较大的维持电容。另外，在t2时间段，即数据写入阶段，需要驱动晶体管T1的栅极b1电压维持较长的时间，阈值补偿晶体管T3以及初始化晶体管T4的漏电流均会导致驱动晶体管T1的栅极b1电位不稳定，因此驱动频率较低时需要较大的维持电容。

本发明实施例设置存储模块4用于维持驱动模块1的控制端a1在发光阶段的电压，存储模块4包括多个第一电容元件，第一电容元件串联设置，存储模块4在以第一驱动频率驱动像素驱动电路时被设定为第一电容，存储模块4以第二驱动频率驱动像素驱动电路时被设定为第二电容，第一驱动频率大于第二驱动频率，第一电容小于第二电容，即在需要的驱动频率不同时，可以通过调整第一电容元件的连接关系使得存储模块4被设定为不同大小的电容，使得像素电路能够兼容不同的驱动频率求。

图4为本发明实施例提供的一种存储模块的具体电路结构示意图。结合图1至图4，存储模块4可以包括多个第一开关晶体管T8，存储模块4根据第一开关晶体管T8的导通或关断确定用于维持驱动模块1的控制端a1在发光阶段电压的第一电容元件C1的数量。

结合图1和图4，可以设置第一电容元件C1与第一开关晶体管T8构成N级控制支路40，每级控制支路40包括一个第一电容元件C1和一个第一开关晶体管T8，第一电容元件C1的第一端e1作为该级控制支路40的第一端f1，第一电容元件C1的第二端e2与对应的第一开关晶体管T8的第一极b2电连接，第一开关晶体管T8的第二极b3作为该级控制支路40的第二端f2。第i级控制支路40的第一端f1与第i+1级控制支路40中的第一电容元件C1的第二端e2电连接，N级控制支路40的第二端f2均与驱动模块1的控制端a1电连接；其中，N为大于1的整数，i为正整数。另外，第一电容元件C1首尾电连接形成图4所示的串联支路，即第一电容元件C1串联设置。

具体地，可以通过调节第一开关晶体管T8的栅极b1输入的开关控制信号电平值的高低，控制第一开关晶体管T8导通或关断，进而控制哪些控制支路40中的第一电容元件C1能够用于维持驱动模块1的控制端a1在发光阶段的电压。图4示例性地示出了3条控制支路40，分别为第一级控制支路401、第二级控制支路402和第三级控制支路403，第一级控制支路401的第一端f1与第二级控制支路402中的第一电容元件C1的第二端e2电连接，第二级控制支路402的第一端f1与第三级控制支路403中的第一电容元件C1的第二端e2电连接，第一级控制支路401、第二级控制支路402和第三级控制支路403的第二端f2均与驱动模块1的控制端a1电连接，即均与驱动晶体管T1的栅极b1电连接。

以显示装置需要分别在30HZ、60HZ以及90HZ驱动频率下进行显示为例，参照上述对像素驱动电路工作原理的描述，当显示装置需要在30HZ的驱动频率下进行显示时，可以设置在t3时间段，控制第一开关晶体管T81和T82关断，第一开关晶体管T83导通，此时第一电容元件C11和C12被短路，仅第一电容元件C13用作存储模块4维持驱动模块1的控制端a1在发光阶段电压的维持电容元件；当显示装置需要在60HZ的驱动频率下进行显示时，可以设置在t3时间段，控制第一开关晶体管T81和T83关断，第一开关晶体管T82导通，此时第一电容元件C11被短路，第一电容元件C12和C13串联后用作存储模块4维持驱动模块1的控制端a1在发光阶段电压的维持电容元件；当显示装置需要在90HZ的驱动频率下进行显示时，可以设置在t3时间段，控制第一开关晶体管T82和T83关断，第一开关晶体管T81导通，此时第一电容元件C11、C12和C13串联后用作存储模块4维持驱动模块1的控制端a1在发光阶段电压的维持电容元件。这样，在需要的驱动频率不同时，可以通过调整第一电容元件C1的连接关系使得存储模块4被设定为不同大小的电容，有效实现了像素电路能够兼容不同的驱动频率。

图5为本发明实施例提供的另一种像素驱动电路的结构示意图，图6为本发明实施例提供的另一种像素驱动电路的具体电路结构示意图。与图1、图2以及图4所示结构不同的是，图5和图6设置存储模块4还包括第二电容元件C2，第二电容元件C2的第一端e1与数据写入模块2的控制端a1电连接，第二电容元件C2的第二端e2与驱动模块1的控制端a1电连接，第二电容元件C2用于维持驱动模块1的控制端a1在发光阶段的电压。

若图4所示结构的等效电容为c0，图6所示结构中第二电容元件C2的电容为c2，则图5和图6所示结构的像素驱动电路相对于图1、图2以及图4所示结构的像素驱动电路，在t3时间段，存储模块4用于维持驱动模块1的控制端a1，即驱动晶体管T1的栅极b1电压的维持电容均为c0与c2的和。参照图3所示的驱动时序，在t2时间段与t3时间段之间的t0时间段，即在发光阶段之前，若未设置第二电容元件C2，t0时间段驱动晶体管T1的栅极b1电位等于数据信号输入端DATA输入的数据信号的电压Vdata减去驱动晶体管T1的阈值电压的绝对值|Vth|，即等于Vdata-|Vth|，若设置第二电容元件C2，t0时间段驱动晶体管T1的栅极b1电位等于Vdata-|Vth|+(VGH+VGL)·c2/(c0+c2)，VGH和VGL分别为图3所示驱动时序中的高低电平值，即第二电容元件C2的设置，在发光阶段之前，增加了驱动晶体管T1的栅极b1电位，降低了驱动晶体管T1的漏电流，有利于改善发光阶段之前显示装置存在的漏光问题。

图7为本发明实施例提供的一种串联电容元件的剖面结构示意图。结合图4、图6和图7，可以设置至少存在串联的两个第一电容元件C1共用同一电容极板作为串联节点，以图4和图6中串联的第一电容元件C11和第一电容元件C12为例，可以设置电容极板101充当第一电容元件C11的第二端e2，电容极板102充当第一电容元件C11的第一端e1以及第一电容元件C12的第二端e2，即电容极板102作为第一电容元件C11的第一端e1以及第一电容元件C12的第二端e2的串联节点，电容极板103充当第一电容元件C12的第一端e1，电容极板101与电容极板102，电容极板102与电容极板103之间设置有绝缘结构100，电容极板可以利用显示装置的栅极层、电源信号线层或源漏极层形成。这样，利用图7所示的结构即可以形成串联的两个第一电容元件C1，这样在使得像素驱动电路能够兼容不同驱动频率的同时，有利于减少像素驱动电路中第一电容元件C1占据的面积，有利于显示装置分辨率的提高。

可以设置阈值补偿晶体管、初始化晶体管和第一开关晶体管中的至少一个为多栅极结构，参照图2、图4和图6，可以示例性地设置阈值补偿晶体管T3、初始化晶体管T4和第一开关晶体管T8均为多栅极结构，这里示例性地设置阈值补偿晶体管T3、初始化晶体管T4和第一开关晶体管T8均为三栅极结构，图2示例性地示出了三栅极结构的阈值补偿晶体管T3和初始化晶体管T4，第一开关晶体管T8可参照阈值补偿晶体管T3和初始化晶体管T4设置为同样结构的三栅极晶体管。与驱动晶体管T1的栅极b1电连接的晶体管的漏电流均会导致驱动晶体管T1的栅极b1电位不稳定，设置与驱动晶体管T1的栅极b1电连接的阈值补偿晶体管T3、初始化晶体管T4和第一开关晶体管T8均为多栅极结构，能够有效降低与驱动晶体管T1的栅极b1电连接的晶体管的漏电流。需要说明的是，本发明实施例对像素驱动电路中晶体管的数量以及电容元件的数量不作具体限定，可以根据具体需求对像素驱动电路中晶体管的数量以及电容元件的数量进行选择。

本发明实施例利用阈值补偿模块在发光阶段之前将包含有驱动晶体管阈值电压信息的补偿信号写入驱动模块的控制端，存储模块能够维持驱动模块的控制端在发光阶段的电压，即在发光阶段之前实现了对驱动晶体管阈值电压的抓取并在发光阶段对驱动晶体管的阈值电压进行了补偿，使得在发光阶段流经有机发光结构的驱动电流与驱动晶体管的阈值电压无关，有效避免了显示装置存在的显示不均匀的问题。另外，设置存储模块在以第一驱动频率驱动像素驱动电路时被设定为第一电容，存储模块以第二驱动频率驱动像素驱动电路时被设定为第二电容，第一驱动频率大于第二驱动频率，第一电容小于第二电容，使得像素电路能够兼容不同的驱动频率。

本发明实施例还提供的一种显示装置，图8为本发明实施例提供的一种显示装置的结构示意图。如图8所示，显示装置包括上述实施例中的像素驱动电路，因此本发明实施例提供的显示装置也具备上述实施例中所描述的有益效果，此处不再赘述。

示例性地，显示装置可以是有机发光显示装置，显示装置还可以包括多条扫描信号线D12、多条数据信号线D13、栅极驱动模块D121、源极驱动模块D131、驱动控制模块D101和电源供给模块D102，像素驱动电路D1设置于扫描信号线D12与数据信号线D13交叉设置形成的空间内，栅极驱动模块D121响应驱动控制模块D101产生的扫描驱动控制信号，通过扫描信号线D12向对应的像素驱动电路输入扫描信号，像素驱动电路D1在与之电连接的扫描信号线D12输入的扫描信号的作用下，连通与之对应电连接的数据信号线D13，源极驱动电路D131响应驱动控制模块D101产生的数据驱动控制信号，通过数据信号线D13向对应的像素驱动电路D1输入数据信号，电源供给模块102向像素驱动电路提供第一电源信号VDD1和第二电源信号VSS1，显示装置依此实现显示功能。示例性地，显示装置可以是显示面板、手机、电脑或可穿戴设备等电子设备，显示装置也可以包括显示面板及相应的封装结构，本发明实施例对显示装置的具体形式不作限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种像素驱动电路，其特征在于，包括：

驱动模块，所述驱动模块用于向有机发光结构提供驱动电流，所述有机发光结构用于响应所述驱动电流发光，所述驱动模块包括驱动晶体管；

数据写入模块，所述数据写入模块用于将数据信号写入所述驱动模块的控制端；

阈值补偿模块，所述阈值补偿模块用于在发光阶段之前将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动模块的控制端；

存储模块，所述存储模块与所述驱动模块的控制端电连接，所述存储模块用于维持所述驱动模块的控制端在所述发光阶段的电压，所述存储模块包括多个第一电容元件，所述第一电容元件串联设置；

所述存储模块在以第一驱动频率驱动所述像素驱动电路时被设定为第一电容，所述存储模块以第二驱动频率驱动所述像素驱动电路时被设定为第二电容；其中，所述第一驱动频率大于所述第二驱动频率，所述第一电容小于所述第二电容；

所述存储模块还包括多个第一开关晶体管，所述存储模块根据所述第一开关晶体管的导通或关断确定用于维持所述驱动模块的控制端在所述发光阶段电压的所述第一电容元件的数量。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电容元件与所述第一开关晶体管构成N级控制支路，每级控制支路包括一个所述第一电容元件和一个所述第一开关晶体管；所述第一电容元件的第一端作为该级控制支路的第一端，所述第一电容元件的第二端与对应的所述第一开关晶体管的第一端电连接，所述第一开关晶体管的第二端作为该级控制支路的第二端；

第i级控制支路的第一端与第i+1级控制支路中的所述第一电容元件的第二端电连接，N级所述控制支路的第二端均与所述驱动模块的控制端电连接；其中，N为大于1的整数，i为正整数。

3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述存储模块还包括第二电容元件，所述第二电容元件的第一端与所述数据写入模块的控制端电连接，所述第二电容元件的第二端与所述驱动模块的控制端电连接，所述第二电容元件用于维持所述驱动模块的控制端在所述发光阶段的电压。

4.根据权利要求1或2所述的像素驱动电路，其特征在于，至少存在串联的两个所述第一电容元件共用同一电容极板作为串联节点。

5.根据权利要求1或2所述的像素驱动电路，其特征在于，还包括：

第一发光控制模块和第二发光控制模块；

所述数据写入模块的控制端与第一扫描信号输入端电连接，第一端与数据信号输入端电连接，第二端与所述驱动模块的第一端电连接；

所述阈值补偿模块控制端与所述第一扫描信号输入端电连接，第一端与所述驱动模块的第二端电连接，第二端与所述驱动模块的控制端电连接；

所述第一发光控制模块的控制端与使能信号输入端电连接，第一端与第一电源信号输入端电连接，第二端与所述驱动模块的第一端电连接；

所述第二发光控制模块的控制端与所述使能信号输入端电连接，第一端与所述驱动模块的第二端电连接，第二端与所述有机发光结构的第一电极电连接，所述有机发光结构的第二电极与第二电源信号输入端电连接；

所述存储模块的第一端与所述驱动模块的控制端电连接，第二端与所述第一电源信号输入端电连接。

6.根据权利要求5所述的像素驱动电路，其特征在于，还包括：

初始化模块，所述初始化模块的控制端与第二扫描信号输入端电连接，第一端与参考电压信号输入端电连接，第二端与所述驱动模块的控制端电连接。

7.根据权利要求5所述的像素驱动电路，其特征在于，还包括：

旁路模块，所述旁路模块的控制端与第二扫描信号输入端电连接，第一端与所述有机发光结构的第一电极电连接，第二端与参考电压信号输入端电连接。

8.根据权利要求6所述的像素驱动电路，其特征在于，所述阈值补偿模块包括阈值补偿晶体管，所述初始化模块包括初始化晶体管，所述存储模块还包括多个第一开关晶体管，所述存储模块根据所述第一开关晶体管的导通或关断确定用于维持所述驱动模块的控制端在所述发光阶段电压的所述第一电容元件的数量；

所述阈值补偿晶体管、所述初始化晶体管和所述第一开关晶体管中的至少一个为多栅极晶体管。

9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的像素驱动电路。

Images