CN111599313B - 像素驱动电路、驱动方法及显示面板 - Google Patents

Abstract

本公开提供了一种像素驱动电路、驱动方法及显示面板，通过基于新的像素驱动电路，和采集相应信号进行驱动，以使得像素驱动电路在初始化阶段时，发光二极管的阳极被初始化，且稳压电容的一端充电至充电电压，所述第一晶体管在稳压电容的充电电压的作用下从工作状态切换至截止状态，从而实现通过像素驱动电路对发光二极管进行初始化的同时，还可对于作为驱动晶体管的第一晶体管的阈值电压进行了电压补偿，缩短了对像素驱动电路进行驱动时，补偿所占用的信号时长，从而有效满足高频率和高分辨率的显示面板的显示需求。

Description

像素驱动电路、驱动方法及显示面板

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路、驱动方法及显示面板。

背景技术

有机发光二极管(Organic Light Emitting Display，OLED)显示面板，具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示面板。

像素驱动电路保持稳定有效工作，是显示面板性能提升的一个考虑重点。现有技术中，为了降低像素驱动电路的阈值电压对与驱动电流的影响，通过采用7个晶体管以及1个电容的像素驱动电路结构的方式，即7T1C的像素驱动电路，以使可对于驱动晶体管进行阈值电压的补偿，进而为发光二极管提供稳定的驱动电流。

但是，对阈值电压进行补偿的时长一般与显示面板的分辨率和刷新频率相关，而补偿的存在将严重限制着显示面板的分辨率和刷新频率上限。

发明内容

针对上述提及的问题，本公开提供了一种像素驱动电路、驱动方法及显示面板。

一方面，本公开提供了一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、稳压电容以及发光二极管；

其中，所述第一晶体管的栅极分别与第二晶体管的一端以及稳压电容的一端连接，所述第一晶体管的源极分别与第三晶体管的一端、第七晶体管的一端以及第六晶体管的一端连接，所述第一晶体管的漏极分别与第二晶体管的另一端以及第五晶体管的一端连接；

第二晶体管的控制端连入第一扫描信号；

第三晶体管的控制端连入第一扫描信号，第三晶体管的另一端连入初始信号；

第四晶体管的控制端连入第二扫描信号，第四晶体管的一端分别与稳压电容的另一端以及第七晶体管的另一端连接，第四晶体管的另一端连入数据信号；

第五晶体管的控制端连入当前像素行的发光控制信号，第五晶体管的另一端连入电源正极；

第六晶体管的控制端连入下一像素行的发光控制信号，第六晶体管的另一端与发光二极管的阳极连接；

第七晶体管的控制端连入当前像素行的发光控制信号；

发光二极管的阴极连入电源负极；

其中，在像素驱动电路处于初始化阶段时，在各信号的作用下，所述发光二极管的阳极被初始化，所述稳压电容的一端充电至充电电压，所述第一晶体管在稳压电容的充电电压的作用下从工作状态切换至截止状态。

在可选的其他示例中，发光控制信号、初始信号、第一扫描信号以及第二扫描信号均通过外部时序控制器产生。

在可选的其他示例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为N型晶体管。

在可选的其他示例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管与非晶硅薄膜晶体管中的至少一种。

另一方面，本公开提供了一种像素驱动电路的驱动方法，所述驱动方法适用于前述任一项所述的像素驱动电路，所述驱动方法包括：

在初始化阶段，第一晶体管、第二晶体管、第三晶体管以及第六晶体管导通，第四晶体管、第五晶体管以及第七晶体管关断，所述初始信号经所述第三晶体管和所述第六晶体管将所述发光二极管的阳极初始化至初始电位，所述初始信号经所述第三晶体管、第一晶体管以及第二晶体管为所述稳压电容进行充电，直至所述稳压电容的一端充电至充电电压时，所述第一晶体管从工作状态切换至截止状态，所述发光二极管不发光；

在数据信号写入阶段，所述第五晶体管、第六晶体管以及第七晶体管关断，第一晶体管、第二晶体管、第三晶体管以及第四晶体管导通，所述数据信号经所述第四晶体管将所述稳压电容的另一端的电压置为数据电压，所述发光二极管不发光；

在发光阶段，第一晶体管、第五晶体管、第六晶体管以及第七晶体管导通，第二晶体管、第三晶体管以及第四晶体管关断，稳压电容放电以使所述第一晶体管在驱动电流的作用下处于工作状态，所述驱动电流流经第六晶体管以驱动发光二极管发光。

可选实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为N型晶体管。

可选实施例中，该方法还包括：

在初始化阶段，第一扫描信号置为高电位，第二扫描信号置为低电位，当前像素行的发光控制信号置为低电位，下一像素行的发光控制信号置为高电位。

可选实施例中，该方法还包括：

在数据信号写入阶段，第一扫描信号置为高电位，第二扫描信号置为高电位，当前像素行的发光控制信号置为低电位，下一像素行的发光控制信号置为低电位。

可选实施例中，该方法还包括：

在在发光阶段，第一扫描信号置为低电位，第二扫描信号置为低电位，当前像素行的发光控制信号置为高电位，下一像素行的发光控制信号置为高电位。

最后一方面，本公开提供了一种显示面板，包括如前任一项所述的像素驱动电路。

本公开提供了一种像素驱动电路、驱动方法及显示面板，通过基于新的像素驱动电路，和采集相应信号进行驱动，以使得像素驱动电路在初始化阶段时，发光二极管的阳极被初始化，且稳压电容的一端充电至充电电压，所述第一晶体管在稳压电容的充电电压的作用下从工作状态切换至截止状态，从而实现通过像素驱动电路对发光二极管进行初始化的同时，还可对于作为驱动晶体管的第一晶体管的阈值电压进行了电压补偿，缩短了对像素驱动电路进行驱动时，补偿所占用的信号时长，从而有效满足高频率和高分辨率的显示面板的显示需求。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的示例，并与说明书一起用于解释本公开的原理。

图1为现有的像素驱动电路的结构示意图；

图2为现有的像素驱动电路的驱动时序示意图；

图3为本公开示例提供的一种像素驱动电路的结构示意图；

图4为本公开示例提供的一种像素驱动电路的驱动时序示意图。

通过上述附图，已示出本公开明确的示例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定示例为本领域技术人员说明本公开的概念。

具体实施方式

这里将详细地对示例性示例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性示例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

下面可以参考附图描述本公开各示例。因此，本领域普通技术人员将认识到，在不背离本公开的范围和精神的情况下，可以对本文描述的各示例进行各种改变、等同和/或替换。在附图描述中，相似的组件可以用相似的附图标记来表示。

本公开中，表述“具有”、“可以具有”、“包括”和“包含”、或者“可以包括”和“可以包含”在本文中可以用于指示存在对应的特征(例如，诸如数值、功能、操作或组件等元素)，但不排除附加特征的存在。

本公开中，这里使用的表述“A或B”、“A和/或B中的至少一个”、或者“A和/或B中的一个或多个”等可以包括相关列出项中一个或多个的所有组合。例如，术语“A或B”、“A和B中的至少一个”、“A或B中的至少一个”可指代以下所有情况：(1)包括至少一个A，(2)包括至少一个B，(3)包括至少一个A和至少一个B。

本公开中使用的术语用于描述本公开示例的目的，而不是为了限制本公开的范围。除非另有指示，否则单数形式的术语可以包括复数形式。除非本文另有定义，本文使用的所有术语(含技术或科学术语)可以具有本领域技术人员通常理解的相同含义。还要理解的是，词典中定义或常用的术语也应被解释为相关技术的惯用方式，而不应理想化或过于正式使用，除非在本公开各示例中明确如此定义。在一些情况下，即使术语是在本公开中定义的术语，该术语也不应解释为排除本公开的示例。

像素驱动电路保持稳定有效工作，是显示面板性能提升的一个考虑重点。为了降低像素驱动电路的阈值电压对与驱动电流的影响，通过采用7个晶体管以及1个电容的像素驱动电路结构的方式，即7T1C的像素驱动电路，以使可对于驱动晶体股进行阈值电压的补偿，进而为发光二极管提供稳定的驱动电流。

图1为现有的像素驱动电路的结构示意图，如图1所示，在该像素驱动电路中包括有晶体管M1、M2、M3、M4、M5、M6以及M7，稳压电容C以及发光二极管D。

晶体管M1为驱动晶体管，晶体管M2、M3、M4、M5、M6以及M7为开关晶体管。

其中，晶体管M1的一端分别与晶体管M2的一端以及晶体管M6的一端连接，晶体管M1的另一端分别与晶体管M5以及晶体管M3的一端连接，晶体管M1的控制端分别与稳压电容C的一端、晶体管M2的另一端以及晶体管M4的一端连接；

晶体管M2的控制端连入扫描控制信号Gate；

晶体管M3的控制端连入扫描控制信号Gate，另一端连入数据信号Data；

晶体管M4的控制端连入复位信号Reset，另一端分别与初始信号Vref和晶体管M7的一端连接；

晶体管M5的控制端连入发光控制信号EM，另一端分别于稳压电容C的另一端以及电源正极VDD连接；

晶体管M6的控制端连入发光控制信号EM，另一端分别与晶体管M7的另一端以及发光二极管D的阳极连接；

晶体管M7的控制端连入复位信号Reset；

发光二极管D的阴极连入电源负极VSS。

图2为现有的像素驱动电路的信号时序示意图，

当像素驱动电路处于初始化阶段时，复位信号Reset为低电位，扫描控制信号Gate为高电位，发光控制信号EM为高电位；通过该初始化阶段，发光二极管D将得到一个负电位，从而完成对其的初始化。

当像素驱动电路处于电容充电阶段时，复位信号Reset为高电位，扫描控制信号Gate为低电位，发光控制信号EM为高电位；在该电容充电阶段，稳压电容C将充入电压VData-Vth。

当像素驱动电路处于读写发光阶段时，复位信号Reset为高电位，扫描控制信号Gate为高电位，发光控制信号EM为低电位。通过该读写发光阶段，稳压电容C将前一阶段充入的电压保持在驱动晶体管M1上，从而实现发光二极管D的发光。

在现有技术中，追求高分辨率以及高刷新率成为显示面板的发展方向。为了使得显示画面的亮度均匀性和一致性，这类显示面板中依旧需要利用像素驱动电路对阈值电压Vth进行补偿，阈值电压Vth进行补偿的时长被严重压缩，显示面板的显示画面的亮度均匀性和一致性将得不到保证。也就是说，现有技术中的像素驱动电路和驱动方式无法适用于高分辨率以及高刷新频率的显示面板的显示需求。

面对上述问题，发明人发现将电容充电的过程集成在电路初始化过程中，能够使得对阈值电压Vth进行补偿的时长与分辨率和刷新频率解关联，进而使分辨率和刷新频率不再限制对阈值电压Vth进行补偿的时长。

因此，利用该原理，本申请通过基于新的像素驱动电路，和采集相应信号进行驱动，以使得像素驱动电路在初始化阶段时，发光二极管的阳极被初始化，且稳压电容的一端充电至充电电压，所述第一晶体管在稳压电容的充电电压的作用下从工作状态切换至截止状态，从而实现通过像素驱动电路对发光二极管进行初始化的同时，还可对于作为驱动晶体管的第一晶体管的阈值电压进行了电压补偿，缩短了对像素驱动电路进行驱动时，补偿所占用的信号时长，从而有效满足高频率和高分辨率的显示面板的显示需求。

为了便于描述，在不进行特定说明的情况下，在本公开提供的各示例中涉及到的晶体管将采用N型晶体管，即NMOS管，因此，在本公开提供的示例中，当晶体管的控制端被输入低电平时，晶体管将关断，反之导通。

需要说明的是，本公开所基于的像素驱动电路中的各晶体还可采用与其反向场效应管，输入至像素驱动电路的信号电平应相应调整，其原理类似，在本公开中不再对各晶体管反向场效应管的情况进行赘述。

图3为本公开示例提供的一种像素驱动电路的结构示意图，如图3所示，该像素驱动电路包括：

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、稳压电容C以及发光二极管L；

其中，所述第一晶体管T1的栅极G分别与第二晶体管T2的一端以及稳压电容C的一端N1连接，所述第一晶体管T1的源极S分别与第三晶体管T3的一端、第七晶体管T7的一端以及第六晶体管T6的一端连接，所述第一晶体管T1的漏极D分别与第二晶体管T2的另一端以及第五晶体管T5的一端连接；

第二晶体管T2的控制端连入第一扫描信号Scan1；

第三晶体管T3的控制端连入第一扫描信号Scan1，第三晶体管T3的另一端连入初始信号Vinit；

第四晶体管T4的控制端连入第二扫描信号Scan2，第四晶体管T4的一端分别与稳压电容的另一端以及第七晶体管T7的另一端连接，第四晶体管T4的另一端连入数据信号Data；

第五晶体管T5的控制端连入当前像素行的发光控制信号EM_n，第五晶体管T5的另一端连入电源正极VDD；

第六晶体管T6的控制端连入下一像素行的发光控制信号EM_n+1，第六晶体管T6的另一端与发光二极管L的阳极连接；

第七晶体管T7的控制端连入当前像素行的发光控制信号EM_n；

发光二极管L的阴极连入电源负极VSS；

其中，通过各信号的电平变化，以控制像素驱动电路处于不同的阶段，这些阶段包括但不限于初始化阶段、在数据信号写入阶段以及发光阶段。

具体来说，图4为为公开示例提供的一种像素驱动电路的驱动时序示意图，如图4所示的，在本公开示例提供的像素驱动电路处于初始化阶段时，其中各信号的状态如下：当前像素行的发光控制信号EM_n为低电平，下一像素行的发光控制信号EM_n+1为高电平，第一扫描信号Scan1为高电平，第二扫描信号Scan2为低电平，其中数据信号Data为有效信号。

由于当前像素行的发光控制信号EM_n为低电平，且第二扫描信号Scan2为低电平，第四晶体管T4、第五晶体管T5以及第七晶体管T7关断；下一像素行的发光控制信号EM_n+1为高电平，第一扫描信号Scan1为高电平，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第六晶体管T6导通；初始信号Vinit将通过导通的第三晶体管T3、第二晶体管T2以及第一晶体管T1为稳压电容的一端N1节点进行充电。随着充电的进行，稳压电容的一端N1节点的电位到达充电电压Vinit+Vth(Vth为第一晶体管T1的阈值电压)，此时，由于第一晶体管T1的栅极G与N1节点电位相同，该第一晶体管T1将关闭，至此，完成该初始化阶段。

此外，在可选的示例中，前述的当前像素行的发光控制信号EM_n，下一像素行的发光控制信号EM_n+1，第一扫描信号Scan1，第二扫描信号Scan2，数据信号Data T均通过外部时序控制器产生。

此外，在可选的示例中，前述的第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均为N型晶体管。

前述的第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管与非晶硅薄膜晶体管中的至少一种。

通过像素驱动电路对发光二极管进行初始化的同时，还可对于作为驱动晶体管的第一晶体管的阈值电压进行了电压补偿，使得对于阈值电压进行电压补偿的阶段与数据信号读写阶段分离，进而使得像素驱动电路的补偿时间不再与显示面板的分辨率和刷新频率关联，有效满足高频率和高分辨率的显示面板的显示需求。

本公开还提供了一种基于前述任一像素驱动电路的驱动方法，包括如下步骤：

步骤S101、控制像素驱动电路处于初始化阶段。

具体的，结合图4所示的时序图，在初始化阶段Q1，当前像素行的发光控制信号EM_n为低电平，下一像素行的发光控制信号EM_n+1为高电平，第一扫描信号Scan1为高电平，第二扫描信号Scan2为低电平。其中数据信号Data为有效信号

在上述信号状态下，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第六晶体管T6导通，第四晶体管T4、第五晶体管T5以及第七晶体管T7关断，所述初始信号Vinit经所述第三晶体管T3和所述第六晶体管T6将所述发光二极管L的阳极初始化至初始电位Vinit，初始信号Vinit经所述第三晶体管T3、第一晶体管T1以及第二晶体管T2为所述稳压电容C进行充电，直至所述稳压电容C的一端N1节点充电至充电电压Vinit+Vth时，所述第一晶体管T1从工作状态切换至截止状态，所述发光二极管L不发光。

步骤S102、控制像素驱动电路处于数据信号写入阶段。

具体的，结合图4所示的时序图，在数据信号写入阶段Q2，当前像素行的发光控制信号EM_n为低电平，下一像素行的发光控制信号EM_n+1为低电平，第一扫描信号Scan1为高电平，第二扫描信号Scan2为高电平。其中数据信号Data为有效信号。

所述第五晶体管T5、第六晶体管T6以及第七晶体管T7关断，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4导通，所述数据信号经所述第四晶体管T4将所述稳压电容C的另一端的电压置为数据电压VData，所述发光二极管L不发光。

步骤S103、控制像素驱动电路处于发光阶段。

具体的，结合图4所示的时序图，在发光阶段Q3，当前像素行的发光控制信号EM_n为高电平，下一像素行的发光控制信号EM_n+1为高电平，第一扫描信号Scan1为低电平，第二扫描信号Scan2为低电平。其中数据信号Data为无效信号。

第一晶体管T1、第五晶体管T5、第六晶体管T6以及第七晶体管T7导通，第二晶体管T2、第三晶体管T3以及第四晶体管T3关断，稳压电容C放电以使所述第一晶体管T1在驱动电流的作用下处于工作状态，所述驱动电流流经第六晶体管T6以驱动发光二极管L发光。

特别的，在该发光阶段，稳压电容C的另一端N2点电位将由VDATA跳变为VS(即第一晶体管T1的源极电压)，而稳压电容C的一端N1节点将呈现悬空状态。在稳压电容C的耦合作用下，基于其稳压电容的自举效应，N1节点的电位将由Vinit+Vth跳变为Vinit+Vth+VS-VData。

相应的，第一晶体管T1的驱动电流可表示为：

其中，μ为载流子在单位电场下的平均漂移速度，Cox为电容常数，w为第一晶体管的沟道宽度，L为第一晶体管的沟道宽长度，Vgs为第一晶体管的源极和栅极之间的电位差，Vth为第一晶体管的阈值电压。

第一晶体管的栅极电压Vg表示为：

Vg＝Vinit+Vth+VS-Vdata；

而Vgs＝Vinit+Vth+VS-VData-VS。

其中，Vg表示第一晶体管的栅极的电位，VData表示数据信号DATA的电位，Vth表示第一晶体管的阈值电压。

相应的，第一晶体管T1的驱动电流可表示为：

即，驱动电流与所述第一晶体管T1的阈值电压Vth无关，实现了对于阈值电压的补偿。

同时，驱动电流与电源正极VDD以及电源负极VSS无关，从而补偿VDD和VSS的IRDrop，提高了显示面板的亮度均一性，同时，还使得在设置电源正极VDD以及电源负极VSS的电位时，不必考虑其对于驱动电流的影响，进而能够采用较小压差的电源实现对于显示面板的驱动，大幅度降低屏体的功耗。

在其他可选的示例中，这些晶体管也可为P型场效应晶体管，其输入的信号需进行相应调整，本公开在此不进行赘述。

最后一方面，本公开提供了一种显示面板，包括如前任一项所述的像素驱动电路。

虽然在此说明了本发明的示例性实施例，本发明并不限于在此所述的各种优选实施例，而是包括根据本公开将被本领域的人员理解的具有等同要素的任何和所有的实施例、修改、省略、结合(例如，所有各种实施例的方面)、改变和/或替换。权利要求中的限制将根据权利要求中所采用的术语进行广泛的解释，且并不局限于在本说明书中或在本申请的过程期间说明的示例，所述示例解释为非排它性的。例如，在本公开中，术语“优选地”是非排它性的，其表示“优选地，但并不限于”。在本公开中并且在本申请的过程期间，装置加功能或步骤加功能的限制将仅仅用于以下情况，对于特定的权利要求限制，在该限制中所有以下条件存在：a)清楚地陈述了“用于...的装置”或“用于...的步骤”；b)清楚地陈述了相应的功能；以及c)没有陈述结构、支持该结构的材料或行为。在本公开中并且在本申请的过程期间，术语“本发明”或“发明”可用作表示本公开中的一个方面或多个方面。术语本发明或发明不应被不正确地解释为限制，不应被不正确地解释为应用所有方面或实施例(也就是，应理解，本发明具有多个方面和实施例)，且不应被不正确地解释为限制申请或权利要求的范围。在本公开中并且在本申请的过程期间，术语“实施例”可用于说明任何方面、特征、过程或步骤、它们的任何组合和/或它们的任何部分等。在一些示例中，各种实施例可包括重叠的特征。在本公开中并且在本申请的过程期间，可利用以下简写术语：表示“例如”的“e.g.”和表示“注意”的“NB”。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、稳压电容以及发光二极管；

其中，所述第一晶体管的栅极分别与第二晶体管的一端以及稳压电容的一端连接，所述第一晶体管的源极分别与第三晶体管的一端、第七晶体管的一端以及第六晶体管的一端连接，所述第一晶体管的漏极分别与第二晶体管的另一端以及第五晶体管的一端连接；

第二晶体管的控制端连入第一扫描信号；

第三晶体管的控制端连入第一扫描信号，第三晶体管的另一端连入初始信号；

第四晶体管的控制端连入第二扫描信号，第四晶体管的一端分别与稳压电容的另一端以及第七晶体管的另一端连接，第四晶体管的另一端连入数据信号；

第五晶体管的控制端连入当前像素行的发光控制信号，第五晶体管的另一端连入电源正极；

第六晶体管的控制端连入下一像素行的发光控制信号，第六晶体管的另一端与发光二极管的阳极连接；

第七晶体管的控制端连入当前像素行的发光控制信号；

发光二极管的阴极连入电源负极；

其中，在像素驱动电路处于初始化阶段时，在各个信号的作用下，所述发光二极管的阳极被初始化至初始电位，所述稳压电容的一端充电至充电电压，所述第一晶体管在稳压电容的充电电压的作用下从工作状态切换至截止状态；所述充电电压为所述初始电位与所述第一晶体管的阈值电压之和。

2.根据权利要求1所述的像素驱动电路，其特征在于，发光控制信号、初始信号、第一扫描信号以及第二扫描信号均通过外部时序控制器产生。

3.根据权利要求1所述的像素驱动电路，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为N型晶体管。

4.根据权利要求1所述的像素驱动电路，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管与非晶硅薄膜晶体管中的至少一种。

5.一种像素驱动电路的驱动方法，其特征在于，所述驱动方法适用于权利要求1-4任一项所述的像素驱动电路，所述驱动方法包括：

在初始化阶段，第一晶体管、第二晶体管、第三晶体管以及第六晶体管导通，第四晶体管、第五晶体管以及第七晶体管关断，所述初始信号经所述第三晶体管和所述第六晶体管将所述发光二极管的阳极初始化至初始电位，所述初始信号经所述第三晶体管、第一晶体管以及第二晶体管为所述稳压电容进行充电，直至所述稳压电容的一端充电至充电电压时，所述第一晶体管从工作状态切换至截止状态，所述发光二极管不发光；所述充电电压为初始电位与所述第一晶体管的阈值电压之和；

在数据信号写入阶段，所述第五晶体管、第六晶体管以及第七晶体管关断，第一晶体管、第二晶体管、第三晶体管以及第四晶体管导通，所述数据信号经所述第四晶体管将所述稳压电容的另一端的电压置为数据电压，所述发光二极管不发光；

在发光阶段，第一晶体管、第五晶体管、第六晶体管以及第七晶体管导通，第二晶体管、第三晶体管以及第四晶体管关断，稳压电容放电以使所述第一晶体管在驱动电流的作用下处于工作状态，所述驱动电流流经第六晶体管以驱动发光二极管发光。

6.根据权利要求5所述的像素驱动电路的驱动方法，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为N型晶体管。

7.根据权利要求6所述的像素驱动电路的驱动方法，其特征在于，还包括：

在初始化阶段，第一扫描信号置为高电位，第二扫描信号置为低电位，当前像素行的发光控制信号置为低电位，下一像素行的发光控制信号置为高电位。

8.根据权利要求6所述的像素驱动电路的驱动方法，其特征在于，还包括：

在数据信号写入阶段，第一扫描信号置为高电位，第二扫描信号置为高电位，当前像素行的发光控制信号置为低电位，下一像素行的发光控制信号置为低电位。

9.根据权利要求6所述的像素驱动电路的驱动方法，其特征在于，还包括：

在发光阶段，第一扫描信号置为低电位，第二扫描信号置为低电位，当前像素行的发光控制信号置为高电位，下一像素行的发光控制信号置为高电位。

10.一种显示面板，其特征在于，包括如权利要求1-4任一项所述的像素驱动电路。

Images