CN112233621A - 一种像素驱动电路、显示面板及电子设备 - Google Patents

一种像素驱动电路、显示面板及电子设备 Download PDF

Info

Publication number
CN112233621A
CN112233621A CN202011080105.4A CN202011080105A CN112233621A CN 112233621 A CN112233621 A CN 112233621A CN 202011080105 A CN202011080105 A CN 202011080105A CN 112233621 A CN112233621 A CN 112233621A
Authority
CN
China
Prior art keywords
transistor
pole
light
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011080105.4A
Other languages
English (en)
Other versions
CN112233621B (zh
Inventor
程才权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202011080105.4A priority Critical patent/CN112233621B/zh
Publication of CN112233621A publication Critical patent/CN112233621A/zh
Application granted granted Critical
Publication of CN112233621B publication Critical patent/CN112233621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请实施例公开了一种像素驱动电路、显示面板及电子设备，包括：初始化模块、写入模块、驱动晶体管和发光模块；所述初始化模块包括：第一晶体管；所述写入模块包括：第二晶体管和第三晶体管；所述驱动晶体管的第二极与所述发光模块的正极相连，用于在发光阶段向所述发光模块提供驱动电流，以驱动所述发光模块发光。这样，在驱动晶体管的控制极电压受到与之连接的第一晶体管和第二晶体管的漏电流影响的情况下，第一晶体管使用N型薄膜晶体，和/或第二晶体管中使用N型薄膜晶体管，由于N型薄膜晶体管的漏电流较小，采用N型薄膜晶体能够较大程度减小漏电流，从而减小控制极电压变化，解决了出现显示异常问题。

Description

一种像素驱动电路、显示面板及电子设备
技术领域
本申请涉及显示技术，尤其涉及一种像素驱动电路、显示面板及电子设备。
背景技术
有源矩阵有机发光二极体(Active-matrix organic light-emitting diode，AMOLED)因其低功耗、高色域、高亮度、高分辨率、宽视角、高响应速度等优点，备受市场的青睐。AMOLED显示屏是自发光的显示，由电流驱动发光，AMOLED显示屏中用于提供稳定电流的像素驱动电路，都是由薄膜晶体管(Thin film transistor，TFT)组成。
像素驱动电路中，驱动晶体管的电流由栅极和源极电压决定，源极电压是由电压源稳定提供的，而栅极电压是靠存储电容保持的，但受到其他晶体管漏电的影响，会让驱动晶体管的栅极电压产生变化，一帧画面的保持时间越久电压变化越大。
而目前AMOLED显示屏多采用降低刷新频率的方法来工作在低功耗状态，但刷新频率降低后，一帧画面的保持时间也相应增加，根据公式It＝cu，I为漏电流，t为保持时间，c为存储电容，u为变化电压，当刷新频率由60HZ变为1HZ时，保持时间提高了60倍，那么变化电压就会增大60倍，从而导致驱动晶体管的电流变化很大，显示屏出现异常显示的问题。
发明内容
为解决上述技术问题，本申请实施例期望提供一种像素驱动电路、显示面板及电子设备。
本申请的技术方案是这样实现的：
第一方面、提供了一种像素驱动电路，所述像素驱动电路包括：初始化模块、写入模块、驱动晶体管和发光模块；
所述初始化模块包括：第一晶体管，所述第一晶体管的第一极和所述驱动晶体管的控制极在第一节点电连接，所述第一晶体管的第二极用于接收复位信号，所述初始化模块用于在初始化阶段将所述复位信号传输至所述第一节点，对所述驱动晶体管进行初始化；
所述写入模块包括：第二晶体管和第三晶体管；所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极和所述驱动晶体管的第一极在第二节点电连接；所述第三晶体管的第一极和所述驱动晶体管的第二极在第三节点电连接，所述第三晶体管的第二极用于接收数据信号；所述写入模块用于在数据写入阶段将所述数据信号写入到所述第一节点；其中，所述第一晶体管和所述第二晶体管中至少一个为N型薄膜晶体管；
所述驱动晶体管的第二极与所述发光模块的正极相连，用于在发光阶段向所述发光模块提供驱动电流，以驱动所述发光模块发光。
第二方面、一种显示面板，所述显示面板包括本申请实施例中任一种像素驱动电路。
第三方面、一种电子设备，所述电子设备包括本申请实施例中任一种显示面板。
采用本申请实施例提供的像素驱动电路，在驱动晶体管的控制极电压受到与之连接的第一晶体管和第二晶体管的漏电流影响的情况下，由于N型薄膜晶体管的漏电流较小，第一晶体管使用N型薄膜晶体，和/或第二晶体管中使用N型薄膜晶体管，能够较大程度减小驱动晶体管控制极的漏电流，从而减小控制极电压变化，解决了发光模块显示异常的问题。
附图说明
图1为本申请实施例中一种像素驱动电路的原理结构示意图；
图2为本申请实施例中第一种像素驱动电路的组成结构示意图；
图3为IGZO薄膜晶体管的漏电流示意图；
图4为LTPS薄膜晶体管的漏电流示意图；
图5示出了图2这种像素驱动电路的第一驱动时序示意图；
图6示出了图2这种像素驱动电路的第二驱动时序示意图；
图7为本申请实施例中第二种像素驱动电路的组成结构示意图；
图8为本申请实施例中第三种像素驱动电路的组成结构示意图；
图9为本申请实施例中第四种像素驱动电路的组成结构示意图。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
本申请实施例提供了一种像素驱动电路，图1为本申请实施例中一种像素驱动电路的原理结构示意图，如图1所示，所述像素驱动电路包括：初始化模块11、写入模块12、驱动晶体管13和发光模块14；
这里，所述初始化模块11用于在初始化阶段对所述驱动晶体管13进行初始化；
写入模块12用于在数据写入阶段将所述数据信号写入所述驱动晶体管13的控制极；
驱动晶体管13用于在发光阶段向所述发光模块14提供驱动电流，以驱动所述发光模块14发光。
图2为本申请实施例中第一种像素驱动电路的组成结构示意图，如图2所示，
所述初始化模块11可以包括：第一晶体管T1，所述第一晶体管T1的第一极和所述驱动晶体管T0的控制极在第一节点N1电连接，所述第一晶体管T1的第二极用于接收复位信号Vref，所述初始化模块用于在初始化阶段将所述复位信号Vref传输至所述第一节点N1，对所述驱动晶体T0管进行初始化；
所述写入模块12包括：第二晶体管T2和第三晶体管T3；所述第二晶体管T2的第一极连接所述第一节点N1，所述第二晶体管T2的第二极和所述驱动晶体管T0的第一极在第二节点N2电连接；所述第三晶体管T3的第一极和所述驱动晶体管T0的第二极在第三节点N3电连接，所述第三晶体管T3的第二极用于接收数据信号Data；所述写入模块用于在数据写入阶段将所述数据信号Data写入到所述第一节点N1；其中，所述第一晶体管T1和所述第二晶体管T2中至少一个为N型薄膜晶体管；
所述驱动晶体管T0的第二极与所述发光模块的正极相连，用于在发光阶段向所述发光模块提供驱动电流，以驱动所述发光模块发光。
这里，发光模块为发光二极管L，驱动晶体管用于驱动发光二极管发光。复位信号Vref是能够始终保持恒定的一个电压，其大小根据实际需求而定。
需要说明的是，所述第一晶体管T1和所述第二晶体管T2中至少一个为N型TFT；其他晶体管(包括驱动晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管)可以为N型TFT或者P型TFT。
图2中示出的像素驱动电路，第一晶体管为N型TFT，其他晶体管为P型TFT。
需要说明的是，本申请实施例中晶体管的第一极和第二极是用来指示晶体管两极(即漏极和源极)，第一极和第二极只是为了表示晶体管的连接关系，第一极并不是表示固定一极，第二极也不是表示固定一极，根据晶体管的类型和在电路中的具体位置第一极和第二极可以灵活表示晶体管的源极和漏极。
比如，图2中，第一晶体管T1为N型TFT，T1的第一极表示T1的源极，T1的第二极表示T1的漏极，第二晶体管T2为P型TFT，T2的第一极表示T2的漏极，T2的第二极表示T2的源极，驱动晶体管T0为P型TFT，T0的第一极表示T0的源极，T0的第二极表示T0的漏极。
在一些实施例中，N型TFT为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管，简称IGZO TFT，P型TFT为低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管，简称LTPS TFT。
图3为IGZO薄膜晶体管的漏电流示意图，图4为LTPS薄膜晶体管的漏电流示意图，比较图3和图4可以看出IGZO的漏电流比LTPS低两个数量级，IGZO的漏电流比LTPS下降了100倍，根据公式It＝cu，I为漏电流，t为保持时间，c为存储电容，u为变化电压，当显示屏的刷新频率由60HZ变为1HZ，保持时间增加了60倍，但是漏电电流下降了100倍，整体来说用IGZO时，电压变化反而减小了。所以T1用IGZO，可以让显示屏的刷新频率下降100倍，也不会出现显示异常，通过降低频率节约功耗。
在一些实施例中，所述像素驱动电路还包括：第四晶体管T4(如图2所示)和发光控制模块15(如图1所示)。
需要说明的是，第四晶体管用于在发光阶段之前将所述复位信号传输至所述发光模块的正极，对所述发光模块进行复位。发光阶段之前可以为初始化阶段、写入阶段、或者写入阶段和初始化阶段之间的阶段。
发光控制模块15用于控制驱动电流通入到发光模块14，以驱动发光模块14发光。
具体电路图如图2所示，所述第四晶体管T4的第一极与所述发光模块(即发光二极管L)的正极在第四节点N4电连接，所述第四晶体管的第二极用于接收复位信号Vref；所述第四晶体管T4用于在发光阶段之前将所述复位信号传输至发光二极管L的正极，对发光二极管L进行复位；
所述发光控制模块15可以包括：第五晶体管T5和第六晶体管T6；
所述第五晶体管T5的第一极连接第一电压信号端ELVDD，所述第五晶体管T5的第二极连接所述第三节点N3；
所述第六晶体管T6的第一极连接所述第二节点N2，所述第六晶体管的第二极连接所述第四节点N4；
发光二极管L的负极连接第二电压信号端ELVSS。
在一些实施例中，所述像素驱动电路还包括：存储电容；存储电容用于存储写入数据的电信号。
如图2所示，所述存储电容C的第一端连接所述第一电压信号端ELVDD，所述存储电容C的第二端连接所述第一节点N1；所述存储电容C用于在初始化阶段利用所述复位信号Vref进行充电，并利用充电电压对所述驱动晶体管T0进行初始化；在数据写入阶段保存所述数据信号Data；在发光阶段驱动所述驱动晶体管T0产生驱动电流。
在一些实施例中，所述第二晶体管和第三晶体管为相同类型的薄膜晶体管，比如，同为N型薄膜晶体管，或者同为P型薄膜晶体管。为了减少扫描信号线数量，第四晶体管和第一晶体管为相同类型的薄膜晶体管，可以公共一根扫描线，或者第四晶体管、第二晶体管和第三晶体管为相同类型的薄膜晶体管，可以公共一根扫描线。
实际应用中，像素驱动电路中晶体管还需接入控制信号，以控制晶体管导通或截止，从而实现像素单元正常工作，不同类型的薄膜晶体管需要占用不同的走线。
具体地，所述第一晶体管的控制极接入第一扫描信号；
所述第二晶体管的控制极和第三晶体管的控制极接入第二扫描信号；
所述第五晶体管的控制极和所述第六晶体管的控制极接入发光控制信号；
其中，所述第一扫描信号、所述第二扫描信号和所述发光控制信号为不同时序信号。
需要说明的是，在初始化阶段由第一扫描信号控制第一晶体管导通，在写入阶段由第二扫描信号控制第二晶体管和第三晶体管导通，在写入阶段由发光控制信号控制五晶体管和第六晶体管导通。因此，第一扫描信号的有效电平早于第二扫描信号的有效电平，第二扫描信号的有效电平早于发光控制信号的有效电平。
需要说明的是，第一晶体管控制极单独使用一根扫描走线；第二晶体管和第三晶体管的控制极都接第二扫描信号，表明第二晶体管和第三晶体管同时导通，同时截止，所以第二晶体管和第三晶体管为相同类型的薄膜晶体管，第二晶体管和第三晶体管控制极共用一根扫描走线。
同样，第五晶体管和第六晶体管的控制极都接发光控制信号，表明第五晶体管和第六晶体管同时导通，同时截止，所以第五晶体管和第六晶体管为相同类型的薄膜晶体管，第五晶体管和第六晶体管控制极共用一根控制走线。
图5示出了图2这种像素驱动电路的第一驱动时序示意图，如图5所示，在初始化阶段t1第一扫描信号Scan(n-1)高电平有效，控制T1导通，其他晶体管截止，将Vref输入到存储电容C的N1端，使存储电容复位；
在写入阶段t2第二扫描信号Scan(n)低电平有效，控制T2和T3导通，其他晶体管截止，将Data写入到存储电容C；
在发光阶段t3发光控制信号EM(n)低电平有效，控制T5和T6导通，存储电容C放电，以使得驱动晶体管在驱动电流的作用下导通，驱动电流流经T6驱动发光二极管L发光。
在一些实施例中，所述第四晶体管的控制极接入所述第一扫描信号、所述第二扫描信号或第三扫描信号；其中，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号和所述发光控制信号为不同时序信号。
需要说明的是，为了减少走线数量，第四晶体管与第一晶体管为相同类型的薄膜晶体管，共用一根扫描走线，即发光二极管在初始化阶段复位；第四晶体管也可以与第二晶体管为相同类型的薄膜晶体管，共用一根扫描走线，即发光二极管在写入阶段复位。或者在写入阶段之后复位，第四晶体管单独占用一根扫描走线，通过第三扫描信号Scan(n+1)控制T4导通，从而使发光二极管复位。
图6示出了图2这种像素驱动电路的第二驱动时序示意图，图6中增加了第三扫描信号Scan(n+1)。
在初始化阶段t1第一扫描信号Scan(n-1)高电平有效，控制T1导通，其他晶体管截止，将Vref输入到存储电容C的N1端，使存储电容复位；
在写入阶段t2第二扫描信号Scan(n)低电平有效，控制T2和T3导通，其他晶体管截止，将Data写入到存储电容C；
在发光二极管复位阶段t3第三扫描信号Scan(n+1)低电平有效，控制T4导通，其他晶体管截止，复位信号Vref使发光二极管复位；
在发光阶段t4发光控制信号EM(n)低电平有效，控制T5和T6导通，存储电容C放电，以使得驱动晶体管在驱动电流的作用下导通，驱动电流流经T6驱动发光二极管L发光。
图7为本申请实施例中第二种像素驱动电路的组成结构示意图，如图7所示，第二晶体管T2为N型TFT，为了减少走线数量第三晶体管T3也为N型TFT，若发光二极管L在写入阶段被复位，则第四晶体管T4也可以为N型TFT，与T2和T3共用一根走线。
需要说明的是，若发光二极管L在初始化阶段被复位，第四晶体管T4可以为P型TFT，扫描信号为S(n-1)，与T1共用一根扫描走线。
还需要说明的是，若发光二极管L在写入阶段之后复位，第四晶体管单独占用一根扫描走线，通过第三扫描信号Scan(n+1)控制T4导通，从而使发光二极管复位，此时T4可以为N型TFT，也可以为P型TFT。
这里，S(n-1)的有效信号早于S(n)，S(n)的有效信号早于S(n+1)，S(n+1)早于EM(n)。
图8为本申请实施例中第三种像素驱动电路的组成结构示意图，如图8所示，第一晶体管T1和第二晶体管T2均为N型TFT，为了减少走线数量第三晶体管T3也为N型TFT，同样若发光二极管L在写入阶段被复位，则第四晶体管T4也可以为N型TFT，扫描信号为S(n)，与T2和T3共用一根扫描走线。
需要说明的是，若发光二极管L在初始化阶段被复位，第四晶体管T4也可以为N型TFT，扫描信号为S(n-1)，与T1共用一根扫描走线。
还需要说明的是，若发光二极管L在写入阶段之后复位，第四晶体管单独占用一根扫描走线，通过第三扫描信号Scan(n+1)控制T4导通，从而使发光二极管复位，此时T4可以为N型TFT，也可以为P型TFT。
采用本申请实施例提供的像素驱动电路，在驱动晶体管的控制极电压受到与之连接的第一晶体管和第二晶体管的漏电流影响的情况下，由于N型薄膜晶体管的漏电流较小，第一晶体管使用N型薄膜晶体，和/或第二晶体管中使用N型薄膜晶体管，能够较大程度减小驱动晶体管控制极的漏电流，从而减小控制极电压变化，解决了发光模块显示异常的问题。
在上述实施例的基础上，本申请实施例还给出了另一种像素补偿电路，图9为本申请实施例中第四种像素驱动电路的组成结构示意图，如图9所示，
所述初始化模块11可以包括：第一晶体管T1，所述第一晶体管T1的第一极和所述驱动晶体管T0的控制极在第一节点N1电连接，所述第一晶体管T1的第二极用于接收复位信号Vref，所述初始化模块用于在初始化阶段将所述复位信号Vref传输至所述第一节点N1，对所述驱动晶体T0管进行初始化；
所述写入模块12包括：第二晶体管T2和第三晶体管T3；所述第二晶体管T2的第一极连接所述第一节点N1，所述第二晶体管T2的第二极和所述驱动晶体管T0的第一极在第二节点N2电连接；所述第三晶体管T3的第一极和所述驱动晶体管T0的第二极在第三节点N3电连接，所述第三晶体管T3的第二极用于接收数据信号Data；所述写入模块用于在数据写入阶段将所述数据信号Data写入到所述第一节点N1；其中，所述第一晶体管T1和所述第二晶体管T2中至少一个为N型薄膜晶体管；
所述驱动晶体管T0的第二极与所述发光模块的正极相连，用于在发光阶段向所述发光模块提供驱动电流，以驱动所述发光模块发光。
所述第四晶体管T4的第一极与所述发光模块(即发光二极管L)的正极在第四节点N4电连接，所述第四晶体管的第二极用于接收复位信号Vref；所述第四晶体管T4用于在发光阶段之前将所述复位信号传输至发光二极管L的正极，对发光二极管L进行复位；
所述发光控制模块15可以包括：第五晶体管T5和第六晶体管T6；
所述第五晶体管T5的第一极连接第一电压信号端ELVDD，所述第五晶体管T5的第二极连接所述第三节点N3；所述第六晶体管T6的第一极连接所述第二节点N2，所述第六晶体管的第二极连接所述第四节点N4；发光二极管L的负极连接第二电压信号端ELVSS。
存储电容C的第一端连接所述第一电压信号端ELVDD，所述存储电容C的第二端连接所述第一节点N1；所述存储电容C用于在初始化阶段利用所述复位信号Vref进行充电，并利用充电电压对所述驱动晶体管T0进行初始化；在数据写入阶段保存所述数据信号Data；在发光阶段驱动所述驱动晶体管T0产生驱动电流。
所述第一晶体管T1为N型薄膜晶体管时所述初始化模块还包括第一辅晶体管T11，所述第二晶体管T2为N型薄膜晶体管时所述写入模块还包括第二辅晶体管T21；所述第一辅晶体管T11和所述第二辅晶体管T21为P型薄膜晶体管；
所述第一辅晶体管T11的第一极连接所述第一晶体管T1的第二极，所述第一辅晶体管T11的第二极接收复位信号Vref；
所述第二辅晶体管T21的第一极连接所述第二晶体管T2的第二极，所述第二辅晶体管T21的第二极连接所述第二节点N2。
需要说明的是，本申请实施例中晶体管(包括辅晶体管)的第一极和第二极是用来指示晶体管两极(即漏极和源极)，第一极和第二极只是为了表示晶体管的连接关系，第一极并不是表示固定一极，第二极也不是表示固定一极，根据晶体管的类型和在电路中的具体位置第一极和第二极可以灵活表示晶体管的源极和漏极。
需要说明的是，图9示出了T1和T2同时为N型TFT时的一种像素驱动电路，若只有T1为N型TFT，则像素驱动电路中可以只包括T11，若只有T2为N型TFT，则像素驱动电路中可以只包括T21。
在一些实施例中，若T1为P型TFT，则初始化模块也可以包括T11，此时T11为N型TFT，若T2为P型TFT，则写入模块也可以包括T21，此时T21为N型TFT。
需要说明的是，由于N型TFT的漏电流比P型TFT低两个数量级，且T0控制极主要收到T1和T2漏电流的影响，因此，只要与第一节点N1连接的初始化模块中包含N型TFT，和/或，与第一节点N1连接的写入模块中包含N型TFT，则便可以达到减小漏电流的目的，至于初始化模块中是否还串联P型TFT则无关紧要，写入模块中是否还串联也P型TFT则无关紧要。
实际应用中，像素驱动电路中晶体管还需接入控制信号，以控制晶体管导通或截止，从而实现像素单元正常工作。
在一些实施例中，所述第一晶体管的控制极接入第一扫描信号，所述第一辅晶体管的控制极接入第一辅扫描信号；
所述第二晶体管的控制极和第三晶体管的控制极接入第二扫描信号，所述第二辅晶体管的控制极接入第二辅扫描信号；
所述第五晶体管的控制极和所述第六晶体管的控制极接入发光控制信号；
其中，所述第一扫描信号、所述第二扫描信号和所述发光控制信号为不同时序信号，所述第一扫描信号和所述第一辅扫描信号的有效电平相反，所述第二扫描信号和所述第二辅扫描信号的有效电平相反。
需要说明的是，如果T1和T11为不同类型的TFT，则为了使T1和T11在初始化阶段同时导通，就需要T11控制极单独使用一根扫描走线，来接入第一辅扫描信号Scan(n-1)，T1单独使用一根扫描走线，来接入第一扫描信号Scan(n-1)1。比如，T1为N型TFT，第一扫描信号低电平有效，T11为P型TFT，第一辅扫描信号高电平有效。
如果T2和T21为不同类型的TFT，则为了使T2和T21在写入阶段同时导通，就需要T21控制极单独使用一根扫描走线，来接入第二辅扫描信号Scan(n)，T2单独使用一根扫描走线，来接入第二扫描信号Scan(n)1。比如，T2为N型TFT，第二扫描信号低电平有效，T21为P型TFT，第二辅扫描信号高电平有效。
采用本申请实施例提供的像素驱动电路，在驱动晶体管的控制极电压受到与之连接的第一晶体管和第二晶体管的漏电流影响的情况下，由于N型薄膜晶体管的漏电流较小，第一晶体管使用N型薄膜晶体，和/或第二晶体管中使用N型薄膜晶体管，能够较大程度减小驱动晶体管控制极的漏电流，从而减小控制极电压变化，解决了发光模块显示异常的问题。
基于上述实施方式，本申请实施例中还提供了一种显示面板包括像素阵列，其中，像素阵列中每个像素包括上述实施例中任一种像素驱动电路。
包含本申请实施例上述像素驱动电路的显示面板，具备较高的显示质量，不会存在因晶体管漏电流影响导致的显示异常的问题。
基于上述显示面板，本申请实施例中还提供了一种电子设备，该电子设备包括上述任一种显示面板。
本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
在本申请所提供的几个实施例中，应该理解到，所揭露的驱动晶体管、初始化模块、写入模块、发光控制模块和发光模块的实施例仅仅是示意性的介绍了本申请像素驱动电路的实现原理，并不是限定实际的实现电路，实际电路还可以通过其它的方式实现。在本申请以上基本原理的基础上所实现温度检测电路都应涵盖在本申请的保护范围之内。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：初始化模块、写入模块、驱动晶体管和发光模块；
所述初始化模块包括：第一晶体管，所述第一晶体管的第一极和所述驱动晶体管的控制极在第一节点电连接，所述第一晶体管的第二极用于接收复位信号，所述初始化模块用于在初始化阶段将所述复位信号传输至所述第一节点，对所述驱动晶体管进行初始化；
所述写入模块包括：第二晶体管和第三晶体管；所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极和所述驱动晶体管的第一极在第二节点电连接；所述第三晶体管的第一极和所述驱动晶体管的第二极在第三节点电连接，所述第三晶体管的第二极用于接收数据信号；所述写入模块用于在数据写入阶段将所述数据信号写入到所述第一节点；其中，所述第一晶体管和所述第二晶体管中至少一个为N型薄膜晶体管；
所述驱动晶体管的第二极与所述发光模块的正极相连，用于在发光阶段向所述发光模块提供驱动电流，以驱动所述发光模块发光。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第四晶体管和发光控制模块；其中，
所述第四晶体管的第一极与所述发光模块的正极在第四节点电连接，所述第四晶体管的第二极用于接收复位信号；所述第四晶体管用于在发光阶段之前将所述复位信号传输至所述发光模块的正极，对所述发光模块进行复位；
所述发光控制模块包括：第五晶体管和第六晶体管；
所述第五晶体管的第一极连接第一电压信号端，所述第五晶体管的第二极连接所述第三节点；
所述第六晶体管的第一极连接所述第二节点，所述第六晶体管的第二极连接所述第四节点；
所述发光模块的负极连接第二电压信号端。
3.根据权利要求2所述的像素驱动电路，其特征在于，
所述第一晶体管的控制极接入第一扫描信号；
所述第二晶体管的控制极和第三晶体管的控制极接入第二扫描信号；
所述第五晶体管的控制极和所述第六晶体管的控制极接入发光控制信号；
其中，所述第一扫描信号、所述第二扫描信号和所述发光控制信号为不同时序信号。
4.根据权利要求3所述的像素驱动电路，其特征在于，
所述第四晶体管的控制极接入所述第一扫描信号、所述第二扫描信号或第三扫描信号；
其中，所述第一扫描信号、所述第二扫描信号、所述第三扫描信号和所述发光控制信号为不同时序信号。
5.根据权利要求4所述的像素驱动电路，其特征在于，
所述第二晶体管和所述第三晶体管为相同类型的薄膜晶体管；
所述第四晶体管的控制极接入所述第一扫描信号时，所述第一晶体管和所述第四晶体管为相同类型的薄膜晶体管；
所述第四晶体管的控制极接入所述第二扫描信号时，所述第二晶体管、所述第三晶体管和所述第四晶体管为相同类型的薄膜晶体管；
所述第四晶体管的控制极接入所述第三扫描信号时，所述N型薄膜晶体管或P型薄膜晶体管。
6.根据权利要求3所述的像素驱动电路，其特征在于，所述第一晶体管为N型薄膜晶体管时所述初始化模块还包括第一辅晶体管，所述第二晶体管为N型薄膜晶体管时所述写入模块还包括第二辅晶体管；所述第一辅晶体管和所述第二辅晶体管为P型薄膜晶体管；
所述第一辅晶体管的第一极连接所述第一晶体管的第二极，所述第一辅晶体管的第二极接收复位信号；
所述第二辅晶体管的第一极连接所述第二晶体管的第二极，所述第二辅晶体管的第二极连接所述第二节点。
7.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：存储电容；其中，
所述存储电容的第一端连接所述第一电压信号端，所述存储电容的第二端连接所述第一节点；
所述存储电容用于在初始化阶段利用所述复位信号进行充电，并利用充电电压对所述驱动晶体管进行初始化；在数据写入阶段保存所述数据信号；在发光阶段驱动所述驱动晶体管产生驱动电流。
8.根据权利要求1-7任一项所述的像素驱动电路，其特征在于，所述N性薄膜晶体管为铟镓锌氧化物薄膜晶体管。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1-8任一项所述的像素驱动电路。
10.一种电子设备，其特征在于，所述电子设备包括权利要求9所述的显示面板。
CN202011080105.4A 2020-10-10 2020-10-10 一种像素驱动电路、显示面板及电子设备 Active CN112233621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011080105.4A CN112233621B (zh) 2020-10-10 2020-10-10 一种像素驱动电路、显示面板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011080105.4A CN112233621B (zh) 2020-10-10 2020-10-10 一种像素驱动电路、显示面板及电子设备

Publications (2)

Publication Number Publication Date
CN112233621A true CN112233621A (zh) 2021-01-15
CN112233621B CN112233621B (zh) 2022-10-18

Family

ID=74113201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011080105.4A Active CN112233621B (zh) 2020-10-10 2020-10-10 一种像素驱动电路、显示面板及电子设备

Country Status (1)

Country Link
CN (1) CN112233621B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566127A (zh) * 2022-03-04 2022-05-31 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板
CN114758624A (zh) * 2022-03-31 2022-07-15 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
WO2022217903A1 (zh) * 2021-04-14 2022-10-20 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
WO2023005795A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 一种显示面板和显示装置
WO2024000701A1 (zh) * 2022-06-29 2024-01-04 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452339A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
US20190131376A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Organic Light Emitting Display Apparatus
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110277060A (zh) * 2019-05-21 2019-09-24 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN111354314A (zh) * 2020-03-16 2020-06-30 昆山国显光电有限公司 像素电路、像素电路的驱动方法和显示面板
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111754922A (zh) * 2020-07-24 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452339A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
US20190131376A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Organic Light Emitting Display Apparatus
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN110277060A (zh) * 2019-05-21 2019-09-24 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN111354314A (zh) * 2020-03-16 2020-06-30 昆山国显光电有限公司 像素电路、像素电路的驱动方法和显示面板
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111754922A (zh) * 2020-07-24 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217903A1 (zh) * 2021-04-14 2022-10-20 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
WO2023005795A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 一种显示面板和显示装置
CN115691399A (zh) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 一种显示面板和显示装置
GB2618040A (en) * 2021-07-30 2023-10-25 Boe Technology Group Co Ltd Display panel and display device
CN115691399B (zh) * 2021-07-30 2024-04-23 京东方科技集团股份有限公司 一种显示面板和显示装置
CN114566127A (zh) * 2022-03-04 2022-05-31 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板
CN114758624A (zh) * 2022-03-31 2022-07-15 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114758624B (zh) * 2022-03-31 2023-07-04 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
WO2024000701A1 (zh) * 2022-06-29 2024-01-04 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
CN112233621B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US10916199B2 (en) Display panel and driving method of pixel circuit
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN107358918B (zh) 一种像素电路及其驱动方法、显示装置
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
US9666132B2 (en) Pixel circuit, method for driving the same and display apparatus
US10755636B2 (en) Pixel circuit and driving method for the same, display substrate and display device
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN111462694A (zh) 像素电路及其驱动方法、显示面板
US11328668B2 (en) Pixel circuit and driving method thereof, and display panel
CN108777131B (zh) Amoled像素驱动电路及驱动方法
JPWO2015033496A1 (ja) 表示装置および駆動方法
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN113096593A (zh) 像素单元、阵列基板与显示终端
CN113593481B (zh) 显示面板及其驱动方法
US10311787B2 (en) Pixel driving circuit, driving method, pixel unit, and display apparatus
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板
CN113421525B (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
CN114023262A (zh) 像素驱动电路及显示面板
US11942035B2 (en) Display panel, method for driving display panel, and display device
CN113948038B (zh) 像素电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant