KR20180077804A - 게이트 구동회로를 포함하는 표시패널 - Google Patents

게이트 구동회로를 포함하는 표시패널 Download PDF

Info

Publication number
KR20180077804A
KR20180077804A KR1020160182506A KR20160182506A KR20180077804A KR 20180077804 A KR20180077804 A KR 20180077804A KR 1020160182506 A KR1020160182506 A KR 1020160182506A KR 20160182506 A KR20160182506 A KR 20160182506A KR 20180077804 A KR20180077804 A KR 20180077804A
Authority
KR
South Korea
Prior art keywords
region
clock signal
stages
driving circuit
stage
Prior art date
Application number
KR1020160182506A
Other languages
English (en)
Inventor
공충식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160182506A priority Critical patent/KR20180077804A/ko
Priority to CN201710407745.3A priority patent/CN108257559B/zh
Priority to US15/618,030 priority patent/US10424252B2/en
Priority to EP17182793.4A priority patent/EP3343545B1/en
Publication of KR20180077804A publication Critical patent/KR20180077804A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서는 게이트 구동회로를 포함하는 표시패널에 있어서, 표시패널은 제1 영역 및 제2 영역을 포함하는 기판, 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로, 게이트 구동회로를 구성하는 복수의 스테이지들, 및 서로 동일한 위상을 갖는 제1 클럭신호 및 제2 클럭신호가 각각 인가되는 제1 클럭신호 배선 및 제2 클럭신호 배선을 포함하고, 복수의 스테이지들은 제1 영역 및 제2 영역에 연결되어 동시에 구동되고, 제1 영역 및 제2 영역에 연결된 복수의 스테이지들에는 각각 제1 클럭신호 배선 및 제2 클럭신호 배선이 연결됨으로써, 제1 영역과 제2 영역에 연결된 스테이지들의 열화된 정도를 유사하게 만들고 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.

Description

게이트 구동회로를 포함하는 표시패널{DISPLAY PANEL HAVING GATE DRIVING CIRCUIT}
본 명세서는 게이트 구동회로를 포함하는 표시패널로서, 보다 구체적으로는 고속구동을 하기 위해 오프(off)시킨 화소들과 연결된 게이트 구동회로와 장시간 온(on)시킨 화소들에 연결된 게이트 구동회로가 받는 스트레스의 차이를 최소화시키기 위한 게이트 구동회로를 포함하는 표시패널에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시할 수 있는 표시장치 분야가 급속도로 발전하고 있다. 표시장치는 단순한 이미지뿐만 아니라 문서, 사진, 및 동영상 등 다양한 콘텐츠를 감상하고 즐기고, 공유하는데 사용된다. 더 나아가서 사용자는 현실인 것처럼 느끼거나 현실로서 지각될 수 있도록 디지털 방식으로 재생되는 이미지나 동영상들이 사용자에게 제시되는 가상현실 또는 증강현실 경험을 제공할 수 있는 표시장치를 개발하고 있다. 가상현실(Virtual Reality; VR)은 현실 세계의 시각적 입력 없이 디지털 또는 가상 이미지 정보를 나타내고, 증강현실(Augmented Reality; AR)은 가상현실의 한 종류로 현실 세계의 기반위에 가상 이미지 정보를 합성하여 원래의 환경속에 존재하는 사물처럼 보이도록 하는 기술이다.
이에, 액정 표시장치(Liquid Crystal Display device; LCD), 플라즈마 표시장치(Plasma Display Panel device; PDP), 전계방출 표시장치(Field Emission Display device; FED), 전기영동 표시장치(Electro Phoretic Display device; EPD), 전기습윤 표시장치(Electro-Wetting Display device; EWD) 및 유기발광 표시장치(Organic Light Emitting Display device; OLED) 등의 다양한 표시장치를 가상현실이나 증강현실 구현에 이용할 수 있다.
언급된 표시장치들은 표시패널의 종류에 따라 분류된 것으로써, 다양한 표시패널은 영상을 표시하는 화소 어레이, 화소 어레이에 연결된 데이터 라인들에 데이터 신호를 공급하는 데이터 구동회로, 게이트 신호에 동기되어 게이트 신호를 화소 어레이의 게이트 배선들에 순차적으로 공급하는 게이트 구동회로 등을 포함한다.
각 화소들은 게이트 배선을 통해 공급되는 게이트 신호에 응답하여 데이터 라인의 전압을 화소 전극에 공급하는 박막트랜지스터(Thin Film Transistor; TFT)를 포함할 수 있다. 게이트 신호는 게이트 하이 전압(Gate High Voltage; VGH)과 게이트 로우 전압(Gate Low Voltage; VGL) 사이에서 스윙(swing)한다. P형 박막트랜지스터의 경우 게이트 로우 전압에 응답하여 턴온(turn-on) 되고, N형 박막트랜지스터의 경우 게이트 하이 전압에 응답하여 턴오프(turn-off) 된다.
게이트 구동회로는 화소 어레이와 함께 표시패널에 내장하는 기술이 적용될 수 있는데, 표시패널에 내장된 게이트 구동회로는 GIP(Gate In Panel) 회로로 알려져 있다. GIP 회로는 시프트 레지스터(shift register)를 포함하고, 시프트 레지스터를 구성하는 스테이지(stage)들은 스타트 펄스(start pulse)에 응답하여 출력을 발생하고 그 출력을 클럭신호(clock signal)에 따라 시프트시킬 수 있다.
시프트 레지스터의 스테이지들은 게이트 전극을 충전시키는 Q 노드와, 게이트 전극을 방전시키는 QB(Q Bar) 노드, Q 노드와 QB 노드에 연결된 스위치 회로를 포함한다. 스위치 회로는 스타트 펄스 또는 이전 스테이지의 출력에 응답하여 Q 노드를 충전시켜 게이트 전극의 전압을 상승시키고, 다음 스테이지의 출력 또는 리셋 펄스(reset pulse)에 응답하여 QB 노드를 방전시킬 수 있다. 스위치 회로는 P형 또는 N형 구조의 트랜지스터를 포함할 수 있다.
언급한 바와 같이 다양한 표시장치를 이용하여 가상현실을 구현하기 위해서는 화면에 배치된 복수의 화소들의 고속구동이 가능해야 하므로 이를 위한 GIP 회로의 설계가 연구되고 있다.
가상현실 구현을 위한 표시장치는 일반적인 구동속도인 60Hz보다 높은 구동속도로 화면을 고속구동할 수 있어야 한다. 고속구동을 위해서는 75Hz 이상의 구동속도가 요구되는데, 유기발광 표시장치의 경우, 화소에 계조에 따른 구동 전류를 정확히 인가하기 위한 구동 트랜지스터의 특성 또는 유기발광소자가 열화되는 것을 최소화하기 위해서 화소를 보상하는 과정을 수행한다. 화소들은 발광하기 전, 샘플링 기간을 통해 실시간으로 보상하는 과정을 수행하기 때문에 고속구동을 할수록 샘플링 기간이 축소될 수 밖에 없다. 따라서, 보상시간을 확보하기 위하여 표시장치의 일부 영역 중 사용자의 시야에서 벗어나는 영역의 화소를 오프(off)시키는 방법이 제안되었다. 즉, 일반적인 표시장치의 용도로 사용하는 경우에는 표시장치의 모든 화소들을 온(on)시킬 수 있고, 가상현실을 구현하기 위한 경우에는 불필요한 영역의 화소들을 오프(off)시킬 수 있어야 한다.
일반적인 표시장치의 용도로 사용하기 위해 표시장치가 동작하는 상태를 일반구동 모드(normal driving mode)라고 하고, 가상현실을 구현하기 위해 표시장치가 동작하는 상태를 부분구동 모드(partial driving mode)라고 할 수 있다. 이때, 표시장치를 장시간 부분구동 모드상태로 지속한 후 일반구동 모드로 전환했을 때, 온(on) 상태를 지속했던 화소 영역과 오프(off) 상태였다가 온(on) 상태가 된 화소 영역의 경계면에 라인 얼룩이 발생하게 된다. 라인 얼룩은 온(on) 상태가 지속된 화소들과 연결되어 온(on) 상태가 지속된 화소들에 게이트 신호를 인가해주는 게이트 구동회로와, 오프(off) 상태였다가 온(on) 상태가 된 화소들과 연결되어 오프(off) 상태에서 온(on) 상태로 전환된 화소들에 게이트 신호를 인가해주는 게이트 구동회로가 받는 스트레스(stress)가 서로 다르기 때문에 발생한다. 즉, 온(on) 상태를 지속한 화소들에 연결된 게이트 구동회로가 오프(off) 상태였다가 온(on) 상태로 전환된 화소들에 연결된 게이트 구동회로보다 더 열화되어, 온(on) 상태를 지속한 화소들에 연결된 게이트 구동회로에서 출력파형을 발생시킬 때 상대적으로 지연된 파형을 출력하게 된다. 지연된 파형이란 출력파형의 라이징타임(rising time)과 폴링타임(falling time)이 길어지게 되는 것을 말한다.
이에 본 발명의 발명자들은 위에서 언급한 문제점들을 인식하고, 부분구동 모드에서 일반구동 모드로 전환시 발생할 수 있는 라인 얼룩의 발생을 방지하기 위한 게이트 구동회로를 포함한 표시패널을 발명하였다.
본 명세서의 실시예에 따른 해결 과제는 부분구동 모드에서 오프(off)시킨 화소들에 연결된 게이트 구동회로와 온(off) 상태가 지속되는 화소들에 연결된 게이트 구동회로의 열화된 정도를 유사하게 만들기 위한 게이트 구동회로를 포함하는 표시패널을 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 클럭신호 배선에 걸리는 부하의 변화로 인하여 발생하는 얼룩을 방지하기 위한 게이트 구동회로를 포함하는 표시패널을 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 표시패널에 있어서, 표시패널은 제1 영역 및 제2 영역을 포함하는 기판, 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로, 상기 게이트 구동회로를 구성하는 복수의 스테이지들, 및 서로 동일한 위상을 갖는 제1 클럭신호 및 제2 클럭신호가 각각 인가되는 제1 클럭신호 배선 및 제2 클럭신호 배선을 포함하고, 복수의 스테이지들은 제1 영역 및 제2 영역에 연결되어 동시에 구동되고, 제1 영역 및 제2 영역에 연결된 복수의 스테이지들에는 각각 제1 클럭신호 배선 및 제2 클럭신호 배선이 연결됨으로써, 제1 영역과 제2 영역에 연결된 스테이지들의 열화된 정도를 유사하게 만들고 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부분에서 발생하는 라인 얼룩을 방지할 수 있다.
본 명세서의 일 실시예에 따른 표시패널에 있어서, 표시패널은 제1 영역 및 제2 영역을 포함하는 기판, 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로, 게이트 구동회로를 구성하는 복수의 스테이지들, 및 게이트 구동회로에 제1 클럭신호를 인가하는 제1 클럭신호 배선 및 제2 클럭신호를 인가하는 제2 클럭신호 배선을 포함하고, 제1 영역에 배치된 화소들이 오프(off) 상태인 동안 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제1 클럭신호 배선이 연결됨으로써, 제1 영역과 제2 영역에 연결된 스테이지들의 열화된 정도를 유사하게 만들고 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부분에서 발생하는 라인 얼룩을 방지할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 게이트 구동회로에 제1 클럭신호 배선 및 제1 클럭신호와 동일한 위상을 갖지만 제1 클럭신호를 발생시키는 증폭기(amplifier)와 다른 증폭기에서 발생된 제2 클럭신호가 인가되는 제2 클럭신호 배선을 배치함으로써, 제1 클럭신호 배선 및 제2 클럭신호 배선에 걸리는 부하를 줄일 수 있다. 또한, 제1 영역에 연결된 스테이지들과 제2 영역에 연결된 스테이지들을 동시에 구동하여 제1 영역에 연결된 스테이지들과 제2 영역에 연결된 스테이지들이 열화된 정도를 유사하게 하여 부분구동 모드에서 일반구동 모드로 전환 시 제1 영역과 제2 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
또한, 본 명세서의 실시예들에 따르면, 표시패널의 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들 및 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에 각각 연결된 제1 클럭신호 배선 및 제2 클럭신호 배선을 m행 마다 서로 교대로 연결시킴으로써, 제1 클럭신호 배선 및 제2 클럭신호 배선에 걸리는 부하가 공유되는 것을 방지하고, 제1 클럭신호 배선 및 제2 클럭신호 배선에 걸리는 부하의 균형을 맞춰 부하의 차이로 인한 게이트 구동회로의 출력신호의 지연을 방지할 수 있다.
또한, 본 명세서의 실시예들에 따르면, 게이트 구동회로에 더미 스테이지를 추가 배치함으로써, 서로 다른 개수의 행을 포함한 제1 영역 및 제2 영역을 부분구동 모드로 구동할 때 적은 개수의 행을 포함한 영역에 연결된 스테이지들의 동작이 완료된 후 더미 스테이지를 동작하게 하여, 한 프레임 내에서 두 라인에 각각 연결된 두 개의 스테이지가 동시에 동작하게 함으로써 제1 영역 및 제2 영역에 연결된 스테이지들의 출력신호의 지연을 맞춰줄 수 있다.
또한, 본 명세서의 실시예들에 따르면, 부분구동 모드에서 화소들이 온(on) 상태인 영역을 구동하는 구간인 프레임과 그 다음 프레임 사이에 발생하는 블랭크 구간에서 오프(off) 상태인 화소들에 연결된 복수의 스테이지들에 클럭신호를 인가함으로써, 온(on) 상태인 화소들에 연결된 복수의 스테이지들이 구동되는 동안에 구동되는 다른 스테이지들이 없기 때문에 온(on) 상태인 화소들에 연결된 스테이지들에 영향을 주지 않으므로 게이트 구동회로의 출력신호의 지연을 방지할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 가상현실을 구현한 표시장치를 착용한 모습을 나타낸 도면이다.
도 2는 본 명세서의 일 실시예에 따른 표시장치를 나타낸 도면이다.
도 3은 본 명세서의 일 실시예에 따른 표시패널을 나타낸 도면이다.
도 4a는 본 명세서의 일 실시예에 따른 스캔 구동회로를 나타낸 블록도이다.
도 4b는 도 4a의 구동 순서를 나타낸 그래프이다.
도 5a는 본 명세서의 다른 실시예에 따른 스캔 구동회로를 나타낸 블록도이다.
도 5b는 도 5a의 구동 순서를 나타낸 그래프이다.
도 6a는 본 명세서의 또 다른 실시예에 따른 스캔 구동회로를 나타낸 블록도이다.
도 6b는 도 6a의 구동 순서를 나타낸 그래프이다.
도 7은 본 명세서의 일 실시예에 따른 스캔 구동회로의 클럭신호 배선의 연결구조를 나타낸 블록도이다.
도 8은 본 명세서의 다른 실시예에 따른 스캔 구동회로의 클럭신호 배선의 연결구조를 나타낸 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 표시패널에 대하여 설명하기로 한다.
도 1은 가상현실을 구현한 표시장치를 착용한 모습을 나타낸 도면이다.
앞에 언급된 다양한 표시장치(100)는 가상현실 구현장치로도 사용할 수 있다. 가상현실을 구현하기 위해서는 사용자가 바라보는 방향 및 위치에 따른 공간적인 이미지를 보여주어야 하므로, 사용자의 머리 또는 눈의 이동에 따라 함께 움직일 수 있는 가볍고 작은 표시장치(100)를 활용하는 것이 용이하다. 따라서, 표시장치(100) 중에서는 모바일(Mobile) 또는 작은 사이즈의 테블릿 PC(Tablet PC) 등을 활용할 수 있다.
문서나, 동영상을 보기 위한 표시장치(100)를 이용하여 가상현실 구현장치로 활용하기 위해서는 사용자의 눈 앞에 표시장치(100)를 고정시킬 수 있어야 한다. 따라서, 표시장치(100)를 고정시키기 위한 기구물(200)이 필요하다. 기구물은 다양한 재료와 형태로 제작될 수 있으며, 가상현실을 적절히 구현할 수 있도록 표시장치(100)와 사용자의 눈 사이의 거리를 조절할 수도 있다.
즉, 사용자는 기존에 사용하고 있던 표시장치(100)를 활용함으로써, 가상현실 장비를 추가로 구입해야 하는 비용이 발생하지 않고 쉽게 가상현실 컨텐츠(contents)를 즐길 수 있다.
도 2는 본 명세서의 일 실시예에 따른 표시장치(100)를 나타낸 도면이다.
인간의 시야각은 약 200°이지만 실제 보이는 시야범위는 120°~140°이기 때문에 표시장치(100)를 사용자의 눈 앞에 고정시키면 실질적으로 눈이 위치하게 되는 중심영역(CA)과 주변영역(PA)만 일부 보일뿐 사용자가 인지하지 못하는 어두운 영역(DA)이 표시장치(100)의 좌우에 발생하게 된다. 또한, 일반적인 용도로 표시장치(100)를 사용할 때보다 표시장치(100)와 사용자의 눈 사이의 거리가 가까워지게 되므로 사용자는 표시장치(100)의 해상도를 보다 잘 인지할 수 있게 된다.
즉, 표시장치(100)가 가상현실 구현을 위한 부분구동 모드로 동작할 때 중심영역(CA)에 위치한 화소들에는 암점이나 휘점이 발생하지 않아야 하고, 주변영역(PA)에 위치한 화소들은 일반적인 용도로 표시장치(100)를 사용할 때 표시되는 화면 상태와 유사한 화질을 갖도록 표시장치(100)의 표시영역을 분리하여 관리할 필요가 있다. 그리고, 사용자가 인지하지 못하는 어두운 영역(DA)은 화면이 표시되지 않도록 어두운 영역(DA)에 위치하는 화소들을 오프(off)시킴으로써 블랙화면을 구현할 수 있다. 실질적으로 표시장치(100)의 일부 영역을 구동하지 않게 함으로써 소비전력을 감소시킬 수 있지만, 보다 실질적인 효과로는 화면의 고속구동이 가능하게 된다.
일반적인 용도로 사용되는 표시장치(100)의 구동속도는 약 60Hz이지만, 가상현실을 구현하기 위해서는 약 75Hz 이상의 구동속도가 필요하다. 구동속도가 빨라질수록 움직이는 영상이 눈의 잔상효과로 인해 중첩되어 영상이 번져보이는 현상이 심하게 발생하므로 영상이 화면에 유지되는 시간을 줄여서 영상의 중첩을 최소화하고 응답속도가 빠른것처럼 인식하게 할 수 있다. 표시장치(100)는 60Hz 구동시 16ms의 유지시간을 갖지만, 75Hz 이상 구동시 2ms의 낮은 유지시간을 갖게 함으로써 영상의 번짐(motion blur)을 방지할 수 있다. 이를 Low Persistency(LP)라고 지칭하기도 하며, 이하의 설명에서 이를 이용하는 방법을 LP 모드(LP mode), 가상현실 모드, 또는 부분구동 모드라고 지칭하도록 한다.
또한, 부분구동 모드를 구현하기 위한 표시장치(100)에 유기발광패널을 사용함으로써, 화소를 구동시키는 구동회로 및 유기발광소자를 실시간으로 보상하는 시간이 충분히 확보될 수 있어야 한다. 구동속도가 빨라짐에 따라 한 프레임(frame)이 화면에 표시될 수 있는 시간이 줄어들게 되고 개별 화소가 구동되는 시간도 줄어들게 되므로 화소 보상시간을 충분히 갖지 못할 수 있다. 따라서, 필요한 화면의 일부분만 구동시키고 필요하지 않은 부분은 구동시키지 않음으로써 화소 보상시간을 확보할 수 있다. 또한, 고속구동을 하면서 일반적인 구동속도인 60Hz를 구현했을 때와 동일한 화소 보상시간을 유지할 수 있는 효과가 있다.
이미지를 보거나 동영상을 시청하는 등 일반적인 용도로 표시장치(100)를 사용할 때에는 일반구동 모드로 동작하게 하고, 가상현실을 구현하기 위한 장치로 사용할 때에는 부분구동 모드로 동작하게 할 수 있는데, 부분구동 모드 구현시 구동속도는 높이고 유지시간은 줄이기 위해 어두운 영역(DA)에 배치된 화소들을 오프(off)시킴으로써 화면의 고속구동을 원활히 할 수 있다.
그리고, 본 명세서의 실시예들은 가상현실을 구현하기 위한 표시장치에 대해서 설명하나, 증강현실 또는 혼합현실(Mixed Reality; MR)을 구현하기 위한 표시장치에 적용하는 것도 가능하다.
도 3은 본 명세서의 일 실시예에 따른 표시패널을 나타낸 도면이다.
도 2에서 언급된 표시장치(100)를 구현하기 위해 도 3에 도시된 표시패널을 이용할 수 있다. 표시패널은 복수의 화소들이 배치되어 화면을 표시하는 표시영역(D)과 화면이 표시되지 않는 비표시영역(ND)으로 구분되는 기판(110)을 포함한다. 표시영역(D)을 둘러싸고 있는 비표시영역(ND)에는 발광하지 않는 더미화소(dummy pixel)가 배치될 수도 있다.
표시영역(D)에 배치된 복수의 화소들은 데이터 배선 및 게이트 배선을 통해 각각 데이터 신호 및 게이트 신호를 전달받아 동작한다. 데이터 배선은 기판(110)의 상단부에 배치된 데이터 구동회로(data driver, 120)에 연결되어 신호를 인가받을 수 있다. 데이터 구동회로(120)는 구동칩(driver-ic)의 형태로 제작되어 기판(110) 상에 부착될 수 있으나, 데이터 구동회로(120)의 위치나 형태가 이에 한정되지는 않는다.
게이트 배선은 화소의 발광을 제어하는 트랜지스터의 게이트 전극을 제어하는 에미션 배선(emission line)을 포함할 수 있으며, 에미션 배선은 에미션 구동회로(emission driver, 140)에 연결되어 에미션 신호를 인가받는다. 게이트 배선은 화소의 발광을 제어하는 트랜지스터 이외에 신호를 스위칭하는 스위칭 트랜지스터의 게이트 전극을 제어하는 스캔 배선(scan line)을 포함하고, 스캔 배선을 게이트 배선(gate line)이라고 지칭할 수도 있다. 스캔 배선은 스캔 구동회로(scan driver, 130)에 연결되어 스캔 신호를 인가받는다.
스캔 구동회로(130)와 에미션 구동회로(140)를 통칭하여 게이트 구동회로(gate driver)라고 부르기도 하며, 게이트 구동회로는 기판(110) 상에 직접 형성된 GIP 회로일 수 있다. 게이트 구동회로는 좌우에 대칭으로 설계될 수 있지만, 이에 한정되지는 않는다. 또한, 게이트 구동회로는 스캔 구동회로(130)를 의미할 수도 있다.
가상현실 구현을 하기 위한 부분구동 모드에서 표시패널은 표시영역(D)의 일부영역에 배치된 화소들을 오프(off)시킬 수 있어야 한다. 가상현실 구현시에는 도 3에 도시된 표시패널을 시계방향 또는 반시계방향으로 90°회전한 상태에서 사용자가 표시패널을 응시하게 되므로, 사용자는 표시패널의 좌측 및 우측의 일부영역을 인지하지 못한다. 즉, 도 3에 도시된 상태에서는 표시패널의 상단부와 하단부의 일부영역에 배치된 화소들을 오프(off)시킬 수 있어야 한다. 따라서, 중심영역(CA)을 포함하는 주변영역(PA)의 위/아래로 어두운 영역(DA)을 설정할 수 있다. 이때, 표시패널의 위쪽에 배치된 어두운 영역(DA)은 표시영역(D)의 일부를 포함하는 영역이고 제1 영역이라고 지칭할 수 있고, 표시패널의 아래쪽에 배치된 어두운 영역(DA)은 표시영역(D)의 일부를 포함하는 영역이고 제3 영역이라고 지칭할 수 있으며, 중심영역(CA)을 포함하는 주변영역(PA)은 제2 영역이라고 지칭할 수 있다.
표시패널이 부분구동 모드로 동작하기 위해서는 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들을 오프(off) 상태로 만들어야 한다. 제1 영역 및 제3 영역에 배치된 화소들에 게이트 신호가 제공되지 않아야 하므로 제1 영역 및 제3 영역에 배치된 화소들과 연결된 게이트 구동회로에서 출력신호가 발생하지 않도록 할 수 있다. 구체적으로, 제1 영역 및 제3 영역과 연결된 게이트 구동회로에 입력되는 게이트 스타트 펄스 전압(Gate STart pulse Voltage; GVST) 및 클럭신호(clock signal)들을 차단함으로써, 표시패널이 부분구동 모드로 동작하는 동안 제1 영역 및 제3 영역과 연결된 게이트 구동회로가 동작하지 않게 할 수 있다. 하지만, 이와 같은 방법으로 표시패널을 부분구동 모드로 구동한 후 일반구동 모드로 전환했을 때, 제1 영역과 제2 영역의 경계부, 및 제2 영역과 제3 영역의 경계부에 라인 얼룩이 발생할 수 있다. 라인 얼룩은 제1 영역 및 제3 영역과 연결된 게이트 구동회로가 구동되지 않는 동안 제2 영역과 연결된 게이트 구동회로는 구동하고 있는 상태에 있기 때문에 제2 영역과 연결된 게이트 구동회로가 받는 스트레스는 제1 영역 및 제3 영역과 연결된 게이트 구동회로가 받는 스트레스보다 크게 발생하게 된다. 따라서, 제2 영역과 연결된 게이트 구동회로는 제1 영역 및 제3 영역과 연결된 게이트 구동회로보다 더 열화하게 되고, 제2 영역과 연결된 게이트 구동회로에서 발생하는 출력신호의 지연(delay)이 발생하게 되어 제1 영역과 제2 영역의 경계부, 및 제2 영역과 제3 영역의 경계부에 라인 얼룩이 발생하게 된다.
라인 얼룩의 발생을 최소화하기 위해서는 주변영역(PA)과 연결된 게이트 구동회로와 어두운 영역(DA)과 연결된 게이트 구동회로의 열화된 정도를 유사하게 또는 거의 동일하게 만드는 방법을 적용할 수 있다. 즉, 부분구동 모드에서 어두운 영역(DA)과 연결된 게이트 구동회로의 구동을 멈추게 하지 않고, 주변영역(PA)과 연결된 게이트 구동회로가 구동될 때 어두운 영역(DA)과 연결된 게이트 구동회로도 구동될 수 있도록 한다.
앞서 설명한 바와 같이, 게이트 구동회로는 스캔 구동회로(130)와 에미션 구동회로(140)를 포함하는데, 게이트 구동회로에서 출력되는 출력신호의 지연은 에미션 구동회로(140)보다 스캔 구동회로(130)의 열화된 정도에 영향을 더 많이 받는다. 이는, 스캔 구동회로(130)를 구성하는 트랜지스터가 턴온(turn-on)되는 시간이 에미션 구동회로(140)를 구성하는 트랜지스터가 턴온(turn-on)되는 시간보다 길고, 스캔 구동회로(130)를 구성하는 트랜지스터에 인가되는 드레인-소스, 게이트-소스, 또는 게이트-드레인의 전압차이가 에미션 구동회로(140)를 구성하는 트랜지스터에 인가되는 전압차이보다 크기 때문이다. 따라서, 부분구동 모드에서 게이트 스타트 펄스 전압(GVST) 및 클럭신호를 차단하여 에미션 구동회로(140)가 구동되지 않도록 하고, 스캔 구동회로(130)는 구동될 수 있도록 한다. 이때, 에미션 구동회로(140)가 구동되지 않으므로 어두운 영역(DA)에 배치된 화소들은 발광하지 않는다.
어두운 영역(DA)에 연결된 게이트 구동회로와 주변영역(PA)에 연결된 게이트 구동회로의 열화된 정도를 유사하게 또는 거의 동일하게 만들기위해 부분구동 모드에서 어두운 영역(DA)에 연결된 스캔 구동회로(130)가 동작하게 하는 방법을 이어서 설명하고자 한다. 이때, 주변영역(PA)에 배치된 화소들이 온(on) 상태일때, 어두운 영역(DA)에 배치된 화소들은 오프(off) 상태이다.
도 4a는 본 명세서의 일 실시예에 따른 스캔 구동회로(130)를 나타낸 블록도이다. 부분구동 모드가 실행되는 동안 어두운 영역(DA)과 연결된 스캔 구동회로(130)를 동작시키는 방법은 여러가지가 있을 수 있다. 도 4a에서는 그 중 일 실시예에 대해 설명하도록 한다.
n(n은 자연수)행의 화소들이 배치된 표시패널에는 각 행에 순차적으로 신호를 전달하기 위한 n개의 스테이지(stage)로 이루어진 게이트 구동회로가 있다. 구체적으로 설명하면, 게이트 구동회로는 스캔 구동회로(130)와 에미션 구동회로(140)를 포함하고, 스캔 구동회로(130)와 에미션 구동회로(140) 각각은 n개의 스캔 스테이지(S Stage)와 n개의 에미션 스테이지를 포함한다. 즉, 각 행의 화소들은 각 행에 연결된 스테이지에서 발생하는 출력신호를 제공받아서 동작하게 된다. 이후에는 앞에서 설명한바와 같이, 게이트 구동회로에서 출력된 출력신호의 지연에 큰 영향을 미치는 스캔 구동회로(130)에 대해서 설명하도록 한다. 이때, 스테이지는 구동회로에 포함되는 구성요소이므로, 스테이지와 구동회로는 서로 혼용되어 사용할 수도 있다.
스캔 구동회로(130)를 동작시키는데 필요한 신호는 게이트 클럭신호와 게이트 스타트 펄스 전압(Gate Start pulse Voltage; GVST), 게이트 하이 전압(Gate High Voltage; VGH), 및 게이트 로우 전압(Gate Low Voltage; VGL)을 포함할 수 있다. 이러한 신호들이 스캔 스테이지(S Stage)에 입력신호로 인가되면 각 스테이지가 출력신호를 발생시켜서 각 행에 배열된 화소들의 구동을 제어한다. 이 중, 게이트 클럭신호와 스캔 스테이지(S Stage)의 연결관계는 후술하도록 하고, 어두운 영역(DA)에 연결된 스캔 스테이지(S Stage)를 동작시키기 위해 필요한 신호의 입력 및 스캔 스테이지(S Stage)간의 연결관계에 대해서 설명하도록 한다.
스캔 스테이지들은 각각 이전 스캔 스테이지에서 발생되는 출력신호를 받아서 동작하는 캐스캐이드(cascade) 방식으로 동작된다. 따라서, 일부 행 이후에 배치된 화소들을 온(on)시키기 위해서는 처음으로 온(on)시키고자 하는 행의 스테이지에 입력되는 신호를 제어함으로써 구현할 수 있다.
예를 들어, 어두운 영역(DA)은 제1 영역인 1행 내지 j(j<n)행의 화소들이 배치된 영역과, 제3 영역인 (k+1)행 내지 n행의 화소들이 배치된 영역으로 이루어진다. 그리고, 주변영역(PA)은 제2 영역이며 (j+1)행 내지 k행의 화소들이 배치된 영역이다. 이때, 제1 영역의 행들의 개수와 제3 영역의 행들의 개수의 합은 제2 영역의 행의 개수보다 적다. 즉, (j+n-k)<(k-j)이다. 그리고, 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이다.
제1 영역에 연결된 스캔 스테이지(S Stage (1) 내지 S Stage (j)) 및 제3 영역에 연결된 스캔 스테이지(S Stage (k+1) 내지 S Stage (n))는 제2 영역의 화소가 발광하는 동안에 구동될 수 있어야 한다. 즉, 제2 영역의 첫번째 행인 (j+1)행에 연결된 (j+1)번째 스캔 스테이지(S Stage (j+1))가 구동되는 동시에, 제1 영역의 첫번째 행인 1행에 연결된 첫번째 스캔 스테이지(S Stage (1))가 구동될 수 있도록, 제1 영역의 첫번째 스캔 스테이지(S Stage (1))와 제2 영역의 (j+1)번째 스캔 스테이지(S Stage (j+1))에 게이트 스타트 펄스 전압(GVST)이 인가되는 게이트 스타트 펄스 전압 배선(GVST line)을 연결할 수 있다. 또한, 제1 영역에 연결된 첫번째 스캔 스테이지(S Stage (1))부터 j번째 스캔 스테이지(S Stage (j))의 구동을 마친후, 이어서 제3 영역에 연결된 (k+1)번째 스캔 스테이지(S Stage (k+1))가 구동될 수 있도록, 제1 영역에 연결된 j번째 스캔 스테이지(S Stage (j))의 출력신호(Gout (j))가 제3 영역에 연결된 (k+1)번째 스캔 스테이지(S Stage (k+1))에 입력되도록 배선을 연결할 수 있다.
따라서, 제1 영역 및 제3 영역과 연결된 스캔 스테이지(S Stage)는 제2 영역과 연결된 스캔 스테이지(S Stage)가 구동되는 동시에 구동될 수 있다.
도 4b는 도 4a에서 설명한 스캔 스테이지(S Stage)의 구동 순서(driving sequence)를 나타낸 그래프이다. 그래프의 가로축은 프레임(frame), 세로축은 열로 배치된 스캔 스테이지(Column of scan stage)의 순서를 나타낸다. 즉, 세로축의 맨위는 첫번째 스캔 스테이지(S Stage (1))를 나타내고, 세로축의 맨 아래는 n번째 스캔 스테이지(S Stage (n))를 나타낸다.
프레임은 화면을 나타내고자 하는 영역이 포함되는 모든 행에 게이트 신호가 순차적으로 인가되는 구간으로, 각 프레임들 사이에는 블랭크(blank) 구간이 존재한다. 블랭크 구간은 모든 표시장치를 구동할때 포함되는 구간으로 아날로그 방송신호와 디지털 표시장치간에 호환성을 맞추기 위해 존재하는 구간이다. 블랭크 구간은 다음 프레임을 준비하기 위한 준비 구간이라고도 할 수 있다.
도 4b를 참고하면, 첫번째 행과 (j+1)번째 행에 연결된 스캔 스테이지에 신호가 동시에 입력되어 구동된다. 순차적으로 두 개의 행에 신호가 입력되어 j번째 행과 (2j+1)번째 행에 연결된 스캔 스테이지까지 신호가 입력되는 구간을 제1 구간이라고 할 수 있다. j번째 행에 연결된 스캔 스테이지의 출력신호를 입력받는 (k+1)번째 행에 연결된 스캔 스테이지와 (2j+2)번째 행에 연결된 스캔 스테이지에 신호가 동시에 입력되어, n번째 행과 (2j+1+n-k)번째 행에 연결된 스캔 스테이지까지 신호가 동시에 입력되는 구간을 제2 구간이라고 할 수 있다. 이어서, (2j+2+n-k)번째 행부터 k번째 행에 연결된 스캔 스테이지에 신호가 입력되는 구간을 제3 구간이라고 할 수 있다. 제1 구간, 제2 구간, 및 제3 구간을 합쳐서 1 프레임이라고 한다. 1 프레임을 마치고나면 블랭크 구간이 존재하고 이어서 2 프레임이 시작된다.
즉, 제1 영역 및 제3 영역과 연결된 스캔 스테이지를 제2 영역에 연결된 스캔 스테이지와 동시에 구동시킴으로써, 스캔 스테이지간의 열화된 정도를 유사하게 또는 거의 동일하게 만들고 제2 영역에 연결된 스캔 스테이지에서 발생할 수 있는 출력신호의 지연을 방지할 수 있다. 따라서, 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부, 및 제2 영역과 제3 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
도 4a 및 도 4b에서 언급된 스캔 스테이지의 구동방법에 대해 부가하여 설명하면, 제1 구간 및 제2 구간은 두 행에 연결된 두 개의 스캔 스테이지에 동시에 신호가 입력되어 동시에 구동되는 구간이고, 제3 구간은 한 개의 스캔 스테이지만 구동되는 구간이다. 예를 들어, 한 개의 클럭신호를 사용하여 스캔 스테이지를 구동시켰을 경우, 제1 구간 및 제2 구간에서는 한 개의 클럭신호가 두 개의 스캔 스테이지에 신호를 입력해야하고, 제3 구간에서는 한 개의 클럭신호가 한 개의 스캔 스테이지에만 신호를 입력하게 된다. 즉, 제1 구간과 제2 구간에서 클럭신호 배선에 걸리는 부하(load)는 제3 구간에서 클럭신호 배선에 걸리는 부하의 두 배가 된다. 따라서, 제2 구간과 제3 구간 사이에 스캔 스테이지에서 발생하는 출력신호의 지연이 발생하게 되고, 제2 구간과 제3 구간 사이에 얼룩이 발생할 수 있다. 이러한 현상을 해결하기 위해 서로 다른 증폭기(amplifier)를 통해 동일한 위상을 갖는 클럭신호를 두 개 발생시켜서 사용할 수 있다. 구체적인 방법은 도 7 및 도 8에서 설명하고자 한다.
도 5a는 본 명세서의 다른 실시예에 따른 스캔 구동회로(130)를 나타낸 블록도이다. 도 5a는 도 4a에 나타낸 일 실시예의 변형예이므로, 도 4a와 중복되는 구성요소는 생략하거나 간략히 설명할 수 있다.
도 5a의 스캔 구동회로(130)는 도 4a의 스캔 스테이지들에 더미 스테이지(dummy stage)를 추가한 구성이다. 이때, 더미 스테이지는 복수개 포함될 수 있다. 예를 들어, 표시패널의 어두운 영역(DA)은 제1 영역인 1행 내지 j(j<n)행의 화소들이 배치된 영역과 제3 영역인 (k+1)행 내지 n행의 화소들이 배치된 영역으로 이루어진다. 그리고, 주변영역(PA)은 제2 영역이며 (j+1)행 내지 k행의 화소들이 배치된 영역이다. 이때, 제1 영역과 제3 영역의 행들의 개수의 합은 제2 영역의 행의 개수보다 적다. 즉, (j+n-k)<(k-j)이다. 그리고, 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이다.
제1 영역 및 제3 영역에 연결된 스캔 스테이지(S Stage)는 제2 영역에 연결된 스캔 스테이지가 구동되는 동안에 구동될 수 있어야 한다. 즉, 제2 영역의 첫번째 행인 (j+1)행에 연결된 (j+1)번째 스캔 스테이지(S Stage (j+1))가 구동되는 동시에 제1 영역의 첫번째 행인 1행에 연결된 첫번째 스캔 스테이지(S Stage (1))가 구동될 수 있도록, 첫번째 스캔 스테이지(S Stage (1))와 (j+1)번째 스캔 스테이지(S Stage (j+1))에 게이트 스타트 펄스 전압(GVST)이 인가되는 게이트 스타트 펄스 전압 배선(GVST line)을 연결할 수 있다. 또한, 제1 영역에 연결된 첫번째 스캔 스테이지(S Stage (1))부터 j번째 스캔 스테이지(S Stage (j))의 구동후, 이어서 제3 영역에 연결된 (k+1)번째 스캔 스테이지(S Stage (k+1))가 구동될 수 있도록, j번째 스캔 스테이지(S Stage (j))의 출력신호(Gout (j))가 (k+1)번째 스캔 스테이지(S Stage (k+1))에 입력되도록 배선을 연결할 수 있다.
도 5a를 참고하면, 서로 다른 개수의 행을 포함한 제1 영역 및 제2 영역이 부분구동 모드로 구동할 때 적은 개수의 행을 포함한 영역에 연결된 스테이지들과 연결된 더미 스테이지를 구성한다. 제1 영역과 제3 영역에 포함된 행의 합의 개수는 제2 영역에 포함된 행의 개수보다 작기 때문에 제2 영역에 연결된 스캔 스테이지만 구동되는 제3 구간이 발생하게 된다. 이는 제3 구간에 연결된 스캔 스테이지가 받는 스트레스로 인한 출력신호의 지연을 발생시킬 수 있으므로, 출력신호의 지연 시간을 맞추기 위해 제1 구간 및 제2 구간과 마찬가지로 제3 구간에서도 두 행에 연결된 스캔 스테이지가 구동될 수 있도록 더미 스테이지(dummy stage)를 추가 배치할 수 있다.
더미 스테이지(dummy stage)는 n번째 스캔 스테이지(S Stage (n))의 출력신호(Gout (n))가 첫번째 더미 스테이지(dummy stage)에 입력되도록 배선을 연결할 수 있다. 예를 들어, a개의 더미 스테이지(dummy stage)가 배치된 경우, a번째 더미 스테이지(dummy stage)의 출력신호가 첫번째 더미 스테이지(dummy stage)에 입력되도록 배선을 연결하여, 제2 영역에 연결된 스캔 스테이지가 모두 구동될 때까지 더미 스테이지(dummy stage)가 구동될 수 있도록 한다.
도 5b는 도 5a에서 설명한 스캔 스테이지(S Stage)의 구동 순서(driving sequence)를 나타낸 그래프로써, 도 4b의 그래프의 변형예이므로 동일한 구성요소에 대해서는 생략하거나 간략하게 설명할 수 있다.
도 5b의 제1 구간과 제2 구간은 도 4b의 제1 구간 및 제2 구간과 동일하게 구동되고, 제3 구간은 도 4b의 제3 구간과 다르게 더미 스테이지(dummy stage)가 반복 구동된다. 즉, 도 5b의 제1 구간, 제2 구간, 및 제3 구간에서는 모두 두 행에 연결된 두 개의 스캔 스테이지가 구동된다.
구체적으로 설명하면, 첫번째 행과 (j+1)번째 행에 연결된 스캔 스테이지에 신호가 동시에 입력되어 구동된다. 순차적으로 두 개의 행에 신호가 입력되어 j번째 행과 (2j+1)번째 행에 연결된 스캔 스테이지까지 신호가 입력되는 구간을 제1 구간이라고 할 수 있다. j번째 행에 연결된 스캔 스테이지의 출력신호를 입력받는 (k+1)번째 행에 연결된 스캔 스테이지와 (2j+2)번째 행에 연결된 스캔 스테이지에 신호가 동시에 입력되어, n번째 행과 (2j+1+n-k)번째 행에 연결된 스캔 스테이지에 신호가 동시에 입력되는 구간은 제2 구간이라고 할 수 있다. 이어서 (2j+2+n-k)번째 행부터 k번째 행에 연결된 스캔 스테이지에 순서대로 신호가 입력되는 동안 더미 스테이지(dummy stage)가 반복되어 구동되는 구간을 제3 구간이라고 할 수 있다.
즉, 제1 영역 및 제3 영역과 연결된 스캔 스테이지 및 더미 스테이지를 제2 영역에 연결된 스캔 스테이지와 동시에 구동시킴으로써, 한 프레임 내에서 동시에 두 라인에 연결된 스캔 스테이지를 계속 동작하도록 하여 스캔 스테이지간의 열화된 정도를 유사하게 또는 거의 동일하게 하고, 제2 영역에 연결된 스캔 스테이지에서 발생할 수 있는 출력신호의 지연 시간을 맞춰줄 수 있다.
도 6a는 본 명세서의 또 다른 실시예에 따른 스캔 구동회로(130)를 나타낸 블록도이다.
도 6a는 도 4a의 스캔 구동회로(130)와 유사하게 구성되지만, 스캔 스테이지간의 연결관계가 상이하다. 예를 들어, 표시패널의 어두운 영역(DA)은 제1 영역인 1행 내지 j(j<n)행의 화소들이 배치된 영역과 제3 영역인 (k+1)행 내지 n행의 화소들이 배치된 영역으로 이루어진다. 그리고, 주변영역(PA)은 제2 영역이며 (j+1)행 내지 k행의 화소들이 배치된 영역이다. 이때, 제1 영역과 제3 영역의 행들의 개수의 합은 제2 영역의 행의 개수보다 적다. 즉, (j+n-k)<(k-j)이다. 그리고, 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이다.
제1 영역 및 제3 영역에 연결된 스캔 스테이지(S Stage)는 제2 영역의 스캔 스테이지가 구동된 후 구동될 수 있다. 즉, 제2 영역의 마지막 행인 k번째 행에 연결된 k번째 스캔 스테이지(S Stage (k))의 출력신호(Gout (k))가 제1 영역 및 제3 영역에 연결된 모든 스캔 스테이지((S Stage (1)) 내지 (S Stage(j)), (S Stage (k+1)) 내지 (S Stage (n))에 입력될 수 있도록 배선을 연결할 수 있다.
또한, 제2 영역에 연결된 첫번째 스캔 스테이지(S Stage (j+1)), 제1 영역 및 제3 영역에 연결된 모든 스캔 스테이지가 구동될 수 있도록, 제2 영역의 (j+1)번째 스캔 스테이지(S Stage (j+1)), 제1 영역의 첫번째 스캔 스테이지(S Stage (1)) 내지 j번째 스캔 스테이지(S Stage (j)), 및 제3 영역의 (k+1)번째 스캔 스테이지(S Stagae (k+1)) 내지 n번째 스캔 스테이지(S Stage (n))에 게이트 스타트 펄스 전압(GVST)이 인가되는 게이트 스타트 펄스 전압 배선(GVST line)을 연결할 수 있다.
따라서, 제2 영역의 첫번째 행인 (j+1)행에 연결된 (j+1)번째 스캔 스테이지(S Stage (j+1))부터 k번째 행에 연결된 k번째 스캔 스테이지(S Stage (k))까지 순서대로 구동을 마친 후, 제1 영역 및 제3 영역의 모든 행에 연결된 스캔 스테이지의 구동을 동시에 수행할 수 있다.
도 6b는 도 6a에서 설명한 스캔 스테이지(S Stage)의 구동 순서(driving sequence)를 나타낸 그래프이다.
도 6b를 참고하면, 제1 영역 및 제3 영역에 연결된 스캔 스테이지는 다음 프레임을 표시하기 위한 준비기간인 각 프레임 사이의 블랭크 구간(blank)에서 구동되도록 할 수 있다.
구체적으로 설명하면, 제2 영역의 (j+1)번째 행에 연결된 스캔 스테이지에 신호가 입력되어 순차적으로 k번째 행에 연결된 스캔 스테이지까지 구동된다. 그리고, 제1 영역 및 제3 영역에 연결된 모든 스캔 스테이지((S Stage (1)) 내지 (S Stage (j)), 및 (S Stage (k+1)) 내지 (S Stage (n))가 동시에 구동될 수 있다.
즉, 부분구동 모드에서 실질적으로 화소를 발광시키는 제2 영역에 연결된 스캔 스테이지가 구동하는 동안에 제1 영역 및 제3 영역에 연결된 스캔 스테이지를 구동시키지 않고 블랭크 구간(blank)에 구동시킴으로써, 제2 영역에 연결된 스캔 스테이지를 구동하는데 영향을 주지 않으므로 스캔 스테이지의 출력파형의 지연을 방지할 수 있다.
도 7은 본 명세서의 일 실시예에 따른 스캔 구동회로(130)의 클럭신호 배선의 연결구조를 나타낸 블록도이다.
도 7을 참고하면, 스캔 구동회로(130)는 n개의 스캔 스테이지로 구성된다. 제1 영역에 연결된 스캔 스테이지는 j개이고, 제2 영역에 연결된 스캔 스테이지는 (k-j)개, 제3 영역에 연결된 스캔 스테이지는 (n-k)개일 수 있다. 이때, 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이다.
스캔 스테이지에 입력되는 클럭신호는 클럭신호a(Cka)와 클럭신호b(Ckb)로 구성되고, 클럭신호a(Cka) 및 클럭신호b(Ckb)는 서로 동일한 위상을 가졌으며 클럭신호를 발생시키는 IC(Integrated Chip)에 내장된 서로 다른 증폭기(amplifier)에서 발생된다. 예를 들어, 클럭신호a(Cka) 및 클럭신호b(Ckb)는 각각 2상 신호일 수 있다. 클럭신호a(Cka)는 클럭신호a_1(Cka_1), 클럭신호a_2(Cka_2)를 포함하고, 클럭신호b(Ckb)는 클럭신호b_1(Ckb_1), 및 클럭신호b_2(Ckb_2)를 포함한다. 이때, 클럭신호의 위상은 2상으로 한정되지는 않는다. 그리고, 스캔 스테이지(130)에는 클럭신호a(Cka) 및 클럭신호b(Ckb)가 인가될 수 있는 클럭신호a 배선(Cka line) 및 클럭신호b 배선(Ckb line)을 포함한다.
도 4a 및 도 4b의 스캔 스테이지의 구동 순서를 참고하면, 제1 구간 및 제2 구간에서 두 행에 연결된 두 개의 스캔 스테이지가 구동된다. 즉, 제2 영역에 연결된 스캔 스테이지가 순서대로 구동되는 동안 제1 영역 및 제3 영역에 연결된 스캔 스테이지가 순서대로 구동된다. 제1 구간, 제2 구간, 및 제3 구간에서 스캔 스테이지가 구동되는 동안 클럭신호 배선에 걸리는 부하의 양이 변하지 않게 하기 위해서, 두 개의 스캔 스테이지가 동시에 구동되는 제1 구간 및 제2 구간에서는 동일한 증폭기에서 발생되는 클럭신호가 인가되지 않도록 클럭신호 배선을 스캔 스테이지에 연결시킬 수 있다. 예를 들어, 제1 영역 및 제3 영역에 연결된 j개의 스캔 스테이지 및 (n-k)개의 스캔 스테이지 각각에는 클럭신호a(Cka_1, Cka_2) 배선이 연결되고, 제2 영역 중에서 제1 영역 및 제3 영역에 연결된 스캔 스테이지와 동시에 구동되는 (j+n-k)개의 스캔 스테이지 각각에는 클럭신호b(Ckb_1, Ckb_2) 배선이 연결될 수 있다. 이때, (j+n-k) X a(a는 자연수) = (k-j) 이다.
이어서, 제3 구간에서 구동되는 스캔 스테이지에는 클럭신호a(Cka_1, Cka_2) 배선 및 클럭신호b(Ckb_1, Ckb_2) 배선이 번갈아가며 연결될 수 있다. 도면에서는 (j+n-k)개의 스캔 스테이지마다 클럭신호a(Cka_1, Cka_2) 배선 및 클럭신호b(Ckb_1, Ckb_2) 배선이 번갈아가며 연결되었지만, 이에 한정되지는 않는다. 다만, 클럭신호a(Cka_1, Cka_2) 배선 및 클럭신호b(Ckb_1 Ckb_2) 배선에 각각 연결된 총 부하(load)를 같게함으로써, 부하가 더 큰 클럭신호의 지연을 방지할 수 있다. 이때, 클럭신호a 및 클럭신호b는 제1 클럭신호 및 제2 클럭신호로 지칭될 수 있고, 클럭신호a 배선 및 클럭신호b 배선은 제1 클럭신호 배선 및 제2 클럭신호 배선으로 지칭될 수 있다.
즉, 제1 클럭신호 배선 및 제1 클럭신호와 동일한 위상을 갖지만 서로 다른 증폭기에서 발생된 제2 클럭신호를 인가하는 제2 클럭신호 배선을 배치함으로써, 동시에 구동되는 스캔 스테이지에는 제1 클럭신호 및 제2 클럭신호를 각각 입력시켜 제1 클럭신호 배선 또는 제2 클럭신호 배선에 걸리는 부하를 줄이고, 제1 영역 및 제3 영역과 제2 영역에 연결된 스캔 스테이지의 열화된 정도를 유사하게 또는 거의 동일하게 하여 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부, 및 제2 영역과 제3 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
도 8은 다른 실시예에 따른 스캔 구동회로(130)의 클럭신호 배선의 연결구조를 나타낸 블록도이다.
도 8을 참고하면, 스캔 구동회로(130)는 n개의 스캔 스테이지로 구성된다. 제1 영역에 연결된 스캔 스테이지는 j개이고, 제2 영역에 연결된 스캔 스테이지는 (k-j)개, 제3 영역에 연결된 스캔 스테이지는 (n-k)개일 수 있다. 이때, 제2 영역에 배치된 화소들이 온(on) 상태일 때, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이다.
스캔 스테이지에 입력되는 클럭신호는 클럭신호a(Cka)와 클럭신호b(Ckb)로 구성되고, 클럭신호a(Cka) 및 클럭신호b(Ckb)는 서로 동일한 위상을 가졌으며 클럭신호를 발생시키는 IC(Integrated Chip)에 내장된 서로 다른 증폭기(amplifier)에서 발생된다. 예를 들어, 클럭신호a(Cka) 및 클럭신호b(Ckb)는 각각 2상 신호일 수 있다. 클럭신호a(Cka)는 클럭신호a_1(Cka_1), 클럭신호a_2(Cka_2)를 포함하고, 클럭신호b(Ckb)는 클럭신호b_1(Ckb_1), 및 클럭신호b_2(Ckb_2)를 포함한다. 이때, 클럭신호의 위상은 2상으로 한정되지는 않는다. 그리고, 스캔 스테이지(130)에는 클럭신호a(Cka) 및 클럭신호b(Ckb)가 인가될 수 있는 클럭신호a 배선(Cka line) 및 클럭신호b 배선(Ckb line)을 포함한다.
도 4a 및 도 4b의 스캔 스테이지의 구동 순서를 참고하면, 제1 구간 및 제2 구간에서 두 행에 연결된 두 개의 스캔 스테이지가 동시에 구동된다. 즉, 제2 영역에 연결된 스캔 스테이지가 순서대로 구동되는 동안 제1 영역 및 제3 영역에 연결된 스캔 스테이지가 순서대로 구동된다. 따라서, 두 개의 스캔 스테이지가 동시에 구동되는 제1 구간 및 제2 구간에서는 동일한 클럭신호가 인가되지 않도록 클럭신호 배선을 스캔 스테이지에 연결시킨다. 즉, 동일한 클럭신호 배선에 동시에 구동되는 두 개의 스캔 스테이지가 연결되어 부하가 증가됨으로써 출력신호가 지연되지 않도록 해야한다.
도 7에서 제1 영역 및 제3 영역에 포함되는 행의 개수가 수 백개 이상이 될 경우, 클럭신호a 배선 및 클럭신호b 배선에 걸리는 부하를 동일하게 맞추는 것이 어려울 수도 있다. 따라서, 도 8의 실시예에서는 도 7에서 클럭신호 배선이 각 스캔 스테이지에 분배된 방법보다 더 촘촘히 클럭신호 배선을 각 스캔 스테이지에 분배하여 클럭신호 배선에 걸리는 부하를 정밀하게 나누어줄 수 있다. 예를 들어, 제1 영역 및 제3 영역에 연결된 j개의 스캔 스테이지 및 (n-k)개의 스캔 스테이지는 두 개의 스캔 스테이지마다 클럭신호a(Cka_1, Cka_2) 배선을 시작으로 클럭신호a(Cka_1, Cka_2) 배선 및 클럭신호b(Ckb_1, Ckb_2) 배선이 교대로 연결되고, 제2 영역에 연결된 (k-j)개의 스캔 스테이지는 두 개의 스캔 스테이지마다 클럭신호b(Ckb_1, Ckb_2) 배선을 시작으로 클럭신호b(Ckb_1, Ckb_2) 배선 및 클럭신호a(Cka_1, Cka_2) 배선이 교대로 연결될 수 있다. 두 개의 스캔 스테이지마다 클럭신호a 배선 및 클럭신호b 배선을 교대로 연결하는 경우를 예로 들었지만, 이에 한정되지 않으며 한 개의 스캔 스테이지마다 클럭신호a 배선 및 클럭신호b 배선을 교대로 연결할 수도 있다. 또는, 제1 영역 및 제3 영역에 포함된 행의 수의 합인 (j+n-k)개보다 적은 수의 행마다 클럭신호a 배선 및 클럭신호b 배선을 교대로 연결할 수도 있다.
이때, 동일 시간에 구동되는 스캔 스테이지에는 각각 다른 클럭신호 배선, 즉, 클럭신호a 배선 및 클럭신호b 배선이 각각의 스캔 스테이지에 연결된다. 클럭신호a 및 클럭신호b는 제1 클럭신호 및 제2 클럭신호로 지칭될 수 있고, 클럭신호a 배선 및 클럭신호b 배선은 제1 클럭신호 배선 및 제2 클럭신호 배선으로 지칭될 수 있다.
제1 영역 및 제3 영역에 배치된 화소들과 연결된 스캔 스테이지 및 제2 영역에 배치된 화소들과 연결된 스캔 스테이지에 연결되는, 제1 클럭신호 배선 및 제2 클럭신호 배선을 m(m은 자연수)행 마다 서로 교대로 연결시킴으로써, 제1 클럭신호 배선 및 제2 클럭신호 배선에 걸리는 부하를 공유하는 것을 방지하고, 부하의 균형을 맞춰주어 부하의 차이로 인한 스캔 스테이지의 출력파형의 지연을 방지할 수 있다. 따라서, 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부, 및 제2 영역과 제3 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
본 명세서의 실시예에 따른 게이트 구동회로 및 이를 이용한 표시패널은 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 표시패널에 있어서, 표시패널은 제1 영역 및 제2 영역을 포함하는 기판, 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로, 게이트 구동회로를 구성하는 복수의 스테이지들, 및 서로 동일한 위상을 갖는 제1 클럭신호 및 제2 클럭신호가 각각 인가되는 제1 클럭신호 배선 및 제2 클럭신호 배선을 포함하고, 복수의 스테이지들은 제1 영역 및 제2 영역에 연결되어 동시에 구동되고, 제1 영역 및 제2 영역에 연결된 복수의 스테이지들에는 각각 제1 클럭신호 배선 및 제2 클럭신호 배선이 연결됨으로써, 제1 영역과 제2 영역에 연결된 스테이지들의 열화된 정도를 유사하게 또는 거의 동일하게 만들고, 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
표시패널의 제1 영역에 배치된 화소들은 오프(off) 상태이고, 제2 영역에 배치된 화소들은 온(on) 상태일 수 있다.
게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고, 복수의 스테이지들은 스캔 구동회로를 구성하고, 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제1 클럭신호 배선이 연결되고, 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제2 클럭신호 배선이 연결될 수 있다.
제2 영역에는 제1 클럭신호 배선이 연결된 복수의 스테이지들을 더 포함할 수 있다.
게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고, 복수의 스테이지들은 스캔 구동회로를 구성하고, 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들 및 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에 각각 연결된 제1 클럭신호 배선 및 제2 클럭신호 배선은 m(m<(j+n-k), j, k, m 및 n은 자연수)행 마다 서로 교대로 연결될 수 있다.
기판은 제3 영역을 더 포함하고, 제1 영역 및 제3 영역에 배치된 화소들은 오프(off) 상태이고, 제2 영역에 배치된 화소들은 온(on) 상태일 수 있다.
게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고, 복수의 스테이지들은 스캔 구동회로를 구성하고, 제1 영역 및 제3 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제1 클럭신호 배선이 연결되고, 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제2 클럭신호 배선이 연결될 수 있다.
표시패널의 제1 영역의 마지막 행에 연결된 스테이지의 출력신호가 제3 영역의 첫번째 행에 연결된 스테이지에 입력될 수 있도록 연결될 수 있다.
표시패널의 제2 영역에는 제1 클럭신호 배선이 연결된 복수의 스테이지들을 더 포함할 수 있다.
게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고, 복수의 스테이지들은 스캔 구동회로를 구성하고, 제1 영역 및 제3 영역에 배치된 화소들과 연결된 복수의 스테이지들, 및 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에 각각 연결된 제1 클럭신호 배선 및 제2 클럭신호 배선은 m(m<(j+n-k), j, k, m 및 n은 자연수)행 마다 서로 교대로 연결될 수 있다.
게이트 구동회로는 더미 스테이지를 더 포함하고, 더미 구동회로는 제1 영역 또는 제2 영역 중 더 적은 수의 행을 포함하는 영역에 연결된 스테이지와 연결될 수 있다.
제1 클럭신호 배선 및 제2 클럭신호 배선에 각각 연결된 부하는 서로 동일할 수 있다.
본 명세서의 일 실시예에 따른 표시패널에 있어서, 표시패널은 제1 영역 및 제2 영역을 포함하는 기판, 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로, 게이트 구동회로를 구성하는 복수의 스테이지들, 및 게이트 구동회로에 제1 클럭신호를 인가하는 제1 클럭신호 배선 및 제2 클럭신호를 인가하는 제2 클럭신호 배선을 포함하고, 제1 영역에 배치된 화소들이 오프(off) 상태인 동안 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 제1 클럭신호 배선이 연결됨으로써, 제1 영역과 제2 영역에 연결된 게이트 구동회로의 열화된 정도를 유사하게 또는 거의 동일하게 만들고 부분구동 모드에서 일반구동 모드로 전환시 제1 영역과 제2 영역의 경계부에서 발생하는 라인 얼룩을 방지할 수 있다.
표시패널의 제2 영역에 배치된 화소들은 온(on) 상태일 수 있다.
제1 클럭신호 및 제2 클럭신호는 서로 다른 증폭기(amplifier)에서 발생되며, 동일한 위상을 갖을 수 있다.
표시패널의 제1 영역은 j개의 행을 포함하고 제2 영역은 j개를 초과하는 행을 포함하며, 제2 영역의 첫번째 행부터 j번째 행은 제2 클럭신호 배선과 연결될 수 있다.
표시패널의 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들 및 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 각각 제1 클럭신호 및 제2 클럭신호가 동시에 입력될 수 있다.
게이트 구동회로는 더미 스테이지를 더 포함하고, 더미 스테이지는 제1 영역 또는 제2 영역 중 더 적은 수의 행을 포함하는 영역에 연결된 스테이지와 연결될 수 있다.
표시패널의 제2 영역의 마지막 행에 연결된 스테이지의 출력신호가 제1 영역의 첫번째 행에 연결된 스테이지에 입력되도록 배선이 연결될 수 있다.
제1 클럭신호 배선 및 제2 클럭신호 배선에 각각 연결된 부하는 서로 동일할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 표시장치
110 : 기판
120 : 데이터 구동회로
130 : 스캔 구동회로
140 : 에미션 구동회로
200 : 기구물
CA : 중심영역
PA : 주변영역
DA : 어두운 영역
D : 표시영역
ND : 비표시영역

Claims (20)

  1. 제1 영역 및 제2 영역을 포함하는 기판;
    상기 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로;
    상기 게이트 구동회로를 구성하는 복수의 스테이지들; 및
    서로 동일한 위상을 갖는 제1 클럭신호 및 제2 클럭신호가 각각 인가되는 제1 클럭신호 배선 및 제2 클럭신호 배선을 포함하고,
    상기 복수의 스테이지들은 상기 제1 영역 및 상기 제2 영역에 연결되어 동시에 구동되고, 상기 제1 영역 및 상기 제2 영역에 연결된 스테이지들에는 각각 제1 클럭신호 배선 및 제2 클럭신호 배선이 연결된 표시패널.
  2. 제1 항에 있어서,
    상기 제1 영역에 배치된 화소들은 오프(off) 상태이고, 상기 제2 영역에 배치된 화소들은 온(on) 상태인 표시패널.
  3. 제2 항에 있어서,
    상기 게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고,
    상기 복수의 스테이지들은 상기 스캔 구동회로를 구성하고,
    상기 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 상기 제1 클럭신호 배선이 연결되고,
    상기 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 상기 제2 클럭신호 배선이 연결된 표시패널.
  4. 제3 항에 있어서,
    상기 제2 영역에는 상기 제1 클럭신호 배선이 연결된 복수의 스테이지들을 더 포함하는 표시패널.
  5. 제2 항에 있어서,
    상기 게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고,
    상기 복수의 스테이지들은 상기 스캔 구동회로를 구성하고,
    상기 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들 및 상기 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에 각각 연결된 상기 제1 클럭신호 배선 및 상기 제2 클럭신호 배선은 m(m<(j+n-k), j, k, m 및 n은 자연수)행 마다 서로 교대로 연결된 표시패널.
  6. 제1 항에 있어서,
    상기 기판은 제3 영역을 더 포함하고,
    상기 제1 영역 및 상기 제3 영역에 배치된 화소들은 오프(off) 상태이고, 제2 영역에 배치된 화소들은 온(on) 상태인 표시패널.
  7. 제6 항에 있어서,
    상기 게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고,
    상기 복수의 스테이지들은 상기 스캔 구동회로를 구성하고,
    상기 제1 영역 및 상기 제3 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 상기 제1 클럭신호 배선이 연결되고,
    상기 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 상기 제2 클럭신호 배선이 연결된 표시패널.
  8. 제7 항에 있어서,
    상기 제1 영역의 마지막 행에 연결된 스테이지의 출력신호가 상기 제3 영역의 첫번째 행에 연결된 스테이지에 입력될 수 있도록 배선이 연결된 표시패널.
  9. 제7 항에 있어서,
    상기 제2 영역에는 상기 제1 클럭신호 배선이 연결된 복수의 스테이지들을 더 포함하는 표시패널.
  10. 제6 항에 있어서,
    상기 게이트 구동회로는 에미션 구동회로와 스캔 구동회로를 포함하고,
    상기 복수의 스테이지들은 상기 스캔 구동회로를 구성하고,
    상기 제1 영역 및 상기 제3 영역에 배치된 화소들과 연결된 복수의 스테이지들, 및 상기 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에 각각 연결된 상기 제1 클럭신호 배선 및 상기 제2 클럭신호 배선은 m(m<(j+n-k), j, k, m 및 n은 자연수)행 마다 서로 교대로 연결된 표시패널.
  11. 제1 항에 있어서,
    상기 게이트 구동회로는 더미 스테이지를 더 포함하고,
    상기 더미 스테이지는 상기 제1 영역 또는 상기 제2 영역 중 더 적은 수의 행을 포함하는 영역에 연결된 스테이지와 연결된 표시패널.
  12. 제1 항에 있어서,
    상기 제1 클럭신호 배선 및 상기 제2 클럭신호 배선에 각각 연결된 부하는 서로 동일한 표시패널.
  13. 제1 영역 및 제2 영역을 포함하는 기판;
    상기 기판에 배치된 화소들에 게이트 신호를 제공하는 게이트 구동회로;
    상기 게이트 구동회로를 구성하는 복수의 스테이지들; 및
    상기 게이트 구동회로에 제1 클럭신호를 인가하는 제1 클럭신호 배선 및 제2 클럭신호를 인가하는 제2 클럭신호 배선을 포함하고,
    상기 제1 영역에 배치된 화소들이 오프(off) 상태인 동안 상기 제1 영역에 배치된 화소들과 연결된 상기 복수의 스테이지들에는 상기 제1 클럭신호 배선이 연결된 표시패널.
  14. 제13 항에 있어서,
    상기 제2 영역에 배치된 화소들은 온(on) 상태인 표시패널.
  15. 제13 항에 있어서,
    상기 제1 클럭신호 및 상기 제2 클럭신호는 서로 다른 증폭기(amplifier)에서 발생되며, 동일한 위상을 갖는 표시패널.
  16. 제13 항에 있어서,
    상기 제1 영역은 j개의 행을 포함하고 상기 제2 영역은 j개를 초과하는 행을 포함하며, 상기 제2 영역의 첫번째 행부터 j번째 행은 상기 제2 클럭신호 배선과 연결된 표시패널.
  17. 제16 항에 있어서,
    상기 제1 영역에 배치된 화소들과 연결된 복수의 스테이지들 및 상기 제2 영역에 배치된 화소들과 연결된 복수의 스테이지들에는 각각 상기 제1 클럭신호 및 상기 제2 클럭신호가 동시에 입력되는 표시패널.
  18. 제13 항에 있어서,
    상기 게이트 구동회로는 더미 스테이지를 더 포함하고,
    상기 더미 스테이지는 상기 제1 영역 또는 상기 제2 영역 중 더 적은 수의 행을 포함하는 영역에 연결된 스테이지와 연결된 표시패널.
  19. 제13 항에 있어서,
    상기 제2 영역의 마지막 행에 연결된 스테이지의 출력신호가 상기 제1 영역의 첫번째 행에 연결된 스테이지에 입력되도록 배선이 연결된 표시패널.
  20. 제13 항에 있어서,
    상기 제1 클럭신호 배선 및 상기 제2 클럭신호 배선에 각각 연결된 부하는 서로 동일한 표시패널.
KR1020160182506A 2016-12-29 2016-12-29 게이트 구동회로를 포함하는 표시패널 KR20180077804A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160182506A KR20180077804A (ko) 2016-12-29 2016-12-29 게이트 구동회로를 포함하는 표시패널
CN201710407745.3A CN108257559B (zh) 2016-12-29 2017-06-02 具有栅极驱动器的显示面板
US15/618,030 US10424252B2 (en) 2016-12-29 2017-06-08 Display panel having gate driver
EP17182793.4A EP3343545B1 (en) 2016-12-29 2017-07-24 Display panel having gate driver and method for controlling a gate driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182506A KR20180077804A (ko) 2016-12-29 2016-12-29 게이트 구동회로를 포함하는 표시패널

Publications (1)

Publication Number Publication Date
KR20180077804A true KR20180077804A (ko) 2018-07-09

Family

ID=59387981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182506A KR20180077804A (ko) 2016-12-29 2016-12-29 게이트 구동회로를 포함하는 표시패널

Country Status (4)

Country Link
US (1) US10424252B2 (ko)
EP (1) EP3343545B1 (ko)
KR (1) KR20180077804A (ko)
CN (1) CN108257559B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017570A (zh) * 2019-05-31 2020-12-01 京东方科技集团股份有限公司 栅极驱动电路、显示装置及显示控制方法
WO2021049715A1 (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
CN112885299A (zh) * 2021-01-22 2021-06-01 合肥京东方卓印科技有限公司 显示亮度补偿方法、补偿电路、显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066327A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180082698A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20180082692A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
CN108461067B (zh) * 2017-02-20 2020-09-01 元太科技工业股份有限公司 电子纸显示器以及电子纸显示面板的驱动方法
JP6872795B2 (ja) * 2017-10-05 2021-05-19 株式会社Ｊｏｌｅｄ 表示装置
KR102458254B1 (ko) * 2018-04-17 2022-10-26 삼성디스플레이 주식회사 표시 장치
CN109064976A (zh) * 2018-11-01 2018-12-21 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路及显示装置
KR20200123334A (ko) * 2019-04-18 2020-10-29 삼성디스플레이 주식회사 화소 구동 장치 및 이를 포함하는 표시 장치
CN111488859B (zh) * 2020-05-06 2023-06-06 武汉华星光电技术有限公司 指纹识别驱动电路
US11657756B2 (en) 2020-10-23 2023-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus
KR20220059697A (ko) * 2020-11-03 2022-05-10 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
CN114927095A (zh) * 2022-05-25 2022-08-19 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200600916A (en) * 2004-05-27 2006-01-01 Alps Electric Co Ltd Color liquid crystal display device
GB2452278A (en) * 2007-08-30 2009-03-04 Sharp Kk A scan pulse shift register for an active matrix LCD display
GB2452279A (en) * 2007-08-30 2009-03-04 Sharp Kk An LCD scan pulse shift register stage with a gate line driver and a separate logic output buffer
US9606607B2 (en) * 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN103688302B (zh) * 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示系统的使用动态功率控制的系统和方法
KR101850990B1 (ko) * 2011-07-06 2018-04-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR102139693B1 (ko) * 2013-11-18 2020-07-31 삼성디스플레이 주식회사 휘도 제어 방법, 휘도 제어 유닛 및 이를 구비하는 유기 발광 표시 장치
CN103943084A (zh) * 2014-04-01 2014-07-23 京东方科技集团股份有限公司 一种显示面板、显示面板驱动方法及3d显示设备
KR102298488B1 (ko) * 2014-12-30 2021-09-08 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치와 그 게이트 구동 회로
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017570A (zh) * 2019-05-31 2020-12-01 京东方科技集团股份有限公司 栅极驱动电路、显示装置及显示控制方法
US11482156B2 (en) 2019-05-31 2022-10-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Gate driving circuit, display device and display control method
WO2021049715A1 (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
CN112885299A (zh) * 2021-01-22 2021-06-01 合肥京东方卓印科技有限公司 显示亮度补偿方法、补偿电路、显示装置
CN112885299B (zh) * 2021-01-22 2022-06-24 合肥京东方卓印科技有限公司 显示亮度补偿方法、补偿电路、显示装置

Also Published As

Publication number Publication date
US10424252B2 (en) 2019-09-24
EP3343545A1 (en) 2018-07-04
US20180190202A1 (en) 2018-07-05
CN108257559A (zh) 2018-07-06
EP3343545B1 (en) 2023-05-03
CN108257559B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
KR20180077804A (ko) 게이트 구동회로를 포함하는 표시패널
US10665172B2 (en) Gate driver and display panel using the same
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
CN110178175B (zh) 显示面板及其驱动方法、显示装置
KR20180122525A (ko) 표시 장치 및 그의 구동 방법
CN100366048C (zh) 电光装置及其预充电方法、图像处理电路和电子设备
US11315459B2 (en) Gate driver and display panel having the same
US9552789B2 (en) Scan driver and driving method thereof
US10878765B2 (en) Electro-optic device, method of driving electro-optic device, and electronic apparatus
US20150154926A1 (en) Electro-optical apparatus, method of driving electro-optical apparatus, and electronic equipment
JP2020518847A (ja) 走査駆動回路、アレイ基板及びディスプレイパネル
US11107442B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
KR102581724B1 (ko) 표시장치
US11315497B2 (en) Gate driving circuit and image display device including ihe same
KR20190017361A (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
KR20220161903A (ko) 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템
KR101166813B1 (ko) 표시장치 및 이의 구동방법
JP6805603B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR20190066956A (ko) 평판 표시 장치
KR102637825B1 (ko) 디스플레이 장치 및 구동 방법
KR20240094481A (ko) 게이트 드라이버를 갖는 디스플레이 장치
JP2020190604A (ja) データ線駆動回路、電気光学装置および電子機器
JP2015197579A (ja) 電気光学装置、電子機器、及び電子光学装置の駆動方法
JP2014122951A (ja) 電気光学装置の駆動方法、駆動装置、電気光学装置、及び電子機器
JP2018106200A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal