CN114927095A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本申请实施例提供了像素电路及其驱动方法、显示面板，像素电路包括：第一驱动模块；第二驱动模块；数据写入模块，其控制端与第一扫描信号线电连接，其第一端与数据电压信号线电连接；第一开关模块，其控制端与第二扫描信号线电连接，其第一端与数据写入模块的第二端电连接，其第二端与第一驱动模块电连接；第二开关模块，其控制端与第三扫描信号线电连接，其第一端与数据写入模块的第二端电连接，其第二端与第二驱动模块电连接；在任意相邻两帧中的其中一帧的数据写入阶段，数据电压信号通过第一开关模块写入第一驱动模块；在另一帧的数据写入阶段，数据电压信号通过第二开关模块写入第二驱动模块。本申请实施例能够改善显示异常的问题。

Description

像素电路及其驱动方法、显示面板

技术领域

本申请属于显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。

为了提高驱动电流，目前像素电路中出现双驱动晶体管设计，即通过两个驱动晶体管驱动发光元件发光。然而，经本申请的发明人研究发现，采用双驱动晶体管设计的像素电路长时间工作之后，会出现驱动异常的问题，进而导致显示面板出现显示异常。

发明内容

本申请实施例提供一种像素电路及其驱动方法、显示面板，能够改善显示异常的问题，提升显示面板的显示效果。

第一方面，本申请实施例提供了一种像素电路，像素电路包括：第一驱动模块；第二驱动模块，第一驱动模块和第二驱动模块用于驱动发光元件发光；数据写入模块，数据写入模块的控制端与第一扫描信号线电连接，数据写入模块的第一端与数据电压信号线电连接；第一开关模块，第一开关模块的控制端与第二扫描信号线电连接，第一开关模块的第一端与数据写入模块的第二端电连接，第一开关模块的第二端与第一驱动模块电连接；第二开关模块，第二开关模块的控制端与第三扫描信号线电连接，第二开关模块的第一端与数据写入模块的第二端电连接，第二开关模块的第二端与第二驱动模块电连接；在任意相邻两帧中的其中一帧的数据写入阶段，第一开关模块响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，第二开关模块响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。

第二方面，本申请实施例提供了一种像素电路的驱动方法，像素电路包括如第一方面提供的像素电路，像素电路的驱动方法包括：在任意相邻两帧中的其中一帧的数据写入阶段，向第一扫描信号线和第二扫描信号线提供导通电平，向第三扫描信号线提供截止电平，以使数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，向第一扫描信号线和第三扫描信号线提供导通电平，向第二扫描信号线提供截止电平，以使数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。

第三方面，本申请实施例提供了一种显示面板，显示面板包括如第一方面提供的像素电路。

本申请实施例的像素电路及其驱动方法、显示面板，在任意相邻两帧中的其中一帧的数据写入阶段，第一开关模块响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，第二开关模块响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。即，在任意相邻两帧中，第一驱动模块和第二驱动模块交替写入数据电压信号，交替实现阈值补偿，从而能够使得第一驱动模块的偏置状态和第二驱动模块的偏置状态相近，避免因两个驱动模块偏置状态差异较大或者阈值电压补偿不足而导致的显示问题，提升了显示面板的显示效果。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为显示面板的一种俯视示意图；

图2为本申请实施例提供的像素电路的一种电路示意图；

图3为本申请实施例提供的像素电路的一种时序示意图；

图4为本申请实施例提供的像素电路的另一种时序示意图；

图5为本申请实施例提供的像素电路的又一种时序示意图；

图6为本申请实施例提供的像素电路的又一种时序示意图；

图7为本申请实施例提供的像素电路的又一种时序示意图；

图8为本申请实施例提供的像素电路的另一种电路示意图；

图9为本申请实施例提供的像素电路的又一种电路示意图；

图10为本申请实施例提供的像素电路的又一种电路示意图；

图11为本申请实施例提供的像素电路的又一种时序示意图；

图12为本申请实施例提供的像素电路的又一种时序示意图；

图13为本申请实施例提供的像素电路的又一种时序示意图；

图14为本申请实施例提供的像素电路的驱动方法的一种流程示意图；

图15为本申请实施例提供的显示面板的一种结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，本申请实施例中的晶体管以P型晶体管为例进行说明，但不限于P型晶体管，也可以替换为N型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一极和第二极之间导通，P型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在本申请实施例中，第一节点只是为了便于描述电路结构而定义的，第一节点并不是一个实际的电路单元。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对现有技术中存在的问题进行具体说明：

如前所述，经本申请的发明人发现，相关技术中采用双驱动晶体管设计的像素电路长时间工作之后，会出现驱动异常的问题，进而导致显示面板出现显示异常的问题。

为了解决上述技术问题，本申请的发明人首先对于导致上述技术问题的根因进行了研究和分析，具体的研究和分析过程如下：

为了提高驱动电流，目前像素电路中出现双驱动晶体管设计，即通过两个驱动晶体管驱动发光元件发光。然而，经本申请的发明人发现，在相关技术的一些实施方式中，以双驱动晶体管为驱动晶体管A和驱动晶体管B为例，在每帧的数据写入阶段，一直是驱动晶体管A在工作，而驱动晶体管B不工作。这样一来，由于一直对于驱动晶体管A进行阈值补偿，而驱动晶体管B一直不进行阈值补偿，所以会导致驱动晶体管A的偏置状态(或称正偏程度)与驱动晶体管B的偏置状态(或称正偏程度)之间的差距越来越大，进而导致显示异常的问题，如发光元件的亮度无法达到初始目标亮度。

在相关技术的另一些实施方式中，在数据写入阶段，驱动晶体管A和驱动晶体管B同时工作。但是，由于数据电压信号只能够完成一个驱动晶体管的阈值电压补偿，但却需要同时对驱动晶体管A和驱动晶体管B进行阈值电压补偿，所以会出现驱动晶体管A和驱动晶体管B阈值电压补偿不足的问题，进而也会导致显示异常的问题。

图1为显示面板的一种俯视示意图。如图1所示，显示面板可以包括第一显示区A1和第二显示区A2，第一显示区A1的像素密度可以小于第二显示区A2的像素密度。沿垂直于显示面板所在平面的方向，第一显示区A1的下方可以设置摄像头等功能器件，因而第一显示区A1又可以称作屏下摄像头(Camera under Panel，CUP)区，或者称作副屏。在实际应用中，第一显示区A1中的像素电路与第二显示区A2中的像素电路可以不同。例如，上述采用双驱动晶体管设计的像素电路仅位于第一显示区A1之中，而第二显示区A2设置其他类型的像素电路(如7T1C像素电路、7T2C像素电路)。这样一来，因采用双驱动晶体管设计的像素电路存在的上述问题，可能会导致第一显示区A1的亮度和第二显示区A2的亮度差异明显，导致分屏问题。

鉴于发明人的上述研究发现，本申请实施例提供了一种像素电路及其驱动方法、显示面板，能够解决相关技术中存在的显示面板显示异常的技术问题。

本申请实施例的技术构思在于：在任意相邻两帧中的其中一帧的数据写入阶段，第一开关模块响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，第二开关模块响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。即，在任意相邻两帧中，第一驱动模块和第二驱动模块交替写入数据电压信号，交替实现阈值补偿，从而能够使得第一驱动模块的偏置状态和第二驱动模块的偏置状态相近，避免其中一个驱动模块一直补偿，另一个驱动模块一直不补偿导致的两个驱动模块偏置状态越差越大进而导致的显示问题，提升了显示面板的显示效果。

下面首先对本申请实施例所提供的像素电路进行介绍。

图2为本申请实施例提供的像素电路的一种电路示意图。如图2所示，本申请实施例提供的像素电路20可以包括第一驱动模块201、第二驱动模块202、数据写入模块203、第一开关模块204和第二开关模块205。其中，第一驱动模块201和第二驱动模块202可以用于驱动发光元件D1发光。数据写入模块203的控制端与第一扫描信号线S1电连接，数据写入模块203的第一端与数据电压信号线data电连接，数据写入模块203用于在第一扫描信号线S1的控制下写入数据电压信号。

第一开关模块204的控制端与第二扫描信号线S2电连接，第一开关模块204的第一端与数据写入模块203的第二端电连接，第一开关模块204的第二端与第一驱动模块201电连接。第一开关模块204在第二扫描信号线S2的控制下导通/截止。

第二开关模块205的控制端与第三扫描信号线S3电连接，第二开关模块205的第一端与数据写入模块203的第二端电连接，第二开关模块205的第二端与第二驱动模块202电连接。第二开关模块205在第三扫描信号线S3的控制下导通/截止。

在本申请实施例中，在任意相邻两帧的数据写入阶段，第一驱动模块201和第二驱动模块202交替工作。具体而言，在任意相邻两帧中的其中一帧的数据写入阶段，数据写入模块203响应于第一扫描信号线S1提供的导通电平而导通，第一开关模块204响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205响应于第三扫描信号线S3提供的截止电平而截止，数据电压信号线data的数据电压信号通过第一开关模块204写入第一驱动模块201。

在任意相邻两帧中的另一帧的数据写入阶段，数据写入模块203响应于第一扫描信号线S1提供的导通电平而导通，第一开关模块204响应于第二扫描信号线S2提供的截止电平而截止，第二开关模块205响应于第三扫描信号线S3提供的导通电平而导通，数据电压信号线data的数据电压信号通过第二开关模块205写入第二驱动模块202。

本申请实施例提供的像素电路20，增设第一开关模块204和第二开关模块205，在任意相邻两帧中的其中一帧的数据写入阶段，第一开关模块204响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第一开关模块204写入第一驱动模块201；在任意相邻两帧中的另一帧的数据写入阶段，第二开关模块205响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二开关模块205写入第二驱动模块202。即，在任意相邻两帧中，第一驱动模块和第二驱动模块交替写入数据电压信号，交替实现阈值补偿，从而能够使得第一驱动模块的偏置状态和第二驱动模块的偏置状态相近，避免其中一个驱动模块一直补偿，另一个驱动模块一直不补偿导致的两个驱动模块偏置状态越差越大进而导致的显示问题，同时也能够避免因两个驱动模块阈值电压补偿不足而导致的显示问题，提升了显示面板的显示效果。

图3为本申请实施例提供的像素电路的一种时序示意图。结合图2和图3所示，根据本申请的一些实施例，可选地，第一开关模块204的第一端和第二开关模块205的第一端均可以与第一电源电压信号线PVDD电连接。其中，第一电源电压信号线PVDD提供正向电压信号，如+3.5V电压信号。发光元件D1的第二极可以与第二电源电压信号线PVEE电连接。第二电源电压信号线PVEE提供负向电压信号，如-3.5V电压信号。其中，发光元件D1的第二极可以为发光元件D1的阴极。

数据写入阶段以t2表示，发光阶段以t3表示。如图3所示，根据本申请的一些实施例，可选地，在任意相邻两帧的发光阶段t3，第一驱动模块201和第二驱动模块202也可以交替工作。

具体而言，在任意相邻两帧中的其中一帧的发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205可以响应于第三扫描信号线S3提供的截止电平而截止，第一电源电压信号线PVDD的第一电源电压信号通过第一开关模块204传输至第一驱动模块201，第一驱动模块201驱动发光元件D1发光。在任意相邻两帧中的另一帧的发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的截止电平而截止，第二开关模块响205可以响应于第三扫描信号线S3提供的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号通过第二开关模块205传输至第二驱动模块202，第二驱动模块202驱动发光元件D1发光。

如此一来，无论是在数据写入阶段t2，还是在发光阶段t3，第一驱动模块201和第二驱动模块202均交替工作，可以避免第一驱动模块201和第二驱动模块202中的任意一个驱动模块长时间在较大电流下工作，延长第一驱动模块201和第二驱动模块202的使用寿命。

图4为本申请实施例提供的像素电路的另一种时序示意图。如图4所示，在一些具体的实施例中，可选地，一帧可以包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在任意相邻两帧中的其中一帧的初始化阶段t1、数据写入阶段t2和发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205响应于第三扫描信号线S3提供的截止电平而截止。这样，在任意相邻两帧中的其中一帧，第一驱动模块201工作，而第二驱动模块202不工作。

在任意相邻两帧中的另一帧的初始化阶段t1、数据写入阶段t2和发光阶段t3，第一开关模块204响应于第二扫描信号线S2提供的截止电平而截止，第二开关模块205响应于第三扫描信号线S3提供的导通电平而导通。这样，在任意相邻两帧中的另一帧，第一驱动模块201不工作，而第二驱动模块202工作。

如此一来，在任意相邻两帧中，第一驱动模块201和第二驱动模块202交替工作，可以避免第一驱动模块201和第二驱动模块202中的任意一个驱动模块长时间在较大电流下工作，延长第一驱动模块201和第二驱动模块202的使用寿命。同时，避免其中一个驱动模块一直补偿，另一个驱动模块一直不补偿导致的两个驱动模块偏置状态越差越大进而导致的显示问题，同时也能够避免因两个驱动模块阈值电压补偿不足而导致的显示问题，提升显示面板的显示效果。

图5为本申请实施例提供的像素电路的又一种时序示意图。如图5所示，与图4所示实施例不同的是，根据本申请的另一些实施例，可选地，在任意相邻两帧的发光阶段t3，第一驱动模块201和第二驱动模块202也可以同时工作。

具体而言，在任意相邻两帧中的其中一帧的发光阶段t3及另一帧的发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205可以响应于第三扫描信号线S3提供的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号通过第一开关模块204传输至第一驱动模块201，第一电源电压信号线PVDD的第一电源电压信号通过第二开关模块205传输至第二驱动模块202，第一驱动模块201和第二驱动模块202共同驱动发光元件D1发光。

在发光阶段t3，发光元件D1流过的电流I为第一驱动模块201流过的电流i1与第二驱动模块202流过的电流i2之和，即I＝i1+i2。如此一来，通过第一驱动模块201和第二驱动模块202共同驱动，可以提高像素电路的驱动能力，提高发光元件D1流过的电流，提升发光元件D1的亮度。

图6为本申请实施例提供的像素电路的又一种时序示意图。如图6所示，在一些具体的实施例中，可选地，一帧包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在任意相邻两帧中的其中一帧的初始化阶段t1和数据写入阶段t2，第一开关模块204响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205响应于第三扫描信号线S3提供的截止电平而截止。这样，在任意相邻两帧中的其中一帧的数据写入阶段t2，第一驱动模块201工作，而第二驱动模块202不工作。

在任意相邻两帧中的其中一帧的发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205可以响应于第三扫描信号线S3提供的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号通过第一开关模块204传输至第一驱动模块201，第一电源电压信号线PVDD的第一电源电压信号通过第二开关模块205传输至第二驱动模块202，第一驱动模块201和第二驱动模块202共同驱动发光元件D1发光。

在任意相邻两帧中的另一帧的初始化阶段t1和数据写入阶段t2，第一开关模块204响应于第二扫描信号线S2提供的截止电平而截止，第二开关模块205响应于第三扫描信号线S3提供的导通电平而导通。这样，在任意相邻两帧中的另一帧的数据写入阶段t2，第一驱动模块201不工作，而第二驱动模块202工作。

在任意相邻两帧中的另一帧的发光阶段t3，第一开关模块204可以响应于第二扫描信号线S2提供的导通电平而导通，第二开关模块205可以响应于第三扫描信号线S3提供的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号通过第一开关模块204传输至第一驱动模块201，第一电源电压信号线PVDD的第一电源电压信号通过第二开关模块205传输至第二驱动模块202，第一驱动模块201和第二驱动模块202共同驱动发光元件D1发光。

如此一来，在任意相邻两帧中的数据写入阶段t2，第一驱动模块201和第二驱动模块202交替工作，避免其中一个驱动模块一直补偿，另一个驱动模块一直不补偿导致的两个驱动模块偏置状态越差越大进而导致的显示问题，同时也能够避免因两个驱动模块阈值电压补偿不足而导致的显示问题，提升显示面板的显示效果。在任意相邻两帧中的发光阶段t3，第一驱动模块201和第二驱动模块202共同工作，可以提高像素电路的驱动能力，提高发光元件D1流过的电流，提升发光元件D1的亮度。

图7为本申请实施例提供的像素电路的又一种时序示意图。如图7所示，与图6所示实施例不同的是，在另一些具体的实施例中，可选地，在任意相邻两帧中的其中一帧的初始化阶段t1及另一帧的初始化阶段t1，第一开关模块204也可以响应于第二扫描信号线S2提供的截止电平而截止，第二开关模块205也可以响应于第三扫描信号线S3提供的截止电平而截止。也就是说，在初始化阶段t1，第一驱动模块201和第二驱动模块202可以均不工作，从而降低功耗。

为了便于理解，下面结合一些具体的实施例对于本申请实施例提供的像素电路的电路结构以及工作过程进行详细介绍。

图8为本申请实施例提供的像素电路的另一种电路示意图。如图8所示，根据本申请的一些实施例，可选地，第一驱动模块201可以包括第一驱动晶体管DT1，第二驱动模块202可以包括第二驱动晶体管DT2，数据写入模块203可以包括第一晶体管T1，第一开关模块204可以包括第二晶体管T2，第二开关模块205可以包括第三晶体管T3，其中：

第一驱动晶体管DT1的栅极与第一节点N1电连接；

第二驱动晶体管DT2的栅极与第一节点N1电连接；

第一晶体管T1的栅极与第一扫描信号线S1电连接，第一晶体管T1的第一极与数据电压信号线data电连接；

第二晶体管T2的栅极与第二扫描信号线S2电连接，第二晶体管T2的第一极与第一晶体管T1的第二极电连接，第二晶体管T2的第二极与第一驱动晶体管DT1的第一极电连接；

第三晶体管T3的栅极与第三扫描信号线S3电连接，第三晶体管T3的第一极与第一晶体管T1的第二极电连接，第三晶体管T3的第二极与第二驱动晶体管DT2的第一极电连接。

在任意相邻两帧中的其中一帧的数据写入阶段，第一晶体管T1响应于第一扫描信号线S1提供的导通电平而导通，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止，数据电压信号线data的数据电压信号通过第一开关模块204写入第一驱动晶体管DT1。

在任意相邻两帧中的另一帧的数据写入阶段，第一晶体管T1响应于第一扫描信号线S1提供的导通电平而导通，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，数据电压信号线data的数据电压信号通过第二开关模块205写入第二驱动晶体管DT2。

本申请实施例提供的像素电路20，增设第二晶体管T2和第三晶体管T3，在任意相邻两帧中的其中一帧的数据写入阶段，第二晶体管T2响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二晶体管T2写入第一驱动晶体管DT1；在任意相邻两帧中的另一帧的数据写入阶段，第三晶体管T3响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第三晶体管T3写入第二驱动晶体管DT2。即，在任意相邻两帧中，第一驱动晶体管DT1和第二驱动晶体管DT2交替写入数据电压信号，交替实现阈值补偿，从而能够使得第一驱动晶体管的偏置状态和第二驱动晶体管的偏置状态相近，避免其中一个驱动晶体管一直补偿，另一个驱动晶体管一直不补偿导致的两个驱动晶体管偏置状态越差越大进而导致的显示问题，同时也能够避免因两个驱动晶体管阈值电压补偿不足而导致的显示问题，提升了显示面板的显示效果。

图9为本申请实施例提供的像素电路的又一种电路示意图。如图9所示，根据本申请的一些实施例，可选地，像素电路20还可以包括阈值补偿模块901、第一复位模块902、第二复位模块903、第一发光控制模块904、第二发光控制模块905和存储电容Cst。

阈值补偿模块901的控制端与第四扫描信号线S4电连接，阈值补偿模块901的第一端与第一节点N1电连接，阈值补偿模块901的第二端分别与第一驱动模块201的第二端及第二驱动模块202的第二端电连接。在数据写入阶段t2，阈值补偿模块901响应于第四扫描信号线S4提供的导电电平而导通。若第一开关模块204导通且第二开关模块205截止，则阈值补偿模块901将第一驱动模块201的控制端与第一驱动模块201的第二端连通，实现第一驱动模块201阈值电压的补偿。若第一开关模块204截止且第二开关模块205导通，则阈值补偿模块901将第二驱动模块202的控制端与第二驱动模块202的第二端连通，实现第二驱动模块202阈值电压的补偿。

第一复位模块902的控制端与第五扫描信号线S5电连接，第一复位模块902的第一端与参考电压信号线Vref电连接，第一复位模块902的第二端与第一节点N1电连接。在初始化阶段t1，第一复位模块902响应于第五扫描信号线S5提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至第一节点N1，对于第一节点N1进行复位。

第二复位模块903的控制端与第六扫描信号线S6电连接，第二复位模块903的第一端与参考电压信号线Vref电连接，第二复位模块903的第二端与发光元件D1的第一极电连接。其中，发光元件D1的第一极包括发光元件D1的阳极。在初始化阶段t1或者数据写入阶段t2，第二复位模块903响应于第六扫描信号线S6提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至发光元件D1的第一极，对于发光元件D1的第一极进行复位。

第一发光控制模块904的控制端与发光控制信号线EM电连接，第一发光控制模块904的第一端与第一电源电压信号线PVDD电连接，第一发光控制模块904的第二端分别与第一开关模块204的第一端及第二开关模块205的第一端电连接。第二发光控制模块905的控制端与发光控制信号线EM电连接，第二发光控制模块905的第一端分别与第一驱动模块201的第二端及第二驱动模块202的第二端电连接，第二发光控制模块905的第二端与发光元件D1的第一极电连接。在发光阶段t3，第一发光控制模块904和第二发光控制模块905响应于发光控制信号线EM的导通电平而导通，用于控制发光元件D1发光。

存储电容Cst的第一极板与第一电源电压信号线PVDD电连接，存储电容Cst的第二极板与第一节点N1电连接。

图10为本申请实施例提供的像素电路的又一种电路示意图。如图10所示，在一些具体的实施例中，可选地，阈值补偿模块901包括第四晶体管T4，第一复位模块902包括第五晶体管T5，第二复位模块903包括第六晶体管T6，第一发光控制模块904包括第七晶体管T7，第二发光控制模块905包括第八晶体管T8，其中：

第四晶体管T4的栅极与第四扫描信号线S4电连接，第四晶体管T4的第一极与第一节点N1电连接，第四晶体管T4的第二极分别与第一驱动模块201的第二端及第二驱动模块202的第二端电连接。

第五晶体管T5的栅极与第五扫描信号线S5电连接，第五晶体管T5的第一极与参考电压信号线Vref电连接，第五晶体管T5的第二极与第一节点N1电连接。

第六晶体管T6的栅极与第六扫描信号线S6电连接，第六晶体管T6的第一极与参考电压信号线Vref电连接，第六晶体管T6的第二极与发光元件D1的第一极电连接。

第七晶体管T7的栅极与发光控制信号线EM电连接，第七晶体管T7的第一极与第一电源电压信号线PVDD电连接，第七晶体管T7的第二极分别与第一开关模块204的第一端及第二开关模块205的第一端电连接。

第八晶体管T8的栅极与发光控制信号线EM电连接，第八晶体管T8的第一极分别与第一驱动模块201的第二端及第二驱动模块202的第二端电连接，第八晶体管T8的第二极与发光元件D1的第一极电连接。

根据本申请的一些实施例，可选地，第四扫描信号线S4可以复用第一扫描信号线S1，第六扫描信号线S6可以复用第一扫描信号线S1或者第五扫描信号线S5，从而减少走线数量，节省布线空间。

下面不妨以第四扫描信号线S4和第六扫描信号线S6均复用第一扫描信号线S1为例进行说明。

图11为本申请实施例提供的像素电路的又一种时序示意图。结合图10和图11所示，在一些具体的实施例中，可选地，对于任意相邻两帧，例如在第一帧的初始化阶段t1、数据写入阶段t2和发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止。这样，在任意相邻两帧中的第一帧，第一驱动晶体管DT1工作，而第二驱动晶体管DT2不工作。

在第二帧的初始化阶段t1、数据写入阶段t2和发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通。这样，在任意相邻两帧中的第二帧，第一驱动晶体管DT1不工作，而第二驱动晶体管DT2工作。

在第一帧的初始化阶段t1，第五晶体管T5响应于第五扫描信号线S5提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至第一节点N1，对于第一节点N1进行复位。在第一帧的数据写入阶段t2，第六晶体管T6响应于第一扫描信号线S1提供的导电电平而导通，对发光元件D1的第一极进行复位；第一晶体管T1响应于第一扫描信号线S1提供的导电电平而导通，第四晶体管T4响应于第一扫描信号线S1提供的导电电平而导通，因第二晶体管T2导通且第三晶体管T3截止，所以第四晶体管T4将第一驱动晶体管DT1的栅极与第一驱动晶体管DT1的第二极连通，实现第一驱动晶体管DT1阈值电压的补偿。在第一帧的发光阶段t3，第七晶体管T7和第八晶体管T8响应于发光控制信号线EM的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第二晶体管T2传输至第一驱动晶体管DT1，第一驱动晶体管DT1的驱动电流经过第八晶体管T8传输至发光元件D1的第一极，驱动发光元件D1发光。

在第二帧的初始化阶段t1，第五晶体管T5响应于第五扫描信号线S5提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至第一节点N1，对于第一节点N1进行复位。在第二帧的数据写入阶段t2，第六晶体管T6响应于第一扫描信号线S1提供的导电电平而导通，对发光元件D1的第一极进行复位；第一晶体管T1响应于第一扫描信号线S1提供的导电电平而导通，第四晶体管T4响应于第一扫描信号线S1提供的导电电平而导通，因第二晶体管T2截止且第三晶体管T3导通，所以第四晶体管T4将第二驱动晶体管DT2的栅极与第二驱动晶体管DT2的第二极连通，实现第二驱动晶体管DT2阈值电压的补偿。在第二帧的发光阶段t3，第七晶体管T7和第八晶体管T8响应于发光控制信号线EM的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第三晶体管T3传输至第二驱动晶体管DT2，第二驱动晶体管DT2的驱动电流经过第八晶体管T8传输至发光元件D1的第一极，驱动发光元件D1发光。

图12为本申请实施例提供的像素电路的又一种时序示意图。结合图10和图12所示，在另一些具体的实施例中，可选地，对于任意相邻两帧，例如在第一帧的初始化阶段t1和数据写入阶段t2，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止，只有第一驱动晶体管DT1写入数据电压信号。在第一帧的发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，第一驱动晶体管DT1和第二驱动晶体管DT2共同驱动发光元件D1发光。

在第二帧的初始化阶段t1和数据写入阶段t2，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，只有第二驱动晶体管DT2写入数据电压信号。在第二帧的发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，第一驱动晶体管DT1和第二驱动晶体管DT2共同驱动发光元件D1发光。

图13为本申请实施例提供的像素电路的又一种时序示意图。结合图10和图13所示，在又一些具体的实施例中，可选地，任意相邻两帧的第一帧与第二帧之间还可以包括t4阶段。

在第一帧的初始化阶段t1，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止，第五晶体管T5响应于第五扫描信号线S5提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至第一节点N1，对于第一节点N1进行复位。

在第一帧的数据写入阶段t2，第六晶体管T6响应于第一扫描信号线S1提供的导电电平而导通，对发光元件D1的第一极进行复位。第一晶体管T1响应于第一扫描信号线S1提供的导电电平而导通，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止，第四晶体管T4响应于第一扫描信号线S1提供的导电电平而导通，因第二晶体管T2导通且第三晶体管T3截止，所以第四晶体管T4将第一驱动晶体管DT1的栅极与第一驱动晶体管DT1的第二极连通，实现第一驱动晶体管DT1阈值电压的补偿。

在第一帧的发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，第七晶体管T7和第八晶体管T8响应于发光控制信号线EM的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第二晶体管T2传输至第一驱动晶体管DT1，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第三晶体管T3传输至第二驱动晶体管DT2，第一驱动晶体管DT1和第二驱动晶体管DT2共同驱动发光元件D1发光。

在t4阶段，第七晶体管T7和第八晶体管T8响应于发光控制信号线EM的截止电平而截止，发光元件D1不发光。

在第二帧的初始化阶段t1，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的截止电平而截止，第五晶体管T5响应于第五扫描信号线S5提供的导通电平而导通，将参考电压信号线Vref的参考电压信号传输至第一节点N1，对于第一节点N1进行复位。

在第二帧的数据写入阶段t2，第六晶体管T6响应于第一扫描信号线S1提供的导电电平而导通，对发光元件D1的第一极进行复位。第一晶体管T1响应于第一扫描信号线S1提供的导电电平而导通，第二晶体管T2响应于第二扫描信号线S2提供的截止电平而截止，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，第四晶体管T4响应于第一扫描信号线S1提供的导电电平而导通，因第二晶体管T2截止且第三晶体管T3导通，所以第四晶体管T4将第二驱动晶体管DT2的栅极与第二驱动晶体管DT2的第二极连通，实现第二驱动晶体管DT2阈值电压的补偿。

在第二帧的发光阶段t3，第二晶体管T2响应于第二扫描信号线S2提供的导通电平而导通，第三晶体管T3响应于第三扫描信号线S3提供的导通电平而导通，第七晶体管T7和第八晶体管T8响应于发光控制信号线EM的导通电平而导通，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第二晶体管T2传输至第一驱动晶体管DT1，第一电源电压信号线PVDD的第一电源电压信号经过第七晶体管T7和第三晶体管T3传输至第二驱动晶体管DT2，第一驱动晶体管DT1和第二驱动晶体管DT2共同驱动发光元件D1发光。

继续如图1所示，根据本申请的一些实施例，可选地，像素电路20可以应用于显示面板之中。由于第一显示区A1的像素密度小于第二显示区A2的像素密度，所以要想第一显示区A1的亮度能够达到第二显示区A2的亮度，需要提高第一显示区A1的像素电路的驱动电流。因此，像素电路20可以位于第一显示区A1，且与第一显示区A1中的发光元件电连接。而第二显示区A2采用单驱动晶体管(即只有一个驱动晶体管)的像素电路，如2T1C像素电路、7T1C像素电路或者7T2C像素电路。

这样一来，可以保证第一显示区A1的亮度与第二显示区A2的亮度相近，改善分屏问题。

基于上述实施例提供的像素电路20，相应地，本申请实施例还提供了一种像素电路的驱动方法。本申请实施例的像素电路的驱动方法可以应用于上述实施例提供的像素电路20。

图14为本申请实施例提供的像素电路的驱动方法的一种流程示意图。如图14所示，本申请实施例的像素电路的驱动方法可以包括以下步骤：

S101、在任意相邻两帧中的其中一帧的数据写入阶段，向第一扫描信号线和第二扫描信号线提供导通电平，向第三扫描信号线提供截止电平，以使数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；

S102、在任意相邻两帧中的另一帧的数据写入阶段，向第一扫描信号线和第三扫描信号线提供导通电平，向第二扫描信号线提供截止电平，以使数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。

S101和S102的具体实现过程已在上文中详细描述，在此不再赘述。

本申请实施例的像素电路的驱动方法，在任意相邻两帧中的其中一帧的数据写入阶段，第一开关模块响应于第二扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第一开关模块写入第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，第二开关模块响应于第三扫描信号线提供的导通电平而导通，数据电压信号线的数据电压信号通过第二开关模块写入第二驱动模块。即，在任意相邻两帧中，第一驱动模块和第二驱动模块交替写入数据电压信号，交替实现阈值补偿，从而能够使得第一驱动模块的偏置状态和第二驱动模块的偏置状态相近，避免因两个驱动模块偏置状态差异较大或者阈值电压补偿不足而导致的显示问题，提升了显示面板的显示效果。

结合图2和图3所示，根据本申请的一些实施例，可选地，第一开关模块的第一端和第二开关模块的第一端均与第一电源电压信号线电连接。相应地，本申请实施例的像素电路的驱动方法还可以包括以下步骤：

在任意相邻两帧中的其中一帧的发光阶段，向第二扫描信号线提供导通电平，向第三扫描信号线提供截止电平，以使第一电源电压信号线的第一电源电压信号通过第一开关模块传输至第一驱动模块，第一驱动模块驱动发光元件发光；

在任意相邻两帧中的另一帧的发光阶段，向第二扫描信号线提供截止电平，向第三扫描信号线提供导通电平，以使第一电源电压信号线的第一电源电压信号通过第二开关模块传输至第二驱动模块，第二驱动模块驱动发光元件发光。

如图4所示，根据本申请的一些实施例，可选地，一帧包括初始化阶段、数据写入阶段和发光阶段。本申请实施例的像素电路的驱动方法具体可以包括以下步骤：

在任意相邻两帧中的其中一帧的初始化阶段、数据写入阶段和发光阶段，向第二扫描信号线提供导通电平，向第三扫描信号线提供截止电平；

在任意相邻两帧中的另一帧的初始化阶段、数据写入阶段和发光阶段，向第二扫描信号线提供截止电平，向第三扫描信号线提供导通电平。

如图5所示，根据本申请的一些实施例，可选地，第一开关模块的第一端和第二开关模块的第一端均与第一电源电压信号线电连接。

本申请实施例的像素电路的驱动方法还可以包括以下步骤：在任意相邻两帧中的其中一帧的发光阶段及另一帧的发光阶段，向第二扫描信号线提供导通电平，向第三扫描信号线提供导通电平，以使第一电源电压信号线的第一电源电压信号通过第一开关模块传输至第一驱动模块，第一电源电压信号线的第一电源电压信号通过第二开关模块传输至第二驱动模块，第一驱动模块和第二驱动模块共同驱动发光元件发光。

如图6所示，根据本申请的一些实施例，可选地，一帧包括初始化阶段、数据写入阶段和发光阶段。本申请实施例的像素电路的驱动方法具体可以包括以下步骤：

在任意相邻两帧中的其中一帧的初始化阶段和数据写入阶段，向第二扫描信号线提供导通电平，向第三扫描信号线提供截止电平；

在任意相邻两帧中的另一帧的初始化阶段和数据写入阶段，向第二扫描信号线提供截止电平，向第三扫描信号线提供导通电平。

如图7所示，根据本申请的一些实施例，可选地，一帧包括初始化阶段、数据写入阶段和发光阶段。本申请实施例的像素电路的驱动方法还可以包括以下步骤：

在任意相邻两帧中的其中一帧的初始化阶段及另一帧的初始化阶段，向第二扫描信号线提供截止电平，向第三扫描信号线提供截止电平。

上述方法实施例中的各个步骤的具体实现过程已在上文中详细描述，为简洁描述，在此不再赘述。

基于上述实施例提供的像素电路20，相应地，本申请还提供了一种显示面板，包括本申请提供的像素电路。请参考图15，图15是本申请实施例提供的一种显示面板的结构示意图。图15提供的显示面板1000包括本申请上述任一实施例提供的像素电路20。图15实施例例如以手机为例，对显示面板1000进行说明，可以理解的是，本申请实施例提供的显示面板，可以是可穿戴产品、电脑、电视、车载显示面板等其他具有显示功能的显示面板，本申请对此不作具体限制。本申请实施例提供的显示面板，具有本申请实施例提供的像素电路20的有益效果，具体可以参考上述各实施例对于像素电路20的具体说明，本实施例在此不再赘述。

继续参见图15，在一些实施例中，显示面板1000可以包括第一显示区A1和第二显示区A2，第一显示区A1的像素密度可以小于第二显示区A2的像素密度。像素电路20可以位于第一显示区A1，且与第一显示区A1中的发光元件电连接。而第二显示区A2采用单驱动晶体管(即只有一个驱动晶体管)的像素电路，如2T1C像素电路、7T1C像素电路或者7T2C像素电路。

这样一来，可以保证第一显示区A1的亮度与第二显示区A2的亮度相近，改善分屏问题。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (18)

1.一种像素电路，其特征在于，包括：

第一驱动模块；

第二驱动模块，所述第一驱动模块和所述第二驱动模块用于驱动发光元件发光；

数据写入模块，所述数据写入模块的控制端与第一扫描信号线电连接，所述数据写入模块的第一端与数据电压信号线电连接；

第一开关模块，所述第一开关模块的控制端与第二扫描信号线电连接，所述第一开关模块的第一端与所述数据写入模块的第二端电连接，所述第一开关模块的第二端与所述第一驱动模块电连接；

第二开关模块，所述第二开关模块的控制端与第三扫描信号线电连接，所述第二开关模块的第一端与所述数据写入模块的第二端电连接，所述第二开关模块的第二端与所述第二驱动模块电连接；

在任意相邻两帧中的其中一帧的数据写入阶段，所述第一开关模块响应于所述第二扫描信号线提供的导通电平而导通，所述数据电压信号线的数据电压信号通过所述第一开关模块写入所述第一驱动模块；在任意相邻两帧中的另一帧的数据写入阶段，所述第二开关模块响应于所述第三扫描信号线提供的导通电平而导通，所述数据电压信号线的数据电压信号通过所述第二开关模块写入所述第二驱动模块。

2.根据权利要求1所述的像素电路，其特征在于，所述第一开关模块的第一端和所述第二开关模块的第一端均与第一电源电压信号线电连接；

在任意相邻两帧中的其中一帧的发光阶段，所述第一开关模块响应于所述第二扫描信号线提供的导通电平而导通，所述第二开关模块响应于所述第三扫描信号线提供的截止电平而截止，所述第一电源电压信号线的第一电源电压信号通过所述第一开关模块传输至所述第一驱动模块，所述第一驱动模块驱动所述发光元件发光；

在任意相邻两帧中的另一帧的发光阶段，所述第一开关模块响应于所述第二扫描信号线提供的截止电平而截止，所述第二开关模块响应于所述第三扫描信号线提供的导通电平而导通，所述第一电源电压信号线的第一电源电压信号通过所述第二开关模块传输至所述第二驱动模块，所述第二驱动模块驱动所述发光元件发光。

3.根据权利要求2所述的像素电路，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

在任意相邻两帧中的其中一帧的所述初始化阶段、所述数据写入阶段和所述发光阶段，所述第一开关模块响应于所述第二扫描信号线提供的导通电平而导通，所述第二开关模块响应于所述第三扫描信号线提供的截止电平而截止；

在任意相邻两帧中的另一帧的所述初始化阶段、所述数据写入阶段和所述发光阶段，所述第一开关模块响应于所述第二扫描信号线提供的截止电平而截止，所述第二开关模块响应于所述第三扫描信号线提供的导通电平而导通。

4.根据权利要求1所述的像素电路，其特征在于，所述第一开关模块的第一端和所述第二开关模块的第一端均与第一电源电压信号线电连接；

在任意相邻两帧中的其中一帧的发光阶段及另一帧的发光阶段，所述第一开关模块响应于所述第二扫描信号线提供的导通电平而导通，所述第二开关模块响应于所述第三扫描信号线提供的导通电平而导通，所述第一电源电压信号线的第一电源电压信号通过所述第一开关模块传输至所述第一驱动模块，所述第一电源电压信号线的第一电源电压信号通过所述第二开关模块传输至所述第二驱动模块，所述第一驱动模块和所述第二驱动模块共同驱动所述发光元件发光。

5.根据权利要求4所述的像素电路，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

在任意相邻两帧中的其中一帧的所述初始化阶段和所述数据写入阶段，所述第一开关模块响应于所述第二扫描信号线提供的导通电平而导通，所述第二开关模块响应于所述第三扫描信号线提供的截止电平而截止；

在任意相邻两帧中的另一帧的所述初始化阶段和所述数据写入阶段，所述第一开关模块响应于所述第二扫描信号线提供的截止电平而截止，所述第二开关模块响应于所述第三扫描信号线提供的导通电平而导通。

6.根据权利要求4所述的像素电路，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

在任意相邻两帧中的其中一帧的所述初始化阶段及另一帧的所述初始化阶段，所述第一开关模块响应于所述第二扫描信号线提供的截止电平而截止，所述第二开关模块响应于所述第三扫描信号线提供的截止电平而截止。

7.根据权利要求1所述的像素电路，其特征在于，所述第一驱动模块包括第一驱动晶体管，所述第二驱动模块包括第二驱动晶体管，所述数据写入模块包括第一晶体管，所述第一开关模块包括第二晶体管，所述第二开关模块包括第三晶体管，其中：

所述第一驱动晶体管的栅极与第一节点电连接；

所述第二驱动晶体管的栅极与所述第一节点电连接；

所述第一晶体管的栅极与所述第一扫描信号线电连接，所述第一晶体管的第一极与所述数据电压信号线电连接；

所述第二晶体管的栅极与所述第二扫描信号线电连接，所述第二晶体管的第一极与所述第一晶体管的第二极电连接，所述第二晶体管的第二极与所述第一驱动晶体管的第一极电连接；

所述第三晶体管的栅极与所述第三扫描信号线电连接，所述第三晶体管的第一极与所述第一晶体管的第二极电连接，所述第三晶体管的第二极与所述第二驱动晶体管的第一极电连接。

8.根据权利要求1所述的像素电路，其特征在于，所述第一驱动模块的控制端和所述第二驱动模块的控制端均与第一节点电连接；

所述像素电路还包括：

阈值补偿模块，所述阈值补偿模块的控制端与第四扫描信号线电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端分别与所述第一驱动模块的第二端及所述第二驱动模块的第二端电连接；

第一复位模块，所述第一复位模块的控制端与第五扫描信号线电连接，所述第一复位模块的第一端与参考电压信号线电连接，所述第一复位模块的第二端与所述第一节点电连接；

第二复位模块，所述第二复位模块的控制端与第六扫描信号线电连接，所述第二复位模块的第一端与所述参考电压信号线电连接，所述第二复位模块的第二端与所述发光元件的第一极电连接；

第一发光控制模块，所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与第一电源电压信号线电连接，所述第一发光控制模块的第二端分别与所述第一开关模块的第一端及所述第二开关模块的第一端电连接；

第二发光控制模块，所述第二发光控制模块的控制端与所述发光控制信号线电连接，所述第二发光控制模块的第一端分别与所述第一驱动模块的第二端及所述第二驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光元件的第一极电连接；

存储电容，所述存储电容的第一极板与所述第一电源电压信号线电连接，所述存储电容的第二极板与所述第一节点电连接。

9.根据权利要求8所述的像素电路，其特征在于，所述阈值补偿模块包括第四晶体管，所述第一复位模块包括第五晶体管，所述第二复位模块包括第六晶体管，所述第一发光控制模块包括第七晶体管，所述第二发光控制模块包括第八晶体管，其中：

所述第四晶体管的栅极与所述第四扫描信号线电连接，所述第四晶体管的第一极与所述第一节点电连接，所述第四晶体管的第二极分别与所述第一驱动模块的第二端及所述第二驱动模块的第二端电连接；

所述第五晶体管的栅极与所述第五扫描信号线电连接，所述第五晶体管的第一极与所述参考电压信号线电连接，所述第五晶体管的第二极与所述第一节点电连接；

所述第六晶体管的栅极与所述第六扫描信号线电连接，所述第六晶体管的第一极与所述参考电压信号线电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接；

所述第七晶体管的栅极与所述发光控制信号线电连接，所述第七晶体管的第一极与所述第一电源电压信号线电连接，所述第七晶体管的第二极分别与所述第一开关模块的第一端及所述第二开关模块的第一端电连接；

所述第八晶体管的栅极与所述发光控制信号线电连接，所述第八晶体管的第一极分别与所述第一驱动模块的第二端及所述第二驱动模块的第二端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。

10.根据权利要求1所述的像素电路，其特征在于，所述像素电路应用于显示面板之中，所述显示面板包括第一显示区和第二显示区，所述第一显示区的像素密度小于所述第二显示区的像素密度；

所述像素电路位于所述第一显示区，且与所述第一显示区中的发光元件电连接。

11.一种像素电路的驱动方法，其特征在于，所述像素电路包括如权利要求1至10中任一项所述的像素电路，所述方法包括：

在任意相邻两帧中的其中一帧的数据写入阶段，向所述第一扫描信号线和所述第二扫描信号线提供导通电平，向所述第三扫描信号线提供截止电平，以使所述数据电压信号线的数据电压信号通过所述第一开关模块写入所述第一驱动模块；

在任意相邻两帧中的另一帧的数据写入阶段，向所述第一扫描信号线和所述第三扫描信号线提供导通电平，向所述第二扫描信号线提供截止电平，以使所述数据电压信号线的数据电压信号通过所述第二开关模块写入所述第二驱动模块。

12.根据权利要求11所述的方法，其特征在于，所述第一开关模块的第一端和所述第二开关模块的第一端均与第一电源电压信号线电连接；

所述方法还包括：

在任意相邻两帧中的其中一帧的发光阶段，向所述第二扫描信号线提供导通电平，向所述第三扫描信号线提供截止电平，以使所述第一电源电压信号线的第一电源电压信号通过所述第一开关模块传输至所述第一驱动模块，所述第一驱动模块驱动所述发光元件发光；

在任意相邻两帧中的另一帧的发光阶段，向所述第二扫描信号线提供截止电平，向所述第三扫描信号线提供导通电平，以使所述第一电源电压信号线的第一电源电压信号通过所述第二开关模块传输至所述第二驱动模块，所述第二驱动模块驱动所述发光元件发光。

13.根据权利要求12所述的方法，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

所述方法具体包括：

在任意相邻两帧中的其中一帧的所述初始化阶段、所述数据写入阶段和所述发光阶段，向所述第二扫描信号线提供导通电平，向所述第三扫描信号线提供截止电平；

在任意相邻两帧中的另一帧的所述初始化阶段、所述数据写入阶段和所述发光阶段，向所述第二扫描信号线提供截止电平，向所述第三扫描信号线提供导通电平。

14.根据权利要求11所述的方法，其特征在于，所述第一开关模块的第一端和所述第二开关模块的第一端均与第一电源电压信号线电连接；

所述方法还包括：

在任意相邻两帧中的其中一帧的发光阶段及另一帧的发光阶段，向所述第二扫描信号线提供导通电平，向所述第三扫描信号线提供导通电平，以使所述第一电源电压信号线的第一电源电压信号通过所述第一开关模块传输至所述第一驱动模块，所述第一电源电压信号线的第一电源电压信号通过所述第二开关模块传输至所述第二驱动模块，所述第一驱动模块和所述第二驱动模块共同驱动所述发光元件发光。

15.根据权利要求14所述的方法，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

所述方法具体包括：

在任意相邻两帧中的其中一帧的所述初始化阶段和所述数据写入阶段，向所述第二扫描信号线提供导通电平，向所述第三扫描信号线提供截止电平；

在任意相邻两帧中的另一帧的所述初始化阶段和所述数据写入阶段，向所述第二扫描信号线提供截止电平，向所述第三扫描信号线提供导通电平。

16.根据权利要求14所述的方法，其特征在于，一帧包括初始化阶段、数据写入阶段和发光阶段；

所述方法还包括：

在任意相邻两帧中的其中一帧的所述初始化阶段及另一帧的所述初始化阶段，向所述第二扫描信号线提供截止电平，向所述第三扫描信号线提供截止电平。

17.一种显示面板，其特征在于，包括如权利要求1至10中任一项所述的像素电路。

18.根据权利要求17所述的显示面板，其特征在于，所述显示面板包括第一显示区和第二显示区，所述第一显示区的像素密度小于所述第二显示区的像素密度；

所述像素电路位于所述第一显示区，且与所述第一显示区中的发光元件电连接。

Images