CN111916028A - 一种像素电路及其驱动方法、显示面板及电子设备 - Google Patents

一种像素电路及其驱动方法、显示面板及电子设备 Download PDF

Info

Publication number
CN111916028A
CN111916028A CN202010875984.3A CN202010875984A CN111916028A CN 111916028 A CN111916028 A CN 111916028A CN 202010875984 A CN202010875984 A CN 202010875984A CN 111916028 A CN111916028 A CN 111916028A
Authority
CN
China
Prior art keywords
electrically connected
supply voltage
module
power supply
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010875984.3A
Other languages
English (en)
Inventor
许俊波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202010875984.3A priority Critical patent/CN111916028A/zh
Publication of CN111916028A publication Critical patent/CN111916028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了一种像素电路及其驱动方法、显示面板及电子设备，该像素电路通过设置压降补偿模块，补偿电源电压的压降至驱动晶体管的栅极，消除了电源电压压降对像素电路的影响，保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。

Description

一种像素电路及其驱动方法、显示面板及电子设备
技术领域
本发明涉及OLED技术领域，更具体地说，涉及一种像素电路及其驱动方法、显示面板及电子设备。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)是一种利用多层有机薄膜结构产生电致发光的器件，其制作方式简单，而且只需要低的驱动电压，这些主要的特征使得OLED在满足平面显示器的应用上显得非常突出。
OLED显示屏比LCD更轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高，能满足消费者对显示技术的新需求。全球越来越多的显示器厂家纷纷投入研发，大大的推动了OLED的产业化进程。
但是，由于电源电压走线上存在阻抗，那么驱动电流在走线上流通的过程中，会导致走线近端和远端的电源电压存在差异，即走线上近端和远端的驱动电流不同，进而导致不同像素单元的亮度不一致。
发明内容
有鉴于此，为解决上述问题，本发明提供一种像素电路及其驱动方法、显示面板及电子设备，技术方案如下：
一种像素电路，所述像素电路包括：
发光元件，用于响应驱动电流以处于发光状态；
驱动晶体管，用于向所述发光元件提供驱动电流；
数据写入模块，用于将数据信号写入所述驱动晶体管的栅极；
压降补偿模块，用于补偿电源电压的压降至所述驱动晶体管的栅极；
保持模块，与所述驱动晶体管的栅极电连接，用于将所述压降补偿至所述驱动晶体管的栅极，且在发光阶段保持所述驱动晶体管的栅极的电压。
一种像素电路的驱动方法，用于驱动上述所述的像素电路，所述驱动方法包括：
在数据写入阶段，所述压降补偿模块处于第一工作状态，所述数据写入模块处于工作状态，将数据信号写入所述驱动晶体管的栅极；
在压降补偿阶段，所述数据写入模块处于不工作状态，所述压降补偿模块处于第二工作状态，用于补偿电源电压的压降至所述驱动晶体管的栅极；
在发光阶段，所述压降补偿模块处于所述第二工作状态、所述驱动晶体管处于工作状态，产生驱动电流驱动所述发光元件发光。
一种显示面板，所述显示面板包括上述所述的像素电路。
一种电子设备，所述电子设备包括上述所述的像素电路。
相较于现有技术，本发明实现的有益效果为：
本发明提供的像素电路通过设置压降补偿模块，补偿电源电压的压降至驱动晶体管的栅极，消除了电源电压压降对像素电路的影响，保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种像素电路的结构示意图；
图2为本发明实施例提供的另一种像素电路的结构示意图；
图3为本发明实施例提供的又一种像素电路的结构示意图；
图4为本发明实施例提供的又一种像素电路的结构示意图；
图5为本发明实施例提供的又一种像素电路的结构示意图；
图6为本发明实施例提供的又一种像素电路的结构示意图；
图7为本发明实施例提供的又一种像素电路的结构示意图；
图8为本发明实施例提供的又一种像素电路的结构示意图；
图9为本发明实施例提供的又一种像素电路的结构示意图；
图10为本发明实施例提供的又一种像素电路的结构示意图；
图11为本发明实施例提供的又一种像素电路的结构示意图；
图12为本发明实施例提供的又一种像素电路的结构示意图；
图13为本发明实施例提供的一种像素电路的驱动方法的流程示意图；
图14为本发明实施例提供的另一种像素电路的驱动方法的流程示意图；
图15为本发明实施例提供的又一种像素电路的驱动方法的流程示意图；
图16为本发明实施例提供的一种像素电路的驱动方法的时序示意图；
图17为本发明实施例提供的另一种像素电路的驱动方法的时序示意图；
图18为本发明实施例提供的又一种像素电路的驱动方法的时序示意图；
图19为本发明实施例提供的一种晶体管的结构示意图；
图20为本发明实施例提供的一种显示面板的结构示意图；
图21为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种像素电路的结构示意图。
所述像素电路包括：
发光元件11，用于响应驱动电流以处于发光状态。
驱动晶体管M0，用于向所述发光元件11提供驱动电流。
数据写入模块12，用于将数据信号写入所述驱动晶体管M0的栅极G。
压降补偿模块13，用于补偿电源电压的压降至所述驱动晶体管M0的栅极G。
保持模块14，与所述驱动晶体管M0的栅极G电连接，用于将所述压降补偿至所述驱动晶体管M0的栅极G，且在发光阶段保持所述驱动晶体管M0的栅极G的电压。
可选的，如图1所示，所述压降补偿模块13分别与第一扫描信号端S1、第二扫描信号端S2、基准电源电压端PVDD、实际电源电压端PVDDx以及保持模块14的第一端N1电连接。
所述数据写入模块12分别与第三扫描信号端S3、数据信号端Data、驱动晶体管M0的栅极G电连接。
所述保持模块14的第二端N2与所述驱动晶体管M0的栅极G电连接。
所述驱动晶体管M0的第一电极端N3与所述实际电源电压端PVDDx电连接、第二电极端N4与所述发光元件11的电流输入端连接。
所述发光元件11的电流输出端作为电压输出端PVEE。
其中，所述发光元件11为OLED发光单元，所述发光元件11的电流输入端为所述OLED发光单元的阳极，所述发光元件11的电流输出端为所述OLED发光单元的阴极。
需要说明的是，所述电源电压的压降为基准电源电压VPVDD与实际电源电压VPVDDx的差值。
在该实施例中，通过设置压降补偿模块13，调整第一扫描信号端S1和第二扫描信号端S2的扫描信号，以补偿电源电压的压降至驱动晶体管M0的栅极G，消除了电源电压压降对像素电路的影响，保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
进一步的，基于本发明上述实施例，参考图2，图2为本发明实施例提供的另一种像素电路的结构示意图。
所述压降补偿模块13包括：基准电源电压子模块131和实际电源电压子模块132。
所述基准电源电压子模块131的控制端与第一扫描信号端S1电连接、第一端与基准电源电压端PVDD电连接、第二端与所述保持模块14的第一端N1电连接。
所述实际电源电压子模块132的控制端与第二扫描信号端S2电连接、第一端与实际电源电压端PVDDx电连接、第二端与所述保持模块14的第一端N1电连接。
在该实施例中，当所述基准电源电压子模块131处于工作状态时，所述实际电源电压子模块132处于停止状态；当所述实际电源电压子模块132处于工作状态时，所述基准电源电压子模块131处于停止状态。
并且，在数据写入阶段，所述数据写入模块12将数据信号VData写入所述驱动晶体管M0的栅极G，所述基准电源电压子模块131处于工作状态，将基准电源电压VPVDD写入所述保持模块14的第一端N1。
在压降补偿阶段，所述实际电源电压子模块132处于工作状态，将实际电源电压VPVDDx写入所述保持模块14的第一端N1，此时，所述保持模块14第一端N1的电压发生了变化，由基准电源电压VPVDD变为实际电源电压VPVDDx，电压变化量ΔPVDD＝VPVDD-VPVDDx，即电源电压的压降ΔPVDD。
可选的，如图2所示，所述保持模块14为电容C。
所述电容C的第一端分别与所述基准电源电压子模块131的第二端和所述实际电源电压子模块132的第二端电连接、第二端与所述驱动晶体管M0的栅极G电连接。
基于电容C的特性，当电容C第一端的电压发生改变时，第二端的电压也会发生相应的改变。其中，所述电容C的第一端和所述保持模块14的第一端N1为同一端，所述电容C的第二端和所述保持模块14的第二端N2为同一端。
因此，通过所述保持模块14将所述电源电压的压降ΔPVDD耦合至所述驱动晶体管M0的栅极G，此时，所述驱动晶体管栅极的电压为VData-ΔPVDD。
在发光阶段，所述实际电源电压子模块132持续处于工作状态，即所述驱动晶体管M0从实际电源电压端PVDDx取电，那么所述驱动晶体管M0的驱动电流I＝K(VPVDDx-(VData-ΔPVDD))2。
即I＝K(VPVDD-VData)2，其中，K为电流系数。
由此可知，在所述驱动晶体管M0从实际电源电压端PVDDx取电的情况下，所述驱动晶体管M0的驱动电流只与基准电源电压VPVDD的数值和数据信号电压VData有关，由于不在基准电源电压端PVDD取电，因此，基准电源电压VPVDD的数值不会发生变化，进而保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
进一步的，基于本发明上述实施例，参考图3，图3为本发明实施例提供的又一种像素电路的结构示意图。
所述基准电源电压子模块131包括：第一晶体管M1。
所述第一晶体管M1的栅极与所述第一扫描信号端S1电连接、第一电极端与所述基准电源电压端PVDD电连接、第二电极端与所述保持模块14的第一端N1电连接。
在该实施例中，所述第一晶体管M1为P型晶体管或N型晶体管。
当所述第一晶体管M1为P型晶体管时，所述第一晶体管M1的第一电极端为源极、第二电极端为漏极；所述第一扫描信号端S1的第一扫描信号为低电平时，所述第一晶体管M1导通；高电平时，所述第一晶体管M1截止。
当所述第一晶体管M1为N型晶体管时，所述第一晶体管M1的第一电极端为漏极、第二电极端为源极；所述第一扫描信号端S1的第一扫描信号为高电平时，所述第一晶体管M1导通；低电平时，所述第一晶体管M1截止。
进一步的，基于本发明上述实施例，参考图4，图4为本发明实施例提供的又一种像素电路的结构示意图。
所述实际电源电压子模块132包括：第二晶体管M2。
所述第二晶体管M2的栅极与所述第二扫描信号端S2电连接、第一电极端与所述实际电源电压端PVDDx连接、第二电极端与所述保持模块14的第一端N1电连接。
在该实施例中，所述第二晶体管M2为P型晶体管或N型晶体管。
当所述第二晶体管M2为P型晶体管时，所述第二晶体管M2的第一电极端为源极、第二电极端为漏极；所述第二扫描信号端S2的第一扫描信号为低电平时，所述第二晶体管M2导通；高电平时，所述第二晶体管M2截止。
当所述第二晶体管M2为N型晶体管时，所述第二晶体管M2的第一电极端为漏极、第二电极端为源极；所述第二扫描信号端S2的第一扫描信号为高电平时，所述第二晶体管M2导通；低电平时，所述第二晶体管M2截止。
进一步的，基于本发明上述实施例，参考图5，图5为本发明实施例提供的又一种像素电路的结构示意图。
所述压降补偿模块13还包括：反相器133。
所述反相器133的输入端与所述第一扫描信号端S1电连接，输出端与所述实际电源电压子模块132的控制端电连接。
在该实施例中，由于所述基准电源电压子模块131和所述实际电源电压子模块132，其中一个处于工作状态时，另一个处于停止状态，因此，通过设置反相器133，在只有一个扫描信号的情况下，实现对所述基准电源电压子模块131和所述实际电源电压子模块132的同时控制，可以简化扫描信号线的布线方式。
进一步的，基于本发明上述实施例，参考图6，图6为本发明实施例提供的又一种像素电路的结构示意图。
所述反相器133包括：第三晶体管M3和第四晶体管M4。
所述第三晶体管M3和所述第四晶体管M4的栅极连接，且连接节点与所述第一扫描信号端S1电连接。
所述第三晶体管M3的第一电极端与正电源输入端VGH电连接。
所述第四晶体管M4的第一电极端与负电源输入端VGL电连接。
所述第三晶体管M3的第二电极端与所述第四晶体管M4的第二电极端连接，且连接节点与所述第二晶体管M2的栅极电连接。
在该实施例中，所述第三晶体管M3为P型晶体管，所述第四晶体管M4为N型晶体管。
所述第三晶体管M3的第一电极端为源极、第二电极端为漏极。
所述第四晶体管M4的第一电极端为源极、第二电极端为漏极。
所述第一扫描信号端S1的第一扫描信号为低电平时，所述第三晶体管M3导通，所述第四晶体管M4截止，输出至所述第二晶体管M2栅极的扫描信号为高电平。
所述第一扫描信号端S1的第一扫描信号为高电平时，所述第三晶体管M3截止，所述第四晶体管M4导通，输出至所述第二晶体管M2栅极的扫描信号为低电平。
进一步的，基于本发明上述实施例，参考图7，图7为本发明实施例提供的又一种像素电路的结构示意图。
所述像素电路还包括：
阈值补偿模块15，用于补偿所述驱动晶体管M0的阈值电压Vth。
所述阈值补偿模块15的控制端与所述第三扫描信号端S3电连接、第一端与所述驱动晶体管M0的栅极G电连接、第二端与所述驱动晶体管M0的第二电极端N4电连接。
所述数据写入模块12的控制端与第三扫描信号端S3电连接、第一端与数据信号端Data电连接、第二端与所述驱动晶体管M0的第一电极端N3电连接。
在该实施例中，由于驱动晶体管M0本身存在阈值电压Vth，该阈值电压Vth也会对驱动电流造成影响，因此，在发明实施例中，设置阈值补偿模块15以补偿所述驱动晶体管M0的阈值电压Vth。
如图7所示，所述阈值补偿模块15和所述数据写入模块12由同一个第三扫描信号端S3进行控制，因此，阈值补偿和数据写入是在数据写入阶段同时进行的。
在数据写入阶段，所述基准电源电压子模块131处于工作状态，将基准电源电压VPVDD写入所述保持模块14的第一端N1。所述数据写入模块12处于工作状态，将所述数据信号VData写入驱动晶体管M0的第一电极端N3，即所述驱动晶体管M0的第一电极端N3的电压为VData，则所述驱动晶体管M0的第二电极端N4的电压为VData-|Vth|，那么所述驱动晶体管的栅极的电压为VData-|Vth|。
在压降补偿阶段，所述实际电源电压子模块132处于工作状态，将实际电源电压VPVDDx写入所述保持模块14的第一端N1，此时，所述保持模块14第一端N1的电压发生了变化，由基准电源电压VPVDD变为实际电源电压VPVDDx，电压变化量ΔPVDD＝VPVDD-VPVDDx，即电源电压的压降ΔPVDD。
所述保持模块14将所述电源电压的压降ΔPVDD耦合至所述驱动晶体管M0的栅极G，此时，所述驱动晶体管栅极的电压为VData-|Vth|-ΔPVDD。
在发光阶段，所述实际电源电压子模块132持续处于工作状态，即所述驱动晶体管M0从实际电源电压端PVDDx取电，那么所述驱动晶体管M0的驱动电流I＝K(VPVDDx-(VData-|Vth|-ΔPVDD)-|Vth|)2。
即I＝K(VPVDD-VData)2，其中，K为电流系数。
由此可知，在所述驱动晶体管M0从实际电源电压端PVDDx取电的情况下，所述驱动晶体管M0的驱动电流只与基准电源电压VPVDD的数值和数据信号电压VData有关，由于不在基准电源电压端PVDD取电，因此，基准电源电压VPVDD的数值不会发生变化，进而保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
进一步的，基于本发明上述实施例，参考图8，图8为本发明实施例提供的又一种像素电路的结构示意图。
所述数据写入模块12包括：第五晶体管M5。
所述第五晶体管M5的栅极与所述第三扫描信号端S3电连接、第一电极端与所述数据信号端Data电连接、第二电极端与所述驱动晶体管M0的第一电极端N3电连接。
所述阈值补偿模块15包括：第六晶体管M6。
所述第六晶体管M6的栅极与所述第三扫描信号端S3电连接、第一电极端与所述驱动晶体管M0的栅极G电连接、第二电极端与所述驱动晶体管M0的第二电极端N4电连接。
在该实施例中，所述第五晶体管M5和所述第六晶体管M6为P型晶体管或N型晶体管。
当为P型晶体管时，所述第五晶体管M5和所述第六晶体管M6的第一电极端为源极、第二电极端为漏极；所述第三扫描信号端S3的第三扫描信号为低电平时，所述第五晶体管M5和所述第六晶体管M6导通；高电平时，所述第五晶体管M5和所述第六晶体管M6截止。
当为N型晶体管时，所述第五晶体管M5和所述第六晶体管M6的第一电极端为漏极、第二电极端为源极；所述第三扫描信号端S3的第三扫描信号为高电平时，所述第五晶体管M5和所述第六晶体管M6导通；低电平时，所述第五晶体管M5和所述第六晶体管M6截止。
进一步的，基于本发明上述实施例，参考图9，图9为本发明实施例提供的又一种像素电路的结构示意图。
所述像素电路还包括：
第一复位模块16，与所述驱动晶体管M0的栅极G电连接，用于在初始化阶段，向所述驱动晶体管M0的栅极G提供初始化电压信号Vref。
所述第一复位模块16的控制端与第四扫描信号端S4电连接、第一端与初始化电压信号端Vref电连接、第二端与所述驱动晶体管M0的栅极G电连接。
第二复位模块17，与所述发光元件11的电流输入端电连接，用于在所述初始化阶段，向所述发光元件11的电流输入端提供初始化电压信号Vref。
所述第二复位模块17的控制端与所述第四扫描信号端S4电连接、第一端与所述初始化电压信号端Vref电连接、第二端与所述发光元件11的电流输入端电连接。
进一步的，基于本发明上述实施例，参考图10，图10为本发明实施例提供的又一种像素电路的结构示意图。
所述第一复位模块16包括：第七晶体管M7。
所述第七晶体管M7的栅极与所述第四扫描信号端S4电连接、第一电极端与初始化电压信号端Vref电连接、第二电极端与所述驱动晶体管M0的栅极G电连接。
所述第二复位模块17包括：第八晶体管M8。
所述第八晶体管M8的栅极与所述第四扫描信号端S4电连接、第一电极端与所述初始化电压信号端Vref电连接，第二电极端与所述发光元件11的电流输入端电连接。
在该实施例中，所述第七晶体管M7和所述第八晶体管M8为P型晶体管或N型晶体管。
当为P型晶体管时，所述第七晶体管M7和所述第八晶体管M8的第一电极端为源极、第二电极端为漏极；所述第四扫描信号端S4的第四扫描信号为低电平时，所述第七晶体管M7和所述第八晶体管M8导通；高电平时，所述第七晶体管M7和所述第八晶体管M8截止。
当为N型晶体管时，所述第七晶体管M7和所述第八晶体管M8的第一电极端为漏极、第二电极端为源极；所述第四扫描信号端S4的第四扫描信号为高电平时，所述第七晶体管M7和所述第八晶体管M8导通；低电平时，所述第七晶体管M7和所述第八晶体管M8截止。
进一步的，基于本发明上述实施例，参考图11，图11为本发明实施例提供的又一种像素电路的结构示意图。
所述像素电路还包括：第一发光控制模块18和第二发光控制模块19。
所述第一发光控制模块18的控制端与第五扫描信号端Emit电连接、第一端与所述实际电源电压端PVDDx电连接、第二端与所述驱动晶体管M0的第一电极端N3电连接。
所述第二发光控制模块19的控制端与所述第五扫描信号端Emit电连接、第一端与所述发光元件11的电流输入端电连接、第二端与所述驱动晶体管M0的第二电极端N4电连接。
在该实施例中，所述第一发光控制模块18和所述第二发光控制模块19用于控制所述驱动晶体管M0驱动所述发光元件11的通路状态。
进一步的，基于本发明上述实施例，参考图12，图12为本发明实施例提供的又一种像素电路的结构示意图。
所述第一发光控制模块18包括：第九晶体管M9。
所述第九晶体管M9的栅极与所述第五扫描信号端Emit电连接、第一电极端与所述实际电源电压端PVDDx电连接、第二电极端与所述驱动晶体管M0的第一电极端N3电连接。
所述第二发光控制模块19包括：第十晶体管M10。
所述第十晶体管M10的栅极与所述第五扫描信号端Emit电连接、第一电极端与所述发光元件11的电流输入端电连接、第二电极端与所述驱动晶体管M0的第二电极端N4电连接。
在该实施例中，所述第九晶体管M9和所述第十晶体管M10为P型晶体管或N型晶体管。
当为P型晶体管时，所述第九晶体管M9和所述第十晶体管M10的第一电极端为源极、第二电极端为漏极；所述第五扫描信号端Emit的第五扫描信号为低电平时，所述第九晶体管M9和所述第十晶体管M10导通；高电平时，所述第九晶体管M9和所述第十晶体管M10截止。
当为N型晶体管时，所述第九晶体管M9和所述第十晶体管M10的第一电极端为漏极、第二电极端为源极；所述第五扫描信号端Emit的第五扫描信号为高电平时，所述第九晶体管M9和所述第十晶体管M10导通；低电平时，所述第九晶体管M9和所述第十晶体管M10截止。
进一步的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种像素电路的驱动方法，参考图13，图13为本发明实施例提供的一种像素电路的驱动方法的流程示意图。
所述驱动方法包括：
S101：在数据写入阶段，所述压降补偿模块13处于第一工作状态，所述数据写入模块12处于工作状态，将数据信号写入所述驱动晶体管M0的栅极G。
具体的，如图11所示，所述压降补偿模块13包括：基准电源电压子模块131和实际电源电压子模块132。
所述第一工作状态表征所述基准电源电压子模块131处于工作状态，所述实际电源电压子模块132处于停止状态，在所述数据写入阶段将基准电源电压VPVDD写入第一节点，所述第一节点为所述保持模块14的第一端N1。
S102：在压降补偿阶段，所述数据写入模块12处于不工作状态，所述压降补偿模块13处于第二工作状态，用于补偿电源电压的压降至所述驱动晶体管M0的栅极G。
具体的，如图11所示，所述压降补偿模块13包括：基准电源电压子模块131和实际电源电压子模块132。
所述第二工作状态表征所述基准电源电压子模块131处于停止状态，所述实际电源电压子模块132处于工作状态，在所述压降补偿阶段补偿所述电源电压的压降至所述驱动晶体管M0的栅极G。
所述电源电压的压降为所述基准电源电压VPVDD与所述实际电源电压VPVDDx的差值。
S103：在发光阶段，所述压降补偿模块13处于所述第二工作状态、所述驱动晶体管M0处于工作状态，产生驱动电流驱动所述发光元件11发光。
在该实施例中，通过控制压降补偿模块13的工作状态，以补偿电源电压的压降至驱动晶体管M0的栅极G，消除了电源电压压降对像素电路的影响，保证每个像素单元中驱动晶体管的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
进一步的，基于本发明上述实施例，参考图14，图14为本发明实施例提供的另一种像素电路的驱动方法的流程示意图。
如图11所示，所述像素电路还包括：阈值补偿模块15。
所述驱动方法还包括：
步骤S101具体为：在数据写入阶段，所述压降补偿模块13处于第一工作状态，所述数据写入模块12处于工作状态，将数据信号写入所述驱动晶体管M0的栅极G，所述阈值补偿模块15处于工作状态，用于补偿所述驱动晶体管M0的阈值电压Vth。
进一步的，基于本发明上述实施例，参考图15，图15为本发明实施例提供的又一种像素电路的驱动方法的流程示意图。
如图11所示，所述像素电路还包括：第一复位模块16和第二复位模块17。
在所述数据写入阶段之前还包括初始化阶段，所述驱动方法还包括：
S100：在初始化阶段，所述第一复位模块16处于工作状态，将初始化电压信号Vref写入所述驱动晶体管M0的栅极G，所述第二复位模块17处于工作状态，将初始化电压信号Vref写入所述发光元件11的电流输入端。
进一步的，基于本发明上述实施例，参考图16，图16为本发明实施例提供的一种像素电路的驱动方法的时序示意图。
结合图12所示的像素电路的电路元件图，以M1-M2晶体管和M5-M10晶体管为P型晶体管和驱动晶体管M0为P型晶体管为例进行说明。
如图16所示，在本发明的一个实施例中，驱动所述发光元件11发光主要包括四个阶段，第一阶段：初始化阶段T1；第二阶段：数据写入阶段T2；第三阶段：压降补偿阶段T3；第四阶段：发光阶段T4。
所述基准电源电压子模块131包括第一有效工作时间段t1，即所述第一扫描信号端S1的第一扫描信号为低电平的时间段，所述实际电源电压子模块132包括第二有效工作时间段t2，即所述第二扫描信号端S2的第二扫描信号为低电平的时间段。
如图16所示，所述第一有效工作时间段t1的起始时刻和所述第二有效时间段t2的截止时刻为同一时刻，所述第一有效工作时间段t1的截止时刻和所述第二有效时间段t2的起始时刻为同一时刻。
并且，所述第一有效工作时间段t1的起始时刻和所述数据写入阶段T2的起始时刻为同一时刻。
所述压降补偿阶段T3的起始时刻早于所述发光阶段T4的起始时刻，用于在压降补偿完成后，再进入发光阶段T4，保证发光元件11从始至终的发光亮度相同。
结合图12和图16，在初始化阶段T1，所述第一扫描信号端S1的第一扫描信号、所述第三扫描信号端S3的第三扫描信号、所述第五扫描信号端Emit的第五扫描信号均为高电平，所述第一晶体管M1、所述第五晶体管M5、所述第六晶体管M6、所述第九晶体管M9和所述第十晶体管M10均处于截止状态。
所述第二扫描信号端S2的第二扫描信号、所述第四扫描信号端S4的第四扫描信号均为低电平，所述第二晶体管M2、所述第七晶体管M7和所述第八晶体管M8处于导通状态，将初始化电压信号Vref写入所述驱动晶体管M0的栅极G和所述发光元件11的电流输入端。
在数据写入阶段T2，所述第一扫描信号端S1的第一扫描信号为低电平，所述第一晶体管M1处于导通状态，将基准电源电压VPVDD写入所述电容C的第一端；所述第三扫描信号端S3的第三扫描信号为低电平，所述第五晶体管M5和所述第六晶体管M6处于导通状态，所述驱动晶体管M0的第一电极端N3的电压为VData，则所述驱动晶体管M0的第二电极端N4的电压为VData-|Vth|，则所述驱动晶体管M0的栅极G的电压为VData-|Vth|。
所述第二扫描信号端S2的第二扫描信号、所述第四扫描信号端S4的第四扫描信号、所述第五扫描信号端Emit的第五扫描信号均为高电平，所述第二晶体管M2、所述第七晶体管M7、所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10处于截止状态。
在压降补偿阶段T3，所述第二扫描信号端S2的第二扫描信号为低电平，所述第二晶体管M2处于导通状态，将实际电源电压VPVDDx写入所述电容C的第一端。所述第一扫描信号端S1的第一扫描信号、所述第三扫描信号端S3的第三扫描信号、所述第四扫描信号端S4的第四扫描信号、所述第五扫描信号端Emit的第五扫描信号均为高电平，所述第一晶体管M1、所述第五晶体管M5、所述第六晶体管M6、所述第七晶体管M7、所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10处于截止状态。
此时，所述电容C的第一端的电压发生变化，由基准电源电压VPVDD变为实际电源电压VPVDDx，电压变化量ΔPVDD＝VPVDD-VPVDDx，即电源电压的压降ΔPVDD。
那么，所述电容C的第二端的电压也会发生等电压变化，那么，所述驱动晶体管的栅极的电压此时为VData-|Vth|-ΔPVDD。
在发光阶段T4，所述第二扫描信号端S2的第二扫描信号、所述第五扫描信号端Emit的第五扫描信号为低电平，所述第二晶体管M2、所述第九晶体管M9和所述第十晶体管M10处于导通状态；所述第一扫描信号端S1的第一扫描信号、所述第三扫描信号端S3的第三扫描信号、所述第四扫描信号端S4的第四扫描信号均为高电平，所述第一晶体管M1、所述第五晶体管M5、所述第六晶体管M6、所述第七晶体管M7和所述第八晶体管M8处于截止状态。
驱动晶体管M0从实际电源电压端PVDDx取电，此时，所述驱动晶体管M0的栅极G的电压为VData-|Vth|-ΔPVDD，第一电极端的电压为VPVDDx，那么驱动电流为I＝K(VPVDDx-(VData-|Vth|-ΔPVDD)-|Vth|)2。
整理可得：I＝K(VPVDD-VData)2。
由此可知，在所述驱动晶体管M0从实际电源电压端PVDDx取电的情况下，所述驱动晶体管M0的驱动电流只与基准电源电压VPVDD的数值和数据信号电压VData有关，由于不在基准电源电压端PVDD取电，因此，基准电源电压VPVDD的数值不会发生变化，进而保证每个像素单元中驱动晶体管M0的驱动电流相同，进而使每个像素单元的显示亮度一致，改善了现有技术中不同像素单元显示亮度不一致的问题，达到提高显示效果的目的。
进一步的，基于本发明上述实施例，参考图17，图17为本发明实施例提供的另一种像素电路的驱动方法的时序示意图。
所述第一有效工作时间段t1的起始时刻和所述初始化阶段T1的起始时刻为同一时刻。
具体的，在初始化阶段T1，所述第二扫描信号端S2的第二扫描信号、所述第三扫描信号端S3的第三扫描信号、所述第五扫描信号端Emit的第五扫描信号均为高电平，所述第二晶体管M2、所述第五晶体管M5、所述第六晶体管M6、所述第九晶体管M9和所述第十晶体管M10均处于截止状态。所述第一扫描信号端S1的第一扫描信号、所述第四扫描信号端S4的第四扫描信号均为低电平，所述第一晶体管M1、所述第七晶体管M7和所述第八晶体管M8处于导通状态，将初始化电压信号Vref写入所述驱动晶体管M0的栅极G和所述发光元件11的电流输入端。
进一步的，基于本发明上述实施例，参考图18，图18为本发明实施例提供的又一种像素电路的驱动方法的时序示意图。
所述压降补偿阶段T3的起始时刻和所述发光阶段T4的起始时刻为同一时刻。
具体的，所述压降补偿阶段T3和所述发光阶段T4为同一阶段，即在发光阶段T4同时进行电源电压的压降补偿。
需要说明的是，本发明实施例以P型晶体管为例进行说明，当采用N型晶体管时，每个阶段的扫描信号翻转即可。
参考图19，图19为本发明实施例提供的一种晶体管的结构示意图。
所述晶体管包括设置在衬底20上的缓冲层21。
设置在所述缓冲层21一侧的有源层22、栅极23、源极24、漏极25。
设置在所述有源层22和所述栅极23之间的栅极绝缘层26、设置在所述栅极23与所述源极24和所述漏极25之间的层间绝缘层27。
钝化层28设置在所述源极24和所述漏极25背离所述层间绝缘层27的一侧，平坦化层29设置在所述钝化层28背离所述层间绝缘层27的一侧。
需要说明的是，所述源极24和所述漏极25位于同一层。
可选的，所述缓冲层21包括但不限定于无机材料层或有机材料层，其中，无机材料层的材料包括但不限定于氧化硅、氮化硅、氮氧化硅、氧化铝或氮化铝等，有机材料层的材料包括但不限定于亚克力或PI等。
进一步的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示面板，参考图20，图20为本发明实施例提供的一种显示面板的结构示意图。
所述显示面板30包括多个阵列排布的像素31，每一像素31包括本发明实施例提供的像素电路，该像素电路驱发光元件进行发光，以使显示面板能够显示相应画面。
该显示面板30采用该像素电路驱动发光元件发光，其每个像素单元的发光亮度相同，使所述显示面板具有更好的显示效果。
进一步的，基于本发明上述实施例，在本发明另一实施例中还提供了一种电子设备，参考图21，图21为本发明实施例提供的一种电子设备的结构示意图。
所述电子设备32包括上述实施例所述的像素电路。
所述电子设备32包括但不限定于手机、平板、笔记版电脑或电视机等任何具有显示功能的电子设备。
以上对本发明所提供的一种像素电路及其驱动方法、显示面板及电子设备进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

1.一种像素电路，其特征在于，所述像素电路包括：
发光元件，用于响应驱动电流以处于发光状态；
驱动晶体管，用于向所述发光元件提供驱动电流；
数据写入模块，用于将数据信号写入所述驱动晶体管的栅极；
压降补偿模块，用于补偿电源电压的压降至所述驱动晶体管的栅极；
保持模块，与所述驱动晶体管的栅极电连接，用于将所述压降补偿至所述驱动晶体管的栅极，且在发光阶段保持所述驱动晶体管的栅极的电压。
2.根据权利要求1所述的像素电路，其特征在于，所述压降补偿模块包括：基准电源电压子模块和实际电源电压子模块；
所述基准电源电压子模块的控制端与第一扫描信号端电连接、第一端与基准电源电压端电连接、第二端与所述保持模块的第一端电连接；
所述实际电源电压子模块的控制端与第二扫描信号端电连接、第一端与实际电源电压端电连接、第二端与所述保持模块的第一端电连接。
3.根据权利要求2所述的像素电路，其特征在于，所述基准电源电压子模块包括：第一晶体管；
所述第一晶体管的栅极与所述第一扫描信号端电连接、第一电极端与所述基准电源电压端电连接、第二电极端与所述保持模块的第一端电连接。
4.根据权利要求2所述的像素电路，其特征在于，所述实际电源电压子模块包括：第二晶体管；
所述第二晶体管的栅极与所述第二扫描信号端电连接、第一电极端与所述实际电源电压端连接、第二电极端与所述保持模块的第一端电连接。
5.根据权利要求2所述的像素电路，其特征在于，所述压降补偿模块还包括：反相器；
所述反相器的输入端与所述第一扫描信号端电连接，输出端与所述实际电源电压子模块的控制端电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端与第三扫描信号端电连接、第一端与数据信号端电连接、第二端与所述驱动晶体管的第一电极端电连接。
7.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括：
阈值补偿模块，用于补偿所述驱动晶体管的阈值电压；
所述阈值补偿模块的控制端与所述第三扫描信号端电连接、第一端与所述驱动晶体管的栅极电连接、第二端与所述驱动晶体管的第二电极端电连接。
8.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：
第一复位模块，与所述驱动晶体管的栅极电连接，用于在初始化阶段，向所述驱动晶体管的栅极提供初始化电压信号；
所述第一复位模块的控制端与第四扫描信号端电连接、第一端与初始化电压信号端电连接、第二端与所述驱动晶体管的栅极电连接；
第二复位模块，与所述发光元件的电流输入端电连接，用于在所述初始化阶段，向所述发光元件的电流输入端提供初始化电压信号；
所述第二复位模块的控制端与所述第四扫描信号端电连接、第一端与所述初始化电压信号端电连接、第二端与所述发光元件的电流输入端电连接。
9.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括：第一发光控制模块和第二发光控制模块；
所述第一发光控制模块的控制端与第五扫描信号端电连接、第一端与所述实际电源电压端电连接、第二端与所述驱动晶体管的第一电极端电连接；
所述第二发光控制模块的控制端与所述第五扫描信号端电连接、第一端与所述发光元件的电流输入端电连接、第二端与所述驱动晶体管的第二电极端电连接。
10.根据权利要求2所述的像素电路，其特征在于，所述保持模块为电容；
所述电容的第一端分别与所述基准电源电压子模块的第二端和所述实际电源电压子模块的第二端电连接、第二端与所述驱动晶体管的栅极电连接。
11.一种像素电路的驱动方法，用于驱动权利要求1-10任一项所述的像素电路，其特征在于，所述驱动方法包括：
在数据写入阶段，所述压降补偿模块处于第一工作状态，所述数据写入模块处于工作状态，将数据信号写入所述驱动晶体管的栅极；
在压降补偿阶段，所述数据写入模块处于不工作状态，所述压降补偿模块处于第二工作状态，用于补偿电源电压的压降至所述驱动晶体管的栅极；
在发光阶段，所述压降补偿模块处于所述第二工作状态、所述驱动晶体管处于工作状态，产生驱动电流驱动所述发光元件发光。
12.根据权利要求11所述的驱动方法，其特征在于，所述压降补偿模块包括：基准电源电压子模块和实际电源电压子模块；
所述第一工作状态表征所述基准电源电压子模块处于工作状态，所述实际电源电压子模块处于停止状态，在所述数据写入阶段将基准电源电压写入第一节点；
所述第二工作状态表征所述基准电源电压子模块处于停止状态，所述实际电源电压子模块处于工作状态，在所述压降补偿阶段补偿所述电源电压的压降至所述驱动晶体管的栅极，所述电源电压的压降为所述基准电源电压与所述实际电源电压的差值。
13.根据权利要求12所述的驱动方法，其特征在于，所述基准电源电压子模块包括第一有效工作时间段，所述实际电源电压子模块包括第二有效工作时间段；
所述第一有效工作时间段的起始时刻和所述第二有效时间段的截止时刻为同一时刻，所述第一有效工作时间段的截止时刻和所述第二有效时间段的起始时刻为同一时刻。
14.根据权利要求13所述的驱动方法，其特征在于，所述第一有效工作时间段的起始时刻和所述数据写入阶段的起始时刻为同一时刻。
15.根据权利要求11所述的驱动方法，其特征在于，所述压降补偿阶段的起始时刻早于所述发光阶段的起始时刻；
或，所述压降补偿阶段的起始时刻和所述发光阶段的起始时刻为同一时刻。
16.根据权利要求11所述的驱动方法，其特征在于，所述像素电路还包括：阈值补偿模块；
所述驱动方法还包括：
在所述数据写入阶段，所述阈值补偿模块处于工作状态，用于补偿所述驱动晶体管的阈值电压。
17.根据权利要求13所述的驱动方法，其特征在于，所述像素电路还包括：第一复位模块和第二复位模块；
在所述数据写入阶段之前还包括初始化阶段，所述驱动方法还包括：
在初始化阶段，所述第一复位模块处于工作状态，将初始化电压信号写入所述驱动晶体管的栅极，所述第二复位模块处于工作状态，将初始化电压信号写入所述发光元件的电流输入端。
18.根据权利要求17所述的驱动方法，其特征在于，所述第一有效工作时间段的起始时刻和所述初始化阶段的起始时刻为同一时刻。
19.一种显示面板，其特征在于，所述显示面板包括权利要求1-10任一项所述的像素电路。
20.一种电子设备，其特征在于，所述电子设备包括权利要求1-10任一项所述的像素电路。
CN202010875984.3A 2020-08-27 2020-08-27 一种像素电路及其驱动方法、显示面板及电子设备 Pending CN111916028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010875984.3A CN111916028A (zh) 2020-08-27 2020-08-27 一种像素电路及其驱动方法、显示面板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010875984.3A CN111916028A (zh) 2020-08-27 2020-08-27 一种像素电路及其驱动方法、显示面板及电子设备

Publications (1)

Publication Number Publication Date
CN111916028A true CN111916028A (zh) 2020-11-10

Family

ID=73278840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010875984.3A Pending CN111916028A (zh) 2020-08-27 2020-08-27 一种像素电路及其驱动方法、显示面板及电子设备

Country Status (1)

Country Link
CN (1) CN111916028A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112365843A (zh) * 2020-12-09 2021-02-12 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法、显示面板及装置
CN113689822A (zh) * 2021-10-26 2021-11-23 墨研计算科学（南京）有限公司 一种基于led的微型显示屏的发光控制方法及系统
WO2023023930A1 (zh) * 2021-08-24 2023-03-02 京东方科技集团股份有限公司 像素电路、驱动方法、显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN105931599A (zh) * 2016-04-27 2016-09-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN105931599A (zh) * 2016-04-27 2016-09-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112365843A (zh) * 2020-12-09 2021-02-12 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法、显示面板及装置
WO2023023930A1 (zh) * 2021-08-24 2023-03-02 京东方科技集团股份有限公司 像素电路、驱动方法、显示基板和显示装置
GB2618944A (en) * 2021-08-24 2023-11-22 Boe Technology Group Co Ltd Pixel circuit, driving method, display substrate, and display apparatus
CN113689822A (zh) * 2021-10-26 2021-11-23 墨研计算科学（南京）有限公司 一种基于led的微型显示屏的发光控制方法及系统

Similar Documents

Publication Publication Date Title
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN111403465B (zh) 阵列基板、显示面板和显示装置
CN112562593B (zh) 一种显示面板和显示装置
CN110473503B (zh) 一种像素电路、显示面板和显示装置
JP6360906B2 (ja) 有機発光ダイオードの駆動回路
TWI228696B (en) Pixel circuit for active matrix OLED and driving method
WO2021227764A1 (zh) 一种像素驱动电路及其驱动方法、显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
WO2016187990A1 (zh) 像素电路以及像素电路的驱动方法
JP7025213B2 (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN110660360A (zh) 像素电路及其驱动方法、显示面板
CN111916028A (zh) 一种像素电路及其驱动方法、显示面板及电子设备
WO2015143835A1 (zh) 像素补偿电路、阵列基板及显示装置
WO2014172977A1 (zh) 像素驱动电路、阵列基板以及显示装置
CN112908258B (zh) 像素驱动电路、驱动方法、显示面板与显示装置
WO2019214397A1 (zh) 像素驱动电路及驱动方法、显示装置
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN111179851A (zh) 像素电路及其驱动方法、和显示装置
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN114664253B (zh) 像素电路、像素驱动方法及显示装置
CN110930949A (zh) 像素电路和显示面板
CN108877679A (zh) 像素电路、显示装置和像素驱动方法
CN112837654A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
TWI628646B (zh) 畫素驅動電路及具有畫素驅動電路的顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201110

RJ01 Rejection of invention patent application after publication