CN113870794B - 像素电路及其驱动方法 - Google Patents

像素电路及其驱动方法 Download PDF

Info

Publication number
CN113870794B
CN113870794B CN202111367139.6A CN202111367139A CN113870794B CN 113870794 B CN113870794 B CN 113870794B CN 202111367139 A CN202111367139 A CN 202111367139A CN 113870794 B CN113870794 B CN 113870794B
Authority
CN
China
Prior art keywords
transistor
terminal
control signal
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111367139.6A
Other languages
English (en)
Other versions
CN113870794A (zh
Inventor
萧恺纬
叶佳元
刘匡祥
吴柏翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113870794A publication Critical patent/CN113870794A/zh
Application granted granted Critical
Publication of CN113870794B publication Critical patent/CN113870794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种像素电路及其驱动方法，像素电路包括第一、第二、第三、第四、第五和第六晶体管、驱动晶体管、氧化物晶体管以及电容。驱动晶体管的控制端耦接于氧化物晶体管的第二端，驱动晶体管的第二端耦接于第一晶体管的第二端和第二晶体管的第二端。第一晶体管的第一端耦接于氧化物晶体管的第一端。第二晶体管的第一端和第三晶体管的第一端耦接于发光元件的阳极端。第四晶体管的第一端耦接于第一晶体管的第一端和氧化物晶体管的第一端。电容的一端耦接于驱动晶体管的控制端和氧化物晶体管的第二端。电容的另一端耦接于第五晶体管的第二端和第六晶体管的第一端。

Description

像素电路及其驱动方法
技术领域
本公开内容涉及一种像素电路及其驱动方法，特别涉及一种适用于低画面更新率的像素电路及其驱动方法。
背景技术
随着数字显示装置的需求日益增加，低画面更新率(或称低帧率，Low FrameRate)广泛应用在显示装置中，用以降低电源消耗，达到省电、延长使用时间的目的。然而，在画面未进行更新时，维持先前画面的帧数在发光阶段显示的亮度会不稳定，将导致闪烁。
发明内容
本公开内容的一实施方式为一像素电路。该像素电路包括一驱动晶体管、一第一晶体管、一氧化物晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管以及一电容。驱动晶体管的控制端耦接于一第一节点，该驱动晶体管的第一端接收一系统高电压，且该驱动晶体管的第二端耦接于一第二节点。该第一晶体管的控制端接收一第一控制信号，该第一晶体管的第一端耦接于一第三节点，且该第一晶体管的第二端耦接于该第二节点。该氧化物晶体管的控制端接收一第二控制信号，该氧化物晶体管的第一端耦接于该第三节点，且该氧化物晶体管的第二端耦接于该第一节点。该第二晶体管的控制端接收一发光控制信号，该第二晶体管的第一端耦接于一发光元件的阳极端，且该第二晶体管的第二端耦接于该第二节点。该第三晶体管的控制端接收一第三控制信号，该第三晶体管的第一端耦接于该发光元件的阳极端，且该第三晶体管的第二端接收一第一参考电压。该第四晶体管的控制端接收一第四控制信号，该第四晶体管的第一端耦接于该第三节点，且该第四晶体管的第二端接收该第一参考电压。该第五晶体管的控制端接收该第一控制信号，该第五晶体管的第一端接收一数据电压，且该第五晶体管的第二端耦接于一第四节点。该第六晶体管的控制端接收该发光控制信号，该第六晶体管的第一端耦接于该第四节点，且该第六晶体管的第二端接收一第二参考电压。该电容耦接于该第四节点以及该第一节点之间。
本公开内容的另一实施方式为一驱动方法。该驱动方法适用于一像素电路，包含：在一第一帧的一第一期间，重置一发光元件的阳极端至一第一参考电压；在该第一帧的一第二期间，重置一驱动晶体管的控制端以及第二端至该第一参考电压；在该第一帧的一第三期间，通过导通一第一晶体管以及一氧化物晶体管提供一补偿电压至该驱动晶体管的控制端；以及在该第一帧的一第四期间，通过导通的一第六晶体管以及一电容将一数据电压耦合至该驱动晶体管的控制端，以使该驱动晶体管根据一工作电压输出一驱动电流至该发光元件。
综上，在维持前一帧画面信号的期间中，本公开不写入新的数据电压至像素电路，但仍对发光元件的阳极端进行重置，使得发光元件不会有残存的电荷影响发光亮度。通过氧化物晶体管的设计，驱动晶体管的控制端的电压电平较能保持与在进行画面信号更新的期间中相近的电压电平。如此一来，便能在降低画面更新率时(即在低帧数模式下)，达到节省功耗并稳定发光亮度，避免产生闪烁的现象。
附图说明
图1是根据本公开内容的部分实施例示出一种像素电路的示意图。
图2是根据本公开内容的部分实施例示出一种像素电路中的第一控制信号、第二控制信号、第三控制信号与发光控制信号的时序图。
图3A～3D是根据本公开内容的部分实施例示出一种像素电路运行于不同期间的示意图。
图4是根据本公开内容的其他部分实施例示出一种像素电路中的第一控制信号、第二控制信号、第三控制信号与发光控制信号的时序图。
图5是根据本公开内容的其他部分实施例示出一种像素电路的示意图。
图6是根据本公开内容的其他部分实施例示出一种像素电路的示意图。
附图标记说明：
100,200：像素电路
T1,T2,T3,T4,T5,T6,T7：晶体管
TD：驱动晶体管
TO：氧化物晶体管
C1：电容
N1,N2,N3,N4：节点
OLED：发光元件
S1,S2,S3：控制信号
EM：发光控制信号
Vdata：数据电压
OVDD：系统高电压
OVSS：系统低电压
Vref_N,Vref_P：参考电压
Vth：临界电压
Id：驱动电流
Fd,Fs：期间
P1,P2,P3,P4：子期间
具体实施方式
下文是举实施例配合说明书附图作详细说明，但所描述的具体实施例仅用以解释本公开，并不用来限定本公开，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开内容所涵盖的范围。
在全篇说明书与权利要求所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
请参阅图1，图1描述根据本公开的部分实施例所示出的一像素电路100。像素电路100包括一驱动晶体管TD、一氧化物晶体管TO、多个晶体管T1～T6、一电容C1以及一发光元件OLED。
于部分实施例中，像素电路100可应用于显示装置。例如，主动式有机发光二极管显示器(Active Matrix Organic Light Emitting Display，AMOLED)和主动式微发光二极管显示器(Active Matrix Micro Light Emitting Display，AMOLED，AMμLED)等等。举例来说，显示装置中可包含以阵列排列的多个像素电路100，以组成完整的显示面板。
于部分实施例中，除了多个像素电路100以外，显示装置还可包含控制器、源极驱动器以及栅极驱动器。其中，控制器耦接源极驱动器与栅极驱动器，源极驱动器通过多个数据线连接至显示面板中的多个像素电路100，且栅极驱动器通过多个扫描线连接至显示面板中的多个像素电路100。控制器会通过源极驱动器与栅极驱动器按序驱动每一列的像素电路100。
如图1所示，驱动晶体管TD的控制端(例如栅极端)耦接于一节点N1，驱动晶体管TD的第一端(例如源极端)接收一系统高电压OVDD，且驱动晶体管TD的第二端(例如漏极端)耦接于一节点N2。晶体管T1的第一端耦接于一节点N3，晶体管T1的第二端耦接于节点N2，且晶体管T1的控制端接收一第一控制信号S2，使得晶体管T1用以根据第一控制信号S2选择性地导通或关断。氧化物晶体管TO的第一端耦接于节点N3(即氧化物晶体管TO的第一端耦接于晶体管T1的第一端)，氧化物晶体管TO的第二端耦接于节点N1(即氧化物晶体管TO的第二端耦接于驱动晶体管TD的控制端)，且氧化物晶体管TO的控制端接收一第二控制信号S3，使得氧化物晶体管TO用以根据第二控制信号S3选择性地导通或关断。
晶体管T2的第一端耦接于发光元件OLED的阳极端，且晶体管T2的第二端耦接于节点N2。换言之，驱动晶体管TD的第二端、晶体管T1的第二端以及晶体管T2的第二端耦接在一起。晶体管T2的控制端接收一发光控制信号EM，使得晶体管T2用以根据发光控制信号EM选择性地导通或关断。
晶体管T3的第一端耦接于发光元件OLED的阳极端(即晶体管T3的第一端耦接于晶体管T2的第一端)，晶体管T3的第二端接收一参考电压Vref_N，且晶体管T3的控制端接收一第三控制信号S1[N]，使得晶体管T3用以根据第三控制信号S1[N]选择性地导通或关断。发光元件OLED的阴极端接收一系统低电压OVSS。
晶体管T4的第一端耦接于节点N3。换言之，晶体管T4的第一端、氧化物晶体管TO的第一端和晶体管T1的第一端耦接在一起。晶体管T4的第二端接收参考电压Vref_N，且晶体管T4的控制端接收续传级的第三控制信号S1[N+1]，使得晶体管T4用以根据续传级的第三控制信号S1[N+1]选择性地导通或关断。
电容C1耦接于节点N1以及一节点N4之间。晶体管T5的第一端接收一数据电压Vdata，晶体管T5的第二端耦接于节点N4，且晶体管T5的控制端接收第一控制信号S2，使得晶体管T5用以根据第一控制信号S2选择性地导通或关断。晶体管T6的第一端耦接于节点N4(即晶体管T6的第一端耦接于晶体管T5的第二端)，晶体管T6的第二端接收参考电压Vref_P，且晶体管T6的控制端接收发光控制信号EM，使得晶体管T6用以根据发光控制信号EM选择性地导通或关断。
于部分实施例中，参考电压Vref_P与参考电压Vref_N具有相同的电压电平，但本公开并不以此为限。于其他实施例中，参考电压Vref_P与参考电压Vref_N分别具有不相同的电压电平。值得注意的是，不管参考电压Vref_P与参考电压Vref_N是否具有相同的电压电平，参考电压Vref_P与参考电压Vref_N皆分别由两个独立的电压源供应。
于图1的实施例中，驱动晶体管TD以及晶体管T1～T6均为P型薄膜晶体管，而氧化物晶体管TO则为N型薄膜晶体管，但本公开并不以此为限。于其他实施例中，驱动晶体管TD以及晶体管T1～T6均为N型薄膜晶体管，而氧化物晶体管TO受限于其制作材料的因素仍为N型薄膜晶体管。具体而言，驱动晶体管TD以及晶体管T1～T6的主动层主要是由多晶硅(polysilicon)形成，而氧化物晶体管TO的主动层主要是由氧化物半导体(oxidesemiconductor)形成。
于部分实施例中，发光元件OLED可为有机发光二极管或微发光二极管等等。于部分实施例中，微发光二极管指的是二极管芯片尺寸在75μm以下，其中二极管芯片是先于二极管晶圆上生成，再通过巨量转移技术转移至显示装置的基板上以电性连接于晶体管。
请参阅图2，图2为根据本公开的部分实施例所示出的第一控制信号S2、第二控制信号S3、第三控制信号S1以及发光控制信号EM的时序图。于图2的实施例中，在一般模式下，像素电路100的每一帧(frame)均如期间Fd所示。期间Fd中的信号为一般进行画面更新时的信号。其中，图2中的第三控制信号S1[N]代表用于控制图1中的像素电路100的信号，而图2中的续传级的第三控制信号S1[N+1]则代表用于驱动与像素电路100相邻的另一列的像素电路的信号。
接下来对像素电路100的运行进行说明。如图2所示，期间Fd包括子期间P1～P4。具体而言，子期间P1为重置发光元件OLED的阳极端的阶段，子期间P2为重置驱动晶体管TD的控制端与第二端的阶段，子期间P3为像素电路100的写入和补偿阶段，而子期间P4为像素电路100的发光阶段。
请一并参阅第2及3A图，图3A示出在发光元件OLED的阳极端的重置阶段(即子期间P1)中像素电路100的各个晶体管的状态示意图。于子期间P1，第三控制信号S1[N]切换至导通电压电平(例如，对于P型薄膜晶体管而言为低电压电平，对于N型薄膜晶体管而言为高电压电平)，且第一控制信号S2、第二控制信号S3、续传级的第三控制信号S1[N+1]与发光控制信号EM则维持于关断电压电平(例如，对于P型薄膜晶体管而言为高电压电平，而对于N型薄膜晶体管而言为低电压电平)。如此一来，氧化物晶体管TO以及晶体管T1～T2和T4～T6均关断，且晶体管T3导通，以提供参考电压Vref_N至发光元件OLED的阳极端。据此，发光元件OLED的阳极端于子期间P1被重置至参考电压Vref_N，以确保发光元件OLED的阳极端在发光阶段(即子期间P4)前没有残留电荷。
请一并参阅第2及3B图，图3B示出在重置驱动晶体管TD的控制端与第二端的阶段(即子期间P2)中像素电路100的各个晶体管的状态示意图。于子期间P2，第三控制信号S1[N]切换至关断电压电平，第一控制信号S2、第二控制信号S3与续传级的第三控制信号S1[N+1]切换至导通电压电平，且发光控制信号EM维持于关断电压电平。如此一来，晶体管T2、晶体管T3以及晶体管T6关断，且晶体管T1、晶体管T4、晶体管T5以及氧化物晶体管TO导通，以将参考电压Vref_N自晶体管T4的第二端提供至驱动晶体管TD的控制端(即节点N1)以及第二端(即节点N2)。据此，驱动晶体管TD的控制端以及第二端于子期间P2分别被重置至参考电压Vref_N，从而能清除前一帧画面的残留电荷。
请一并参阅第2及3C图，图3C示出在写入和补偿阶段(即子期间P3)中像素电路100的各个晶体管的状态示意图。于子期间P3，续传级的第三控制信号S1[N+1]切换至关断电压电平，第一控制信号S2与第二控制信号S3维持于导通电压电平，且第三控制信号S1[N]与发光控制信号EM维持于关断电压电平。如此一来，晶体管T2、晶体管T3、晶体管T4以及晶体管T6关断，且晶体管T1、晶体管T5以及氧化物晶体管TO导通。此时，驱动晶体管TD的第一端和控制端的电压差为系统高电压OVDD减去参考电压Vref_N。此电压差大于驱动晶体管TD的一临界电压Vth，使得驱动晶体管TD导通。据此，导通后的驱动晶体管TD根据其第一端的系统高电压OVDD对其控制端充电，直到驱动晶体管TD的第一端和控制端之间的电压差减少至驱动晶体管TD的临界电压Vth。
也就是说，驱动晶体管TD的控制端(即节点N1)于子期间P3被补偿至一补偿电压，此补偿电压即为系统高电压OVDD减去驱动晶体管TD的临界电压Vth。此外，于子期间P3，数据电压Vdata通过导通的晶体管T5被提供至节点N4。
请一并参阅第2及3D图，图3D示出在发光阶段(即子期间P4)中像素电路100的各个晶体管的状态示意图。于子期间P4，第三控制信号S1[N]与续传级的第三控制信号S1[N+1]维持于关断电压电平，第一控制信号S2与第二控制信号S3切换至关断电压电平，且发光控制信号EM切换至导通电压电平。如此一来，晶体管T1、晶体管T3、晶体管T4、晶体管T5以及氧化物晶体管TO关断，且晶体管T2以及晶体管T6导通，以通过电容C1将数据电压Vdata从节点N4耦合至驱动晶体管TD的控制端(即节点N1)。具体而言，晶体管T6导通后，节点N4的电压电平将从数据电压Vdata改变为参考电压Vref_P。由于电容C1两端的电压差不变，驱动晶体管TD的控制端(即节点N1)的电压电平也相对应的从补偿电压改变为一工作电压。此工作电压即为补偿电压(即系统高电压OVDD减去驱动晶体管TD的临界电压Vth)加上节点N4改变的电压差(即参考电压Vref_P减去数据电压Vdata)。
接着，驱动晶体管TD根据其第一端的电压电平(即系统高电压OVDD)以及其控制端的电压电平(即工作电压)产生一驱动电流Id。驱动电压Id按序通过晶体管T2以及发光元件OLED，使发光元件OLED发光。其中，驱动电流Id可由公式(1)表示：
其中，K为导电参数(Conduction Parameter)。通过子期间P3所产生的补偿电压进行补偿，驱动电流Id的电流大小将不受驱动晶体管TD的元件特性(例如临界电压Vth飘移)影响。如此一来，像素电路100在进行显示时，可提供相对稳定的驱动电流Id。
请参阅图4，图4为根据本公开的其他部分实施例所示出的第一控制信号S2、第二控制信号S3、第三控制信号S1以及发光控制信号EM的时序图。于图4的实施例中，在低帧数模式下，像素电路100的每一帧可如期间Fd和期间Fs交替所示。其中，期间Fd中的信号为一般进行画面更新时的信号，而期间Fs中的信号为维持前一帧画面的信号。换言之，在期间Fs中不会写入新的数据电压Vdata至像素电路100。
举例而言，当显示装置显示静态影像、变化幅度较小或变化速度较慢的画面内容时，当前一帧的信号如期间Fd所示，下一帧的信号如期间Fs所示，下下一帧的信号如期间Fd所示，以此类推。又例如，显示装置以i帧为一循环，循环中第1帧的信号如期间Fd所示，第2～i帧的信号如期间Fs所示，其中i为大于2的任意正整数。假设在一般模式下的画面更新频率约为60赫兹，当i为3时，第1帧会进行画面更新，第2帧和第3帧不进行画面更新，则在低帧数模式下的画面更新频率约为60/3＝20赫兹。
于图4的实施例中，期间Fd的说明与前述实施例的说明类似，故不在此赘述。如图4所示，期间Fs包含前述的子期间P1及P4。换言之，在期间Fs中仍会对像素电路100进行发光元件OLED的阳极端重置(即子期间P1)，并进行发光显示(即子期间P4)，以避免在低帧数模式下因为亮度不同产生的闪烁问题。期间Fs中的子期间P1和P4的说明与前述实施例的说明类似，故不在此赘述。
值得注意的是，由于氧化物晶体管TO具有低漏电的特性，驱动晶体管TD的控制端的电压电平在期间Fs中能稳定维持于前述工作电压。据此，可避免于低帧数模式下因为驱动晶体管TD的控制端的电压电平改变而产生亮度偏移的问题。此外，在氧化物晶体管TO的帮助下，电容C1的电容值也可降低，从而减少补偿时间以及布线(layout)空间。
请参阅图5，图5描述根据本公开的其他部分实施例所示出的一像素电路200。相较于图1的像素电路100，图5的像素电路200还包含一晶体管T7。如图5所示，晶体管T7的第一端耦接于氧化物晶体管TO的第一端，晶体管T7的第二端耦接于节点N3，且晶体管T7的控制端接收第一控制信号S2。像素电路200的其余设置与操作与前述实施例类似，故不在此赘述。
请参阅图6，图6描述根据本公开的其他部分实施例所示出的一像素电路200。相较于图1的像素电路100，图6的像素电路200还包含一晶体管T7。如图6所示，晶体管T7的第一端耦接于节点N1，晶体管T7的第二端耦接于氧化物晶体管TO的第二端，且晶体管T7的控制端接收第一控制信号S2。像素电路200的其余设置与操作与前述实施例类似，故不在此赘述。
综上，在维持前一帧画面信号的期间Fs中，本公开不写入新的数据电压Vdata至像素电路，但仍对发光元件OLED的阳极端进行重置，使得发光元件OLED不会有残存的电荷影响发光亮度。通过氧化物晶体管TO的设计，驱动晶体管TD的控制端的电压电平较能保持与在进行画面信号更新的期间Fd中相近的电压电平。如此一来，便能在降低画面更新率时(即在低帧数模式下)，达到节省功耗并稳定发光亮度，避免产生闪烁的现象。
虽然本公开内容已以实施方式公开如上，然其并非用以限定本公开内容，所属技术领域技术人员在不脱离本公开内容的构思和范围内，当可作各种变动与润饰，因此本公开内容的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种像素电路，包含：
一驱动晶体管，其中该驱动晶体管的控制端耦接于一第一节点，该驱动晶体管的第一端接收一系统高电压，且该驱动晶体管的第二端耦接于一第二节点；
一第一晶体管，其中该第一晶体管的控制端接收一第一控制信号，该第一晶体管的第一端耦接于一第三节点，且该第一晶体管的第二端耦接于该第二节点；
一氧化物晶体管，其中该氧化物晶体管的控制端接收一第二控制信号，该氧化物晶体管的第一端耦接于该第三节点，且该氧化物晶体管的第二端耦接于该第一节点；
一第二晶体管，其中该第二晶体管的控制端接收一发光控制信号，该第二晶体管的第一端耦接于一发光元件的阳极端，且该第二晶体管的第二端耦接于该第二节点；
一第三晶体管，其中该第三晶体管的控制端接收一第三控制信号，该第三晶体管的第一端耦接于该发光元件的阳极端，且该第三晶体管的第二端接收一第一参考电压；
一第四晶体管，其中该第四晶体管的控制端接收一第四控制信号，该第四晶体管的第一端耦接于该第三节点，且该第四晶体管的第二端接收该第一参考电压；
一第五晶体管，其中该第五晶体管的控制端接收该第一控制信号，该第五晶体管的第一端接收一数据电压，且该第五晶体管的第二端耦接于一第四节点；
一第六晶体管，其中该第六晶体管的控制端接收该发光控制信号，该第六晶体管的第一端耦接于该第四节点，且该第六晶体管的第二端接收一第二参考电压；以及
一电容，耦接于该第四节点以及该第一节点之间；
其中，该驱动晶体管、该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管与该第六晶体管的主动层由一第一材料形成，而该氧化物晶体管的主动层由不同于该第一材料的一第二材料形成；
其中，在一第一帧的一第一期间，将该第一参考电压提供至该发光元件的阳极端；
其中，在该第一帧的一第二期间，该第一参考电压提供至该驱动晶体管的控制端以及第二端。
2.如权利要求1所述的像素电路，其还包括一第七晶体管，其中该第七晶体管的控制端接收该第一控制信号，该第七晶体管的第一端耦接于该氧化物晶体管的第一端，且该第七晶体管的第二端耦接于该第三节点。
3.如权利要求1所述的像素电路，其还包括一第七晶体管，其中该第七晶体管的控制端接收该第一控制信号，该第七晶体管的第一端耦接于该第一节点，且该第七晶体管的第二端耦接于该氧化物晶体管的第二端。
4.如权利要求1所述的像素电路，其中：
在该第一帧的该第一期间，该第三控制信号切换至导通电压电平，该第一控制信号、该第二控制信号、该第四控制信号与该发光控制信号维持于关断电压电平，使得该第三晶体管导通，以提供该第一参考电压至该发光元件的阳极端；
在该第一帧的该第二期间，该第三控制信号切换至关断电压电平，该第一控制信号、该第二控制信号与该第四控制信号切换至导通电压电平，该发光控制信号维持于关断电压电平，使得该第一晶体管、该第四晶体管、该第五晶体管以及该氧化物晶体管导通，以提供该第一参考电压至该驱动晶体管的控制端以及第二端；
在该第一帧的一第三期间，该第四控制信号切换至关断电压电平，该第一控制信号与该第二控制信号维持于导通电压电平，该第三控制信号与该发光控制信号维持于关断电压电平，使得该第一晶体管、该第五晶体管以及该氧化物晶体管导通，以提供一补偿电压至该驱动晶体管的控制端，且提供该数据电压至该第四节点；
在该第一帧的一第四期间，该第三控制信号与该第四控制信号维持于关断电压电平，该第一控制信号与该第二控制信号切换至关断电压电平，该发光控制信号切换至导通电压电平，使得该第二晶体管以及该第六晶体管导通，以将该数据电压耦合至该驱动晶体管的控制端，且使该驱动晶体管根据一工作电压输出一驱动电流至该发光元件。
5.如权利要求4所述的像素电路，其中：
在一第二帧的一第一期间，该第三控制信号切换至导通电压电平，该第一控制信号、该第二控制信号、该第四控制信号与该发光控制信号维持于关断电压电平，使得该第三晶体管导通，以提供该第一参考电压至该发光元件的阳极端；
在该第二帧的一第二期间，该第一控制信号、该第二控制信号、该第三控制信号与该第四控制信号维持于关断电压电平，该发光控制信号切换至导通电压电平，使得该第二晶体管以及该第六晶体管导通，以使该驱动晶体管根据该工作电压输出该驱动电流至该发光元件；
其中，该第二帧位于该第一帧之后。
6.如权利要求4所述的像素电路，其中该补偿电压为该系统高电压减去该驱动晶体管的一临界电压，该工作电压为该补偿电压加上该第二参考电压减去该数据电压。
7.一种驱动方法，适用于一像素电路，包含：
在一第一帧的一第一期间，重置一发光元件的阳极端至一第一参考电压；
在该第一帧的一第二期间，重置一驱动晶体管的控制端以及第二端至该第一参考电压；
在该第一帧的一第三期间，通过导通一第一晶体管以及一氧化物晶体管提供一补偿电压至该驱动晶体管的控制端；以及
在该第一帧的一第四期间，通过导通的一第六晶体管以及一电容将一数据电压耦合至该驱动晶体管的控制端，以使该驱动晶体管根据一工作电压输出一驱动电流至该发光元件；
其中，该发光元件的阳极端耦接于该驱动晶体管的第二端，该第一晶体管耦接于该驱动晶体管的第二端与该氧化物晶体管之间，该氧化物晶体管耦接于该第一晶体管与该驱动晶体管的控制端之间，而该电容耦接于该驱动晶体管的控制端与该第六晶体管之间。
8.如权利要求7所述的驱动方法，其中：
在一第二帧的一第一期间，重置该发光元件的阳极端至该第一参考电压；以及
在该第二帧的一第二期间，通过关断的该氧化物晶体管维持该驱动晶体管的控制端的电压电平，以使该驱动晶体管根据该工作电压输出该驱动电流至该发光元件；
其中，该第二帧位于该第一帧之后。
9.如权利要求7所述的驱动方法，其中该补偿电压为一系统高电压减去该驱动晶体管的一临界电压，该工作电压为该补偿电压加上一第二参考电压减去该数据电压。
10.如权利要求9所述的驱动方法，其中该驱动晶体管的第一端接收该系统高电压，该第六晶体管的第二端接收该第二参考电压。
CN202111367139.6A 2021-05-11 2021-11-18 像素电路及其驱动方法 Active CN113870794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110116982A TWI773313B (zh) 2021-05-11 2021-05-11 畫素電路及其驅動方法
TW110116982 2021-05-11

Publications (2)

Publication Number Publication Date
CN113870794A CN113870794A (zh) 2021-12-31
CN113870794B true CN113870794B (zh) 2023-09-26

Family

ID=78984916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111367139.6A Active CN113870794B (zh) 2021-05-11 2021-11-18 像素电路及其驱动方法

Country Status (2)

Country Link
CN (1) CN113870794B (zh)
TW (1) TWI773313B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115933237A (zh) * 2022-12-16 2023-04-07 业成科技（成都）有限公司 显示装置及其操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820006A (zh) * 2012-08-02 2012-12-12 京东方科技集团股份有限公司 一种补偿阈值电压漂移的像素电路和薄膜晶体管背板
CN103187423A (zh) * 2013-02-04 2013-07-03 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2015096307A1 (zh) * 2013-12-25 2015-07-02 京东方科技集团股份有限公司 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
WO2016004679A1 (zh) * 2014-07-07 2016-01-14 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
CN110752219A (zh) * 2019-10-29 2020-02-04 昆山国显光电有限公司 一种薄膜晶体管和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106710528B (zh) * 2017-01-23 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102592012B1 (ko) * 2017-12-20 2023-10-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR20200142394A (ko) * 2019-06-12 2020-12-22 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR102665185B1 (ko) * 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210050050A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820006A (zh) * 2012-08-02 2012-12-12 京东方科技集团股份有限公司 一种补偿阈值电压漂移的像素电路和薄膜晶体管背板
CN103187423A (zh) * 2013-02-04 2013-07-03 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2015096307A1 (zh) * 2013-12-25 2015-07-02 京东方科技集团股份有限公司 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
WO2016004679A1 (zh) * 2014-07-07 2016-01-14 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
CN110752219A (zh) * 2019-10-29 2020-02-04 昆山国显光电有限公司 一种薄膜晶体管和显示面板

Also Published As

Publication number Publication date
TWI773313B (zh) 2022-08-01
TW202244873A (zh) 2022-11-16
CN113870794A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN110660360B (zh) 像素电路及其驱动方法、显示面板
JP7159182B2 (ja) 画素回路及びその駆動方法、表示パネル
JP6142178B2 (ja) 表示装置および駆動方法
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN113950715B (zh) 像素电路及其驱动方法、显示装置
CN112489599B (zh) Amoled像素驱动电路、驱动方法及显示面板
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
CN109559686B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN110223639B (zh) 像素电路、像素驱动方法、显示基板和显示装置
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN110010076B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN109637451B (zh) 一种显示面板的驱动方法、显示面板和显示装置
CN111354314A (zh) 像素电路、像素电路的驱动方法和显示面板
CN111341267B (zh) 像素电路及其驱动方法
JP2022534548A (ja) ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
CN114093319A (zh) 像素补偿电路、像素驱动方法及显示装置
CN114582287A (zh) 显示面板及显示装置
US11501713B2 (en) Pixel circuit, driving method thereof and display device
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US20120013590A1 (en) Organic electroluminescent display device, method of manufacturing organic electroluminescent display device, and electronic apparatus
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN113870794B (zh) 像素电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant