KR102458254B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102458254B1
KR102458254B1 KR1020180044588A KR20180044588A KR102458254B1 KR 102458254 B1 KR102458254 B1 KR 102458254B1 KR 1020180044588 A KR1020180044588 A KR 1020180044588A KR 20180044588 A KR20180044588 A KR 20180044588A KR 102458254 B1 KR102458254 B1 KR 102458254B1
Authority
KR
South Korea
Prior art keywords
scan
light emitting
stage circuit
dummy
display area
Prior art date
Application number
KR1020180044588A
Other languages
English (en)
Other versions
KR20190121419A (ko
Inventor
정영택
방현철
현주희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180044588A priority Critical patent/KR102458254B1/ko
Priority to CN202311228097.7A priority patent/CN117253438A/zh
Priority to CN201910309478.5A priority patent/CN110390901B/zh
Priority to US16/387,439 priority patent/US10762852B2/en
Publication of KR20190121419A publication Critical patent/KR20190121419A/ko
Priority to US17/008,444 priority patent/US11176892B2/en
Priority to US17/525,808 priority patent/US11710457B2/en
Application granted granted Critical
Publication of KR102458254B1 publication Critical patent/KR102458254B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

표시 장치는 제1 및 제2 표시 영역과 제1 및 제2 비표시 영역을 구비한 기판; 상기 제1 표시 영역에 제공되는 제1 화소들; 상기 제2 표시 영역에 제공되는 제2 화소들; 상기 제1 비표시 영역에 제공되며, 상기 제1 화소들에 연결된 제1 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 화소들에 연결된 제2 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 사이에 배치되는 더미 주사 스테이지 회로들; 및 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 중 하나의 제2 주사 스테이지 회로와 그에 인접한 더미 주사 스테이지 회로를 전기적으로 연결하는 주사 브릿지 라인을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 최근에는 액정 표시 장치(Liquid Crystal Display Device)와 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 널리 사용되고 있다.
이러한 표시 장치는 다수의 화소들과 상기 화소들을 구동하기 위한 구동부들을 포함할 수 있다.
상기 구동부들은 상기 표시 장치에 실장될 수 있으며, 이 경우 상기 표시 장치의 데드 스페이스(Dead space)가 발생될 수 있다.
본 발명은 데드 스페이스의 효율적인 사용이 가능한 표시 장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 제1 및 제2 표시 영역과 제1 및 제2 비표시 영역을 구비한 기판; 상기 제1 표시 영역에 제공된 제1 화소들; 상기 제2 표시 영역에 제공된 제2 화소들; 상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 주사 신호를 제공하는 제1 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 주사 신호를 제공하는 제2 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 사이에 배치되는 더미 주사 스테이지 회로들; 및 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 중 하나의 제2 주사 스테이지 회로와 그에 인접한 더미 주사 스테이지 회로를 연결하는 주사 브릿지 라인을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 주사 스테이지 회로들은 플로팅(floating) 상태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 주사 브릿지 라인의 일측은 상기 하나의 제2 주사 스테이지 회로에 연결되고, 상기 주사 브릿지 라인의 타측은 상기 더미 주사 스테이지 회로에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 주사 스테이지 회로의 출력 단은 상기 하나의 제2 주사 스테이지 회로에 대응하는 제2 화소와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 주사 스테이지 회로는 상기 하나의 제2 주사 스테이지 회로보다 상기 대응하는 제2 화소에 인접하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 주사 브릿지 라인은 상기 하나의 제2 주사 스테이지 회로의 주사 신호를 상기 더미 주사 스테이지 회로의 출력 단을 통해 상기 하나의 제2 주사 스테이지 회로에 대응하는 제2 화소로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 주사 브릿지 라인은 상기 기판의 길이 방향으로 연장되며, 상기 하나의 제2 주사 스테이지 회로의 일부 및 상기 더미 주사 스테이지 회로의 일부에 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 하나의 제2 주사 스테이지 회로는 적어도 하나 이상의 트랜지스터와 상기 트랜지스터에 연결된 배선들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 주사 브릿지 라인은 상기 더미 주사 스테이지 회로의 출력 단과 일체로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 주사 스테이지 회로들의 간격은, 상기 제1 주사 스테이지 회로들의 간격보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 표시 영역은, 상기 제1 표시 영역에 접속되며 상기 제1 표시 영역보다 작은 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 발광 제어 신호를 공급하는 제1 발광 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 발광 제어 신호를 공급하는 제2 발광 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 사이에 배치되는 더미 발광 스테이지 회로들; 및 상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 중 하나의 제2 발광 스테이지 회로와 그에 인접한 더미 발광 스테이지 회로를 연결하는 발광 브릿지 라인을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 발광 스테이지 회로들은 플로팅(floating) 상태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 브릿지 라인의 일측은 상기 하나의 제2 발광 스테이지 회로에 연결되고, 상기 발광 브릿지 라인의 타측은 상기 더미 발광 스테이지 회로에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 발광 스테이지 회로의 출력 단은 상기 하나의 제2 발광 스테이지 회로에 대응하는 제2 화소와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 브릿지 라인은 상기 하나의 제2 발광 스테이지 회로의 발광 제어 신호를 상기 더미 발광 스테이지 회로의 출력 단을 통해 상기 하나의 제2 발광 스테이지 회로에 대응하는 제2 화소로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하나의 제2 발광 스테이지 회로는 적어도 하나 이상의 트랜지스터와 상기 트랜지스터에 연결된 배선들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 브릿지 라인은 상기 하나의 발광 스테이지 회로의 출력 단과 일체로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 발광 스테이지 회로들의 간격은, 상기 제1 발광 스테이지 회로들의 간격보다 클 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 및 제2 표시 영역과 제1 및 제2 비표시 영역을 구비한 기판; 상기 제1 표시 영역에 제공된 제1 화소들; 상기 제2 표시 영역에 제공된 제2 화소들; 상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 주사 신호를 제공하는 제1 주사 스테이지 회로들; 상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 발광 제어 신호를 제공하는 제1 발광 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 주사 신호를 제공하는 제2 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 사이에 배치되는 더미 주사 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 발광 제어 신호를 제공하는 제2 발광 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 사이에 배치되는 더미 발광 스테이지 회로들; 상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 중 하나의 제2 주사 스테이지 회로와 그에 인접한 더미 주사 스테이지 회로를 연결하는 주사 브릿지 라인; 및 상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 중 하나의 제2 발광 스테이지 회로와 그에 인접한 더미 발광 스테이지 회로를 연결하는 발광 브릿지 라인을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 데드 스페이스의 효율적인 사용이 가능한 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 3은 도 1의 EA1 부분을 확대한 평면도이다.
도 4a 내지 도 4d는 도 3의 제2 비표시 영역에 배치된 주사 스테이지 회로들, 발광 스테이지 회로들, 더미 발광 스테이지 회로들, 및 더미 주사 스테이지 회로들의 배치 구조를 다양한 형태로 나타낸 평면도이다.
도 5는 도 3의 제2-1 주사 스테이지 회로를 나타낸 도면이다.
도 6은 도 5의 제2-1 주사 스테이지 회로를 상세하게 도시한 평면도이다.
도 7은 도 3의 제2-1 발광 스테이지 회로를 나타낸 도면이다.
도 8은 도 7의 제2-1 발광 스테이지 회로를 상세하게 도시한 평면도이다.
도 9는 도 3의 EA2 부분을 확대한 평면도이다.
도 10은 도 9의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 11은 도 10의 주사 브릿지 라인을 다른 형태로 구현한 것으로, 도 9의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 12는 도 9의 제2-2 주사 스테이지 회로와 제2 더미 주사 스테이지 회로의 접속 관계를 나타낸 도면이다.
도 13은 도 9의 제2-1 발광 스테이지 회로와 제1 더미 발광 스테이지 회로의 접속 관계를 나타낸 도면이다.
도 14는 도 1에 도시된 하나의 화소를 나타내는 등가 회로도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부를 포함할 수 있다.
상기 기판(SUB)은 대략적으로 직사각형 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다. 그러나, 상기 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다. 예를 들어, 상기 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정의 곡률을 가지는 곡선으로 대체될 수 있다.
상기 기판(SUB)이 복수 개의 영역들을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 원 및 타원, 직선 및 곡선의 변들을 포함하는 반원 및 반타원 등과 같이 다양한 형상을 가질 수 있다.
상기 기판(SUB)은 표시 영역과, 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역을 포함할 수 있다.
상기 표시 영역은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 상기 표시 영역은 다양한 형상을 가질 수 있다. 예를 들면, 상기 표시 영역은 상기 기판(SUB)에 대응하는 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 영역은 제1 표시 영역(DA1) 및 두 개의 제2 표시 영역(DA2)을 포함할 수 있다. 상기 제2 표시 영역들(DA2)은 상기 제1 표시 영역(DA1)의 서로 마주하는 양측에 배치될 수 있다. 상기 제2 표시 영역들(DA2)은 상기 제1 표시 영역(DA1)에서 멀어질수록 폭이 감소하는 다각 형상을 가질 수 있다. 상기 제2 표시 영역들(DA2)은 상기 제1 표시 영역(DA1) 보다 작은 면적을 가질 수 있다.
상기 화소들(PXL)은 상기 기판(SUB)의 표시 영역 내에 제공될 수 있다. 각 화소(PXL)는 상기 영상을 표시하는 최소 단위로서, 상기 표시 영역 내에 복수 개로 제공될 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 광을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 광을 출사할 수 있다.
상기 화소들(PXL)은 복수 개로 제공되어 상기 제1 방향(DR1)으로 연장된 행과 상기 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있으나, 이에 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다.
각 화소(PXL)는 표시 소자로서 유기 발광층을 포함하는 유기 발광 소자를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태의 표시 소자를 포함할 수도 있다.
상기 비표시 영역은 상기 화소들(PXL)이 제공되지 않은 영역으로서, 상기 영상이 표시되지 않는 영역일 수 있다. 상기 비표시 영역은 제1 비표시 영역(NDA1) 및 두 개의 제2 비표시 영역(NDA2)을 포함할 수 있다.
상기 제1 비표시 영역(NDA1)은 상기 제1 표시 영역(DA1)의 적어도 일측에 제공될 수 있다. 상기 두 개의 제2 비표시 영역(NDA2) 각각은 대응되는 제2 표시 영역(DA2)의 적어도 일측에 제공될 수 있다.
상기 비표시 영역에는 상기 구동부 및 상기 배선부가 제공될 수 있다.
상기 배선부는 상기 구동부로부터 각 화소(PXL)에 신호를 제공하는 팬아웃 라인, 각 화소(PXL)에 전원 전압을 제공하는 전원 배선 등을 포함할 수 있다. 또한, 상기 팬아웃 라인, 상기 전원 배선 외에, 상기 배선부는 필요에 따라 다른 배선들을 더 포함할 수 있다.
상기 구동부는 스캔 배선을 따라 각 화소(PXL)에 주사 신호를 제공하는 주사 구동부(SDV), 발광 제어 배선을 따라 각 화소(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 배선을 따라 각 화소(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 주사 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어한다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 화소들(PXL), 구동부, 및 배선부를 포함할 수 있다.
상기 화소들(PXL)은 복수 개로 제공될 수 있다.
상기 구동부는 주사 구동부(SDV), 발광 구동부(EDV), 데이터 구동부(DDV), 타이밍 제어부(TC)를 포함할 수 있다. 도 2에 있어서, 상기 주사 구동부(SDV), 상기 발광 구동부(EDV), 상기 데이터 구동부(DDV), 및 상기 타이밍 제어부(TC)의 위치는 설명의 편의를 위해 설정된 것으로서, 실제 표시 장치를 구현할 때는 표시 장치 내에서의 다른 위치에 배치될 수 있다.
상기 배선부는 상기 기판(SUB)의 표시 영역에 배치되어 상기 구동부로부터 각 화소(PXL)에 신호를 제공하는 스캔 배선, 데이터 배선, 발광 제어 배선, 전원 배선(PL), 초기화 전원 배선(미도시)을 포함할 수 있다. 상기 스캔 배선은 복수 개의 스캔 배선들(S1 ~ Sn)을 포함하고, 상기 발광 제어 배선은 복수 개의 발광 제어 배선들(E1 ~ En)을 포함하며, 상기 데이터 배선은 복수 개의 데이터 배선들(D1 ~ Dm)을 포함할 수 있다.
상기 화소들(PXL)은 제1 및 제2 표시 영역(DA1, DA2) 각각에 제공될 수 있다. 각 화소(PXL)는 대응되는 스캔 배선으로부터 주사 신호가 공급될 때 대응되는 데이터 배선으로부터 데이터 신호를 공급받을 수 있다. 상기 데이터 신호를 공급받은 각 화소(PXL)는 상기 전원 배선(PL)을 통해 제공된 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 주사 구동부(SDV)는 상기 타이밍 제어부(TC)로부터의 제1 게이트 제어 신호(GCS1)에 대응하여 상기 스캔 배선들(S1 ~ Sn)로 상기 주사 신호를 공급할 수 있다. 상기 스캔 배선들(S1 ~ Sn)로 상기 주사 신호가 순차적으로 공급되면, 상기 화소들(PXL)이 수평 라인 단위로 순차적으로 선택될 수 있다.
상기 주사 구동부(SDV)와 상기 스캔 배선들(S1 ~ Sn) 사이에는 주사 라우팅 배선들(SR1 ~ SRn)이 연결될 수 있다. 이에 따라, 상기 주사 구동부(SDV)는 상기 주사 라우팅 배선들(SR1 ~ SRn)을 통하여 상기 제1 및 제2 표시 영역(DA1, DA2)에 위치하는 상기 스캔 배선들(S1 ~ Sn)과 전기적으로 연결될 수 있다.
상기 발광 구동부(EDV)는 상기 타이밍 제어부(TC)로부터의 제2 게이트 제어 신호(GCS2)에 대응하여 상기 발광 제어 배선들(E1 ~ En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 상기 발광 구동부(EDV)는 상기 발광 제어 배선들(E1 ~ En)로 상기 발광 제어 신호를 순차적으로 공급할 수 있다.
여기서, 상기 발광 제어 신호는 상기 주사 신호보다 넓은 폭으로 설정될 수 있다. 예를 들어, i(i는 자연수) 번째 발광 제어 배선(Ei)으로 공급되는 발광 제어 신호는 i-1번째 스캔 배선(Si-1)으로 공급되는 주사 신호 및 i번째 스캔 배선(Si)으로 공급되는 주사 신호와 적어도 일부 구간 중첩되도록 공급될 수 있다. 추가적으로, 상기 발광 제어 신호는 상기 화소들(PXL)에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 전압)으로 설정되고, 상기 주사 신호는 상기 화소들(PXL)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 전압)으로 설정될 수 있다.
상기 발광 구동부(EDV)와 상기 발광 제어 배선들(E1 ~ En) 사이에는 발광 라우팅 배선들(ER1 ~ ERn)이 연결될 수 있다. 이에 따라, 상기 발광 구동부(EDV)는 상기 발광 라우팅 배선들(ER1 ~ ERn)을 통하여 상기 제1 및 제2 표시 영역(DA1, DA2)에 위치하는 상기 발광 제어 배선들(E1 ~ En)과 전기적으로 연결될 수 있다.
상기 데이터 구동부(DDV)는 데이터 제어 신호(DCS)에 대응하여 상기 데이터 배선들(D1 ~ Dm)로 상기 데이터 신호를 공급할 수 있다. 상기 데이터 배선들(D1 ~ Dm)로 공급된 상기 데이터 신호는 상기 주사 신호에 의하여 선택된 화소들(PXL)로 공급될 수 있다.
상기 타이밍 제어부(TC)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 상기 게이트 제어 신호(GCS1, GCS2)를 상기 주사 구동부(SDV) 및 상기 발광 구동부(EDV)로 공급하고, 상기 데이터 제어 신호(DCS)를 상기 데이터 구동부(DDV)로 공급할 수 있다.
상기 게이트 제어 신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 상기 스타트 펄스는 첫 번째 주사 신호 또는 첫 번째 발광 제어 신호의 타이밍을 제어한다. 상기 클럭 신호들은 상기 스타트 펄스를 쉬프트시키기 위하여 사용된다.
상기 데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함된다. 상기 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 상기 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
도 3은 도 1의 EA1 부분을 확대한 평면도이다.
도 3에 있어서, 설명의 편의를 위해 주사 스테이지 회로들, 발광 스테이지 회로들, 및 이에 대응하는 화소들의 배치 구조만이 도시되었다. 특히, 도 3에서는 제1 및 제2 비표시 영역에 배치되는 일부의 주사 스테이지 회로들(SST1 ~ SST17)과 일부의 발광 스테이지 회로들(EST1 ~ EST9)이 예시적으로 도시되었다. 또한, 도 3에서는 제2 비표시 영역에 배치되는 더미 주사 스테이지 회로들(DSST1 ~ DSST6)과 더미 발광 스테이지 회로들(DEST1 ~ DEST3)이 예시적으로 도시되었다
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 화소들(PXL)이 제공된 기판(SUB), 상기 화소들(PXL)을 구동하는 구동부, 및 상기 구동부와 상기 화소들(PXL)을 연결하는 배선부를 포함할 수 있다.
상기 기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 상기 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
상기 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 유리 섬유 강화플라스틱(FRP, Fiber glass reinforced plastic) 등으로도 이루어질 수 있다.
상기 기판(SUB)은 표시 영역 및 비표시 영역을 포함할 수 있다. 상기 표시 영역은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 상기 비표시 영역은 제1 비표시 영역(NDA1) 및 제2 비표시 영역(NDA2)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 비표시 영역(NDA2)의 모서리부는 곡선 형상을 가질 수 있다. 이에 대응하는 상기 제2 표시 영역(DA2)의 모서리부 역시 곡선 형상을 가질 수 있다. 상기 제2 표시 영역(DA2)의 모서리부가 곡선 형상을 가질 수 있도록, 상기 제2 표시 영역(DA2)의 화소 행들은 상기 제1 표시 영역(DA1)으로부터 멀어질수록 적은 개수의 화소들(PXL2)을 포함할 수 있다.
상기 제2 표시 영역(DA2)에 배열된 화소 행들의 길이가 상기 제1 표시 영역(DA1)으로부터 멀어질수록 짧아지되, 동일한 비율로 그 길이가 감소할 필요는 없으며, 상기 제2 표시 영역(DA2)의 모서리부를 형성하는 곡선의 곡률에 따라 각 화소 행에 포함된 화소들(PXL2)의 개수는 다양하게 변할 수 있다.
상기 제1 비표시 영역(NDA1)의 경우 직선 형상을 가질 수 있으며, 이러한 경우 상기 제1 표시 영역(DA1)은 사각 형상을 가질 수 있다. 이에 따라, 상기 제1 표시 영역(DA1)의 화소 행들은 모두 동일한 개수의 화소들(PXL1)을 포함할 수 있다.
상기 화소들(PXL)은 복수의 제1 화소들(PXL1) 및 복수의 제2 화소들(PXL2)을 포함할 수 있다. 상기 제1 화소들(PXL1)은 상기 제1 표시 영역(DA1)에 제공되고, 상기 제2 화소들(PXL2)은 상기 제2 표시 영역(DA2)에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 화소들(PXL1)과 상기 제2 화소들(PXL2)은 동일한 구성으로 구현될 수 있다.
상기 구동부는 상기 비표시 영역에 배치된 주사 구동부(SDV)와 발광 구동부(EDV)를 포함할 수 있다.
상기 주사 구동부(SDV)는 복수의 주사 스테이지 회로들(SST1 ~ SST17)을 포함할 수 있다. 상기 복수의 주사 스테이지 회로들(SST1 ~ SST17)은 동일한 회로로 구현될 수 있다. 상기 복수의 주사 스테이지 회로들(SST1 ~ SST17) 중 첫 번째 주사 스테이지 회로(SST1)는 이전 주사 스테이지 회로의 출력 신호(즉, 주사 신호) 또는 스타트 펄스를 공급받을 수 있다. 예를 들어, 상기 첫 번째 주사 스테이지 회로(SST1)는 상기 스타트 펄스를 공급받고, 나머지 주사 스테이지 회로들(SST2 ~ SST17)은 이전 주사 스테이지 회로의 출력 신호를 공급받을 수 있다.
상기 복수의 주사 스테이지 회로들(SST1 ~ SST17)은 상기 제1 비표시 영역(NDA1)에 대응되는 제1 주사 스테이지 회로들(SST11 ~ SST17)과 상기 제2 비표시 영역(NDA2)에 대응되는 제2 주사 스테이지 회로들(SST1 ~ SST10)로 구분될 수 있다.
상기 발광 구동부(EDV)는 복수의 발광 스테이지 회로들(EST1 ~ EST9)을 포함할 수 있다. 상기 복수의 발광 스테이지 회로들(EST1 ~ EST9)은 동일한 회로로 구현될 수 있다. 상기 복수의 발광 스테이지 회로들(EST1 ~ EST9) 중 첫 번째 발광 스테이지 회로(EST1)는 이전 발광 스테이지 회로의 출력 신호(즉, 발광 제어 신호) 또는 스타트 펄스를 공급받을 수 있다. 예를 들어, 상기 첫 번째 발광 스테이지 회로(EST1)는 상기 스타트 펄스를 공급받고, 나머지 발광 스테이지 회로들(EST2 ~ EST9)은 이전 발광 스테이지 회로의 출력 신호를 공급받을 수 있다.
상기 복수의 발광 스테이지 회로들(EST1 ~ EST9)은 상기 제1 비표시 영역(NDA1)에 대응되는 제1 발광 스테이지 회로들(EST6 ~ EST9)과 상기 제2 비표시 영역(NDA2)에 대응되는 제2 발광 스테이지 회로들(EST1 ~ EST5)로 구분될 수 있다.
상기 제1 비표시 영역(NDA1)과 달리 상기 제2 비표시 영역(NDA2)은 곡선 형상을 가지므로, 데드 스페이스인 상기 제2 비표시 영역(NDA2)의 효율적인 사용을 위하여 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 배치 구조를 상기 제1 비표시 영역(NDA1)과 상이하게 설정할 필요가 있다.
예를 들어, 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 간격은 상기 제1 주사 스테이지 회로들(SST11 ~ SST17)의 간격보다 크게 설정될 수 있다. 상기 제1 주사 스테이지 회로들(SST11 ~ SST17)의 간격은 일정하게 설정될 수 있다.
상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 간격은 상기 제1 비표시 영역(NDA1)으로부터 멀어질수록 증가할 수 있다.
또한, 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)은 상기 제1 주사 스테이지 회로들(SST11 ~ SST17)에 비하여 소정의 기울기를 가질 수 있다. 예를 들어, 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 기울기는 상기 제1 비표시 영역(NDA1)으로부터 멀어질수록 증가할 수 있다.
상기 제2 발광 스테이지 회로들(EST1 ~ EST5)의 간격은 상기 제1 발광 스테이지 회로들(EST6 ~ EST9)의 간격보다 크게 설정될 수 있다. 여기서, 상기 제1 발광 스테이지 회로들(EST6 ~ EST9)의 간격은 일정할 수 있다.
상기 제2 발광 스테이지 회로들(EST1 ~ EST5)의 간격은 상기 제1 비표시 영역(NDA1)으로부터 멀어질수록 증가할 수 있다.
또한, 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)은 상기 제1 발광 스테이지 회로들(EST6 ~ EST9)에 비하여 소정의 기울기를 가질 수 있다. 예를 들어, 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)의 기울기는 상기 제1 비표시 영역(NDA1)으로부터 멀어질수록 증가할 수 있다.
상기 배선부는 복수의 주사 라우팅 배선(SR1 ~ SR17) 및 복수의 발광 라우팅 배선(ER1 ~ ER17)을 포함할 수 있다.
상기 주사 라우팅 배선들(SR1 ~ SR17)은 상기 제1 비표시 영역(NDA1)에 대응되는 제1 주사 라우팅 배선들(SR11 ~ SR17)과 상기 제2 비표시 영역(NDA2)에 대응되는 제2 주사 라우팅 배선들(SR1 ~ SR10)로 구분될 수 있다.
이에 따라, 상기 제1 주사 스테이지 회로들(SST11 ~ SST17)은 상기 제1 주사 라우팅 배선들(SR11 ~ SR17)을 통해 대응하는 스캔 배선들(S11 ~ S17)과 전기적으로 연결될 수 있다. 또한, 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)은 상기 제2 주사 라우팅 배선들(SR1 ~ SR10)을 통해 대응하는 스캔 배선들(S1 ~ S10)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 표시 영역(DA2)의 모서리부가 곡선 형상으로 설정됨에 따라, 상기 제2 주사 라우팅 배선들(SR1 ~ SR10)의 길이는 상기 제1 주사 라우팅 배선들(SR11 ~ SR17)에 비해 길게 설정될 수 있다.
상기 발광 라우팅 배선들(ER1 ~ ER17)은 상기 제1 비표시 영역(NDA1)에 대응되는 제1 발광 라우팅 배선들(ER11 ~ ER17)과 상기 제2 비표시 영역(NDA2)에 대응되는 제2 발광 라우팅 배선들(ER1 ~ ER10)로 구분될 수 있다.
이에 따라, 상기 제1 발광 스테이지 회로들(EST6 ~ EST9)은 상기 제1 발광 라우팅 배선들(ER11 ~ ER17)을 통해 대응하는 발광 제어 배선들(E11 ~ E17)과 전기적으로 연결될 수 있다. 또한, 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)은 상기 제2 발광 라우팅 배선들(ER1 ~ ER10)을 통해 대응하는 발광 제어 배선들(E1 ~ E10)과 전기적으로 연결될 수 있다.
상기 제2 발광 라우팅 배선들(ER1 ~ ER10)의 길이는 상기 제1 발광 라우팅 배선들(ER11 ~ ER17)에 비해 크게 설정될 수 있다.
한편, 상기 제2 비표시 영역(NDA2)에는 더미 주사 스테이지 회로들(DSST1 ~ DSST6)과 더미 발광 스테이지 회로들(DEST1 ~ DEST3)이 제공될 수 있다.
도 3에서는 상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)이 일부의 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 사이에 위치하는 경우를 도시하였다. 또한, 도 3에서는 상기 더미 발광 스테이지 회로들(DEST1 ~ DEST3)이 일부의 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)의 사이에 위치하는 경우를 도시하였다.
상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)은 제1 내지 제6 더미 주사 스테이지 회로(DSST1 ~ DSST6)를 포함할 수 있다.
상기 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)는 서로 인접하게 배치된 제2 주사 스테이지 회로들(SST2, SST3) 사이에 배치될 수 있다. 상기 제3 및 제4 더미 주사 스테이지 회로(DSST3, DSST4)는 서로 인접하게 배치된 제2 주사 스테이지 회로들(SST4, SST5) 사이에 배치될 수 있다. 상기 제5 및 제6 더미 주사 스테이지 회로(DSST5, DSST6)는 서로 인접하게 배치된 제2 주사 스테이지 회로들(SST6, SST7) 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 서로 인접하게 배치된 두 개의 제2 주사 스테이지 회로들 사이에 두 개의 더미 주사 스테이지 회로들이 배치되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 서로 인접하게 배치된 두 개의 제2 주사 스테이지 회로들 사이에 세 개의 더미 주사 스테이지 회로들이 배치되거나 한 개의 더미 주사 스테이지 회로들이 배치될 수 있다.
즉, 상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)의 개수는 상기 제2 비표시 영역(NDA2) 내에서 위치에 따라 상이하게 설정될 수 있다.
상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)은 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)과 동일한 회로 구조를 가질 수 있으나, 주사 신호의 출력 동작은 이루어지지 않는다. 또한, 상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)은 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)의 일부 회로 구성이 제거된 구조를 가질 수 있다.
상기 더미 발광 스테이지 회로들(DEST1 ~ DEST3)은 제1 내지 제3 더미 발광 스테이지 회로(DEST1, DEST2, DEST3)를 포함할 수 있다.
상기 제1 더미 발광 스테이지 회로(DEST1)는 서로 인접하게 배치된 두 개의 제2 발광 스테이지 회로들(EST1, EST2) 사이에 배치되고, 상기 제2 더미 발광 스테이지 회로(DEST2)는 서로 인접하게 배치된 두 개의 제2 발광 스테이지 회로들(EST2, EST3) 사이에 배치되며, 상기 제3 더미 발광 스테이지 회로(DEST3)는 서로 인접하게 배치된 두 개의 제2 발광 스테이지 회로들(EST3, EST4) 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 서로 인접하게 배치된 두 개의 제2 발광 스테이지 회로들 사이에 한 개의 더미 발광 스테이지 회로가 배치되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
상기 더미 발광 스테이지 회로들(DEST1 ~ DEST3)은 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)과 동일한 회로 구조를 가질 수 있으나, 발광 제어 신호의 출력 동작은 이루어지지 않는다. 또한, 상기 더미 발광 스테이지 회로들(DEST1 ~ DEST3)은 상기 제2 발광 스테이지 회로들(EST1 ~ EST9)의 일부 회로 구성이 제거된 구조를 가질 수 있다.
본 발명의 일 실시예에 있어서, 하나의 더미 발광 스테이지 회로는 두 개의 더미 주사 스테이지 회로에 대응될 수 있다. 예를 들어, 상기 제1 더미 발광 스테이지 회로(DEST1)는 상기 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)에 대응되고, 상기 제2 더미 발광 스테이지 회로(DEST2)는 상기 제3 및 제4 더미 주사 스테이지 회로(DSST3, DSST4)에 대응되며, 상기 제3 더미 발광 스테이지 회로(DEST3)는 상기 제5 및 제6 더미 주사 스테이지 회로(DSST5, DSST6)에 대응될 수 있다.
한편, 상기 제2 비표시 영역(NDA2)에는 주사 브릿지 라인과 발광 브릿지 라인이 배치될 수 있다.
상기 주사 브릿지 라인은 상기 제2 비표시 영역(NDA2)에 배치되며 하나의 제2 주사 스테이지 회로와 상기 하나의 제2 주사 스테이지 회로에 인접한 하나의 더미 주사 스테이지 회로를 전기적으로 연결할 수 있다.
상기 주사 브릿지 라인은 제1 내지 제3 주사 브릿지 라인(SBR1, SBR2, SBR3)을 포함할 수 있다.
상기 제1 주사 브릿지 라인(SBR1)의 일측은 하나의 제2 주사 스테이지 회로(SST2)에 연결되고, 그 타측은 상기 제2 더미 주사 스테이지 회로(DSST2)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 주사 스테이지 회로(SST2)와 상기 제2 더미 주사 스테이지 회로(DSST2)는 상기 제1 주사 브릿지 라인(SBR1)을 통하여 전기적으로 연결될 수 있다.
상기 제2 주사 브릿지 라인(SBR2)의 일측은 하나의 제2 주사 스테이지 회로(SST4)에 연결되고, 그 타측은 상기 제4 더미 주사 스테이지 회로(DSST4)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 주사 스테이지 회로(SST4)와 상기 제4 더미 주사 스테이지 회로(DSST4)는 상기 제2 주사 브릿지 라인(SBR2)을 통하여 전기적으로 연결될 수 있다.
상기 제3 주사 브릿지 라인(SBR3)의 일측은 하나의 제2 주사 스테이지 회로(SST6)에 연결되고, 그 타측은 상기 제6 더미 주사 스테이지 회로(DSST6)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 주사 스테이지 회로(SST6)와 상기 제6 더미 주사 스테이지 회로(DSST6)는 상기 제3 주사 브릿지 라인(SBR3)을 통하여 전기적으로 연결될 수 있다.
이하의 실시예에서, 설명의 편의를 위해 상기 제1 주사 브릿지 라인(SBR1)에 연결된 하나의 제2 주사 스테이지 회로(SST2)를 제2-2 주사 스테이지 회로(SST2)로 지칭하고, 상기 제2 주사 브릿지 라인(SBR2)에 연결된 하나의 제2 주사 스테이지 회로(SST4)를 제2-4 주사 스테이지 회로(SST4)로 지칭하며, 상기 제3 주사 브릿지 라인(SBR3)에 연결된 하나의 제2 주사 스테이지 회로(SST6)를 제2-6 주사 스테이지 회로(SST6)로 지칭한다.
또한, 설명의 편의를 위해, 상기 제2-2 주사 스테이지 회로(SST2)에 대응하는 제2 화소(PXL2)를 제2-2 화소(PXL2)로 지칭하고, 상기 제2-4 주사 회로(SST4)에 대응하는 제2 화소(PXL2)를 제2-4 화소(PXL2)로 지칭하며, 상기 제2-4 주사 회로(SST6)에 대응하는 제2 화소(PXL2)를 제2-6 화소(PXL2)로 지칭한다.
상기 제2-2 주사 스테이지 회로(SST2)는 이전 단에 위치한 제2-1 주사 스테이지 회로(SST1)의 주사 신호를 스타트 펄스로 하여 주사 신호를 출력할 수 있다.
상기 제2-2 주사 스테이지 회로(SST2)에서 출력된 주사 신호는 상기 제1 주사 브릿지 라인(SBR1) 및 상기 제2 더미 주사 스테이지 회로(DSST2)의 출력 단을 거쳐 상기 제2-2 화소(PXL2)로 전달될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2-2 화소(PXL2)는 상기 제2-2 주사 스테이지 회로(SST2)보다 상기 제2 더미 주사 스테이지 회로(DSST2)에 인접하게 배치될 수 있다. 이는, 상기 제2 비표시 영역(NDA2)의 모서리부가 곡선 형상으로 설정됨에 따른 위치 차이로 인한 것일 수 있다.
상기 제2-2 화소(PXL2)는 실제 주사 신호를 출력하는 상기 제2-2 주사 스테이지 회로(SST2)보다 인접하게 배치된 상기 제2 더미 주사 스테이지 회로(DSST2)로부터 상기 주사 신호를 전달받을 수 있다.
이때, 상기 제2 더미 주사 스테이지 회로(DSST2)는 전기적으로 고립된 플로팅(floating) 상태일 수 있다. 상기 제2 더미 주사 스테이지 회로(DSST2)는 상기 제2-2 주사 스테이지 회로(SST2)의 주사 신호를 상기 제1 주사 브릿지 라인(SBR1)을 통하여 상기 제2-2 화소(PXL2)로 전달할 수 있다. 즉, 상기 제2 더미 주사 스테이지 회로(DSST2)는, 상기 제2-2 주사 스테이지 회로(SST2)처럼 상기 주사 신호의 출력 동작을 수행하는 것이 아니라, 상기 제2-2 주사 스테이지 회로(SST2)의 주사 신호를 상기 제2-2 화소(PXL2)로 전달하는 매개체로 동작할 수 있다.
상술한 실시예에서, 상기 제2-2 주사 스테이지 회로(SST2)는 상기 제1 주사 브릿지 라인(SBR1)에 의해 상기 제2 더미 주사 스테이지 회로(DSST2)에 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 더미 주사 스테이지 회로(DSST1)가 상기 제2 더미 주사 스테이지 회로(DSST2)보다 상기 제2-2 화소(PXL2)에 인접하게 배치되는 경우에, 상기 제2-2 주사 스테이지 회로(SST2)는 상기 제1 주사 브릿지 라인(SBR1)에 의해 상기 제1 더미 주사 스테이지 회로(DSST1)와 연결될 수 있다.
도 3에서, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)를 우회하여 상기 제2 비표시 영역(NDA2)에 배치되는 것으로 도시되었으나, 이에 본 발명이 한정되는 것은 아니다.
예를 들어, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)에 중첩하여 상기 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)를 경유하도록 배치될 수 있다.
상기 제2 및 제3 주사 브릿지 라인(SBR2, SBR3)도 상기 제1 주사 브릿지 라인(SBR1)과 동일한 방식으로 상기 제2 비표시 영역(NDA2)에 배치될 수 있다.
상기 제2-4 주사 스테이지 회로(SST4)에서 출력된 주사 신호는 상기 제2 주사 브릿지 라인(SBR2) 및 상기 제4 더미 주사 스테이지 회로(DSST4)의 출력 단을 거쳐 상기 제2-4 화소(PXL2)로 전달될 수 있다.
상기 제2-4 화소(PXL2)는 상기 제2-4 주사 스테이지 회로(SST4)보다 상기 제4 더미 주사 스테이지 회로(DSST4)에 인접하게 배치될 수 있다. 이는, 상기 제2 비표시 영역(NDA2)의 모서리부가 곡선 형상으로 설정됨에 따른 위치 차이로 인한 것일 수 있다.
상기 제2-4 화소(PXL2)는 실제 주사 신호를 출력하는 상기 제2-4 주사 스테이지 회로(SST4)보다 인접하게 배치된 상기 제4 더미 주사 스테이지 회로(DSST4)로부터 상기 주사 신호를 전달받을 수 있다.
이때, 상기 제4 더미 주사 스테이지 회로(DSST4)는 플로팅(floating) 상태일 수 있다.
상기 제4 더미 주사 스테이지 회로(DSST4)는 상기 제2-4 주사 스테이지 회로(SST4)의 주사 신호를 상기 제2 주사 브릿지 라인(SBR2)을 통하여 상기 제2-4 화소(PXL2)로 바로 전달할 수 있다. 즉, 상기 제4 더미 주사 스테이지 회로(DSST4)는, 상기 제2-4 주사 스테이지 회로(SST4)처럼 상기 주사 신호를 출력하는 동작을 수행하는 것이 아니라, 상기 제2-4 주사 스테이지 회로(SST4)의 주사 신호를 상기 제2-4 화소(PXL2)로 전달하는 역할만 수행할 수 있다.
상기 제2-6 주사 스테이지 회로(SST6)에서 출력된 주사 신호는 상기 제3 주사 브릿지 라인(SBR3) 및 상기 제6 더미 주사 스테이지(DSST6)의 출력 단을 거쳐 상기 제2-6 화소(PXL2)로 전달될 수 있다.
상기 제2-6 화소(PXL2)는 상기 제2-6 주사 스테이지 회로(SST6)보다 상기 제6 더미 주사 스테이지 회로(DSST6)에 인접하게 배치될 수 있다. 이는, 상기 제2 비표시 영역(NDA2)의 모서리부가 곡선 형상으로 설정됨에 따른 위치 차이로 인한 것일 수 있다.
상기 제2-6 화소(PXL2)는 실제 주사 신호를 출력하는 상기 제2-6 주사 스테이지 회로(SST6)보다 인접하게 배치된 상기 제6 더미 주사 스테이지 회로(DSST6)로부터 상기 주사 신호를 전달받을 수 있다.
이때, 상기 제6 더미 주사 스테이지 회로(DSST6)는 플로팅(floating) 상태일 수 있다.
상기 제6 더미 주사 스테이지 회로(DSST6)는 상기 제2-6 주사 스테이지 회로(SST6)의 주사 신호를 상기 제3 주사 브릿지 라인(SBR3)을 통하여 상기 제2-6 화소(PXL2)로 바로 전달할 수 있다. 즉, 상기 제6 더미 주사 스테이지 회로(DSST6)는, 상기 제2-6 주사 스테이지 회로(SST6)처럼 상기 주사 신호를 출력하는 동작을 수행하는 것이 아니라, 상기 제2-6 주사 스테이지 회로(SST6)의 주사 신호를 상기 제2-6 화소(PXL2)로 전달하는 역할만 수행할 수 있다.
상술한 바와 같이, 상기 제2, 제4, 및 제6 더미 주사 스테이지 회로(DSST2, DSST4, DSST6) 각각은 대응하는 주사 브릿지 라인을 통해 대응하는 제2 주사 스테이지 회로로부터의 주사 신호를 대응하는 제2 화소(PXL2)로 전달할 수 있다.
본 발명의 일 실시예에서, 상기 더미 주사 스테이지들은 상기 제2 비표시 영역(NDA2)의 형상으로 발생하는 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)과 그에 대응되는 제2 화소들(PXL2) 사이의 위치 차이를 보상하기 위해 상기 제2 비표시 영역(NDA2)에 배치될 수 있다.
상기 제1 내지 제6 더미 주사 스테이지들(DSST1 ~ DSST6)을 상기 제2 주사 스테이지 회로들(SST1 ~ SST10) 사이에 배치하면, 상기 제2 비표시 영역(NDA2)에 대응된 상기 스캔 구동부(SDV)의 CD 균일도(Critical Dimension Uniformity)가 증가될 수 있다.
본 발명의 일 실시예는, 상기 제2 비표시 영역(NDA2)에 상기 주사 브릿지 라인(SBR1 ~ SBR3)을 배치하여, 대응하는 제2 화소(PXL2)와의 거리가 가까운 더미 주사 스테이지 회로를 통해 주사 신호를 상기 제2 화소(PXL2)로 직접 전달할 수 있다.
이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 대응하는 제2 화소(PXL2)로 신호 지연 없이 상기 주사 신호를 제공하면서도 상기 제2 비표시 영역(NDA2)의 공간 효율성을 향상시킬 수 있다. 다시 말해, 본 발명의 일 실시예에 따른 표시 장치는 효율적인 데드 스페이스의 사용이 가능해질 수 있다.
상기 발광 브릿지 라인은 상기 제2 비표시 영역(NDA2)에 배치되며 하나의 제2 발광 스테이지 회로와 상기 하나의 제2 발광 스테이지 회로에 인접한 하나의 더미 발광 스테이지를 전기적으로 연결할 수 있다.
상기 발광 브릿지 라인은 제1 내지 제3 발광 브릿지 라인(EBR1, EBR2, EBR3)을 포함할 수 있다.
상기 제1 발광 브릿지 라인(EBR1)의 일측은 하나의 제2 발광 스테이지 회로(EST1)에 연결되고, 그 타측은 상기 제1 더미 발광 스테이지 회로(DEST1)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 발광 스테이지 회로(EST1)와 상기 제1 더미 발광 스테이지 회로(DEST1)는 상기 제1 발광 브릿지 라인(EBR1)을 통하여 전기적으로 연결될 수 있다.
상기 제2 발광 브릿지 라인(EBR2)의 일측은 하나의 제2 발광 스테이지 회로(EST2)에 연결되고, 그 타측은 상기 제2 더미 발광 스테이지 회로(DET2)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 발광 스테이지 회로(EST2)와 상기 제2 더미 발광 스테이지 회로(DEST2)는 상기 제2 발광 브릿지 라인(EBR2)을 통하여 전기적으로 연결될 수 있다.
상기 제3 발광 브릿지 라인(EBR3)의 일측은 하나의 제2 발광 스테이지 회로(EST3)에 연결되고, 그 타측은 상기 제3 더미 발광 스테이지 회로(DEST3)에 연결될 수 있다. 이로 인해, 상기 하나의 제2 발광 스테이지 회로(EST3)와 상기 제3 더미 발광 스테이지 회로(DEST3)는 상기 제3 발광 브릿지 라인(EBR3)을 통하여 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 발광 스테이지 회로들(EST1 ~ EST5) 각각은 서로 인접하게 배치된 한 쌍의 제2 주사 스테이지 회로에 대응될 수 있다. 이로 인해, 하나의 제2 발광 스테이지 회로는 상기 기판(SUB)의 제2 방향을 따라 인접하게 배치된 두 개의 화소 행에 배열되는 제2 화소들(PXL2)로 발광 제어 신호를 전달할 수 있다.
이하의 실시예에서, 설명의 편의를 위해 상기 제1 발광 브릿지 라인(EBR1)에 연결된 하나의 제2 발광 스테이지 회로(EST1)를 제2-1 발광 스테이지 회로(EST1)로 지칭하고, 상기 제2 발광 브릿지 라인(EBR2)에 연결된 하나의 제2 발광 스테이지 회로(EST2)를 제2-2 발광 스테이지 회로(EST2)로 지칭하며, 상기 제3 발광 브릿지 라인(EBR3)에 연결된 하나의 제2 발광 스테이지 회로(EST3)를 제2-3 발광 스테이지 회로(EST3)로 지칭한다.
상기 제2-1 발광 스테이지 회로(EST1)에서 출력된 발광 제어 신호는 대응하는 발광 라우팅 배선(ER1)을 통하여 상기 제2 표시 영역(DA2)의 첫 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달될 수 있다.
또한, 상기 제2-1 발광 스테이지 회로(EST1)의 발광 제어 신호는 상기 제1 발광 브릿지 라인(EBR1)을 통하여 상기 제1 더미 발광 스테이지 회로(DEST1)로 전달될 수 있다. 상기 제1 더미 발광 스테이지 회로(DEST1)는 대응하는 발광 라우팅 배선(ER2)을 통하여 상기 발광 제어 신호를 상기 첫 번째 화소 행의 다음 행인 두 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 두 번째 화소 행에 배열된 제2 화소들(PXL2)은 상기 제2-1 발광 스테이지 회로(EST1)보다 상기 제1 더미 발광 스테이지 회로(DEST1)에 인접하게 배치될 수 있다. 이는, 상기 제2 비표시 영역(NDA2)의 모서리부가 곡선 형상으로 설정됨에 따른 위치 차이로 인한 것일 수 있다.
상기 두 번째 화소 행에 배열된 제2 화소들(PXL2)은 상기 제2-1 발광 스테이지 회로(EST1)보다 인접하게 배치된 상기 제1 더미 발광 스테이지 회로(DEST1)로부터 상기 발광 제어 신호를 전달받을 수 있다.
이때, 상기 제1 더미 발광 스테이지 회로(DEST1)는 전기적으로 고립된 플로팅(floating) 상태일 수 있다.
상기 제1 더미 발광 스테이지 회로(DEST1)는 상기 제2-1 발광 스테이지 회로(EST1)의 발광 제어 신호를 상기 제1 발광 브릿지 라인(EBR1)을 통하여 상기 두 번째 화소 행에 배열된 제2 화소들(PXL2)로 직접 전달할 수 있다. 즉, 상기 제1 더미 발광 스테이지 회로(DEST1)는, 상기 제2-1 발광 스테이지 회로(EST1)처럼 상기 발광 제어 신호의 출력 동작을 수행하는 것이 아니라, 상기 제2-1 발광 스테이지 회로(EST1)의 발광 제어 신호를 상기 두 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달하는 역할만 수행할 수 있다.
상기 제2-2 발광 스테이지 회로(EST2)에서 출력된 발광 제어 신호는 대응하는 발광 라우팅 배선(ER3)을 통하여 상기 제2 표시 영역(DA2)의 세 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달될 수 있다.
또한, 상기 제2-2 발광 스테이지 회로(EST2)의 발광 제어 신호는 상기 제2 발광 브릿지 라인(EBR2)을 통하여 상기 제2 더미 발광 스테이지 회로(DEST2)로 전달될 수 있다. 상기 제2 더미 발광 스테이지 회로(DEST2)는 대응하는 발광 라우팅 배선(ER4)을 통하여 상기 발광 제어 신호를 상기 세 번째 화소 행의 다음 행인 네 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 네 번째 화소 행에 배열된 제2 화소들(PXL2)은 상기 제2-2 발광 스테이지 회로(EST2)보다 상기 제2 더미 발광 스테이지(DEST2)에 인접하게 배치될 수 있다.
이때, 상기 제2 더미 발광 스테이지 회로(DEST2)는 플로팅(floating) 상태일 수 있다.
상기 제2 더미 발광 스테이지 회로(DEST2)는, 상기 제2-2 발광 스테이지 회로(EST2)와 같이 상기 발광 제어 신호의 출력 동작을 수행하는 것이 아니라, 상기 제2-2 발광 스테이지 회로(EST2)의 발광 제어 신호를 상기 네 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달하는 역할만 수행할 수 있다.
상기 제2-3 발광 스테이지 회로(EST3)에서 출력된 발광 제어 신호는 대응하는 발광 라우팅 배선(ER5)을 통하여 상기 제2 표시 영역(DA2)의 다섯 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달될 수 있다.
또한, 상기 제2-3 발광 스테이지 회로(EST3)의 발광 제어 신호는 상기 제3 발광 브릿지 라인(EBR3)을 통하여 상기 제3 더미 발광 스테이지 회로(DEST3)로 전달될 수 있다. 상기 제3 더미 발광 스테이지 회로(DEST3)는 대응하는 발광 라우팅 배선(ER6)을 통하여 상기 발광 제어 신호를 상기 다섯 번째 화소 행의 다음 행인 여섯 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 여섯 번째 화소 행에 배열된 제2 화소들(PXL2)은 상기 제2-3 발광 스테이지 회로(EST3)보다 상기 제3 더미 발광 스테이지 회로(DEST3)에 인접하게 배치될 수 있다.
이때, 상기 제3 더미 발광 스테이지 회로(DEST3)는 플로팅(floating) 상태일 수 있다.
상기 제3 더미 발광 스테이지 회로(DEST3)는, 상기 제2-3 발광 스테이지 회로(EST3)처럼 상기 발광 제어 신호의 출력 동작을 수행하는 것이 아니라, 상기 제2-3 발광 스테이지 회로(EST3)의 발광 제어 신호를 상기 여섯 번째 화소 행에 배열된 제2 화소들(PXL2)로 전달하는 역할만 수행할 수 있다.
상기 제1 내지 제3 더미 발광 스테이지 회로들(DEST1, DETS2, DEST3)을 상기 제2 발광 스테이지 회로들(EST1 ~ EST5) 사이에 배치하면, 상기 제2 비표시 영역(NDA2)에 대응된 상기 제2 발광 구동부(EDV)의 CD 균일도(Critical Dimension Uniformity)가 증가될 수 있다.
본 발명의 일 실시예는, 상기 제2 비표시 영역(NDA2)에 상기 제1 내지 제3 발광 브릿지 라인(EBR1 ~ EBR3)을 배치하여, 대응하는 제2 화소(PXL2)와의 거리가 가까운 더미 발광 스테이지 회로를 통해 발광 제어 신호를 상기 제2 화소(PXL2)로 직접 전달할 수 있다.
이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 대응하는 제2 화소(PXL2)로 신호 지연 없이 상기 발광 제어 신호를 제공하면서도 상기 제2 비표시 영역(NDA2)의 공간 효율성을 향상시킬 수 있다.
도 4a 내지 도 4d는 도 3의 제2 비표시 영역에 배치된 주사 스테이지 회로들, 발광 스테이지 회로들, 더미 발광 스테이지 회로들, 및 더미 주사 스테이지 회로들의 배치 구조를 다양한 형태로 나타낸 평면도이다.
도 4a 내지 도 4d에 있어서, 설명의 편의를 위하여 제2 비표시 영역(NDA2)에 배치되는 제2 주사 스테이지 회로들, 더미 주사 스테이지 회로들, 제2 발광 스테이지 회로들, 및 더미 발광 스테이지 회로들을 중심으로 도시하였다.
도 4a 내지 도 4d를 참조하면, 제2 비표시 영역(NDA2)에는 제2 주사 스테이지 회로들(SST ~ SST10), 더미 주사 스테이지 회로들(DSST1 ~ DSST6), 제2 발광 스테이지 회로들(EST1 ~ EST5), 및 더미 발광 스테이지 회로들(DEST1 ~ DEST3)이 제공될 수 있다.
본 발명의 일 실시예에 있어서, 하나의 제2 발광 스테이지 회로와 서로 인접한 두 개의 제2 주사 스테이지 회로는 단위 구동부(UDV)를 구성할 수 있다. 예를 들어, 제2-1 발광 스테이지 회로(EST1)와 서로 인접한 두 개의 제2-1 및 제2-2 주사 스테이지 회로(SST1, SST2)는 상기 단위 구동부(UDV)를 구성할 수 있다.
또한, 본 발명의 일 실시예에 있어서, 하나의 더미 발광 스테이지 회로와 서로 인접한 두 개의 더미 주사 스테이지 회로는 상기 단위 구동부(UDV)를 구성할 수 있다. 예를 들어, 제1 더미 발광 구동부(DEST1)와 서로 인접한 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2)는 상기 단위 구동부(UDV)를 구성할 수 있다.
실시예에 따라, 상기 단위 구동부(UDV)는, 도 4b에 도시된 바와 같이, 하나의 제2 발광 스테이지 회로, 하나의 제2 주사 스테이지 회로, 및 하나의 더미 주사 스테이지 회로로 구성될 수도 있다.
이에 더하여, 상기 단위 구동부(UDV)는 하나의 더미 발광 스테이지 회로, 하나의 제2 주사 스테이지 회로, 및 하나의 더미 주사 스테이지 회로로 구성될 수도 있다. 또한, 상기 단위 구동부(UDV)는 하나의 제2 발광 스테이지 회로, 한 쌍의 더미 주사 스테이지 회로로 구성될 수도 있다.
도 4a 및 도 4b에 도시하지 않았으나, 상기 제2 주사 스테이지 회로들(SST1 ~ SST10)과 상기 더미 주사 스테이지 회로들(DSST1 ~ DSST6)은 상기 제2 발광 스테이지 회로들(EST1 ~ EST5)과 상기 더미 발광 스테이지 회로들(DEST1 ~ DEST3)의 외측에 위치할 수도 있다.
실시예에 따라, 상기 단위 구동부(UDV)는, 도 4c에 도시된 바와 같이, 하나의 제2 발광 스테이지 회로, 4개의 제2 주사 스테이지 회로로 구성될 수 있다. 또한, 상기 단위 구동부(UDV)는, 하나의 더미 발광 스테이지 회로, 4개의 더미 주사 스테이지 회로로 구성될 수 있다.
실시예에 따라, 상기 단위 구동부(UDV)는, 도 4d에 도시된 바와 같이, 하나의 제2 발광 스테이지 회로, 2개의 제2 주사 스테이지 회로, 2개의 더미 주사 스테이지 회로로 구성될 수 있다. 또한, 상기 단위 구동부(UDV)는 하나의 제2 발광 스테이지 회로, 3개의 제2 주사 스테이지 회로, 1개의 더미 주사 스테이지 회로로 구성될 수 있다.
이에 더하여, 상기 단위 구동부(UDV)는, 도 4d에 도시된 바와 같이, 하나의 더미 발광 스테이지 회로, 2개의 제2 주사 스테이지 회로, 및 2개의 더미 주사 스테이지 회로로 구성될 수 있다. 또한, 상기 단위 구동부(UDV)는 하나의 더미 발광 스테이지 회로, 3개의 제2 주사 스테이지 회로, 및 하나의 더미 주사 스테이지 회로로 구성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 단위 구동부(UDV)는 상술한 구성에 한정되는 것은 아니며, 다양한 방식으로 구성될 수 있다.
도 5는 도 3의 제2-1 주사 스테이지 회로를 나타낸 도면이며, 도 6은 도 5의 제2-1 주사 스테이지 회로를 상세하게 도시한 평면도이다.
도 3, 도 5, 및 도 6을 참조하면, 제2-1 주사 스테이지 회로(SST1)는 제1 구동 회로(1210), 제2 구동 회로(1220), 및 출력부(1230)를 포함할 수 있다.
상기 출력부(1230)는 제1 노드(N1) 및 제2 노드(N2)의 전압에 대응하여 출력 단자(1006)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 상기 출력부(1230)는 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
상기 제6 트랜지스터(T6)는 게이트 하이 전압(VGH)이 입력되는 제4 입력 선(1004)과 상기 출력 단자(1006) 사이에 연결될 수 있다. 상기 제6 트랜지스터(T6)는 상기 제1 노드(N1)에 인가되는 전압에 대응하여 상기 제4 입력 선(1004)과 상기 출력 단자(1006)의 접속을 제어할 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 노드(N1)에 연결된 제6 게이트 전극(GE6)과, 상기 출력 단자(1006)에 연결된 제6 드레인 전극(DE6), 및 상기 제4 입력 선(1004)에 연결된 제6 소스 전극(SE6)을 포함할 수 있다.
또한, 상기 제6 트랜지스터(T6)는 상기 제6 게이트 전극(GE6)에 중첩하고, 상기 제6 소스 및 제6 드레인 전극(SE6, DE6)에 연결된 제6 액티브 패턴(ACT6)을 포함할 수 있다.
상기 제7 트랜지스터(T7)는 상기 출력 단자(1006)와 제1 클럭 신호(CLK1)가 입력되는 제2 입력 선(1002) 사이에 연결될 수 있다. 상기 제7 트랜지스터(T7)는 상기 제2 노드(N2)에 인가되는 전압에 대응하여 상기 출력 단자(1006)와 상기 제2 입력 선(1002)의 접속을 제어할 수 있다.
상기 제7 트랜지스터(T7)는 상기 제2 노드(N2)에 연결된 제7 게이트 전극(GE7)과, 상기 출력 단자(1006)에 연결된 제7 소스 전극(SE7), 및 상기 제2 입력 선(1002)에 연결된 제7 드레인 전극(DE7)을 포함할 수 있다.
또한, 상기 제7 트랜지스터(T7)는 상기 제7 게이트 전극(GE7)에 중첩하고, 상기 제7 소스 및 제7 드레인 전극(SE7, DE7)에 연결된 액티브 패턴(ACT7)을 포함할 수 있다.
상기 출력부(1230)는 버퍼로 구동될 수 있다. 추가적으로, 상기 제6 및 제7 트랜지스터(T6, T7)는 도 6에 도시된 바와 같이 상호 병렬 연결된 복수의 트랜지스터로 이루어질 수 있다.
상기 제1 구동 회로(1210)는 제1 입력 선(1001), 상기 제2 입력 선(1002) 및 제3 입력 선(1003)으로 공급되는 신호들에 대응하여 제3 노드(N3)의 전압을 제어할 수 있다. 이를 위해, 상기 제1 구동 회로(1210)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 컨택 전극(CNE1)을 통해 스타트 펄스(SSP1)가 입력되는 상기 제1 입력 선(1001)과 상기 제3 노드(N3) 사이에 연결될 수 있다. 상기 제1 트랜지스터(T1)는 상기 제3 입력 선(1003)으로 공급되는 상기 제2 클럭 신호(CLK2)에 대응하여 상기 제1 입력 선(1001)과 상기 제3 노드(N3)의 접속을 제어할 수 있다.
상기 제1 트랜지스터(T1)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 상기 제1 트랜지스터(T1)는 제1a 트랜지스터(T1a)와 제1b 트랜지스터(T1b)를 포함할 수 있다.
상기 제1a 트랜지스터(T1a)는 제3 컨택 전극(CNE3)을 통해 제2 클럭 신호(CLK2)가 입력되는 상기 제3 입력 선(1003)에 연결된 제1a 게이트 전극(GE1a), 상기 제1 입력 선(1001)에 연결된 제1a 소스 전극(SE1a), 및 상기 제1a 소스 전극(SE1a)에 연결된 제1a 드레인 전극(DE1a)을 포함할 수 있다. 여기서, 상기 제3 컨택 전극(CNE3)은 상기 제1a 게이트 전극(GE1a)과 일체로 제공될 수 있다.
또한, 상기 제1a 트랜지스터(T1a)는 상기 제1a 게이트 전극(GE1a)에 중첩하고, 상기 제1a 소스 및 제1a 드레인 전극(SE1a, DE1a)에 연결된 제1a 액티브 패턴(ACT1a)을 포함할 수 있다.
상기 제1b 트랜지스터(T1b)는 상기 제3 입력 선(1003)에 연결된 제1b 게이트 전극(GE1b), 상기 제1a 드레인 전극(DE1a)에 연결된 제1b 소스 전극(SE1b), 및 상기 제3 노드(N3)에 연결된 제1b 드레인 전극(DE1b)을 포함할 수 있다. 또한, 상기 제1b 트랜지스터(T1b)는 상기 제1b 게이트 전극(GE1b)에 중첩하고, 상기 제1b 소스 및 제1b 드레인 전극(SE1b, DE1b)에 연결된 제1b 액티브 패턴(ACT1b)을 포함할 수 있다.
상기 제2 트랜지스터(T2)와 상기 제3 트랜지스터(T3)는 상기 제3 노드(N3)와 상기 제4 입력 선(1004) 사이에 직렬로 연결될 수 있다.
실제로, 상기 제3 트랜지스터(T3)는 상기 제2 트랜지스터(T2)와 상기 제3 노드(N3) 사이에 연결될 수 있다. 상기 제3 트랜지스터(T3)는 상기 제2 입력 선(1002)으로 공급되는 상기 제1 클럭 신호(CLK1)에 대응하여 상기 제2 트랜지스터(T2)와 상기 제3 노드(N3)의 접속을 제어할 수 있다.
상기 제3 트랜지스터(T3)는 제2 컨택 전극(CNE2)을 통해 상기 제2 입력 선(1002)에 연결된 제3 게이트 전극(GE3), 상기 제3 노드(N3) 및 상기 제1 트랜지스터(T1)의 상기 제1b 드레인 전극(DE1b)에 연결된 제3 드레인 전극(DE3), 및 상기 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)에 연결된 제3 소스 전극(SE3)을 포함할 수 있다. 여기서, 상기 제2 컨택 전극(CNE2)은 상기 제3 게이트 전극(GE3)과 일체로 제공될 수 있다.
또한, 상기 제3 트랜지스터(T3)는 상기 제3 게이트 전극(GE3)에 중첩되며 상기 제3 소스 및 제3 드레인 전극(SE3, DE3)에 각각 연결된 제3 액티브 패턴(ACT3)을 포함할 수 있다.
상기 제2 트랜지스터(T2)는 상기 제3 트랜지스터(T3)와 상기 제4 입력 선(1004) 사이에 연결될 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 노드(N1)의 전압에 대응하여 상기 제3 트랜지스터(T3)와 상기 제4 입력 선(1004)의 접속을 제어할 수 있다.
상기 제2 트랜지스터(T2)는 상기 제1 노드(N1)에 연결된 제2 게이트 전극(GE2), 상기 제3 트랜지스터(T3)의 제3 소스 전극(SE3)에 연결된 상기 제2 드레인 전극(DE2), 및 제4 컨택 전극(CNE4)을 통해 상기 제4 입력 선(1004)에 연결된 제2 소스 전극(SE2)을 포함할 수 있다.
또한, 상기 제2 트랜지스터(T2)는 상기 제2 게이트 전극(GE2)에 중첩되며 상기 제2 소스 및 제2 드레인 전극(SE2, DE2)에 각각 연결된 제2 액티브 패턴(ACT2)을 포함할 수 있다.
상기 제2 구동 회로(1220)는 상기 제3 입력 선(1003) 및 상기 제3 노드(N3)의 전압에 대응하여 상기 제1 노드(N1)의 전압을 제어할 수 있다. 이를 위해, 상기 제2 구동 회로(1220)는 제8 트랜지스터(T8), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
상기 제1 커패시터(C1)는 상기 제2 노드(N2)와 상기 출력 단자(1006) 사이에 연결될 수 있다. 상기 제1 커패시터(C1)는 상기 제7 트랜지스터(T7)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
상기 제1 커패시터(C1)는 상기 제2 노드(N2)에 연결된 하부 전극(LE1)과 상기 출력 단자(1006)에 연결된 상부 전극(UE1)을 포함할 수 있다. 상기 제1 커패시터(C1)의 하부 전극(LE1)은 상기 제8 트랜지스터(T8)의 제8 드레인 전극(DE8)과 전기적으로 연결될 수 있다.
상기 제1 커패시터(C1)의 상부 전극(UE1)은 상기 하부 전극(LE1)과 중첩하며, 평면 상에서 볼 때 상기 하부 전극(LE1)을 커버할 수 있다.
상기 제2 커패시터(C2)는 상기 제1 노드(N1)와 상기 제4 입력 선(1004) 사이에 연결될 수 있다. 상기 제2 커패시터(C2)는 상기 제1 노드(N1)에 인가되는 전압을 충전할 수 있다.
상기 제2 커패시터(C2)는 상기 제1 노드(N1)에 연결된 하부 전극(LE2)과 상기 제4 입력 선(1004)에 연결된 상부 전극(UE2)을 포함할 수 있다. 상기 제2 커패시터(C2)의 하부 전극(LE2)은 상기 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)과 일체로 제공될 수 있다. 또한, 상기 제2 커패시터(C2)의 하부 전극(LE2)은 상기 제6 트랜지스터(T6)의 제6 게이트 전극(GE6)과 일체로 제공될 수 있다.
상기 제2 커패시터(C2)의 상부 전극(UE2)은 상기 제2 커패시터(C2)의 하부 전극(LE2)과 중첩하며, 평면 상에서 볼 때 상기 제2 커패시터(C2)의 하부 전극(LE2)을 커버할 수 있다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 상기 제3 입력 선(1003) 사이에 연결될 수 있다. 상기 제4 트랜지스터(T4)는 상기 제3 노드(N3)의 전압에 대응하여 상기 제1 노드(N1)와 상기 제3 입력 선(1003)의 접속을 제어할 수 있다.
상기 제4 트랜지스터(T4)는 상기 제3 노드(N3)에 연결된 제4 게이트 전극(GE4), 상기 제1 노드(N1)에 연결된 제4 드레인 전극(DE4), 및 상기 제3 입력 선(1003)에 연결된 제4 소스 전극(SE4)을 포함할 수 있다.
또한, 상기 제4 트랜지스터(T4)는 상기 제4 게이트 전극(GE4)에 중첩되며 상기 제4 소스 및 제4 드레인 전극(SE4, DE4)에 각각 연결된 제4 액티브 패턴(ACT4)을 포함할 수 있다.
상기 제5 트랜지스터(T5)는 상기 제1 노드(N1)와 게이트 로우 전압(VGL)이 공급되는 제5 입력 선(1005) 사이에 위치할 수 있다. 상기 제5 트랜지스터(T5)는 상기 제3 입력 선(1003)의 상기 제2 클럭 신호(CLK2)에 대응하여 상기 제1 노드(N1)와 상기 제5 입력 선(1005)의 접속을 제어할 수 있다.
상기 제5 트랜지스터(T5)는 상기 제3 입력 선(1003)에 연결된 제5 게이트 전극(GE5), 상기 제1 노드(N1)에 연결된 제5 소스 전극(SE5), 및 제5 컨택 전극(CNE5)을 통해 상기 제5 입력 선(1005)에 연결된 제5 드레인 전극(DE5)을 포함할 수 있다. 여기서, 상기 제5 컨택 전극(CNE5)은 상기 제5 입력 선(1005)과 일체로 제공될 수 있다.
또한, 상기 제5 트랜지스터(T5)는 상기 제5 게이트 전극(GE5)에 중첩되며 상기 제5 소스 및 제5 드레인 전극(SE5, DE5)에 각각 연결된 액티브 패턴(ACT5)을 포함할 수 있다.
상기 제8 트랜지스터(T8)는 상기 제3 노드(N3)와 상기 제2 노드(N2) 사이에 연결될 수 있다. 상기 제8 트랜지스터(T8)는 턴-온 상태를 유지하면서 상기 제3 노드(N3) 및 상기 제2 노드(N2)의 전기적 접속을 유지할 수 있다. 추가적으로, 상기 제8 트랜지스터(T8)는 상기 제2 노드(N2)의 전압에 대응하여 상기 제3 노드(N3)의 전압 하강 폭을 제한할 수 있다.
상기 제8 트랜지스터(T8)는 상기 제5 입력 선(1005)에 연결된 제8 게이트 전극(GE8), 상기 제3 노드(N3)에 연결된 제8 소스 전극(SE8), 및 상기 제2 노드(N2)에 연결된 상기 제8 드레인 전극(DE8)을 포함할 수 있다.
또한, 상기 제8 트랜지스터(T8)는 상기 제8 게이트 전극(GE8)에 중첩되며 상기 제8 소스 및 제8 드레인 전극(SE8, DE8)에 각각 연결된 제8 액티브 패턴(ACT8)을 포함할 수 있다.
이러한 구성을 갖는 상기 제2-1 주사 스테이지 회로(SST1)에서 출력된 주사 신호는 대응하는 주사 라우팅 배선(SR1)을 통해 대응하는 스캔 배선(S1)으로 전달될 수 있다. 또한, 상기 주사 신호는 연결 라인(CL)을 통해 상기 제2-1 주사 스테이지 회로(SST1)의 다음 단에 위치한 제2-2 주사 스테이지 회로(SST2)로 전달될 수 있다.
도 5 및 도 6에서는, 제2 비표시 영역(NDA2)에 배치되는 주사 구동부(도 1의 SDV 참고)에 포함된 제2 주사 스테이지 회로들 중 상기 제2-1 주사 스테이지 회로(SST1)를 대상으로 설명하였으나, 제1 비표시 영역(NDA1)에 배치되는 주사 구동부(SDV)에 포함된 주사 스테이지 회로들(SST11 ~ SST17)도 동일한 회로 구성을 가질 수 있다.
또한, 앞서 설명한 더미 주사 회로들(DSST1 ~ DSST6)은 상기 제2-1 주사 스테이지 회로(SST1)와 동일한 회로 구성을 갖거나, 또는 상기 제2-1 주사 스테이지 회로(SST1)의 일부 구성이 생략된 형태의 회로 구성을 가질 수 있다.
도 7은 도 3의 제2-1 발광 스테이지 회로를 나타낸 도면이며, 도 8은 도 7의 제2-1 발광 스테이지 회로를 상세하게 도시한 평면도이다.
도 3, 도 7, 및 도 8을 참조하면, 상기 제2-1 발광 스테이지 회로(EST1)는 제1 구동 회로(2100), 제2 구동 회로(2200), 제3 구동 회로(2300), 및 출력부(2400)를 포함할 수 있다.
상기 제1 구동 회로(2100)는 제21 입력 선(2001)으로 공급되는 스타트 펄스(SSP2)와 제22 입력 선(2002)으로 공급되는 제1 클럭 신호(CLK1)에 대응하여 제22 노드(N22) 및 제21 노드(N21)의 전압을 제어할 수 있다. 이를 위하여, 상기 제1 구동 회로(2100)는 제1 트랜지스터(T1), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 상기 제21 입력 선(2001)과 상기 제21 노드(N21) 사이에 연결될 수 있다. 상기 제1 트랜지스터(T1)는 상기 제22 입력 선(2002)으로 상기 제1 클럭 신호(CLK1)가 공급될 때 턴-온될 수 있다.
상기 제1 트랜지스터(T1)는 제22 컨택 전극(CNE22)을 통해 상기 제22 입력 선(2002)에 연결된 제1 게이트 전극(GE1), 제21 컨택 전극(CNE21)을 통해 상기 제21 입력 선(2001)에 연결된 제1 소스 전극(SE1), 및 상기 제21 노드(N21)에 연결된 제1 드레인 전극(DE1)을 포함할 수 있다. 여기서, 상기 제22 컨택 전극(CNE22)은 상기 제1 게이트 전극(GE1)과 일체로 제공될 수 있다.
또한, 상기 제1 트랜지스터(T1)는 상기 제1 게이트 전극(GE1)과 중첩하며, 상기 제1 소스 및 제2 드레인 전극(SE1, DE1)에 각각 연결되는 제1 액티브 패턴(ACT1)을 포함할 수 있다.
상기 제4 트랜지스터(T4)는 상기 제22 입력 선(2002)과 상기 제22 노드(N22) 사이에 연결될 수 있다. 상기 제4 트랜지스터(T4)는 상기 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 상기 제4 트랜지스터(T4)는 제4a 트랜지스터(T4a)와 제4b 트랜지스터(T4b)를 포함할 수 있다.
상기 제4a 트랜지스터(T4a)는 상기 제21 노드(N21)에 연결된 제4a 게이트 전극(GE4a), 상기 제22 입력 선(2002)에 연결된 제4a 드레인 전극(DE4a), 및 상기 제4b 트랜지스터(T4b)의 제4b 드레인 전극(DE4b)에 연결된 제4a 소스 전극(SE4a)을 포함할 수 있다.
또한, 상기 제4a 트랜지스터(T4a)는 상기 제4a 게이트 전극(GE4a)에 중첩하며, 상기 제4a 소스 및 제4a 드레인 전극(SE4a, DE4a)에 각각 접속된 제4a 액티브 패턴(ACT4a)을 포함할 수 있다.
상기 제4b 트랜지스터(T4b)는 상기 제21 노드(N21)에 연결된 제4b 게이트 전극(GE4b), 상기 제4a 트랜지스터(T4a)의 제4a 소스 전극(SE4a)에 연결된 상기 제4b 드레인 전극(DE4b), 및 상기 제5 트랜지스터(T5)의 제5 소스 전극(SE5)에 연결된 제4b 소스 전극(SE4b)을 포함할 수 있다.
또한, 상기 제4b 트랜지스터(T4b)는 상기 제4b 게이트 전극(GE4b)에 중첩하며, 상기 제4b 소스 및 제4b 드레인 전극(SE4b, DE4b)에 각각 접속된 제4b 액티브 패턴(ACT4b)을 포함할 수 있다.
상기 제5 트랜지스터(T5)는 게이트 로우 전압(VGL)을 공급받는 제25 입력 선(2005)과 상기 제22 노드(N22) 사이에 연결될 수 있다. 상기 제5 트랜지스터(T5)는 상기 제22 입력 선(2002)으로 상기 제1 클럭 신호(CLK1)가 공급될 때 턴-온될 수 있다.
상기 제5 트랜지스터(T5)는 상기 제22 입력 선(2002)에 연결된 제5 게이트 전극(GE5), 상기 제4b 트랜지스터(T4b)의 제4b 소스 전극(SE4b)에 연결된 상기 제5 소스 전극(SE5), 및 상기 제25 입력 선(2005)에 연결된 제5 드레인 전극(DE5)을 포함할 수 있다.
또한, 상기 제5 트랜지스터(T5)는 상기 제5 게이트 전극(GE5)에 중첩하며, 상기 제5 소스 및 제5 드레인 전극(SE5, DE5)에 각각 연결된 제5 액티브 패턴(ACT5)을 포함할 수 있다.
상기 제2 구동 회로(2200)는 제23 입력 선(2003)으로 공급되는 제2 클럭 신호(CLK2) 및 상기 제22 노드(N22)의 전압에 대응하여 상기 제21 노드(N21) 및 제23 노드(N23)의 전압을 제어할 수 있다. 이를 위해, 상기 제2 구동 회로(2200)는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제11 커패시터(C11), 및 제12 커패시터(C12)를 포함할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제2 트랜지스터(T2)와 상기 제21 노드(N21) 사이에 연결될 수 있다. 상기 제3 트랜지스터(T3)는 상기 제23 입력 선(2003)으로 상기 제2 클럭 신호(CLK2)가 공급될 때 턴-온될 수 있다.
상기 제3 트랜지스터(T3)는 제23 컨택 전극(CNE23)을 통해 상기 제23 입력 선(2003)에 연결된 제3 게이트 전극(GE3), 상기 제1 트랜지스터(T1)의 제1 드레인 전극(DE1)에 연결된 제3 드레인 전극(DE3), 상기 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)에 연결된 제3 소스 전극(SE3)을 포함할 수 있다. 여기서, 상기 제23 컨택 전극(CNE23)은 상기 제3 게이트 전극(GE3)과 일체로 제공될 수 있다.
또한, 상기 제3 트랜지스터(T3)는 상기 제3 게이트 전극(GE3)에 중첩되며, 상기 제3 소스 및 제3 드레인 전극(SE3, DE3)에 각각 연결된 제3 액티브 패턴(ACT3)을 포함할 수 있다.
상기 제2 트랜지스터(T2)는 게이트 하이 전압(VGH)을 공급받는 제24 입력 선(2004)과 상기 제3 트랜지스터(T3) 사이에 연결될 수 있다. 상기 제2 트랜지스터(T2)는 상기 제22 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제2 트랜지스터(T2)는 상기 제22 노드(N22)에 연결된 제2 게이트 전극(GE2), 상기 제3 트랜지스터(T3)의 제3 소스 전극(SE3)에 연결된 상기 제2 드레인 전극(DE2), 및 제24 컨택 전극(CNE24)을 통해 상기 제24 입력 선(2004)에 연결된 제2 소스 전극(SE2)을 포함할 수 있다. 여기서, 상기 제24 컨택 전극(CNE24)은 상기 제24 입력 선(2004)과 일체로 제공될 수 있다.
또한, 상기 제2 트랜지스터(T2)는 상기 제2 게이트 전극(GE2)에 중첩하며, 상기 제2 소스 및 제2 드레인 전극(SE2, DE2)에 각각 연결된 제2 액티브 패턴(ACT2)을 포함할 수 있다.
상기 제7 트랜지스터(T7)는 상기 제6 트랜지스터(T6)의 제6 드레인 전극(DE6)과 상기 제23 입력 선(2003) 사이에 연결될 수 있다. 상기 제7 트랜지스터(T7)는 상기 제22 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제7 트랜지스터(T7)는 상기 제22 노드(N22)에 연결된 제7 게이트 전극(GE7), 상기 제6 드레인 전극(DE6)에 연결된 제7 소스 전극(SE7), 및 상기 제23 입력 선(2003)에 연결된 제7 드레인 전극(DE7)을 포함할 수 있다.
또한, 상기 제7 트랜지스터(T7)는 상기 제7 게이트 전극(GE7)에 중첩하며, 상기 제7 소스 및 제7 드레인 전극(SE7, DE7)에 각각 연결된 제7 액티브 패턴(ACT7)을 포함할 수 있다.
상기 제6 트랜지스터(T6)는 상기 제7 소스 전극(SE7)과 상기 제23 노드(N23) 사이에 연결될 수 있다. 상기 제6 트랜지스터(T6)는 상기 제23 입력 선(2003)으로 상기 제2 클럭 신호(CLK2)가 공급될 때 턴-온될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제23 입력 선(2003)에 연결된 제6 게이트 전극(GE6), 상기 제7 소스 전극(SE7)에 연결된 상기 제6 드레인 전극(DE6), 및 상기 제23 노드(N23)에 연결된 제6 소스 전극(SE6)을 포함할 수 있다.
또한, 상기 제6 트랜지스터(T6)는 상기 제6 게이트 전극(GE6)에 중첩하며, 상기 제6 소스 및 제6 드레인 전극(SE6, DE6)에 각각 연결된 제6 액티브 패턴(ACT6)을 포함할 수 있다.
상기 제11 커패시터(C11)는 상기 제21 노드(N21)와 상기 제23 입력 선(2003) 사이에 연결될 수 있다.
상기 제11 커패시터(C11)는 상기 제21 노드(N21)에 연결된 하부 전극(LE11) 및 상기 제23 노드(N23)에 연결된 상부 전극(UE11)을 포함할 수 있다. 상기 제11 커패시터(C11)의 하부 전극(LE11)은 제10 트랜지스터(T10)의 제10 게이트 전극(GE10)으로 이루어질 수 있다. 상기 제11 커패시터(C11)의 상부 전극(UE11)은 상기 제11 커패시터(C11)의 하부 전극(LE11)과 중첩하며, 평면 상에서 볼 때 상기 제11 커패시터(C11)의 하부 전극(LE11)을 커버할 수 있다.
상기 제12 커패시터(C12)는 상기 제22 노드(N22)와 상기 제6 트랜지스터(T6)의 제6 드레인 전극(DE6) 사이에 연결될 수 있다.
상기 제12 커패시터(C12)는 상기 제22 노드(N22)에 연결된 하부 전극(LE12) 및 상기 제6 드레인 전극(DE6)에 연결된 상부 전극(UE12)을 포함할 수 있다. 상기 제12 커패시터(C12)의 하부 전극(LE12)은 상기 제7 트랜지스터(T7)의 제7 게이트 전극(GE7)으로 이루어질 수 있다. 상기 제12 커패시터(C12)의 상부 전극(UE12)은 상기 제12 커패시터(C12)의 하부 전극(LE12)과 중첩하며, 평면 상에서 볼 때 상기 제12 커패시터(C12)의 하부 전극(LE12)을 커버할 수 있다.
상기 제3 구동 회로(2300)는 상기 제21 노드(N21)의 전압에 대응하여 상기 제23 노드(N23)의 전압을 제어할 수 있다. 이를 위하여, 상기 제3 구동 회로(2300)는 제8 트랜지스터(T8) 및 제13 커패시터(C13)를 포함할 수 있다.
상기 제8 트랜지스터(T8)는 상기 게이트 하이 전압(VGH)을 공급받는 상기 제24 입력 선(2004)과 상기 제23 노드(N23) 사이에 연결될 수 있다. 상기 제8 트랜지스터(T8)는 상기 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제8 트랜지스터(T8)는 상기 제21 노드(N21)에 연결된 제8 게이트 전극(GE8), 상기 제24 입력 선(2004)에 연결된 제8 소스 전극(SE8), 및 상기 제23 노드(N23)에 연결된 제8 드레인 전극(DE8)을 포함할 수 있다.
또한, 상기 제8 트랜지스터(T8)는 상기 제8 게이트 전극(GE8)에 중첩하며, 상기 제8 소스 및 제8 드레인 전극(SE8, DE8)에 각각 연결된 제8 액티브 패턴(ACT8)을 포함할 수 있다.
상기 제13 커패시터(C13)는 상기 게이트 하이 전압(VGH)을 공급받는 상기 제24 입력 선(2004)과 상기 제23 노드(N23) 사이에 연결될 수 있다.
상기 제13 커패시터(C13)는 상기 제24 입력 선(2004)에 연결된 상부 전극(UE13) 및 상기 제23 노드(N23)에 연결된 하부 전극(LE13)을 포함할 수 있다. 상기 제13 커패시터(C13)의 하부 전극(LE13)은 제9 트랜지스터(T9)의 제9 게이트 전극(GE9)으로 이루어질 수 있다. 상기 제13 커패시터(C13)의 상부 전극(UE13)은 상기 제13 커패시터(C13)의 하부 전극(LE13)과 중첩하며, 평면 상에서 볼 때 상기 제13 커패시터(C13)의 하부 전극(LE13)을 커버할 수 있다.
상기 출력부(2400)는 상기 제21 노드(N21) 및 상기 제23 노드(N23)의 전압에 대응하여 출력 단자(2006)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 상기 출력부(2400)는 상기 제9 트랜지스터(T9) 및 상기 제10 트랜지스터(T10)를 포함할 수 있다.
상기 제9 트랜지스터(T9)는 상기 게이트 하이 전압(VGH)을 공급받는 상기 제24 입력 선(2004)과 상기 출력 단자(2006) 사이에 연결될 수 있다. 상기 제9 트랜지스터(T9)는 상기 제23 노드(N23)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제9 트랜지스터(T9)는 상기 제23 노드(N23)에 연결되는 상기 제9 게이트 전극(GE9), 상기 제24 입력 선(2004)에 연결되는 제9 소스 전극(SE9), 및 상기 출력 단자(2006)에 연결되는 제9 드레인 전극(DE9)을 포함할 수 있다.
또한, 상기 제9 트랜지스터(T9)는 상기 제9 게이트 전극(GE9)에 중첩하며, 상기 제9 소스 및 제9 드레인 전극(SE9, DE9)에 각각 연결된 제9 액티브 패턴(ACT9)을 포함할 수 있다.
상기 제10 트랜지스터(T10)는 상기 출력 단자(2006)와 상기 게이트 로우 전압(VGL)을 공급받는 상기 제25 입력 선(2005) 사이에 위치할 수 있다. 상기 제10 트랜지스터(T10)는 상기 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
상기 제10 트랜지스터(T10)는 상기 제21 노드(N21)에 연결된 상기 제10 게이트 전극(GE10), 상기 출력 단자(2006)에 연결된 제10 소스 전극(SE10), 및 제25 컨택 전극(CNE25)을 통해 상기 제25 입력 선(2005)에 연결된 제10 드레인 전극(DE10)을 포함할 수 있다. 여기서, 상기 제25 컨택 전극(CNE25)은 상기 제25 입력 선(2005)과 일체로 제공될 수 있다.
또한, 상기 제10 트랜지스터(T10)는 상기 제10 게이트 전극(GE10)에 중첩하며, 상기 제10 소스 및 제10 드레인 전극(SE10, DE10)에 각각 연결된 제10 액티브 패턴(ACT10)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제9 트랜지스터(T9) 및 상기 제10 트랜지스터(T10)는 도 8에 도시된 바와 같이 상호 병렬 연결된 복수의 트랜지스터로 이루어질 수 있다.
상술한 구성을 갖는 상기 출력부(2400)는 버퍼로 구동될 수 있다.
이러한 구성을 갖는 상기 제2-1 발광 주사 스테이지 회로(EST1)에서 출력된 발광 제어 신호는 대응하는 발광 라우팅 배선(ER1)을 통해 대응하는 제2 화소(PXL2)로 전달될 수 있다. 또한, 상기 발광 제어 신호는 제1 발광 브릿지 라인(EBR1)을 통해 제1 더미 발광 스테이지 회로(DEST1)로 전달될 수 있다.
도 7 및 도 8에서는, 상기 제2 비표시 영역(NDA2)에 배치되는 발광 구동부(도 1의 EDV 참고)에 포함된 제2 발광 스테이지 회로들 중 상기 제2-1 발광 스테이지 회로(EST1)를 대상으로 설명하였으나, 제1 비표시 영역(NDA1)에 배치되는 발광 구동부(EDV)에 포함된 발광 스테이지 회로들(EST6 ~ EST9)도 동일한 회로 구성을 가질 수 있다.
또한, 앞서 설명한 더미 발광 회로들(DEST1 ~ DEST3)도 상기 제2-1 발광 스테이지 회로(EST1)와 동일한 구성을 갖거나, 또는 상기 제2-1 발광 스테이지 회로(EST1)의 일부 구성이 생략된 형태의 회로 구성을 가질 수 있다.
도 9는 도 3의 EA2 부분을 확대한 평면도이고, 도 10은 도 9의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 11은 도 10의 주사 브릿지 라인을 다른 형태로 구현한 것으로, 도 9의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이고, 도 12는 도 9의 제2-2 주사 스테이지 회로와 제2 더미 주사 스테이지 회로의 접속 관계를 나타낸 도면이며, 도 13은 도 9의 제2-1 발광 스테이지 회로와 제1 더미 스테이지 회로의 접속 관계를 나타낸 도면이다.
도 9에서는, 설명의 편의를 위해 서로 인접한 2개의 제2 주사 스테이지 회로(SST1, SST2), 서로 인접한 2개의 더미 주사 스테이지 회로(DSST1, DSST2), 제2 발광 스테이지 회로(EST1), 및 더미 발광 스테이지 회로(DEST1)를 위주로 도시하였다. 또한, 도 9에서는, 각 스테이지 회로에 연결된 배선부를 위주로 도시하였다.
도 9에 있어서, 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 도 9의 설명에 있어서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 13을 참조하면, 제2 비표시 영역(NDA2)에는 제2-1 주사 스테이지 회로(SST1), 제2-2 주사 스테이지 회로(SST2), 제1 및 제2 더미 주사 스테이지 회로(DSST1, DSST2), 제2-1 발광 스테이지 회로(EST1), 및 제1 더미 발광 스테이지 회로(DEST1)가 배치될 수 있다.
상기 제2-1 주사 스테이지 회로(SST1)는 대응하는 제1 주사 라우팅 배선(SR1)의 일단에 연결되고, 이를 통해 대응하는 제2 화소들(PXL2)로 제1 주사 신호를 공급할 수 있다.
또한, 상기 제1 주사 신호는 연결 라인(CL)을 통해 상기 대응하는 제2 화소들(PXL2)의 다음 행에 위치한 제2 화소들(PXL2)로 공급될 수 있다.
상기 제2-1 주사 스테이지 회로(SST1)는 타이밍 제어부(도 2의 TC 참고)로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 상기 제2-1 주사 스테이지 회로(SST1)는 주사 스테이지 용 스타트 펄스(SSP1, 이하 '제1 스타트 펄스'라 함)를 공급받을 수 있다.
상기 제2-1 주사 스테이지 회로(SST1)는 제1 내지 제8 트랜지스터(T1 ~ T8), 제1 커패시터(C1), 제2 커패시터(C2), 및 출력 단자(1006)를 포함할 수 있다. 또한, 상기 제2-1 주사 스테이지 회로(SST1)는 제1 내지 제5 입력 선(1001 ~ 1005)에 연결될 수 있다.
상기 제1 입력 선(1001)에는 상기 제1 스타트 펄스(SSP1)가 공급되고, 상기 제2 입력 선(1002)에는 주사 스테이지 용 제1 클럭 신호(CLK1)가 공급되며, 상기 제3 입력 선(1003)에는 주사 스테이지 용 제2 클럭 신호(CLK2)가 공급될 수 있다.
상기 제4 입력 선(1004)에는 주사 스테이지 용 게이트 하이 전압(VGH)이 공급되며, 상기 제5 입력 선(1005)에는 주사 스테이지 용 게이트 로우 전압(VGL)이 공급될 수 있다.
상기 주사 스테이지 용 제1 클럭 신호(CLK1)와 상기 주사 스테이지 용 제2 클럭 신호(CLK2)는 서로 다른 위상(phase)을 가질 수 있다. 예를 들어, 상기 주사 스테이지 용 제2 클럭 신호(CLK2)는 상기 주사 스테이지 용 제1 클럭 신호(CLK1)와 180°의 위상차를 가질 수 있다.
상기 제2-2 주사 스테이지 회로(SST2)는, 제1 트랜지스터(T1)가 상기 제2 입력 선(1002)에 연결되고, 제3 트랜지스터(T3)가 제3 입력 선(1003)에 연결되고, 제1 컨택 전극(CNE1)이 이전 주사 스테이지 회로의 출력 단자에 연결되며, 제1 주사 브릿지 라인(SBR1)에 연결되는 점을 제외하면, 상기 제2-1 주사 스테이지 회로(SST1)와 동일한 구성을 가질 수 있다.
상기 제2-2 주사 스테이지 회로(SST2)는 상기 제2-1 주사 스테이지 회로(SST1)의 출력 단자(1006)로부터 상기 제1 주사 신호를 공급받을 수 있다.
구체적으로, 상기 제2-2 주사 스테이지 회로(SST)는 상기 제2-1 주사 스테이지 회로(SST1)의 출력 단자(1006)에 연결된 제1 컨택 전극(CNE1)을 통해 상기 제1 주사 신호를 공급받을 수 있다.
상기 제2-2 주사 스테이지 회로(SST2)는 상기 제1 주사 신호를 스타트 펄스로 공급받고, 제2 주사 신호를 생성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주사 브릿지 라인(SBR1)의 일측은 상기 제2-2 주사 스테이지 회로(SST2)의 출력 부(1230)에 연결될 수 있다. 구체적으로, 상기 제1 주사 브릿지 라인(SBR1)의 일측은 상기 제2-2 주사 스테이지 회로(SST2)의 제6 및 제7 트랜지스터(T6, T7) 사이에 연결될 수 있다.
상기 제1 주사 브릿지 라인(SBR1)의 타측은 상기 제2 더미 주사 스테이지 회로(DSST2)의 출력 단자(1006, 이하 '제2 더미 출력 단자' 라 함)에 연결될 수 있다.
이로 인해, 상기 제2-2 주사 스테이지 회로(SST2)는 상기 제1 주사 브릿지 라인(SBR1)을 통하여 상기 제2 더미 주사 스테이지 회로(DSST2)에 전기적으로 연결될 수 있다.
상기 제2 주사 신호는 상기 제1 주사 브릿지 라인(SBR1)을 통하여 상기 제2 더미 출력 단자(1006)로 전달될 수 있다. 상기 제2 더미 출력 단자(1006)는 제2 주사 라우팅 배선(SR2)에 연결되어 대응하는 제2 화소(PXL2)로 상기 제2 주사 신호를 제공할 수 있다.
상기 제2 더미 주사 스테이지 회로(DSST2)는, 제1 컨택 전극(CNE1)이 이전 주사 스테이지 회로(즉, 상기 제1 더미 주사 스테이지 회로(DSST1))의 출력 단자와 연결되지 않고, 상기 제1 커패시터(C1)의 상부 전극(UE1)이 생략된 점을 제외하고, 상기 제2-2 주사 스테이지 회로(SST2)와 동일한 구성을 가질 수 있다.
평면 상에서 볼 때, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제2 비표시 영역(NDA2)에서 기판(SUB)의 길이 방향, 예를 들어, 제2 방향(DR2)을 따라 연장될 수 있다.
상기 제1 주사 브릿지 라인(SBR1)은 상기 제2-2 주사 스테이지 회로(SST2)의 일부, 상기 제1 더미 주사 스테이지 회로(DSST1)의 일부, 및 상기 제2 더미 주사 스테이지 회로(DSST2)의 일부에 각각 중첩될 수 있다.
상기 제2 더미 주사 스테이지 회로(DSST2)는 플로팅(floating) 상태일 수 있다. 상기 제2 더미 주사 스테이지 회로(DSST2)는 상기 제2 주사 신호를 상기 제1 주사 브릿지 라인(SBR1)을 통하여 상기 제2 주사 라우팅 배선(SR2)에 대응하는 제2 화소(PXL2)로 전달할 수 있다.
상기 제2-1 발광 스테이지 회로(EST1)는 대응하는 제1 발광 라우팅 배선(ER1)의 일단에 연결되고, 이를 통해 대응하는 제2 화소(PXL2)로 제1 발광 제어 신호를 공급할 수 있다.
상기 제2-1 발광 스테이지 회로(EST1)는 상기 타이밍 제어부(TC)로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 상기 제2-1 발광 스테이지 회로(EST1)는 발광 스테이지 용 스타트 펄스(SSP2, 이하 '제2 스타트 펄스'라 함)을 공급받을 수 있다.
상기 제2-1 발광 스테이지 회로(EST1)는 제1 내지 제10 트랜지스터(T1 ~ T10), 제11 내지 제13 커패시터(C11 ~ C13), 및 출력 단자(2006)를 포함할 수 있다. 또한, 상기 제2-1 발광 스테이지 회로(EST1)는 제21 내지 제25 입력 선(2001 ~ 2005)에 연결될 수 있다.
상기 제21 입력 선(2001)에는 상기 제2 스타트 펄스(SSP2)가 공급되고, 상기 제22 입력 선(2002)에는 발광 스테이지 용 제1 클럭 신호(CLK1)가 공급되고, 상기 제23 입력 선(2003)에는 발광 스테이지 용 제2 클럭 신호(CLK2)가 공급될 수 있다.
상기 제24 입력 선(2004)에는 발광 스테이지 용 게이트 하이 전압(VGH)이 공급되며, 상기 제25 입력 선(2005)에는 발광 스테이지 용 게이트 로우 전압(VGL)이 공급될 수 있다.
여기서, 상기 발광 스테이지 용 게이트 하이 전압(VGH)은 상기 주사 스테이지 용 게이트 하이 전압(VGH)과 동일한 전압을 가질 수 있고, 상기 발광 스테이지 용 게이트 로우 전압(VGL)은 상기 주사 스테이지 용 게이트 로우 전압(VGL)과 동일한 전압을 가질 수 있다.
상기 발광 스테이지 용 제1 클럭 신호(CLK1)와 상기 발광 스테이지 용 제2 클럭 신호(CLK2)는 서로 다른 위상(phase)을 가질 수 있다.
상기 제1 더미 발광 스테이지 회로(DEST1)는, 출력 단자(2006)가 제1 발광 브릿지 라인(EBR1)에 연결되고, 상기 제1 발광 브릿지 라인(EBR1)에 연결된 제26 컨택 전극(CNE26)을 포함하며, 제 21 컨택 전극(CNE21)이 이전 발광 스테이지 회로의 출력 단자에 연결되지 않는 점을 제외하고는, 상기 제2-1 발광 스테이지 회로(EST1)와 동일한 구성을 가질 수 있다. 여기서, 상기 이전 발광 스테이지 회로는 상기 제2-1 발광 스테이지 회로(EST1)를 의미할 수 있다.
상기 제1 더미 발광 스테이지 회로(DEST1)는 상기 제1 발광 브릿지 라인(EBR1)을 통해 상기 제2-1 발광 스테이지 회로(EST1)의 출력 단자(2006)에 연결될 수 있다.
상기 제1 발광 브릿지 라인(EBR1)은 상기 제2-1 발광 스테이지 회로(EST1)의 출력 단자(2006)와 일체로 제공될 수 있다. 또한, 상기 제1 발광 브릿지 라인(EBR1)은 상기 제26 컨택 전극(CNE26)을 통해 상기 제1 더미 발광 스테이지 회로(DEST1)의 출력 단자(2006)에 연결될 수 있다.
이로 인하여, 상기 제2-1 발광 스테이지 회로(EST1)는 상기 제1 발광 브릿지 라인(EBR1)을 통하여 상기 제1 더미 발광 스테이지 회로(DEST1)의 출력 단자(2006)에 전기적으로 연결될 수 있다.
따라서, 상기 제2-1 발광 스테이지 회로(EST1)의 상기 제1 발광 제어 신호는 상기 제1 발광 브릿지 라인(EBR1)을 통해 상기 제1 더미 발광 스테이지 회로(DEST1)의 출력 단자(2006)로 전달될 수 있다.
상기 제1 더미 발광 스테이지 회로(DEST1)의 출력 단자(2006)는 제2 발광 라우팅 배선(ER2)에 연결될 수 있다. 이로 인하여, 상기 제1 더미 발광 스테이지 회로(DEST1)의 출력 단자(2006)로 전달된 상기 제1 발광 제어 신호는 상기 제2 발광 라우팅 배선(ER2)에 대응하는 제2 화소(PXL2)로 전달될 수 있다.
이때, 상기 제2 발광 라우팅 배선(ER2)에 대응하는 제2 화소(PXL2)로 전달된 상기 제1 발광 제어 신호는 상기 제2 주사 신호에 동기되는 제2 발광 제어 신호일 수 있다.
평면 상으로 볼 때, 상기 제1 발광 브릿지 라인(EBR1)은 상기 제2 비표시 영역(NDA2)에서 상기 제2 방향(DR2)과 교차하는 제1 방향(DR1)으로 연장된 형태로 배치될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 더미 발광 스테이지 회로(DEST2)는 플로팅(floating) 상태일 수 있다. 상기 제1 더미 발광 스테이지 회로(DEST2)는 상기 제2 발광 제어 신호를 상기 제1 발광 브릿지 라인(EBR1)을 통하여 상기 제2 발광 라우팅 배선(ER2)에 대응하는 제2 화소(PXL2)로 전달할 수 있다.
이하, 도 10을 참조하여 상기 제1 주사 브릿지 라인(SBR1) 및 상기 제1 발광 브릿지 라인(EBR1)의 적층 구조를 설명한다.
상기 기판(SUB) 상에 버퍼층(BFL) 및 게이트 절연층(GI)이 순차적으로 배치될 수 있다.
상기 버퍼층(BFL)은 상기 제2-1 및 제2-2 주사 스테이지 회로(SST1, SST2)에 포함된 트랜지스터들(T1 ~ T8)과 상기 제2-1 발광 스테이지 회로(EST1)에 포함된 트랜지스터들(T1 ~ T10)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 게이트 절연층(GI)은 무기 재료를 포함하는 무기 절연막일 수 있다. 예를 들어, 상기 게이트 절연층(GI)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 어느 하나를 포함할 수 있다.
상기 게이트 절연층(GI) 상에는 상기 제1 커패시터(C1)의 하부 전극(LE1), 상기 제2-1 발광 스테이지 회로(EST1)의 출력 단자(2006), 상기 제1 더미 발광 스테이지 출력 단자(2006), 상기 제2 주사 라우팅 배선(SR2)이 제공될 수 있다.
도 10에 도시하지 않았으나, 상기 제1 발광 브릿지 라인(EBR1)은 상기 제2-1 발광 스테이지 회로(EST1)의 출력 단자(2006)와 일체로 제공되며 상기 제2-1 발광 스테이지 회로(EST1)의 출력 단자(2006)와 동일한 층에 제공될 수 있다.
상기 제1 커패시터(C1)의 하부 전극(LE1) 등이 형성된 상기 기판(SUB) 상에는 제1 절연층(IL1)이 제공될 수 있다. 상기 제1 절연층(IL1)은 상기 게이트 절연층(GI)과 동일한 물질을 포함할 수 있다.
상기 제1 절연층(IL1) 상에는 상기 제1 커패시터(C1)의 상부 전극(UE1)이 제공될 수 있다. 상기 제1 커패시터(C1)의 상부 전극(UE1)은 상기 제1 커패시터(C1)의 하부 전극(LE1)을 커버할 수 있다.
상기 제1 커패시터(C1)의 상부 전극(UE1) 상에 제2 절연층(IL2)이 제공될 수 있다.
상기 제2 절연층(IL2) 상에 상기 제1 주사 브릿지 라인(SBR1)이 제공될 수 있다.
상기 제1 주사 브릿지 라인(SBR1)은 상기 제2 절연층(IL2)을 관통하는 컨택 홀을 통해 상기 제1 커패시터(C1)의 상부 전극(UE1)에 연결될 수 있다. 또한, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제1 절연층(IL1)과 상기 제2 절연층(IL2)을 순차적을 관통하는 컨택 홀을 통해 상기 제2 주사 라우팅 배선(SR2)에 연결될 수 있다.
실시예에 따라, 도 11에 도시된 바와 같이, 상기 제1 주사 브릿지 라인(SBR1)과 상기 제1 커패시터(C1)의 상부 전극(UE1) 사이에는 제3 절연층(IL3)이 추가로 제공될 수 있다.
이러한 경우, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제2 절연층(IL2)과 상기 제3 절연층(IL3)을 순차적으로 관통하는 컨택 홀을 통해 상기 제1 커패시터(C1)의 상부 전극(UE1)에 연결될 수 있다. 또한, 상기 제1 주사 브릿지 라인(SBR1)은 상기 제1 내지 제3 절연층(IL1 ~ IL3)을 순차적으로 관통하는 컨택 홀을 통해 상기 제2 주사 라우팅 배선(SR2)에 연결될 수 있다.
이때, 상기 제3 절연층(IL3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 상기 제3 절연층(IL3)은 유기 절연막일 수 있다. 상기 제3 절연층(IL3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다. 상기 제3 절연층(IL3)이 다중층으로 이루어진 경우, 상기 제3 절연층(IL3)은 복수의 무기 절연막 또는 복수의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 상기 제3 절연층(IL3)은 제1 유기 절연막, 무기 절연막, 및 제2 유기 절연막이 순차적으로 적층된 구조를 가질 수 있다.
상기 제1 주사 브릿지 라인(SBR1) 상에는 보호층(PSV)이 제공될 수 있다.
상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다.
상기 보호층(PSV) 상에는 화소 정의막(PDL)이 제공될 수 있다.
상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 폴리아미드(PA, polyamide), 폴리이미드(PI, polyimide), 폴리아릴에테르(PAE, polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 에폭시(epoxy), 벤조시클로부텐(BCB, benzocyclobutene), 실록산계 수지(siloxane based resin) 및 실란계 수지(silane based resin) 중 적어도 하나를 포함할 수 있다.
상기 화소 정의막(PDL) 상에는 박막 봉지 필름(TFE)이 제공될 수 있다. 상기 박막 봉지 필름(TFE)은 상기 제2 화소들(PXL2) 각각에 포함된 발광 소자(미도시)로 산소 및 수분이 침투하는 것을 방지할 수 있다.
상기 박막 봉지 필름(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 상기 박막 봉지 필름(TFE)은 상기 발광 소자를 커버하는 복수의 절연막을 포함할 수 있다.
구체적으로, 상기 박막 봉지 필름(TFE)은 복수의 무기막 및 복수의 유기막을 포함할 수 있다. 예를 들면, 상기 박막 봉지 필름(TFE)은 상기 무기막 및 상기 유기막이 교번 적층된 구조를 가질 수 있다. 또한, 경우에 따라, 상기 박막 봉지 필름(TFE)은 상기 발광 소자 상에 배치되고 실런트를 통해 상기 기판(SUB)과 합착되는 봉지 기판일 수 있다.
도 14는 도 1에 도시된 하나의 화소를 나타내는 등가 회로도이다. 도 14에 있어서, 설명의 편의를 위해, j번째 데이터 배선(Dj), i번째 발광 제어 배선(Ei), i번째 스캔 배선(Si), 및 i-1번째 스캔 배선(Si-1)에 접속된 하나의 화소를 도시하였다.
도 1 및 도 14를 참조하면, 본 발명의 실시예에 따른 화소(PXL)는 발광 소자(OLED), 제1 내지 제7 트랜지스터(T1 ~ T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 발광 소자(OLED)의 애노드 전극은 상기 제6 트랜지스터(T6)을 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 상기 발광 소자(OLED)의 캐소드 전극은 제2 화소 전원(ELVSS)에 접속될 수 있다. 상기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류 량에 대응하여 소정 휘도의 광을 생성할 수 있다.
상기 발광 소자(OLED)로 전류가 흐를 수 있도록 제1 화소 전원(ELVDD)은 상기 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 소스 전극은 상기 제5 트랜지스터(T5)를 경유하여 상기 제1 전원(ELVDD)에 접속되고, 드레인 전극은 상기 제6 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 상기 애노드 전극에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 자신의 게이트 전극인 제1 노드(N1)의 전압에 대응하여 상기 제1 화소 전원(ELVDD)으로부터 상기 발광 소자(OLED)를 경유하여 상기 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어한다.
상기 제2 트랜지스터(T2; 스위칭 트랜지스터)는 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제2 트랜지스터(T2)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극을 전기적으로 접속시킨다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 상기 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제3 트랜지스터(T3)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 상기 초기화 전원(Vint)의 전압을 공급한다. 여기서, 상기 초기화 전원(Vint)은 상기 데이터 신호보다 낮은 전압으로 설정된다.
상기 제5 트랜지스터(T5)는 상기 제1 화소 전원(ELVDD)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제5 트랜지스터(T5)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 발광 소자(OLED)의 애노드 전극 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6)의 게이트 전극은 상기 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제6 트랜지스터(T6)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제7 트랜지스터(T7)는 상기 초기화 전원(Vint)과 상기 발광 소자(OLED)의 애노드 전극 사이, 즉 초기화 전원(Vint)과 제2 노드 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 상기 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 초기화 전원(Vint)의 전압을 상기 발광 소자(OLED)의 애노드 전극으로 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 화소 전원(ELVDD)과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 14에서 설명된 화소 구조는 스캔 배선과 발광 제어 배선을 이용하는 하나의 예에 해당할 뿐이므로, 본 발명의 화소(PXL)가 상기 화소 구조에 한정되는 것은 아니다. 실제로, 상기 화소(PXL)는 상기 발광 소자(OLED)로 전류를 공급할 수 있는 회로 구조를 가지며, 현재 공지된 다양한 구조 중 어느 하나로 선택될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(OLED)는 상기 제1 트랜지스터(T1, 구동 트랜지스터)로부터 공급되는 전류 량에 대응하여 적색, 녹색, 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 일예로, 상기 발광 소자(OLED)는 상기 제1 트랜지스터(T1, 구동 트랜지스터)로부터 공급되는 전류 량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 표시 장치는 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
추가적으로, 본 발명에서는 설명의 편의를 위하여 상기 제1 내지 제7 트랜지스터들(T1 ~ T7)을 P형(P-type)으로 도시하였지만, 이에 한정되지는 않는다. 다시 말하여, 상기 제1 내지 제7 트랜지스터들(T1 ~ T7)은 N형(N-type)으로 형성될 수도 있다.
또한, 각 트랜지스터의 게이트 오프 전압과 게이트 온 전압은 각 트랜지스터의 타입에 따라 다른 레벨의 전압으로 설정될 수 있다. 예를 들어, P형의 트랜지스터의 경우, 상기 게이트 오프 전압과 상기 게이트 온 전압은 각각 하이 레벨의 전압과 로우 레벨의 전압으로 설정될 수 있으며, N형의 트랜지스터의 경우, 상기 게이트 오프 전압과 상기 게이트 온 전압은 각각 로우 레벨의 전압과 하이 레벨의 전압으로 설정될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
SUB: 기판 SDV: 주사 구동부
EVD: 발광 구동부 DDV: 데이터 구동부
DA1, DA2: 제1 및 제2 표시 영역
NDA1, NDA2: 제1 및 제2 비표시 영역
DSST1 ~ DSST6: 더미 주사 스테이지 회로
DEST1 ~ DEST3: 더미 발광 스테이지 회로
SBR1 ~ SBR3: 제1 내지 제3 주사 브릿지 라인
EBR1 ~ EBR3: 제1 내지 제3 발광 브릿지 라인

Claims (20)

  1. 제1 및 제2 표시 영역과 제1 및 제2 비표시 영역을 구비한 기판;
    상기 제1 표시 영역에 제공된 제1 화소들;
    상기 제2 표시 영역에 제공된 제2 화소들;
    상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 주사 신호를 제공하는 제1 주사 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 주사 신호를 제공하는 제2 주사 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 사이에 배치된 더미 주사 스테이지 회로들; 및
    상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 중 하나의 제2 주사 스테이지 회로와 그에 인접한 더미 주사 스테이지 회로를 연결하는 주사 브릿지 라인을 포함하며,
    상기 더미 주사 스테이지 회로의 출력 단은 상기 하나의 제2 주사 스테이지 회로에 대응하는 제2 화소와 전기적으로 연결되는 표시 장치.
  2. 제1 항에 있어서,
    상기 더미 주사 스테이지 회로들은 플로팅(floating) 상태인 표시 장치.
  3. 제2 항에 있어서,
    상기 주사 브릿지 라인의 일측은 상기 하나의 제2 주사 스테이지 회로에 연결되고, 상기 주사 브릿지 라인의 타측은 상기 더미 주사 스테이지 회로에 연결되는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 더미 주사 스테이지 회로는 상기 하나의 제2 주사 스테이지 회로보다 상기 대응하는 제2 화소에 인접하게 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 주사 브릿지 라인은 상기 하나의 제2 주사 스테이지 회로의 주사 신호를 상기 더미 주사 스테이지 회로의 출력 단을 통해 상기 하나의 제2 주사 스테이지 회로에 대응하는 제2 화소로 전달하는 표시 장치.
  7. 제6 항에 있어서,
    평면 상에서 볼 때, 상기 주사 브릿지 라인은 상기 기판의 길이 방향으로 연장되며, 상기 하나의 제2 주사 스테이지 회로의 일부 및 상기 더미 주사 스테이지 회로의 일부에 중첩되는 표시 장치.
  8. 제7 항에 있어서,
    상기 하나의 제2 주사 스테이지 회로는 적어도 하나 이상의 트랜지스터와 상기 트랜지스터에 연결된 배선들을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 주사 브릿지 라인은 상기 더미 주사 스테이지 회로의 출력 단과 일체로 제공되는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 주사 스테이지 회로들의 간격은, 상기 제1 주사 스테이지 회로들의 간격보다 큰 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 표시 영역은, 상기 제1 표시 영역에 접속되며 상기 제1 표시 영역보다 작은 폭을 갖는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 발광 제어 신호를 공급하는 제1 발광 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 발광 제어 신호를 공급하는 제2 발광 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 사이에 배치되는 더미 발광 스테이지 회로들; 및
    상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 중 하나의 제2 발광 스테이지 회로와 그에 인접한 더미 발광 스테이지 회로를 연결하는 발광 브릿지 라인을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 더미 발광 스테이지 회로들은 플로팅(floating) 상태인 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 브릿지 라인의 일측은 상기 하나의 제2 발광 스테이지 회로에 연결되고, 상기 발광 브릿지 라인의 타측은 상기 더미 발광 스테이지 회로에 연결되는 표시 장치.
  15. 제14 항에 있어서,
    상기 더미 발광 스테이지 회로의 출력 단은 상기 하나의 제2 발광 스테이지 회로에 대응하는 제2 화소와 전기적으로 연결되는 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 브릿지 라인은 상기 하나의 제2 발광 스테이지 회로의 발광 제어 신호를 상기 더미 발광 스테이지 회로의 출력 단을 통해 상기 하나의 제2 발광 스테이지 회로에 대응하는 제2 화소로 전달하는 표시 장치.
  17. 제16 항에 있어서,
    상기 하나의 제2 발광 스테이지 회로는 적어도 하나 이상의 트랜지스터와 상기 트랜지스터에 연결된 배선들을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 발광 브릿지 라인은 상기 하나의 발광 스테이지 회로의 출력 단과 일체로 제공되는 표시 장치.
  19. 제12 항에 있어서,
    상기 제2 발광 스테이지 회로들의 간격은, 상기 제1 발광 스테이지 회로들의 간격보다 큰 표시 장치.
  20. 제1 및 제2 표시 영역과 제1 및 제2 비표시 영역을 구비한 기판;
    상기 제1 표시 영역에 제공된 제1 화소들;
    상기 제2 표시 영역에 제공된 제2 화소들;
    상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 주사 신호를 제공하는 제1 주사 스테이지 회로들;
    상기 제1 비표시 영역에 제공되며, 상기 제1 화소들로 발광 제어 신호를 제공하는 제1 발광 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 주사 신호를 제공하는 제2 주사 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 사이에 배치되는 더미 주사 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 화소들로 발광 제어 신호를 제공하는 제2 발광 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 사이에 배치되는 더미 발광 스테이지 회로들;
    상기 제2 비표시 영역에 제공되며, 상기 제2 주사 스테이지 회로들 중 하나의 제2 주사 스테이지 회로와 그에 인접한 더미 주사 스테이지 회로를 연결하는 주사 브릿지 라인; 및
    상기 제2 비표시 영역에 제공되며, 상기 제2 발광 스테이지 회로들 중 하나의 제2 발광 스테이지 회로와 그에 인접한 더미 발광 스테이지 회로를 연결하는 발광 브릿지 라인을 포함하며,
    상기 더미 주사 스테이지 회로의 출력 단은 상기 하나의 제2 주사 스테이지 회로에 대응하는 제2 화소와 전기적으로 연결되는 표시 장치.
KR1020180044588A 2018-04-17 2018-04-17 표시 장치 KR102458254B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180044588A KR102458254B1 (ko) 2018-04-17 2018-04-17 표시 장치
CN202311228097.7A CN117253438A (zh) 2018-04-17 2019-04-17 显示装置
CN201910309478.5A CN110390901B (zh) 2018-04-17 2019-04-17 显示装置
US16/387,439 US10762852B2 (en) 2018-04-17 2019-04-17 Display device
US17/008,444 US11176892B2 (en) 2018-04-17 2020-08-31 Display device
US17/525,808 US11710457B2 (en) 2018-04-17 2021-11-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180044588A KR102458254B1 (ko) 2018-04-17 2018-04-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20190121419A KR20190121419A (ko) 2019-10-28
KR102458254B1 true KR102458254B1 (ko) 2022-10-26

Family

ID=68160414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044588A KR102458254B1 (ko) 2018-04-17 2018-04-17 표시 장치

Country Status (3)

Country Link
US (3) US10762852B2 (ko)
KR (1) KR102458254B1 (ko)
CN (2) CN117253438A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485163B1 (ko) * 2018-02-12 2023-01-09 삼성디스플레이 주식회사 표시장치
CN209980755U (zh) * 2019-07-23 2020-01-21 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
KR102635377B1 (ko) * 2019-09-24 2024-02-08 엘지디스플레이 주식회사 게이트 구동 회로 및 디스플레이 장치
KR20210050611A (ko) * 2019-10-28 2021-05-10 삼성디스플레이 주식회사 표시 장치
US11721267B2 (en) * 2019-11-20 2023-08-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel including common connection terminal connected to a plurality of transistors, method of manufacturing the same, and display device
US20220045140A1 (en) 2020-05-09 2022-02-10 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method for manufacturing the same, display device and method for manufacturing the same
US11594184B2 (en) * 2020-06-19 2023-02-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
CN114641825A (zh) * 2020-09-30 2022-06-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20220072003A (ko) * 2020-11-23 2022-06-02 삼성디스플레이 주식회사 표시 장치
WO2022120576A1 (zh) * 2020-12-08 2022-06-16 京东方科技集团股份有限公司 显示基板及显示面板
KR20220142566A (ko) * 2021-04-14 2022-10-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
WO2023070647A1 (en) * 2021-11-01 2023-05-04 Boe Technology Group Co., Ltd. Scan circuit and display apparatus
CN116648787A (zh) * 2021-12-22 2023-08-25 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115171621B (zh) * 2022-07-29 2023-09-29 武汉天马微电子有限公司 显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
KR20150142820A (ko) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102429674B1 (ko) * 2015-10-22 2022-08-08 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102471672B1 (ko) 2015-11-13 2022-11-29 삼성전자주식회사 표시 제어 방법, 이를 구현한 디스플레이 패널, 디스플레이 장치 및 전자 장치
KR102509004B1 (ko) * 2016-02-29 2023-03-13 삼성디스플레이 주식회사 표시 장치
KR20180030314A (ko) 2016-09-12 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR20180057101A (ko) * 2016-11-21 2018-05-30 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널
KR20180077804A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 게이트 구동회로를 포함하는 표시패널

Also Published As

Publication number Publication date
US20220068215A1 (en) 2022-03-03
CN110390901A (zh) 2019-10-29
CN117253438A (zh) 2023-12-19
US11710457B2 (en) 2023-07-25
US20190318693A1 (en) 2019-10-17
US10762852B2 (en) 2020-09-01
KR20190121419A (ko) 2019-10-28
US20200394963A1 (en) 2020-12-17
CN110390901B (zh) 2023-10-13
US11176892B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
KR102458254B1 (ko) 표시 장치
CN107403825B (zh) 显示装置
CN108122527B (zh) 显示装置
KR102503178B1 (ko) 표시 장치
EP3364460B1 (en) Display device
CN108172594B (zh) 显示装置
US11398189B2 (en) Display device
CN107731144B (zh) 显示装置
EP3540719B1 (en) Display device including a flexible display panel
EP3211671B1 (en) Display device
TWI803566B (zh) 在非顯示區域具有虛擬圖案之顯示裝置
KR102389346B1 (ko) 표시 장치
KR102554862B1 (ko) 표시 장치
KR20230170631A (ko) 표시 장치
KR102204674B1 (ko) 표시 장치
CN112331139A (zh) 显示装置
KR20190135585A (ko) 표시 장치
KR102470499B1 (ko) 표시 장치
CN112840463A (zh) 显示面板
KR102537387B1 (ko) 유기발광표시모듈 및 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant