KR102626514B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102626514B1
KR102626514B1 KR1020170143663A KR20170143663A KR102626514B1 KR 102626514 B1 KR102626514 B1 KR 102626514B1 KR 1020170143663 A KR1020170143663 A KR 1020170143663A KR 20170143663 A KR20170143663 A KR 20170143663A KR 102626514 B1 KR102626514 B1 KR 102626514B1
Authority
KR
South Korea
Prior art keywords
flexible circuit
data
width
gate
data flexible
Prior art date
Application number
KR1020170143663A
Other languages
English (en)
Other versions
KR20190048584A (ko
Inventor
박후인
김창인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143663A priority Critical patent/KR102626514B1/ko
Publication of KR20190048584A publication Critical patent/KR20190048584A/ko
Application granted granted Critical
Publication of KR102626514B1 publication Critical patent/KR102626514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 출원은 데이터 연성 회로 필름을 통해 게이트 제어 신호를 디스플레이 패널에 전달할 수 있는 디스플레이 장치를 제공하는 것으로, 본 출원에 따른 디스플레이 장치는 디스플레이 패널에 배치되고 복수의 게이트 라인에 연결된 게이트 구동부, 디스플레이 패널에 부착된 제 1 내지 제 n 데이터 연성 회로 필름, 및 제 1 내지 제 n 데이터 연성 회로 필름 각각에 부착된 인쇄 회로 기판을 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름은 제 1 폭을 가지면서 인쇄 회로 기판에 부착된 제 1 입력 패드부, 및 제 1 폭과 다른 제 2 폭을 가지면서 디스플레이 패널에 부착된 제 1 출력 패드부를 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름을 제외한 나머지 데이터 연성 회로 필름은 제 3 폭을 가지면서 인쇄 회로 기판에 부착된 제 2 입력 패드부, 및 제 3 폭과 다른 제 4 폭을 가지면서 디스플레이 패널에 부착된 제 2 출력 패드부를 포함할 수 있다.

Description

디스플레이 장치{DISPLAY APPARATUS}
본 출원은 디스플레이 장치에 관한 것이다.
최근, 디스플레이 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이 장치와 유기 발광 디스플레이 장치 및 발광 다이오드 디스플레이 장치 등의 평판 디스플레이 장치가 상용화되고 있다.
액정 디스플레이 장치와 유기 발광 디스플레이 장치는 데이터 라인과 게이트 라인에 접속되는 박막 트랜지스터를 갖는 복수의 화소를 포함하는 디스플레이 패널, 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로, 및 게이트 라인에 게이트 신호를 공급하는 게이트 구동 내장 회로를 포함한다.
통상적으로 데이터 구동 회로 및 게이트 구동 내장 회로는 집적 회로로 구현되고, 데이터 구동 집적 회로 및 게이트 집적 회로 각각은 칩 온 필름(Chip On Film) 등과 같은 데이터 연성 회로 필름(flexible circuit film)에 실장되어 디스플레이 패널에 부착된다.
최근에는, 회로 부품의 구성을 단순화 및 제조 원가를 절감하고, 베젤 폭을 감소시키기 위하여, 각 화소의 박막 트랜지스터의 제조 공정과 동시에 게이트 구동 내장 회로가 디스플레이 패널의 비표시 영역에 내장된 GIP(Gate In Panel) 구조의 디스플레이 장치가 사용되고 있다. 이러한 GIP 구조의 게이트 구동 내장 회로는 데이터 구동 집적 회로가 실장된 첫 번째 데이터 연성 회로 필름과 디스플레이 패널을 통해 공급되는 복수의 게이트 제어 신호에 의해 동작한다.
그러나, 종래의 디스플레이 장치는 게이트 구동 내장 회로의 구동에 필요한 게이트 제어 신호의 개수 증가에 따라 데이터 연성 회로 필름의 크기가 증가함으로써 데이터 연성 회로 필름과 디스플레이 패널 간의 부착 공간이 부족하거나 인접한 데이터 연성 회로 필름들이 서로 겹쳐지는 문제가 발생하게 된다. 이러한 문제를 해결하기 위하여 별도의 게이트 제어 신호 전송 필름을 사용할 수 있지만, 이 경우 별도의 부품이 필요하다는 문제점이 있다.
본 출원은 데이터 연성 회로 필름을 통해 게이트 제어 신호를 디스플레이 패널에 전달할 수 있는 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인을 포함하는 디스플레이 패널, 디스플레이 패널에 배치되고 복수의 게이트 라인에 연결된 게이트 구동부, 디스플레이 패널에 부착된 제 1 내지 제 n 데이터 연성 회로 필름, 및 제 1 내지 제 n 데이터 연성 회로 필름 각각에 부착된 인쇄 회로 기판을 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름은 제 1 폭을 가지면서 인쇄 회로 기판에 부착된 제 1 입력 패드부, 및 제 1 폭과 다른 제 2 폭을 가지면서 디스플레이 패널에 부착된 제 1 출력 패드부를 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름을 제외한 나머지 데이터 연성 회로 필름은 제 3 폭을 가지면서 인쇄 회로 기판에 부착된 제 2 입력 패드부, 및 제 3 폭과 다른 제 4 폭을 가지면서 디스플레이 패널에 부착된 제 2 출력 패드부를 포함할 수 있다.
본 출원은 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가하더라도 별도의 신호 전송 필름 없이 데이터 구동 집적 회로가 실장된 데이터 연성 회로 필름을 이용하여 게이트 구동부에 게이트 제어 신호를 전송할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 A 부분의 확대도이다.
도 3은 도 1에 도시된 하나의 화소를 나타내는 도면이다.
도 4는 본 출원의 일 예에 따른 제 1 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 5는 본 출원의 일 예에 따른 제 2 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 출원과 비교 예에 따른 디스플레이 장치에서, 제 1 및 제 2 데이터 연성 회로 필름의 부착을 설명하기 위한 도면이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이하에서는 본 출원에 따른 디스플레이 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 출원의 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 출원의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 A 부분의 확대도이며, 도 3은 도 1에 도시된 하나의 화소를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 본 출원의 일 예에 따른 디스플레이 장치는 디스플레이 패널(100), 게이트 구동부(200), 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n), 인쇄 회로 기판(400), 및 복수의 데이터 구동 집적 회로(500)을 포함할 수 있다.
상기 디스플레이 패널(100)은 기판 상에 마련된 복수의 화소(P)를 갖는 표시부(AA) 및 표시부(AA)를 둘러싸는 비표시부(IA)를 포함할 수 있다.
상기 복수의 화소(P)는 서로 교차하는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 복수의 데이터 라인(DL)에 나란한 복수의 센싱 라인(SL)에 의해 정의되는 화소 영역에 형성된다.
상기 복수의 게이트 라인(GL) 각각은 디스플레이 패널(100)의 제 1 방향, 예컨대 가로 방향을 따라 나란하게 형성된다. 복수의 게이트 라인(GLi) 각각은 서로 인접한 제 1 및 제 2 서브 게이트 라인(GLa, GLb)을 포함할 수 있다. 제 1 및 제 2 서브 게이트 라인(GLa, GLb)은 게이트 구동부(200)로부터 제 1 및 제 2 게이트 신호(GSa, GSb)를 개별적으로 공급받는다.
상기 복수의 데이터 라인(DL) 각각은 복수의 게이트 라인(GL) 각각과 교차하도록 디스플레이 패널(100)의 제 2 방향, 예컨대 세로 방향을 따라 나란하게 형성된다. 이러한 복수의 데이터 라인(DL)은 데이터 구동 집적 회로(500)로부터 데이터 전압(Vdata)이 개별적으로 공급된다. 이때, 복수의 데이터 라인(DL) 각각에 공급되는 데이터 전압(Vdata)은 해당 화소(P)에 포함된 구동 트랜지스터의 문턱 전압과 이동도 등과 같은 특성 변화 값을 보상하기 위한 보상 전압을 포함한다.
상기 복수의 센싱 라인(SL) 각각은 복수의 데이터 라인(DL) 각각과 나란하게 형성된다. 복수의 센싱 라인(SL) 각각은 데이터 구동 집적 회로(500)로부터 레퍼런스 전압(Vref)과 프리차징 전압(Vpre)을 선택적으로 공급받는다. 예를 들어, 레퍼런스 전압(Vref)은 표시 모드시 각 센싱 라인(SL)에 선택적으로 공급되며, 프리차징 전압(Vpre)은 센싱 모드시 센싱 라인(SL)에 선택적으로 공급된다. 여기서, 복수의 센싱 라인(SL) 각각은 각 화소(P)마다 1개씩 마련되거나 복수의 화소(P)를 갖는 하나의 단위 화소마다 1개씩 마련될 수 있다.
본 예에 따른 디스플레이 패널(100)은 복수의 데이터 라인(DLi) 각각과 나란하게 형성된 복수의 화소 구동 전압 라인(PL)을 더 포함한다. 복수의 화소 구동 전압 라인(PL) 각각은 데이터 구동 집적 회로(500)로부터 화소 구동 전압(VDD)을 공급받거나 데이터 구동 집적 회로(500)를 통하여 전원 공급부로부터 화소 구동 전압(VDD)을 공급받는다. 여기서, 복수의 화소 구동 전압 라인(PL) 각각은 각 화소(P)마다 1개씩 마련되거나 복수의 화소(P)를 갖는 하나의 단위 화소마다 1개씩 마련될 수 있다.
상기 복수의 화소(P) 각각은 발광 소자(ELD), 및 화소 회로(PC)를 포함한다.
상기 발광 소자(ELD)는 화소 회로(PC)의 구동에 따라 화소 구동 전압 라인(PL)으로부터 캐소드 전압(VSS) 라인으로 흐르는 데이터 전류(Ield)에 비례하여 발광한다. 발광 소자(ELD)는 화소 회로(PC)에 연결된 제 1 전극(또는 애노드 전극)과 캐소드 전극 사이에 개재되는 것으로, 유기 발광부, 양자점 발광부, 및 무기 발광부 중 적어도 하나를 포함하거나 마이크로 발광 다이오드 소자를 포함할 수 있다.
일 예에 따른 발광 소자(ELD)는 백색 광을 방출하기 위한 2 이상의 발광부를 포함한다. 예를 들어, 발광 소자(ELD)는 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다. 제 1 발광부는 제 1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제 2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제 1 광의 보색 관계를 갖는 광을 방출하는 발광부를 포함할 수 있다.
다른 예에 따른 발광 소자(ELD)는 청색 발광부, 녹색 발광부, 또는 적색 발광부를 포함할 수 있다.
상기 캐소드 전극(CE)은 복수의 화소(P) 각각에 마련된 발광 소자(ELD)와 공통적으로 연결되도록 형성될 수 있다. 예를 들어, 캐소드 전극(CE)은 표시부(AA)을 덮도록 기판 상에 마련될 수 있으며, 그 가장자리 부분은 비표시부(IA)와 중첩된다.
상기 화소 회로(PC)는 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 구동 트랜지스터(Tdr), 및 커패시터(Cst)를 포함할 수 있다. 여기서, 트랜지스터(Tsw1, Tsw2, Tdr)는 N형 박막 트랜지스터(TFT)로서 a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.
상기 제 1 스위칭 트랜지스터(Tsw1)는 게이트 라인(GL)의 제 1 서브 게이트 라인(GLa)에 접속된 게이트 전극, 인접한 데이터 라인(DL)에 접속된 제 1 전극, 및 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다. 이러한 제 1 스위칭 트랜지스터(Tsw1)는 제 1 서브 게이트 라인(GLa)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)에 따라 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)을 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급한다.
상기 제 2 스위칭 트랜지스터(Tsw2)는 게이트 라인(GL)의 제 2 서브 게이트 라인(GLb)에 접속된 게이트 전극, 인접한 센싱 라인(SL)에 접속된 제 1 전극, 및 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)에 접속된 제 2 전극을 포함한다. 이러한 제 2 스위칭 트랜지스터(Tsw2)는 제 2 게이트 라인(GLb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 따라 센싱 라인(SL)으로부터 공급되는 레퍼런스 전압(Vref)(또는 프리차징 전압(Vpre))을 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 공급한다.
상기 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극, 즉 제 1 및 제 2 노드(n1, n2) 간에 접속된다. 이러한 커패시터(Cst)는 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한 후, 충전된 전압에 따라 구동 트랜지스터(Tdr)를 스위칭시킨다.
상기 구동 트랜지스터(Tdr)는 제 1 스위칭 트랜지스터(Tsw1)의 제 2 전극과 커패시터(Cst)의 제 1 전극에 공통적으로 접속된 게이트 전극, 제 2 스위칭 트랜지스터(Tsw2)의 제 1 전극과 커패시터(Cst)의 제 2 전극 및 발광 소자(ELD)에 공통적으로 접속된 소스 전극, 및 화소 구동 전압 라인(PL)에 접속된 드레인 전극을 포함한다. 이러한 구동 트랜지스터(Tdr)는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전압 라인(PL)으로부터 발광 소자(ELD)로 흐르는 전류 량을 제어한다.
이와 같은 화소 회로(PC)는 게이트 구동부(200)로부터 공급되는 게이트 신호에 따른 데이터 충전 기간과 발광 기간으로 동작한다. 즉, 화소 회로(PC)는 데이터 충전 기간 동안 커패시터(Cst)에 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)을 충전하고, 발광 기간 동안 상기 커패시터(Cst)에 저장된 전압에 따라 구동 트랜지스터(Tdr)를 턴-온시켜 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)로 발광 소자(ELD)를 발광시킨다. 그리고, 화소 회로(PC)는 센싱 구간 동안 게이트 구동부(200)로부터 공급되는 게이트 신호에 따른 초기화 기간과 데이터 충전 기간 및 센싱 구간으로 동작한다. 즉, 화소 회로(PC)는 초기화 기간 동안 커패시터(Cst)에 센싱용 데이터 전압과 프리차징 전압(Vpre)의 차 전압이 충전하고, 데이터 충전 기간 동안 센싱 라인(SL)을 플로팅시켜 센싱용 데이터 전압에 의해 턴-온되는 구동 트랜지스터(Tdr)에 흐르는 전류에 대응되는 전압을 플로팅 상태의 센싱 라인(SL)에 충전한 다음, 센싱 구간 동안 센싱 라인(SL)에 충전된 전압을 센싱 전압으로 출력한다.
본 예에서, 화소 회로(PC)가 3개의 트랜지스터와 하나의 커패시터로 구성되는 것으로 설명하였지만, 화소 회로(PC)를 구성하는 트랜지스터 및 커패시터의 개수는 다양하게 변형 가능하다.
본 예에 따른 디스플레이 패널(100)은 제 1 내지 제 n 패드부(PP1 ~ PPn), 및 제 1 게이트 제어 신호 라인부(110), 및 제 2 게이트 제어 신호 라인부(130)를 더 포함한다.
상기 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 비표시부(IA) 중 복수의 데이터 라인 각각의 일단에 인접한 상측 비표시부에 마련되고, 복수의 데이터 라인의 일단에 전기적으로 연결된다. 예를 들어, 복수의 데이터 라인이 m개 라고 가정하면, 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 i(i는 m/n)개의 데이터 라인과 일대일로 연결될 수 있다.
일 예에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 복수의 데이터 라인 각각의 일단에 연결된 i개의 데이터 패드를 포함할 수 있다. 추가적으로, 일 예에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 디스플레이 패널(100)에 마련된 복수의 화소 구동 전압 라인(PL) 각각에 화소 구동 전압(VDD)을 공급하기 위한 j(j는 i와 같거나 작은 자연수)개의 화소 구동 전압 패드, j개의 센싱 라인(SL)에 레퍼런스 전압(Vref)과 프리차징 전압(Vpre)을 선택적으로 공급하기 위한 j개의 센싱 라인 패드, 및 캐소드 전극(CE)에 캐소드 전압(VSS)을 공급하기 위한 적어도 하나의 캐소드 전압 패드를 포함할 수 있다. 일 예에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 중 제 1 패드부(PP1)와 제 n 패드부(PPn) 각각은 복수의 게이트 패드, 및 복수의 더미 패드를 더 포함한다.
상기 제 1 게이트 제어 신호 라인부(110)는 제 1 패드부(PP1)와 인접한 기판(100)의 일측 모서리 부분에 마련되어 제 1 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결되면서 게이트 구동부(200)와 연결된다. 일 예에 따른 제 1 게이트 제어 신호 라인부(110)는 홀수번째 게이트 스타트 신호 라인(111), 홀수번째 클럭 라인부(113), 및 게이트 전원 라인부(115)를 포함할 수 있다. 여기서, 홀수번째 클럭 라인부(113)는 복수의 홀수번째 게이트 쉬프트 클럭 라인, 복수의 홀수번째 캐리 클럭 라인, 및 복수의 홀수번째 리셋 클럭 라인을 포함할 수 있다. 그리고, 복수의 게이트 전원 라인(115)는 적어도 하나의 고전위 구동 전압 라인과 적어도 하나의 저전위 구동 전압 라인을 포함할 수 있다.
상기 제 2 게이트 제어 신호 라인부(130)는 제 n 패드부(PPn)와 인접한 기판(100)의 타측 모서리 부분에 마련되어 제 2 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결되면서 게이트 구동부(200)와 연결된다. 일 예에 따른 제 2 게이트 제어 신호 라인부(130)는 짝수번째 게이트 스타트 신호 라인, 짝수번째 클럭 라인부, 및 게이트 전원 라인부를 포함할 수 있다. 여기서, 짝수번째 클럭 라인부는 복수의 짝수번째 게이트 쉬프트 클럭 라인, 복수의 짝수번째 캐리 클럭 라인, 및 복수의 짝수번째 리셋 클럭 라인을 포함할 수 있다. 그리고, 복수의 게이트 전원 라인(115)는 적어도 하나의 고전위 구동 전압 라인과 적어도 하나의 저전위 구동 전압 라인을 포함할 수 있다.
본 예에 따른 디스플레이 패널(100)은 복수의 캐소드 컨택부(CCP), 및 복수의 캐소드 전원 공급 라인(120)을 더 포함한다.
상기 복수의 캐소드 컨택부(CCP)는 캐소드 전극(CE)과 중첩되는 제 1 내지 제 n 패드부(PP1 ~ PPn) 사이에 마련될 수 있다. 이러한 복수의 캐소드 컨택부(CCP) 각각은 캐소드 컨택홀(CCP)을 통해서 캐소드 전극(CE)의 가장자리 부분에 전기적으로 연결된다.
상기 복수의 캐소드 전원 공급 라인(120) 각각은 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각에 마련된 적어도 하나의 캐소드 전압 패드를 해당하는 복수의 캐소드 컨택부(CCP)에 연결시킨다. 예를 들어, 제 1 패드부(PP1)와 제 2 패드부(PP2) 사이에 마련된 제 1 캐소드 컨택부(CCP)에 연결된 복수의 캐소드 전원 공급 라인(120) 중 일부는 제 1 패드부(PP1)에 마련된 적어도 하나의 캐소드 전압 패드에 연결되고, 제 1 캐소드 컨택부(CCP)에 연결된 복수의 캐소드 전원 공급 라인(120) 중 나머지는 제 2 패드부(PP2)에 마련된 적어도 하나의 캐소드 전압 패드에 연결될 수 있다. 즉, 복수의 캐소드 컨택부(CCP) 각각은 복수의 캐소드 전원 공급 라인(120)을 통해서 인접한 2개의 패드부 각각에 마련된 캐소드 전압 패드에 연결될 수 있다.
본 예에 따른 디스플레이 패널(100)은 복수의 화소 구동 전압 라인(PL)과 공통적으로 연결되는 구동 전압 공통 라인(CPL)을 더 포함할 수 있다.
상기 구동 전압 공통 라인(CPL)은 비표시부(IA) 중 복수의 데이터 라인 각각의 일단에 인접한 상측 비표시부와 표시부(AA) 사이에 마련될 수 있다. 구동 전압 공통 라인(CPL)은 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각에 마련된 j개의 화소 구동 전압 패드 각각과 연결되며, 복수의 화소 구동 전압 라인(PL) 각각의 일단에 공통적으로 연결된다. 이러한 구동 전압 공통 라인(CPL)은 j개의 화소 구동 전압 패드를 통해 공급되는 화소 구동 전압(VDD)을 복수의 화소 구동 전압 라인(PL) 각각에 균일하게 공급하는 역할을 한다. 본 예에 따른 디스플레이 장치가 구동 전압 공통 라인(CPL)을 포함하는 경우, 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각에 마련되는 화소 구동 전압 패드의 개수가 감소될 수 있고, 이 경우, 본 출원은 화소 구동 전압 패드의 개수 감소로 인하여 데이터 연성 회로 필름의 폭을 감소시킬 수 있다.
상기 게이트 구동부(200)는 디스플레이 패널(100)의 일측 및/또는 양측 비표시부(IA)에 형성되어 게이트 라인(GL)에 연결된다. 이때, 게이트 구동부(200)는 각 화소(P)의 박막 트랜지스터 형성 공정과 함께 디스플레이 패널(100)의 기판에 직접 형성되어 게이트 라인(GL) 각각의 일측 또는 양측에 연결될 수 있다.
상기 게이트 구동부(200)는 타이밍 제어부(700)의 제어에 따라 1 수평 기간마다 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 게이트 라인(GL)에 순차적으로 공급한다. 이때, 제 1 및 제 2 게이트 신호(GSa, GSb) 각각은 각 화소(P)의 데이터 충전 기간 동안 게이트 온 전압 레벨을 가지고, 각 화소(P)의 발광 기간 동안 게이트 오프 전압 레벨을 갖는다. 또한, 게이트 구동부(200)는 타이밍 제어부(700)의 제어에 따라 한 프레임 기간 중 일부 수평 기간에 설정된 센싱 구간 동안, 선택된 수평 라인의 각 화소(P)들을 초기화 기간과 전압 충전 기간 및 전압 센싱 기간으로 구동하기 위한 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 해당 게이트 라인(GL)에 공급한다. 이때, 제 1 게이트 신호(GSa)는 초기화 기간과 전압 충전 기간 동안에만 게이트 온 전압 레벨을 가지며, 제 2 게이트 신호(GSb)는 초기화 기간과 센싱 구간 동안 게이트 온 전압 레벨을 갖는다.
일 예에 따른 게이트 구동부(200)는 기판의 일측 비표시부(IA)에 형성되고 싱글 피딩(single feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 게이트 신호를 공급할 수 있다. 다른 예에 따른 게이트 구동부(700)는 기판의 좌측 및 우측 비표시부(IA)에 각각 형성되고, 더블 피딩(double feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 게이트 신호를 공급할 수 있다. 다른 예로서, 게이트 구동부(700)는 기판의 좌측 및 우측 비표시부(IA)에 각각 형성되고, 더블 피딩(double feeding) 방식의 인터레이싱(interlacing) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 게이트 신호를 공급할 수 있다. 이하의 설명에서는 게이트 구동부(200)가 더블 피딩 방식의 인터레이싱 방식으로 구동되는 것으로 가정하기로 한다.
일 예에 따른 게이트 구동부(200)는 제 1 게이트 구동 내장 회로(210) 및 제 2 게이트 구동 내장 회로(230)를 포함할 수 있다.
상기 제 1 게이트 구동 내장 회로(210)는 기판의 일측 비표시부(IA)(좌측 비표시부)에 마련되고 복수의 게이트 라인(GL) 중 홀수번째 게이트 라인 각각의 일단에 전기적으로 연결된다. 제 1 게이트 구동 내장 회로(210)는 디스플레이 패널(100)에 형성된 제 1 게이트 제어 신호 라인부(110)를 통해 입력되는 복수의 제 1 게이트 제어 신호에 응답하여 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 해당하는 홀수번째 게이트 라인(GL)에 공급한다.
상기 제 2 게이트 구동 내장 회로(230)는 기판의 타측 비표시부(IA)(우측 비표시부)에 마련되고 복수의 게이트 라인(GL) 중 짝수번째 게이트 라인 각각의 타단에 전기적으로 연결된다. 제 2 게이트 구동 내장 회로(210)는 디스플레이 패널(100)에 형성된 제 2 게이트 제어 신호 라인부(130)를 통해 입력되는 복수의 제 2 게이트 제어 신호에 응답하여 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 해당하는 짝수번째 게이트 라인(GL)에 공급한다.
상기 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 각각은 디스플레이 패널(100)에 부착된다. 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 각각은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어질 수 있다. 이러한 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 각각은 도전성 이방 필름을 이용한 필름 부착 공정에 의해 디스플레이 패널(100)에 마련된 제 1 내지 제 n 패드부(PP1 ~ PPn)에 일대일로 부착된다. 여기서, 필름 부착 공정은 TAB(Tape Automated Bonding) 공정을 이용할 수 있다.
일 예에 따른 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 중 제 1 데이터 연성 회로 필름(3001)과 제 n 데이터 연성 회로 필름(300n)은 나머지 제 2 내지 n-1 데이터 연성 회로 필름(3002 ~ 300n-1)과 다른 형태를 갖는다. 즉, 제 1 데이터 연성 회로 필름(3001)과 제 n 데이터 연성 회로 필름(300n) 각각은 제 2 내지 n-1 데이터 연성 회로 필름(3002 ~ 300n-1)과 동일한 길이를 가지지만, 제 2 내지 n-1 데이터 연성 회로 필름(3002 ~ 300n-1)보다 상대적으로 넓은 폭을 가질 수 있다.
상기 인쇄 회로 기판(400)은 도전성 이방 필름을 이용한 필름 부착 공정에 의해 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n)과 공통적으로 부착될 수 있다. 이러한 인쇄 회로 기판(400)은 외부로부터 입력되는 신호를 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n)에 전달한다.
일 예에 따른 인쇄 회로 기판(400)은 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 중 제 1 내지 제 n/2 데이터 연성 회로 필름(3001 ~ 300n/2)에 공통적으로 부착된 제 1 인쇄 회로 기판(410), 및 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 중 제 n/2+1 내지 제 n 데이터 연성 회로 필름(300n/2+1 ~ 300n)에 공통적으로 부착된 제 2 인쇄 회로 기판(430)을 포함할 수 있지만, 반드시 이에 한정되지 않는다.
상기 복수의 데이터 구동 집적 회로(500) 각각은 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n)에 일대일로 실장된다. 복수의 데이터 구동 집적 회로(500) 각각은 해당하는 데이터 연성 회로 필름(3001 ~ 300n)과 데이터 패드부(PP1 ~ PPn)를 통해 i개의 데이터 라인과 j개의 화소 구동 전원 라인 및 j개의 센싱 라인에 연결된다.
일 예에 따른 복수의 데이터 구동 집적 회로(500) 각각은 각 화소(P)에 데이터 전압(Vdata)과 레퍼런스 전압(Vref)을 공급하고, 센싱 라인(SL)을 통해 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압 및 이동도 특성 변화를 센싱하여 구동 트랜지스터(Tdr)의 센싱 값을 외부로 출력한다. 이를 위해, 일 예에 따른 복수의 데이터 구동 집적 회로(500) 각각은 데이터 구동부 및 센싱부를 포함할 수 있다.
상기 데이터 구동부는 1 수평 기간마다 인쇄 회로 기판(400)과 해당하는 데이터 연성 회로 필름을 통해 입력되는 화소별 디지털 데이터와 데이터 제어 신호 및 복수의 기준 감마 전압을 이용하여 화소별 디지털 데이터를 아날로그 형태의 데이터 신호로 변환하고, 변환된 데이터 신호를 해당하는 데이터 연성 회로 필름(3001 ~ 300n)과 데이터 패드부(PP1 ~ PPn)를 통해 해당 i개의 데이터 라인(DL)에 공급한다. 그리고, 데이터 구동부는 센싱 구간 동안 외부로부터 공급되는 센싱용 디지털 데이터를 센싱용 데이터 전압으로 변환하여 해당하는 데이터 라인에 공급한다. 결과적으로, 데이터 구동부는 각 수평 기간의 데이터 충전 기간 동안 데이터 전압(Vdata)을 데이터 라인(DL)에 공급하고, 센싱 구간의 초기화 기간(또는 초기화 기간) 및 전압 충전 기간 동안에 센싱용 데이터 전압을 데이터 라인(DL)에 공급한다. 일 예에 따른 데이터 구동부는 데이터 제어 신호의 데이터 스타트 신호와 데이터 쉬프트 신호에 기초하여 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 따라 화소별 디지털 데이터를 래치하는 래치부, 복수의 기준 감마 전압을 이용하여 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중에서 래치된 데이터에 대응되는 계조 전압을 데이터 전압(Vdata)으로 선택하여 출력하는 디지털-아날로그 컨버터, 및 데이터 출력 신호에 따라 상기 데이터 전압(Vdata)을 데이터 라인(DL)으로 출력하는 출력부를 포함할 수 있다.
상기 센싱부는 각 화소(P)의 센싱 라인(SL)마다 접속되는 것으로, 스위칭부 및 아날로그-디지털 컨버터를 포함한다.
상기 스위칭부는 레퍼런스 전압(Vref)이 공급되는 레퍼런스 전압 공급 라인, 프리차징 전압(Vpre)이 공급되는 프리차징 전압 공급 라인, 및 아날로그-디지털 컨버터를 선택적으로 센싱 라인(SL)에 접속시킨다. 예를 들어, 스위칭부는 각 수평 기간 동안 레퍼런스 전압 공급 라인을 센싱 라인(SL)에 접속시킨다. 반면에, 스위칭부는 센싱 구간의 초기화 기간을 동안 프리차징 전압 공급 라인을 센싱 라인(SL)에 접속시키고, 센싱 구간의 데이터 충전 기간 동안 센싱 라인(SL)을 플로팅(floating)시키며, 센싱 구간의 전압 센싱 구간 동안 센싱 라인(SL)을 아날로그-디지털 컨버터에 접속시킨다.
상기 아날로그-디지털 컨버터는 스위칭부의 스위칭에 의해 센싱 라인(SL)에 접속되면, 센싱 라인(SL)에 충전된 전압을 센싱하고, 센싱된 전압을 디지털 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 외부로 출력한다.
본 출원의 일 예에 따른 디스플레이 장치는 제어 보드(600) 및 타이밍 제어부(700)를 더 포함한다.
상기 제어 보드(600)는 신호 케이블(610, 630)을 통해서 인쇄 회로 기판(400)에 연결된다. 일 예에 따른 제어 보드(600)는 제 1 신호 케이블(610)을 통해 제 1 인쇄 회로 기판(410)에 연결되고, 제 2 신호 케이블(630)을 통해 제 2 인쇄 회로 기판(430)에 연결된다. 이러한 제어 보드(600)는 외부의 호스트 시스템으로부터 공급되는 신호를 타이밍 제어부(700)에 제공하고, 타이밍 제어부(700)로부터 출력되는 신호를 인쇄 회로 기판(410, 430)으로 전달한다.
상기 타이밍 제어부(700)는 제어 보드(600)에 실장되어 유저 커넥터를 통해 외부의 호스트 시스템으로부터 타이밍 동기 신호 및 영상 데이터를 공급받는다.
일 예예 따른 타이밍 제어부(700)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 메인 클럭 신호 등을 포함하는 타이밍 동기 신호를 기반으로 게이트 구동부(200)와 복수의 데이터 구동 집적 회로(500) 각각의 구동 타이밍을 제어하기 위한 게이트 제어 신호와 데이터 제어 신호를 각각을 생성한다. 여기서, 게이트 제어 신호는 적어도 하나의 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭, 복수의 게이트 캐리 클럭, 및 적어도 하나의 리셋 클럭 등을 포함할 수 있다. 그리고, 데이터 제어 신호는 소스 스타트 신호, 소스 쉬프트 클럭, 및 소스 출력 인에이블 신호 등을 포함할 수 있다.
일 예에 따른 타이밍 제어부(700)는 1 수평 기간 단위로 각 게이트 라인(GL)에 접속된 각 화소(P)가 데이터 충전 기간과 발광 기간으로 구동되도록 게이트 구동부(200)의 구동 타이밍을 제어하고, 데이터 충전 기간 동안 데이터 라인(DL)에 데이터 전압(Vdata)이 공급되고 레퍼런스 전압(Vref)이 센싱 라인(SL)에 공급되도록 복수의 데이터 구동 집적 회로(500)의 구동 타이밍을 제어한다. 또한, 타이밍 제어부(700)는 센싱 구간 동안 선택된 수평 라인의 각 화소(P)들이 초기화 기간, 전압 충전 기간, 및 전압 센싱 기간으로 구동되도록 게이트 구동부(200)의 구동을 제어하고, 초기화 기간 또는 초기화 기간 및 전압 충전 기간 동안 데이터 라인(DL)에 센싱용 데이터 전압이 공급되도록 복수의 데이터 구동 집적 회로(500) 각각의 구동을 제어한다. 여기서, 상기 센싱 구간 동안 선택된 수평 라인의 각 화소(P)들에 포함된 구동 트랜지스터(Tdr)의 문턱 전압 및 이동도 특성 변화를 센싱하는 방법은, 대한민국 공개특허공보 제10-2010-0047505호, 대한민국 공개특허공보 제10-2011-0066506호, 및 대한민국 등록특허공보 제10-1073226호 등에 상세하게 기재되어 있으므로 이에 대한 설명은 생략하기로 한다.
일 예예 따른 타이밍 제어부(700)는 복수의 데이터 구동 집적 회로(500)의 센싱부로부터 공급된 각 화소(P)의 구동 트랜지스터(Tdr)의 문턱 전압 및 이동도 특성 변화에 대응되는 센싱 데이터를 기반으로 각 화소(P)의 구동 트랜지스터(Tdr)의 특성 변화를 보상하기 위한 보상 값을 생성하고, 이를 화소별 디지털 데이터에 반영하여 해당하는 데이터 구동 집적 회로(500)에 제공한다.
본 출원의 일 예에 따른 디스플레이 장치는 제어 보드(600)에 실장된 전압 생성부(750)를 더 포함할 수 있다.
상기 전압 생성부(750)는 제어 보드(600)에 실장되어 유저 커넥터를 통해 공급되는 입력 전원을 기반으로, 타이밍 제어부(700)와 복수의 데이터 구동 집적 회로(500) 및 게이트 구동부(200) 등의 디스플레이 패널(100)의 각 화소에 영상을 표시하기 위한 각종 전압을 생성하여 출력한다.
도 4는 본 출원의 일 예에 따른 제 1 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 4를 도 1 및 도 3과 결부하면, 본 출원의 일 예에 따른 제 1 데이터 연성 회로 필름(3001)은 제 1 입력 패드부(310), 제 1 출력 패드부(320), 및 제 1 중간부(330)를 포함할 수 있다.
상기 제 1 입력 패드부(310)는 제 1 폭(W1)을 가지면서 인쇄 회로 기판(400)의 제 1 인쇄 회로 기판(410)에 부착된다. 일 예에 따른 제 1 입력 패드부(310)는 복수의 데이터 입력 패드, 복수의 게이트 제어 신호 입력 패드, 적어도 하나의 캐소드 전압 입력 패드, 복수의 기준 감마 전압 입력 패드, 및 복수의 더미 입력 패드 등을 포함할 수 있다. 복수의 데이터 입력 패드와 복수의 기준 감마 전압 입력 패드 각각은 데이터 구동 집적 회로(500)에 연결된다. 복수의 더미 입력 패드는 제 1 데이터 연성 회로 필름(3001)의 제 1 입력 패드부(310)와 제 1 인쇄 회로 기판(410) 간의 부착력을 강화시킨다.
상기 제 1 출력 패드부(320)는 제 1 폭(W1)과 다른 제 2 폭(W2)을 가지면서 디스플레이 패널(100)에 마련된 제 1 패드부(PP1)에 부착된다. 여기서, 제 2 폭(W2)은 제 1 폭(W1)보다 좁을 수 있다. 일 예에 따른 제 1 출력 패드부(320)는 복수의 데이터 출력 패드(321), 복수의 게이트 제어 신호 출력 패드(322), 적어도 하나의 캐소드 전압 출력 패드(323), 및 복수의 더미 출력 패드(324)를 포함할 수 있다.
일 예에 따른 복수의 데이터 출력 패드(321)는 i개의 데이터 출력 패드, j개의 화소 구동 전압 출력 패드, 및 j개의 센싱 라인 출력 패드 등을 포함할 수 있다. 여기서, i개의 데이터 출력 패드는 제 1 패드부(PP1)에 마련된 i개의 데이터 패드와 일대일로 연결되고, j개의 화소 구동 전압 출력 패드는 제 1 패드부(PP1)에 마련된 j개의 화소 구동 전압 패드와 일대일로 연결되며, j개의 센싱 라인 출력 패드는 제 1 패드부(PP1)에 마련된 j개의 센싱 라인 패드와 일대일로 연결된다.
일 예에 따른 복수의 게이트 제어 신호 출력 패드(322)는 제 1 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결된다. 예를 들어, 복수의 게이트 제어 신호 출력 패드(322)는 복수의 신호 출력 패드(322a) 및 복수의 게이트 구동 전압 출력 패드(322b)을 포함할 수 있다.
상기 적어도 하나의 캐소드 전압 출력 패드(323)는 제 1 패드부(PP1)에 마련된 적어도 하나의 캐소드 전압 패드와 연결된다.
상기 복수의 더미 출력 패드(324)는 제 1 패드부(PP1)에 마련된 복수의 더미 패드에 부착됨으로써 제 1 데이터 연성 회로 필름(3001)의 제 1 출력 패드부(320)와 디스플레이 패널(100) 간의 부착력을 강화시킨다.
상기 제 1 출력 패드부(320)의 패드 개수는 디스플레이 패널의 해상도 증가에 따라 증가되는 i개의 데이터 출력 패드와 j개의 화소 구동 전압 출력 패드 및 j개의 센싱 라인 출력 패드 각각의 개수에 따라 증가되거나 게이트 구동부에 공급되는 게이트 제어 신호의 개수 증가에 따라 증가될 수 있다.
상기 제 1 중간부(330)는 제 1 입력 패드부(310)와 제 1 출력 패드부(320) 사이에 마련된다. 일 예에 따른 제 1 중간부(330)는 제 1 폭부(331), 제 2 폭부(332), 및 제 1 폭 변화부(333)를 포함할 수 있다. 여기서, 상기 제 1 폭부(331)는 제 1 입력 패드부(310)와 동일한 제 1 폭(W1)을 가지면서 제 1 입력 패드부(310)로부터 제 1-1 거리(L11)만큼 이격된다. 상기 제 2 폭부(332)는 제 1 출력 패드부(320)와 동일한 제 2 폭(W2)을 가지면서 제 1 출력 패드부(320)로부터 제 1-2 거리(L12)만큼 이격된다. 상기 제 1 폭 변화부(333)는 제 1 폭부(331)와 제 2 폭부(332) 사이에 일정한 각도를 가지도록 경사지게 마련되거나 곡선 형태로 마련될 수 있다.
일 예에 따른 제 1 중간부(330)는 제 1 폭부(331) 또는 제 2 폭부(332)에 마련된 칩 실장 영역을 포함한다. 상기 칩 실장 영역은 데이터 구동 집적 회로(500)가 실장되는 영역으로서, 제 1 입력 패드부(310)에 연결되고 데이터 구동 집적 회로(500)의 입력 범프들과 연결된 복수의 입력 단자부, 및 제 1 출력 패드부(320)의 데이터 패드들과 연결되고 데이터 구동 집적 회로(500)의 출력 범프들과 연결된 복수의 출력 단자부를 포함할 수 있다.
일 예에 따른 제 1 중간부(330)는 복수의 게이트 제어 신호 전송 라인부(335) 및 캐소드 전압 전송 라인부(336)를 포함한다.
상기 복수의 게이트 제어 신호 전송 라인부(335)은 칩 실장 영역의 일측에 마련되어 제 1 입력 패드부(310)에 마련된 복수의 게이트 제어 신호 입력 패드와 제 1 출력 패드부(320)에 마련된 복수의 게이트 제어 신호 출력 패드(322)를 일대일로 연결시킨다. 일 예에 따른 게이트 제어 신호 전송 라인부(335)는 복수의 게이트 제어 신호 전송 라인을 포함할 수 있다.
상기 캐소드 전압 전송 라인부(336)은 칩 실장 영역의 타측에 마련되어 제 1 입력 패드부(310)에 마련된 적어도 하나의 캐소드 전압 입력 패드와 제 1 출력 패드부(320)에 마련된 적어도 하나의 캐소드 출력 패드(323)를 일대일로 연결시킨다. 일 예에 따른 캐소드 전압 전송 라인부(336)는 적어도 하나의 캐소드 전압 전송 라인을 포함할 수 있다.
이와 같은, 본 출원의 일 예에 따른 제 1 데이터 연성 회로 필름(3001)은 디스플레이 패널(100)의 제 1 패드부(PP1)에 부착되는 제 1 출력 패드부(320)의 제 2 폭(W2)이 인쇄 회로 기판(400)에 부착되는 제 1 입력 패드부(310)의 제 1 폭(W1)보다 좁음으로써 제 1 패드부(PP1)의 패드부가 증가하더라도 인접한 제 2 데이터 연성 회로 필름(3002)과의 간섭이 방지될 수 있다.
한편, 본 출원의 일 예에 따른 제 n 데이터 연성 회로 필름(300n)은 제 n 패드부(PPn)에 부착될 수 있도록 디스플레이 패널(100)의 중심부를 기준으로 도 4에 도시된 제 1 데이터 연성 회로 필름(3001)과 대칭 구조를 가지므로, 이에 대한 설명은 생략하기로 한다.
도 5는 본 출원의 일 예에 따른 제 2 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 5를 도 1 및 도 3과 결부하면, 본 출원의 일 예에 따른 제 2 데이터 연성 회로 필름(3002)은 제 2 입력 패드부(350), 제 2 출력 패드부(360), 및 제 2 중간부(370)를 포함할 수 있다.
상기 제 2 입력 패드부(350)는 제 3 폭(W3)을 가지면서 인쇄 회로 기판(400)의 제 1 인쇄 회로 기판(410)에 부착된다. 일 예에 따른 제 2 입력 패드부(350)는 복수의 데이터 입력 패드, 적어도 하나의 캐소드 전압 입력 패드, 및 복수의 기준 감마 전압 입력 패드 등을 포함할 수 있다. 복수의 데이터 입력 패드와 복수의 기준 감마 전압 입력 패드 각각은 데이터 구동 집적 회로(500)에 연결된다. 이때, 제 2 입력 패드부(350)의 제 3 폭(W3)은 도 4에 도시된 제 1 데이터 연성 회로 필름(3001)에 마련된 제 1 입력 패드부(310)의 제 1 폭(W1)보다 좁을 수 있다.
상기 제 2 입력 패드부(350)는 양 가장자리에 마련된 복수의 더미 입력 패드를 더 포함할 수 있다. 복수의 더미 입력 패드는 제 2 데이터 연성 회로 필름(3002)의 제 1 입력 패드부(310)와 제 1 인쇄 회로 기판(410) 간의 부착력을 강화시킨다.
상기 제 2 출력 패드부(360)는 제 3 폭(W3)과 다른 제 4 폭(W4)을 가지면서 디스플레이 패널(100)에 마련된 제 2 패드부(PP2)에 부착된다. 여기서, 제 4 폭(W4)은 제 3 폭(W3)보다 넓을 수 있다. 그리고, 제 2 출력 패드부(360)의 제 3 폭(W4)은 도 4에 도시된 제 1 데이터 연성 회로 필름(3001)에 마련된 제 1 출력 패드부(320)의 제 2 폭(W2)보다 좁을 수 있다.
일 예에 따른 제 2 출력 패드부(360)는 복수의 데이터 출력 패드(361), 및 적어도 하나의 캐소드 전압 출력 패드(363)를 포함할 수 있다.
일 예에 따른 복수의 데이터 출력 패드(361)는 i개의 데이터 출력 패드, j개의 화소 구동 전압 출력 패드, 및 j개의 센싱 라인 출력 패드 등을 포함할 수 있다. 여기서, i개의 데이터 출력 패드는 제 2 패드부(PP2)에 마련된 i개의 데이터 패드와 일대일로 연결되고, j개의 화소 구동 전압 출력 패드는 제 2 패드부(PP2)에 마련된 j개의 화소 구동 전압 패드와 일대일로 연결되며, j개의 센싱 라인 출력 패드는 제 2 패드부(PP2)에 마련된 j개의 센싱 라인 패드와 일대일로 연결된다.
상기 적어도 하나의 캐소드 전압 출력 패드(363)는 복수의 데이터 출력 패드(361) 사이에 두고 제 2 출력 패드부(360)에 마련된다. 이러한 적어도 하나의 캐소드 전압 출력 패드(363)는 제 2 패드부(PP2)에 마련된 적어도 하나의 캐소드 전압 패드와 연결된다.
상기 제 2 출력 패드부(360)는 제 2 입력 패드부(350)의 양 가장자리에 마련된 복수의 더미 입력 패드를 더 포함할 수 있다. 복수의 더미 출력 패드는 제 2 패드부(PP2)에 마련된 복수의 더미 패드에 부착됨으로써 제 2 데이터 연성 회로 필름(3002)의 제 2 출력 패드부(360)와 디스플레이 패널(100) 간의 부착력을 강화시킨다.
상기 제 2 출력 패드부(360)의 패드 개수는 디스플레이 패널의 해상도 증가에 따라 증가되는 i개의 데이터 출력 패드와 j개의 화소 구동 전압 출력 패드 및 j개의 센싱 라인 출력 패드 각각의 개수에 따라 증가될 수 있다.
상기 제 2 중간부(370)는 제 2 입력 패드부(350)와 제 2 출력 패드부(360) 사이에 마련된다. 일 예에 따른 제 2 중간부(370)는 제 3 폭부(371), 제 4 폭부(372), 및 제 2 폭 변화부(373)를 포함할 수 있다. 여기서, 상기 제 3 폭부(371)는 제 2 입력 패드부(350)와 동일한 제 3 폭(W3)을 가지면서 제 2 입력 패드부(350)로부터 제 2-1 거리(L21)만큼 이격된다. 상기 제 4 폭부(372)는 제 2 출력 패드부(360)와 동일한 제 4 폭(W4)을 가지면서 제 2 출력 패드부(360)로부터 제 2-2 거리(L22)만큼 이격된다. 상기 제 2 폭 변화부(373)는 제 3 폭부(371)와 제 4 폭부(372) 사이에 일정한 각도를 가지도록 경사지게 마련되거나 곡선 형태로 마련될 수 있다.
일 예에 따른 제 2 중간부(370)는 제 3 폭부(371) 또는 제 4 폭부(372)에 마련된 칩 실장 영역을 포함한다. 상기 칩 실장 영역은 데이터 구동 집적 회로(500)가 실장되는 영역으로서, 제 2 입력 패드부(350)에 연결되고 데이터 구동 집적 회로(500)의 입력 범프들과 연결된 복수의 입력 단자부, 및 제 2 출력 패드부(360)의 데이터 패드들과 연결되고 데이터 구동 집적 회로(500)의 출력 범프들과 연결된 복수의 출력 단자부를 포함할 수 있다.
일 예에 따른 제 2 중간부(370)는 캐소드 전압 전송 라인부(376)를 포함한다.
상기 캐소드 전압 전송 라인부(376)는 칩 실장 영역의 양측에 마련되어 제 2 입력 패드부(350)에 마련된 적어도 하나의 캐소드 전압 입력 패드와 제 2 출력 패드부(370)에 마련된 적어도 하나의 캐소드 출력 패드(363)를 일대일로 연결시킨다. 일 예에 따른 캐소드 전압 전송 라인부(376)는 적어도 하나의 캐소드 전압 전송 라인을 포함할 수 있다.
한편, 본 출원의 일 예에 따른 제 3 내지 n-1 데이터 연성 회로 필름(3003 ~ 300n-1) 각각은 제 2 데이터 연성 회로 필름(3002)과 동일한 구조를 가지므로, 이에 대한 설명은 생략하기로 한다.
도 6a 및 도 6b는 본 출원과 비교 예에 따른 디스플레이 장치에서, 제 1 및 제 2 데이터 연성 회로 필름의 부착을 설명하기 위한 도면으로서, 이는 제 1 데이터 연성 회로 필름(3001)의 폭(W1, W2)이 게이트 구동부에 공급되는 게이트 제어 신호의 개수 증가에 따라 증가된 경우를 나타낸다.
먼저, 도 6a에 도시된 바와 같이, 비교 예에 따른 디스플레이 장치에서, 제 1 및 제 2 데이터 연성 회로 필름(3001, 3002)은 서로 동일한 형태를 가지므로, 서로 간의 간섭으로 인하여 디스플레이 패널(100)에 부착될 수 없다. 즉, 비교 예에 따른 디스플레이 장치는 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가함에 따라 제 1 데이터 연성 회로 필름(3001)이 기존 폭(W1', W2')에서 증가된 폭(W1, W2)을 가질 경우, 제 1 데이터 연성 회로 필름(3001)에 마련된 제 1 출력 패드부(320)가 인접한 제 2 데이터 연성 회로 필름(3002)에 마련된 제 2 출력 패드부(360)과 중첩 부분(OP)으로 인하여 제 1 데이터 연성 회로 필름(3001)을 디스플레이 패널의 제 1 패드부에 부착할 수 없다.
반면에, 도 6b에 도시된 바와 같이, 본 출원에 따른 디스플레이 장치에서, 제 1 및 제 2 데이터 연성 회로 필름(3001, 3002)은 서로 다른 형태를 가지므로, 서로 간섭 없이 디스플레이 패널(100)에 부착될 수 있다. 즉, 제 1 데이터 연성 회로 필름(3001)은 디스플레이 패널(100)에 부착되는 제 1 출력 패드부(320)의 제 2 폭(W2)이 인쇄 회로 기판(400)에 부착되는 제 1 입력 패드부(310)의 제 1 폭(W1)보다 좁기 때문에 인접한 제 2 데이터 연성 회로 필름(3002)과의 간섭 없이 디스플레이 패널(100)에 부착될 수 있다. 특히, 평면적으로 제 1 데이터 연성 회로 필름(3001)에 마련된 제 1 중간부(330)의 제 1 폭 변화부(333)와 제 2 데이터 연성 회로 필름(3002)에 마련된 제 2 중간부(370)의 제 2 폭 변화부(373)가 서로 마주하면서 서로 나란하게 배치될 수 있다. 따라서, 본 출원은 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가함에 따라 제 1 데이터 연성 회로 필름(3001)이 기존 폭(W1', W2')에서 증가된 폭(W1, W2)으로 증가하더라도 제 1 및 제 2 데이터 연성 회로 필름(3001, 3002)을 서로 간섭 없이 디스플레이 패널(100)에 용이하게 부착시킬 수 있다.
이와 마찬가지로, 본 출원에 따른 디스플레이 장치에서, 제 n-1 및 제 n 데이터 연성 회로 필름(300n-1, 300n)은 서로 다른 형태를 가지므로, 서로 간섭 없이 디스플레이 패널(100)에 부착될 수 있다.
따라서, 본 출원에 따른 디스플레이 장치는 제 1 및 제 n 데이터 연성 회로 필름(3001, 300n)이 제 2 및 제 n-1 데이터 연성 회로 필름(3002, 300n-1)과 다른 형태를 가짐으로써 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가하고 표시부에 연결되는 데이터 패드의 개수가 증가함에 따라 제 1 및 제 n 데이터 연성 회로 필름(3001, 300n) 각각의 폭이 증가하더라도 제 1 내지 제 n 데이터 연성 회로 필름(3001 ~ 300n) 각각이 서로 간섭 없이 디스플레이 패널(100)에 용이하게 부착될 수 있다.
결과적으로, 본 출원에 따른 디스플레이 장치는 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가하더라도 별도의 신호 전송 필름 없이 데이터 구동 집적 회로가 실장된 데이터 연성 회로 필름을 이용하여 게이트 구동부에 게이트 제어 신호를 전송할 수 있다.
이상과 같은, 본 출원에 따른 디스플레이 장치의 설명에서는 각 화소에 마련된 발광 소자를 포함하는 발광 표시 장치를 일 예로 들었지만, 이에 한정되지 않고, 본 출원에 따른 디스플레이 장치의 데이터 연성 회로 필름은 발광 표시 장치를 포함하는 모든 평판 표시 장치의 데이터 연성 회로 필름에 적용될 수 있다.
본 출원에 따른 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인을 포함하는 디스플레이 패널, 디스플레이 패널에 배치되고 복수의 게이트 라인에 연결된 게이트 구동부, 디스플레이 패널에 부착된 제 1 내지 제 n 데이터 연성 회로 필름, 및 제 1 내지 제 n 데이터 연성 회로 필름 각각에 부착된 인쇄 회로 기판을 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름은 제 1 폭을 가지면서 인쇄 회로 기판에 부착된 제 1 입력 패드부, 및 제 1 폭과 다른 제 2 폭을 가지면서 디스플레이 패널에 부착된 제 1 출력 패드부를 포함하며, 제 1 데이터 연성 회로 필름과 제 n 데이터 연성 회로 필름 중 적어도 하나의 데이터 연성 회로 필름을 제외한 나머지 데이터 연성 회로 필름은 제 3 폭을 가지면서 인쇄 회로 기판에 부착된 제 2 입력 패드부, 및 제 3 폭과 다른 제 4 폭을 가지면서 디스플레이 패널에 부착된 제 2 출력 패드부를 포함할 수 있다.
본 출원에서, 제 1 출력 패드부의 제 2 폭은 제 1 입력 패드부의 제 1 폭보다 좁을 수 있다.
본 출원에서, 제 1 출력 패드부의 제 2 폭은 제 1 입력 패드부의 제 1 폭보다 좁으며, 제 2 출력 패드부의 제 4 폭은 제 2 입력 패드부의 제 3 폭보다 넓을 수 있다.
본 출원에서, 제 2 입력 패드부의 제 3 폭은 제 1 입력 패드부의 제 1 폭보다 좁으며, 제 2 출력 패드부의 제 4 폭은 제 1 출력 패드부의 제 2 폭보다 좁을 수 있다.
본 출원에서, 제 1 및 제 n 데이터 연성 회로 필름 각각은 제 1 입력 패드부와 제 1 출력 패드부를 포함하며, 제 2 내지 제 n-1 데이터 연성 회로 필름 각각은 제 2 입력 패드부와 제 2 출력 패드부를 포함할 수 있다.
본 출원에 따른 디스플레이 장치는 제 1 및 제 n 데이터 연성 회로 필름 각각에 실장된 데이터 구동 집적 회로를 더 포함할 수 있다.
본 출원에서, 디스플레이 패널은 복수의 데이터 라인과 연결된 제 1 내지 제 n 패드부, 제 1 패드부에 연결된 제 1 게이트 제어 신호 라인부, 및 제 n 패드부에 연결된 제 2 게이트 제어 신호 라인부를 더 포함하며, 게이트 구동부는 제 1 게이트 제어 신호 라인부에 연결되며 복수의 게이트 라인 각각의 일단에 연결되거나 홀수번째 게이트 라인들의 일단에 연결된 제 1 게이트 구동 내장 회로, 및 제 2 게이트 제어 신호 라인부에 연결되며 복수의 게이트 라인 각각의 타단에 연결되거나 짝수번째 게이트 라인들의 타단에 연결된 제 2 게이트 구동 내장 회로를 포함할 수 있다.
본 출원에서, 제 1 데이터 연성 회로 필름은 제 1 게이트 제어 신호 라인부에 연결된 제 1 게이트 제어 신호 전송 라인부를 포함하며, 제 n 데이터 연성 회로 필름은 제 2 게이트 제어 신호 라인부에 연결된 제 2 게이트 제어 신호 전송 라인부를 포함할 수 있다.
본 출원에서, 제 1 및 제 2 게이트 제어 신호 라인부 각각은 게이트 스타트 신호 라인, 복수의 클럭 라인을 갖는 클럭 라인부, 및 복수의 구동 전압 라인을 갖는 전압 라인부를 포함할 수 있다.
본 출원에서, 디스플레이 패널은 복수의 게이트 라인과 복수의 데이터 라인에 연결된 화소 회로 및 화소 회로에 연결된 발광 소자를 갖는 복수의 화소, 복수의 화소 각각의 발광 소자와 공통적으로 연결된 캐소드 전극, 복수의 데이터 라인과 연결된 제 1 내지 제 n 패드부, 및 캐소드 전극과 중첩되는 제 1 내지 제 n 패드부 사이에 마련되고 캐소드 전극과 연결된 복수의 캐소드 컨택부를 더 포함하며, 제 1 및 제 n 데이터 연성 회로 필름 각각은 복수의 캐소드 컨택부 각각과 연결된 적어도 캐소드 전압 패드를 포함할 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 디스플레이 패널 110: 제 1 게이트 제어 신호 라인부
120: 캐소드 전원 공급 라인 130: 제 2 게이트 제어 신호 라인부
200: 게이트 구동부 210: 제 1 게이트 구동 내장 회로
230: 제 2 게이트 구동 내장 회로 3001 ~ 300n: 데이터 연성 회로 필름
310: 제 1 입력 패드부 320: 제 1 출력 패드부
330: 제 1 중간부 350: 제 2 입력 패드부
360: 제 2 출력 패드부 370: 제 2 중간부
400: 인쇄 회로 기판 410: 제 1 인쇄 회로 기판
430: 제 2 인쇄 회로 기판 500: 데이터 구동 집적 회로
600: 제어 보드 700: 타이밍 제어부

Claims (10)

  1. 복수의 게이트 라인과 상기 복수의 데이터 라인을 포함하는 디스플레이 패널;
    상기 디스플레이 패널에 배치되고 상기 복수의 게이트 라인에 연결된 게이트 구동부;
    상기 디스플레이 패널에 부착된 제 1 내지 제 n 데이터 연성 회로 필름; 및
    상기 제 1 내지 제 n 데이터 연성 회로 필름 각각에 부착된 인쇄 회로 기판을 포함하며,
    상기 제 1 내지 제 n 데이터 연성 회로 필름 중 상기 제 1 데이터 연성 회로 필름과 상기 제 n 데이터 연성 회로 필름은 상기 디스플레이 패널의 양 측단에 각각 부착되고, 제 1 폭을 가지면서 상기 인쇄 회로 기판에 부착된 제 1 입력 패드부, 및 상기 제 1 폭과 다른 제 2 폭을 가지면서 상기 디스플레이 패널에 부착된 제 1 출력 패드부를 포함하며,
    상기 제 1 내지 제 n 데이터 연성 회로 필름 중 나머지 제 2 내지 제n-1 데이터 연성 회로 필름은 상기 제 1 데이터 연성 회로 필름과 상기 제 n 데이터 연성 회로 필름의 사이에서 상기 디스플레이 패널에 부착되고, 제 3 폭을 가지면서 상기 인쇄 회로 기판에 부착된 제 2 입력 패드부, 및 상기 제 3 폭과 다른 제 4 폭을 가지면서 상기 디스플레이 패널에 부착된 제 2 출력 패드부를 포함하고,
    상기 제 1 데이터 연성 회로 필름과 상기 제 n 데이터 연성 회로 필름 각각은 상기 제 2 내지 상기 제n-1 데이터 연성 회로 필름보다 상대적으로 넓은 폭을 가지고,
    상기 제 1 데이터 연성 회로 필름과 상기 제 n 데이터 연성 회로 필름 각각은 상기 디스플레이 패널 측의 폭이 상기 인쇄 회로 기판 측의 폭보다 상대적으로 좁고,
    제 2 내지 제n-1 데이터 연성 회로 필름 각각은 상기 디스플레이 패널 측이 상기 인쇄 회로 기판 측보다 상대적으로 넓은 폭을 가지는, 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 출력 패드부의 제 2 폭은 상기 제 1 입력 패드부의 제 1 폭보다 좁은, 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 1 출력 패드부의 제 2 폭은 상기 제 1 입력 패드부의 제 1 폭보다 좁으며, 상기 제 2 출력 패드부의 제 4 폭은 상기 제 2 입력 패드부의 제 3 폭보다 넓은, 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제 2 입력 패드부의 제 3 폭은 상기 제 1 입력 패드부의 제 1 폭보다 좁으며, 상기 제 2 출력 패드부의 제 4 폭은 상기 제 1 출력 패드부의 제 2 폭보다 좁은, 디스플레이 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 n 데이터 연성 회로 필름 각각은 상기 제 1 입력 패드부와 상기 제 1 출력 패드부를 포함하며,
    상기 제 2 내지 제 n-1 데이터 연성 회로 필름 각각은 상기 제 2 입력 패드부와 상기 제 2 출력 패드부를 포함하는, 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 1 및 제 n 데이터 연성 회로 필름 각각에 실장된 데이터 구동 집적 회로를 더 포함하는, 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 디스플레이 패널은,
    상기 복수의 데이터 라인과 연결된 제 1 내지 제 n 패드부;
    상기 제 1 패드부에 연결된 제 1 게이트 제어 신호 라인부; 및
    상기 제 n 패드부에 연결된 제 2 게이트 제어 신호 라인부를 더 포함하며,
    상기 게이트 구동부는,
    상기 제 1 게이트 제어 신호 라인부에 연결되며 상기 복수의 게이트 라인 각각의 일단에 연결되거나 홀수번째 게이트 라인들의 일단에 연결된 제 1 게이트 구동 내장 회로; 및
    상기 제 2 게이트 제어 신호 라인부에 연결되며 상기 복수의 게이트 라인 각각의 타단에 연결되거나 짝수번째 게이트 라인들의 타단에 연결된 제 2 게이트 구동 내장 회로를 포함하는, 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 1 데이터 연성 회로 필름은 상기 제 1 게이트 제어 신호 라인부에 연결된 제 1 게이트 제어 신호 전송 라인부를 포함하며,
    상기 제 n 데이터 연성 회로 필름은 상기 제 2 게이트 제어 신호 라인부에 연결된 제 2 게이트 제어 신호 전송 라인부를 포함하는, 디스플레이 장치.
  9. 제 7 항에 있어서,
    상기 제 1 및 제 2 게이트 제어 신호 라인부 각각은,
    게이트 스타트 신호 라인;
    복수의 클럭 라인을 갖는 클럭 라인부; 및
    복수의 구동 전압 라인을 갖는 전원 라인부를 포함하는, 디스플레이 장치.
  10. 제 5 항에 있어서,
    상기 디스플레이 패널은,
    상기 복수의 게이트 라인과 상기 복수의 데이터 라인에 연결된 화소 회로 및 상기 화소 회로에 연결된 발광 소자를 갖는 복수의 화소;
    상기 복수의 화소 각각의 발광 소자와 공통적으로 연결된 캐소드 전극;
    상기 복수의 데이터 라인과 연결된 제 1 내지 제 n 패드부; 및
    상기 캐소드 전극과 중첩되는 상기 제 1 내지 제 n 패드부 사이에 마련되고 상기 캐소드 전극과 연결된 복수의 캐소드 컨택부를 더 포함하며,
    상기 제 1 및 제 n 데이터 연성 회로 필름 각각은 상기 복수의 캐소드 컨택부 각각과 연결된 적어도 캐소드 전압 패드를 포함하는, 디스플레이 장치.
KR1020170143663A 2017-10-31 2017-10-31 디스플레이 장치 KR102626514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170143663A KR102626514B1 (ko) 2017-10-31 2017-10-31 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143663A KR102626514B1 (ko) 2017-10-31 2017-10-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190048584A KR20190048584A (ko) 2019-05-09
KR102626514B1 true KR102626514B1 (ko) 2024-01-17

Family

ID=66546124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143663A KR102626514B1 (ko) 2017-10-31 2017-10-31 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102626514B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292626B (zh) * 2020-03-03 2022-12-02 武汉天马微电子有限公司 一种柔性显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990392A (ja) * 1995-09-28 1997-04-04 Nec Corp 表示装置
KR100729765B1 (ko) * 2000-12-01 2007-06-20 삼성전자주식회사 액정 표시 장치
KR100996552B1 (ko) * 2003-12-20 2010-11-24 엘지디스플레이 주식회사 액정표시패널
KR101978936B1 (ko) * 2012-11-22 2019-05-17 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20190048584A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102650601B1 (ko) 회로 소자의 특성을 센싱하는 방법 및 이를 이용한 디스플레이 장치
CN103077662B (zh) 有机发光显示设备
KR102204674B1 (ko) 표시 장치
KR20200057295A (ko) 디스플레이 장치 및 구동 방법
KR101034718B1 (ko) 유기전계발광 표시장치
KR20170080993A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US11096279B2 (en) Display apparatus
US11797114B2 (en) Light emitting display device, light emitting display panel, driving circuit, and driving method
KR20230005084A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
US10957231B2 (en) Display apparatus
CN116416952A (zh) 显示装置
US20220084464A1 (en) Display device including dual data lines
KR20170081036A (ko) 유기발광표시패널 및 유기발광표시장치
KR20210085202A (ko) 터치 표시 장치 및 그 구동 방법
KR102507763B1 (ko) 표시장치
KR20220087994A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR102626514B1 (ko) 디스플레이 장치
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102113611B1 (ko) Oled 표시 장치
KR20220074394A (ko) 디스플레이 장치 및 구동 방법
KR102598361B1 (ko) 유기 발광 디스플레이 장치 및 구동 방법
KR102520698B1 (ko) Oled 표시패널
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20210079586A (ko) 표시장치
KR102384370B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant