KR100729765B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100729765B1
KR100729765B1 KR1020000072377A KR20000072377A KR100729765B1 KR 100729765 B1 KR100729765 B1 KR 100729765B1 KR 1020000072377 A KR1020000072377 A KR 1020000072377A KR 20000072377 A KR20000072377 A KR 20000072377A KR 100729765 B1 KR100729765 B1 KR 100729765B1
Authority
KR
South Korea
Prior art keywords
gate
data
control signal
driving circuit
gate driving
Prior art date
Application number
KR1020000072377A
Other languages
English (en)
Other versions
KR20020042996A (ko
Inventor
김동규
김상수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000072377A priority Critical patent/KR100729765B1/ko
Publication of KR20020042996A publication Critical patent/KR20020042996A/ko
Application granted granted Critical
Publication of KR100729765B1 publication Critical patent/KR100729765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 균일한 휘도를 가지는 화면을 위하여, 첫 번째 게이트 구동 회로부터 마지막 게이트 구동 회로까지 순차로 입력되는 제1 게이트 제어 신호를 위한 신호 배선과 마지막 게이트 구동 회로부터 첫 번째 게이트 구동 회로까지 역순으로 입력되는 제2 게이트 제어 신호를 위한 신호 배선을 기판 위에 형성한다. 본 발명에 따른 액정 표시 장치에서는, 기판 위에 다수 개의 게이트선과 다수 개의 데이터선이 서로 교차하여 다수 개의 화소 영역을 정의하고, 각각의 화소 영역에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터 및 화소 전극을 포함하는 소자가 형성되어 있으며, 데이터선에 데이터 신호를 인가하는 N개의 데이터 구동 회로를 가지는 데이터 구동부와 게이트선에 게이트 신호를 인가하는 M개의 게이트 구동 회로를 가지는 게이트 구동부가 있다. 그리고, M개의 게이트 구동 회로에 제1 게이트 제어 신호를 인가하는 제1 게이트 제어 신호부 및 제1 게이트 제어 신호와 동시에 제2 게이트 제어 신호를 인가하는 제2 게이트 제어 신호부가 있으며, 제1 및 제2 게이트 제어 신호를 받아 M개의 게이트 구동 회로에 전달하는 신호 배선이 기판 위에 형성되어 있다.
게이트 제어 신호, 저항, 전압 강하, 전원 신호, 휘도

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 2는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 이러한 액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다.
박막 트랜지스터가 형성되는 기판의 중앙부에는 화면이 표시되는 표시 영역이 위치한다. 표시 영역에는 다수의 신호선, 즉 다수의 게이트선 및 데이터선이 교차하여 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 데이터 신호를 제어하여 화소 전극으로 내보낸다.
표시 영역의 밖에는 게이트선과 데이터선에 각각 연결되어 있는 다수의 게이트 패드 및 데이터 패드가 형성되어 있으며, 이 패드들은 외부 구동 집적 회로와 직접 연결되어 외부로부터의 게이트 신호 및 데이터 신호를 인가 받아 게이트선과 데이터선에 전달한다.
박막 트랜지스터 기판의 외부에는 게이트용 인쇄 회로 기판 및 데이터용 인쇄 회로 기판이 있다. 박막 트랜지스터 기판에는 데이터용 인쇄 회로 기판과 연결되어 전기적인 신호를 데이터 신호로 변환하여 데이터선에 출력하는 데이터 구동 집적 회로가 실장되어 있는 데이터 전송용 필름이 이방성 도전막(ACF; anisotropic conducting film)에 의하여 연결되어 있다. 또한, 박막 트랜지스터 기판에는 게이트용 인쇄 회로 기판과 연결되어 전기적인 신호를 게이트 신호로 변환하여 게이트선에 출력하는 게이트 구동 집적 회로가 실장되어 있는 게이트 전송용 필름이 이방성 도전막(ACF; anisotropic conducting film)에 의하여 연결되어 있다.
이 때, 게이트 신호를 출력하는 게이트 구동 회로의 구동을 제어하는 게이트 제어 신호가 데이터용 인쇄 회로 기판으로부터 나와 데이터용 인쇄 회로 기판과 게이트용 인쇄 회로 기판을 연결하는 FPC(Flexible Printed Connector)를 거쳐 게이트용 인쇄 회로 기판의 게이트 구동 직접 회로로 입력된다.
이 경우, 박막 트랜지스터 기판 위에 게이트 제어 신호가 지나가는 신호 배 선을 형성함으로써, 데이터용 인쇄 회로 기판에서 나온 게이트 제어 신호가 박막 트랜지스터 기판을 통과하여 게이트 전송용 필름 위의 게이트 구동 직접 회로로 입력될 수 있게 구성할 수 있는데, FPC와 게이트용 인쇄 회로 기판이 필요하지 않게 되는 장점이 있다.
게이트 제어 신호는 게이트 온 전압(Von), 게이트 오프 전압(Voff), 박막 트랜지스터 기판 내의 데이터 전압 차의 기준이 되는 공통 전극 전압(Vcom), 게이트 클락(CPV), 초기 수직 신호(START VERTICAL SIGNAL, STV), 라인 반전 신호(LINE REVERSE SIGNAL, RVS), 게이트 온 이너블(GATE ON ENABLE, OE), 접지 전압(VGND) 및 전원 전압(VDD)을 포함하는 각종 제어 신호를 포함하는데, 이들 게이트 제어 신호는 게이트 구동 회로의 구동을 제어한다.
그런데, 게이트 및 데이터 전송용 필름 위의 배선이 프린트 등에 의하여 형성되는 반면에, 유리 기판과 같은 절연 기판 위의 배선은 스퍼터링(sputtering) 등에 의하여 형성된다. 그래서, 게이트 전송용 필름 위의 배선이 약 10㎛ 이상의 두께를 가지는 반면에, 기판 위의 배선은 약 0.5㎛이하의 두께를 가지기 때문에 단위 면적당 저항이 매우 크다. 게이트 오프 전압, 게이트 온 전압, 공통 전극 전압, 전원 전압 또는, 접지 전압과 같은 전원 신호를 전송하기 위한 배선이 기판 위에 형성되는 경우에는, 배선의 저항으로 인하여 전원 신호가 지나가는 경로에 비례하여 신호의 전압 강하가 크게 일어난다. 이 경우, 경로가 짧은 전원 신호 배선을 통하여 전원 신호를 인가받는 화소와 경로가 긴 전원 신호 배선을 통하여 전원 신호를 인가받는 화소는 서로 다른 크기의 전원 신호를 받게 되어 서로 다른 밝기를 가지게 된다. 결국, 기판 전체의 일부 화소는 주변의 화소와는 다른 크기의 전원 신호가 인가되고, 액정 표시 장치의 화면 전체에는 휘도의 불균일이 일어난다.
본 발명은 균일한 휘도를 가지는 화면을 가지는 액정 표시 장치를 제공하고자 한다.
본 발명은 이러한 기술적 과제를 해결하기 위하여, 첫 번째 게이트 구동 회로부터 마지막 게이트 구동 회로까지 순차로 입력되는 제1 게이트 제어 신호를 위한 신호 배선과 마지막 게이트 구동 회로부터 첫 번째 게이트 구동 회로까지 역순으로 입력되는 제2 게이트 제어 신호를 위한 신호 배선을 기판 위에 형성한다.
상세하게 본 발명에 따른 액정 표시 장치에서는, 기판 위에 다수 개의 게이트선과 다수 개의 데이터선이 서로 교차하여 다수 개의 화소 영역을 정의하고, 각각의 화소 영역에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터 및 화소 전극을 포함하는 소자가 형성되어 있으며, 데이터선에 데이터 신호를 인가하는 N개의 데이터 구동 회로를 가지는 데이터 구동부와 게이트선에 게이트 신호를 인가하는 M개의 게이트 구동 회로를 가지는 게이트 구동부가 있다. 그리고, M개의 게이트 구동 회로에 제1 게이트 제어 신호를 인가하는 제1 게이트 제어 신호부 및 제1 게이트 제어 신호와 동시에 제2 게이트 제어 신호를 인가하는 제2 게이트 제어 신호부가 있으며, 제1 및 제2 게이트 제어 신호를 받아 M개의 게이트 구동 회로에 전달하는 신호 배선이 기판 위에 형성되어 있다.
여기서, 데이터 구동부는 기판의 일측 외부에 위치하는 제1 데이터 구동부 및 기판의 다른 일측 외부에 위치하는 제2 데이터 구동부를 포함할 수 있는데, 제1 게이트 제어 신호는 제1 데이터 구동부에서 출력되어 M개의 게이트 구동 회로 중 제1 게이트 구동 회로에 제1 순으로 입력되어 제1 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되고, 제2 게이트 제어 신호는 제2 데이터 구동부에서 출력되어 M개의 게이트 구동 회로 중 마지막 게이트 구동 회로에 제1 순으로 입력되어 마지막 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력된다. 이 때, 신호 배선은 제1 데이터 구동부와 제1 게이트 구동 회로를 연결하는 제1 배선, M개의 게이트 구동 회로를 이웃하는 게이트 구동 회로끼리 연결하는 M-1개의 연결 배선, 마지막 게이트 구동 회로와 하부 데이터 구동부를 연결하는 제2 배선을 포함할 수 있다. 여기서, 제1 배선과 제2 배선을 동일한 크기의 저항을 가지고 있고, M-1개의 연결 배선은 각각의 저항이 게이트 구동부 중 중앙의 게이트 구동 회로를 중심으로 대칭적인 크기를 가지는 것이 바람직하다.
또한, 데이터 구동부는 기판의 일측 외부에 위치할 수 있는데, 이 경우, 제1 게이트 제어 신호는 데이터 구동부에서 출력되어 M개의 게이트 구동 회로 중 제1 게이트 구동 회로에 제1 순으로 입력되어 제1 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되고, 제2 게이트 제어 신호는 데이터 구동부에서 출력되어 M개의 게이트 구동 회로 중 마지막 게이트 구동 회로에 제1 순으로 입력되어 마지막 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력될 수 있다. 이 때, 제1 게이트 제어 신호는 데이터 구동부의 제1 데이터 구동 회 로 주변에 위치하는 배선을 통하여 출력되고, 제2 게이트 제어 신호는 데이터 구동부의 마지막 데이터 구동 회로 주변에 위치하는 배선을 통하여 출력될 수 있다. 여기서, 신호 배선은 데이터 구동부와 제1 게이트 구동 회로를 연결하는 제1 배선, M개의 게이트 구동 회로를 이웃하는 게이트 구동 회로끼리 연결하는 M-1개의 연결 배선, 마지막 게이트 구동 회로와 데이터 구동부의 마지막 데이터 구동 회로를 연결하는 제2 배선을 포함할 수 있는데, 제1 배선과 제2 배선을 동일한 크기의 저항을 가지고 있고, M-1개의 연결 배선은 각각의 저항이 게이트 구동부 중 중앙의 게이트 구동 회로를 중심으로 대칭적인 크기를 가지는 것이 바람직하다. 특히, 제2 배선은 액정 표시 패널의 에지부분을 경유하여 마지막 게이트 구동 회로에 연결될 수 있다.
한편, 제1 게이트 제어 신호와 제2 게이트 제어 신호 중 적어도 하나의 게이트 제어 신호는 모든 종류의 게이트 제어 신호를 가지고 있는 것이 바람직하며, 제1 및 제2 게이트 제어 신호는 적어도 하나 이상의 전원 전압 신호를 가질 수 있다. 또한, 전원 전압 신호는 게이트 온 전압, 게이트 오프 전압, 공통 전극 전압, 전원 전압 및 접지 전압을 포함할 수 있으며, 게이트 구동 회로와 데이터 구동 회로는 TCP, COF, COG 중 어느 하나의 형식으로 기판과 전기적으로 연결될 수 있다. 그리고, 연결 배선은 게이트선을 형성하는 도전 물질로 형성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도를 개략적으로 나타낸 것이다.
박막 트랜지스터(도면 미표시) 및 화소 전극(도면 미표시) 등이 형성되어 있는 하부 기판(100) 위에 그에 대응되는 상부 기판(150)이 합착되어 액정 표시 패널을 이루고 있다. 도면에는 표시하지 않았지만, 하부 기판(100)에는 다수 개의 가로 방향 게이트선(13)과 다수 개의 세로 방향 데이터선(12, 14)이 교차하여 다수 개의 화소 영역(도면 미표시)을 정의하고 있으며, 각각의 화소 영역에는 게이트선(13)과 데이터선(12, 14)에 전기적으로 연결되는 박막 트랜지스터와 화소 전극이 형성되어 있다.
하부 기판(100)의 외측 상부 및 하부에는 하부 기판(100)의 데이터선(12, 14)에 데이터 신호를 인가하기 위한 상부 데이터 구동 회로(211) 다수 개와 하부 데이터 구동 회로(221) 다수 개가 각각 위치하고 있다. 각각의 데이터 구동 회로(211, 221)는 상부 및 하부 데이터용 회로 기판(510, 520)과 하부 기판(100)을 연결하는 상부 및 하부 데이터 전송용 필름(210, 220) 위에 실장되어 있다.
또한, 하부 기판(100)의 외측 좌부에는 하부 기판(100)의 게이트선(13)에 게이트 신호를 인가하기 위한 다수 개의 게이트 구동 회로(311, 321, 331)가 위치하고 있다. 설명의 편의를 위하여, 3개의 게이트 구동 회로만을 제시하였다. 제1, 제2 및 제3 게이트 구동 회로(311, 321, 331)는 하부 기판(100)에 연결되는 제1, 제2 및 제3 게이트 전송용 필름(310, 320, 330) 위에 실장되어 있다.
이러한 게이트 및 데이터 전송용 필름(310, 320, 330, 210, 220)은 이방성 도전막(ACF; anisotropic conducting film)(도면 미표시)을 이용한 열압착 공정을 통하여 하부 기판(100)과 전기적으로 연결된다. 이 때, 각 필름(310, 320, 330, 210, 220)에 형성된 리드(312, 212, 222)와 하부 기판(100)에 형성된 게이트선 및 데이터선(13, 12, 14)은 일대일로 대응하고, 이방성 도전막의 도전 입자(도면 미표시)를 통하여 전기적으로 연결되어 있다.
이때, 게이트 구동 회로(311, 321, 331)의 구동은 제1 게이트 제어 신호 및 제2 게이트 제어 신호에 의하여 제어되는데, 하부 기판(100)의 상부 및 하부에 위치하는 두 데이터용 인쇄 회로 기판(510, 520)으로부터 나와 하부 기판(100)을 통하여 각각의 게이트 구동 회로(311, 321, 331)에 입력된다. 이 경우, 상부 데이터용 인쇄 회로 기판(510)에서 나오는 제1 게이트 제어 신호와 하부 데이터용 인쇄 회로 기판(520)에서 나오는 제2 게이트 제어 신호가 각각의 게이트 구동 회로(311, 321, 331)에 동시에 입력된다.
제1 게이트 제어 신호는 상부 데이터용 회로 기판(510)에서 나와, 상부 데이터 전송용 필름(210)의 신호 리드(201), 이에 접속되는 하부 기판(100)의 제1 연결 배선(110) 및 이에 접속되는 제1 게이트 전송용 필름(310)의 제1 신호 리드(301)를 통하여 제1 게이트 구동 회로(311)로 입력된다. 그리고, 제1 게이트 구동 회로(311)를 통과한 제1 게이트 제어 신호의 일부는 제1 게이트 전송용 필름(310)의 제2 신호 리드(302), 이에 접속되는 하부 기판(100)의 제2 연결 배선(120) 및 이에 접속되는 제2 게이트 전송용 필름(320)의 제1 신호 리드(303)를 통하여 제2 게이트 구동 회로(321)로 입력된다. 마찬가지로, 제2 게이트 구동 회로(321)를 통과한 게이트 제어 신호는 제2 게이트 전송용 필름(320)의 제2 신호 리드(304), 이에 접속되는 하부 기판(100)의 제3 연결 배선(130) 및 이에 접속되는 제3 게이트 전송용 필름(330)의 제1 신호 리드(305)를 통하여 제3 게이트 구동 회로(331)로 입력된다.
언급한 바와 같이, 게이트 오프 전압, 게이트 온 전압, 공통 전극 전압,ㅣ 전원 전압 또는, 접지 전압과 같은 전원 신호는 그들이 지나는 배선의 저항으로 인하여 경로에 비례하여 전압 강하가 크게 일어난다.
즉, 제1 게이트 제어 신호는 제1 연결 배선(11)을 통과하면서 제1 연결 배선(110)의 저항(R1)으로 인하여 제1 크기만큼 전압 강하가 일어난 상태로 제1 게이트 구동 회로(311)에 입력된 후, 제 2 연결 배선(120)을 통과하면서 제2 연결 배선(120)의 저항(R2)으로 인하여 또 다시 제2 크기만큼 전압 강하가 더 일어난 상태로 제2 게이트 구동 회로(321)에 입력된다. 이 후, 제1 게이트 제어 신호는 제3 연결 배선(130)을 통과하면서 제3 연결 배선(130)의 저항(R3)으로 인하여 또 다시, 제3 크기만큼 전압 강하가 더 일어난 상태로 제3 게이트 구동 회로(331)에 입력된다.
그래서, 게이트 구동 회로(311, 321, 331) 각각에 연결되는 게이트선(13)에 있는 다수 개의 화소(도면 미표시)에는 서로 다른 크기의 전원 신호가 인가된다. 이와 같이, 다른 게이트 구동 회로의 게이트 신호를 받는 화소들은 다른 밝기의 화면을 보여줌으로써, 기판 전체에 휘도 불균일을 유발한다.
그러나, 본 발명에서는 이러한 문제점을 해결하기 위하여, 전원 신호 배선(110, 120, 130, 140)의 양단을 통하여 전원 신호를 동시에 인가하는 기술을 사용한다. 즉, 각각의 전원 신호 배선(110, 120, 130, 140)에 상부 데이터용 회로 기판(510)을 통하여 제1 게이트 제어 신호를 인가하는 동시에, 하부 데이터용 회로 기판(520)을 통하여 제2 게이트 제어 신호를 인가한다.
도면에서, 하부 기판(100)의 신호 배선에 표시된 제1 방향의 화살표(Ⅰ)는 제1 연결 배선(110)을 통하여 제1 게이트 구동 회로(311)에 입력되고, 순차적으로 제2 및 제3 게이트 구동 회로(321, 331)에 입력되는 제1 게이트 제어 신호의 전송 방향을 나타내고, 제2 방향의 화살표(Ⅱ)는 제4 연결 배선(140)을 통하여 제3 게이트 구동 회로(331)에 입력되고, 순차적으로 제2 및 제1 게이트 구동 회로(321, 311)에 입력되는 제2 게이트 제어 신호의 전송 방향을 나타낸다.
제2 게이트 제어 신호는 하부 데이터용 회로 기판(520)에서 나와, 하부 데이터 전송용 필름(220)의 신호 리드(202), 이에 접속되는 하부 기판(100)의 제4 연결 배선(140) 및 이에 접속되는 제3 게이트 전송용 필름(330)의 제2 신호 리드(306)를 통하여 제3 게이트 구동 회로(331)로 입력된다. 그리고, 제3 게이트 구동 회로(331)를 통과한 게이트 제어 신호는 제3 게이트 전송용 필름(330)의 제1 신호 리드(305), 이에 접속되는 하부 기판(100)의 제3 연결 배선(130) 및 이에 접속되는 제2 게이트 전송용 필름(320)의 제2 신호 리드(304)를 통하여 제2 게이트 구동 회로(320)로 입력된다. 마찬가지로, 제2 게이트 구동 회로(321)를 통과한 게이트 제어 신호는 제2 게이트 전송용 필름(320)의 제1 신호 리드(303), 이에 접속되는 하부 기판(100)의 제1 연결 배선(110) 및 이에 접속되는 제1 게이트 전송용 필름(310)의 제2 신호 리드(302)를 통하여 제1 게이트 구동 회로(311)로 입력된다.
즉, 제2 게이트 제어 신호는 제4 연결 배선(140)을 통과하면서 제4 연결 배 선(140)의 저항(R4)으로 인하여 제4 크기만큼 전압 강하가 일어난 상태로 제4 게이트 구동 회로(311)에 입력된 후, 제3 연결 배선(130)을 통과하면서 제3 연결 배선(130)의 저항(R3)으로 인하여 또 다시 제3 크기만큼 전압 강하가 더 일어난 상태로 제2 게이트 구동 회로(321)에 입력된다. 이 후, 제2 게이트 제어 신호는 제2 연결 배선(120)을 통과하면서 제2 연결 배선(120)의 저항(R2)으로 인하여 또 다시 제2 크기만큼 전압 강하가 더 일어난 상태로 제1 게이트 구동 회로(331)에 입력된다.
이와 같이, 제3, 제2 및 제1 게이트 구동 회로 순으로 입력되되, 전압 크기가 작아지는 특성을 가지는 제2 게이트 제어 신호와 제1, 제2 및 제3 게이트 구동 회로 순으로 입력되되, 전압 크기가 작아지는 특성을 가지는 제1 게이트 제어 신호가 각각의 게이트 구동 회로에 동시에 인가되기 때문에 각각의 게이트 구동 회로가 받는 게이트 제어 신호의 크기 편차는 하나의 게이트 제어 신호만이 입력될 때와 비교하여 작아지게 된다.
특히, 제1 연결 배선(110)의 저항(R1)과 제4 연결 배선(140)의 저항(R4)이 같고, 제2 연결 배선(120)의 저항(R2)과 제3 연결 배선(130)의 저항(R3)이 동일하게 되도록 형성한다면, 각 게이트 구동 회로(311, 321, 331)에는 동일한 크기의 전원 신호가 입력된다. 그 결과, 하부 기판(100)의 각 게이트선(13)에는 각기 연결되는 게이트 구동 회로의 종류에 관계없이 동일한 크기의 전원 신호가 인가되고, 그에 따라 표시 영역에서의 휘도는 균일하게 된다.
상부 데이터용 회로 기판(510) 및 하부 데이터용 회로 기판(520) 중 적어도 하나의 데이터용 회로 기판에서는 전원 신호를 비롯한 모든 게이트 제어 신호를 포함하는 게이트 제어 신호를 출력하는 반면에, 두 데이터용 회로 기판(510, 520) 모두에서는 전원 신호가 출력되어 제1, 제2, 제3 및 제4 연결 배선(110, 120, 130, 140)의 양 방향에서 전원 신호가 동시에 인가되도록 구성하는 것이 바람직하다.
이 때, 하부 기판(100)에 형성되는 신호 배선(110, 120, 130, 140)은 저저항 도전 물질로 형성되는 것이 신호 동작 속도를 증가시킬 수 있어서 유리한데, 통상적인 경우, 화소의 게이트선 또는 데이터선을 형성하는 저저항 도전 물질 예를 들어, 알루미늄 계열, 크롬 계열 또는 몰리브덴 계열로 형성할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도를 개략적으로 나타낸 것이다.
본 발명의 제1 실시예에 따른 액정 표시 장치와 비교하여 데이터 구동 회로가 기판의 상부에만 위치하도록 구성한 것이 다르지만, 신호 배선(110, 120, 130, 140)의 양단을 통하여 전원 전압을 동시에 인가하는 기술에 있어서는 동일하다.
박막 트랜지스터(도면 미표시) 및 화소 전극(도면 미표시) 등이 형성되어 있는 하부 기판(100) 위에 그에 대응되는 상부 기판(150)이 합착되어 패널을 이루고 있다. 도면에는 표시하지 않았지만, 하부 기판(100)에는 다수 개의 게이트선(13)과 다수 개의 데이터선(12)의 교차하여 다수 개의 화소 영역이 정의되어 있고, 각각의 화소 영역에는 게이트선(13)과 데이터선(12)에 전기적으로 연결되는 박막 트랜지스터와 화소 전극이 형성되어 있다.
하부 기판(100)의 외부에는 하부 기판(100)의 데이터선(12)에 데이터 신호를 인가하기 위한 다수 개의 데이터 구동 회로(211, 221, …, 271, 281)가 하부 기판(100)의 상부에 배열되어 있다. 설명의 편의를 위하여, 8개의 데이터 구동 회로만을 제시하였다. 제1 내지 제8 데이터 구동 회로(211, 221, …, 271, 281)는 데이터용 회로 기판(510)과 하부 기판(100)을 연결하는 제1 내지 제8 데이터 전송용 필름(210, 220, …, 270, 280) 위에 실장되어 있다.
또한, 하부 기판(100)의 외부에는 하부 기판(100)의 게이트선(12)에 게이트 신호를 인가하기 위한 다수 개의 게이트 구동 회로(311, 321, 331)가 하부 기판(100)의 좌측에 배열되어 있다. 설명의 편의를 위하여, 3개의 게이트 구동 회로만을 제시하였다. 제1 내지 제3 게이트 구동 회로(311, 321, 331)는 하부 기판(100)에 연결되는 제1 내지 제3 게이트 전송용 필름(310, 320, 330) 위에 실장되어 있다.
이러한 제1 내지 제3 게이트 전송용 필름(310, 320, 33) 및 제1 내지 제8 데이터 전송용 필름(210, 220, …, 270, 280)은 이방성 도전막(ACF; anisotropic conducting film)(도면 미표시)을 이용한 열압착 공정을 통하여 하부 기판(100)과 전기적으로 연결된다. 이 때, 각 필름(310, 320, 330, 210, 220, …, 270, 280)에 형성된 리드(312, 212)와 하부 기판(100)에 형성된 게이트선 및 데이터선(13, 12)은 일대일로 대응하고, 이방성 도전막의 도전 입자(도면 미표시)를 통하여 전기적으로 연결되어 있다.
이때, 게이트 구동 회로(311, 321, 331)의 구동을 제어하는 게이트 제어 신호는 하부 기판(100)의 상부에 위치하는 데이터용 인쇄 회로 기판(510)으로부터 나 와 하부 기판(100)을 통하여 각각의 게이트 구동 회로(311, 321, 331)에 입력된다. 이 경우, 데이터용 인쇄 회로 기판(510)에서 나와 제1 데이터 전송용 필름(210)을 통과하는 제1 게이트 제어 신호와 마지막 번째인 제8 데이터 전송용 필름(280)을 통과하는 제2 게이트 제어 신호가 각각의 게이트 구동 회로(311, 321, 331)에 게이트 구동 회로(311, 321, 331)의 양단을 통하여 동시에 입력된다.
제1 게이트 제어 신호는 데이터용 회로 기판(510)에서 나와 제1 데이터 전송용 필름(210)을 통하여 출력되는데, 제1 데이터 전송용 필름(210)의 신호 리드(201), 이에 접속되는 하부 기판(100)의 제1 연결 배선(110) 및 이에 접속되는 제1 게이트 전송용 필름(310)의 제1 신호 리드(301)를 통하여 제1 게이트 구동 회로(311)로 입력된다. 그리고, 제1 게이트 구동 회로(311)를 통과한 게이트 제어 신호는 제1 게이트 전송용 필름(310)의 제2 신호 리드(302), 이에 접속되는 하부 기판(100)의 제2 연결 배선(120) 및 이에 접속되는 제2 게이트 전송용 필름(320)의 제1 신호 리드(303)를 통하여 제2 게이트 구동 회로(321)로 입력된다. 마찬가지로, 제2 게이트 구동 회로(321)를 통과한 게이트 제어 신호는 제2 게이트 전송용 필름(320)의 제2 신호 리드(304), 이에 접속되는 하부 기판(100)의 제3 연결 배선(130) 및 이에 접속되는 제3 게이트 전송용 필름(330)의 제1 신호 리드(305)를 통하여 제3 게이트 구동 회로(331)로 입력된다.
제2 게이트 제어 신호는 데이터용 회로 기판(510)에서 나와 제8 데이터 전송용 필름(210)을 통하여 출력되는데, 제8 데이터 전송용 필름(280)의 신호 리드(202), 이에 접속되도록 하부 기판(100)에 형성되되, 하부 기판(100)의 에지부 를 걸쳐 형성되는 제4 연결 배선(140) 및 이에 접속되는 제3 게이트 전송용 필름(330)의 제2 신호 리드(306)를 통하여 제3 게이트 구동 회로(331)로 입력된다. 그리고, 제3 게이트 구동 회로(331)를 통과한 게이트 제어 신호는 제3 게이트 전송용 필름(330)의 제1 신호 리드(305), 이에 접속되는 하부 기판(100)의 제2 연결 배선(120) 및 이에 접속되는 제2 게이트 전송용 필름(320)의 제2 신호 리드(304)를 통하여 제2 게이트 구동 회로(321)로 입력된다. 마찬가지로, 제2 게이트 구동 회로(321)를 통과한 게이트 제어 신호는 제2 게이트 전송용 필름(320)의 제1 신호 리드(303), 이에 접속되는 하부 기판(100)의 제1 연결 배선(110) 및 이에 접속되는 제1 게이트 전송용 필름(310)의 제2 신호 리드(302)를 통하여 제1 게이트 구동 회로(311)로 입력된다.
언급한 바와 같이, 게이트 오프 전압, 게이트 온 전압, 공통 전극 전압, 전원 전압 또는, 접지 전압과 같은 전원 신호는 그들이 지나가는 배선의 저항으로 인하여 경로에 비례하여 전압 강하가 크게 일어난다.
그래서, 제1 게이트 제어 신호는 제1 연결 배선(11)을 통과하면서 제1 연결 배선(110)의 저항(R1)으로 인하여 제1 크기만큼 전압 강하가 일어난 상태로 제1 게이트 구동 회로(311)에 입력된 후, 제 2 연결 배선(120)을 통과하면서 제2 연결 배선(120)의 저항(R2)으로 인하여 또 다시 제2 크기만큼 전압 강하가 더 일어난 상태로 제2 게이트 구동 회로(321)에 입력된다. 이 후, 제1 게이트 제어 신호는 제3 연결 배선(130)을 통과하면서 제3 연결 배선(130)의 저항(R3)으로 인하여 또 다시 제3 크기만큼 전압 강하가 더 일어난 상태로 제3 게이트 구동 회로(331)에 입력된 다.
마찬가지로, 제2 게이트 제어 신호는 제4 연결 배선(140)을 통과하면서 제4 연결 배선(140)의 저항(R4)으로 인하여 제4 크기만큼 전압 강하가 일어난 상태로 제4 게이트 구동 회로(311)에 입력된 후, 제3 연결 배선(130)을 통과하면서 제3 연결 배선(130)의 저항(R3)으로 인하여 또 다시 제3 크기만큼 전압 강하가 더 일어난 상태로 제2 게이트 구동 회로(321)에 입력된다. 이 후, 제2 게이트 제어 신호는 제2 연결 배선(120)을 통과하면서 제2 연결 배선(120)의 저항(R2)으로 인하여 또 다시 제2 크기만큼 전압 강하가 더 일어난 상태로 제1 게이트 구동 회로(331)에 입력된다.
이와 같이, 제3, 제2 및 제1 게이트 구동 회로 순으로 입력되는 전압 크기가 작아지는 특성을 가지는 제2 게이트 제어 신호와 제1, 제2 및 제3 게이트 구동 회로 순으로 입력되는 전압 크기가 작아지는 특성을 가지는 제1 게이트 제어 신호를 각각의 게이트 구동 회로에 동시에 인가되기 때문에 각각의 게이트 구동 회로가 받는 게이트 제어 신호의 크기 편차는 하나의 게이트 제어 신호만이 입력되는 때와 비교하여 작아지게 된다.
특히, 제1 연결 배선(110)의 저항(R1)과 제4 연결 배선(140)의 저항(R4)이 같고, 제2 연결 배선(120)의 저항(R2)과 제3 연결 배선(130)의 저항(R3)이 동일하게 되도록 형성한다면, 각각의 연결 배선(110, 120, 130, 140)이 느끼는 신호 전압의 크기는 동일하게 되어 각 게이트 구동 회로(311, 321, 331)에는 동일한 크기의 전원 신호가 입력된다. 그 결과, 하부 기판(100)의 각 게이트선(13)에는 각기 연 결되는 게이트 구동 회로의 종류에 관계없이 동일한 크기의 전원 신호가 인가되고, 그에 따라 표시 영역에서의 휘도는 균일하게 된다.
이 실시예에서, 제4 연결 배선(140)은 하부 기판(100)의 에지부를 모두 걸쳐서 오게 되므로, 경로가 길게 된다. 제4 연결 배선(140)의 저항(R4)과 제1 연결 배선(110)의 저항(R1)과 동일한 크기로 만들기 위하여, 배선의 폭에 대한 배선의 길이의 비율에 있어서, 두 배선(140, 110)이 동일한 비율을 가질 수 있도록 배선을 패터닝한다. 따라서, 제4 연결 배선이 늘어난 만큼 폭을 늘려주는 것이 바람직하다.
도면에서 하부 기판(100)의 신호 배선에 표시된 제1 방향의 화살표(1)는 제1 연결 배선(110)을 통하여 제1 게이트 구동 회로(311)에 입력되고, 순차적으로 제2 및 제3 게이트 구동 회로(321, 331)에 입력되는 제1 게이트 제어 신호의 전송 방향을 나타내고, 제2 방향의 화살표(2)는 제4 연결 배선(140)을 통하여 제3 게이트 구동 회로(331)에 입력되고, 순차적으로 제2 및 제1 게이트 구동 회로(321, 311)에 입력되는 제2 게이트 제어 신호의 전송 방향을 나타낸다.
도면에서, 데이터용 회로 기판(510)의 제1 데이터 전송용 필름(210) 및 마지막 데이터 전송용 필름(290) 중 적어도 하나의 데이터 전송용 필름에서는 전원 신호를 비롯한 모든 게이트 제어 신호를 포함하는 게이트 제어 신호를 출력하는 반면에, 두 데이터 전송용 필름(210, 290) 모두에서는 전원 신호가 출력되어 제1, 제2, 제3 및 제4 연결 배선(110, 120, 130, 140)의 양 방향에서 전원 신호가 동시에 인가되도록 구성한다.
이 때, 하부 기판(100)에 형성되는 신호 배선(110, 120, 130, 140)은 저저항 도전 물질로 형성되는 것이 신호 동작 속도를 증가시킬 수 있어서 유리한데, 통상적인 경우, 화소의 게이트선 또는 데이터선을 형성하는 저저항 도전 물질 예를 들어, 알루미늄 계열, 크롬 계열 또는 몰리브덴 계열로 형성할 수 있다.
본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치에서는 전송용 필름 위에 구동 회로가 실장되는 COG(Chip On Glass) 또는 TCP(Tape Carrier Package)의 경우를 예로 하여 하였지만, 하부 기판(100) 위에 직접 구동 회로가 실장되는 COG(Chip On Glass)의 경우에도 본 발명을 동일하게 적용할 수 있다. 이 경우, 하부 기판(100) 위에 형성되는 게이트 제어 신호 배선이 게이트 및 데이터 전송용 필름에 연결되는 대신에 각각의 게이트 구동 회로에 직접 연결된다.
이와 같이, 본 발명은 각각의 게이트 구동 회로에 입력되는 게이트 제어 신호 중 전원 신호의 전압 편차를 줄임으로써, 이들 전원 신호에 의하여 출력되는 게이트 전압을 액정 표시의 모든 화소 영역에 균일한 크기로 공급할 수 있어서, 기판 전체의 휘도 균일성을 확보할 수 있다.

Claims (16)

  1. 다수 개의 게이트선과 다수 개의 데이터선이 서로 교차하여 다수 개의 화소 영역을 정의하고, 각각의 화소 영역에는 상기 게이트선과 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터 및 화소 전극을 포함하는 소자가 형성되어 있는 기판,
    상기 데이터선에 데이터 신호를 인가하는 N개의 데이터 구동 회로를 가지는 데이터 구동부,
    상기 게이트선에 게이트 신호를 인가하는 M개의 게이트 구동 회로를 가지는 게이트 구동부,
    상기 게이트 구동부의 일단으로 제1 게이트 제어 신호를 인가하는 제1 게이트 제어 신호부 및 상기 게이트 구동부의 타단으로 상기 제1 게이트 제어 신호와 동시에 제2 게이트 제어 신호를 인가하는 제2 게이트 제어 신호부,
    상기 기판에 형성되고, 상기 제1 및 제2 게이트 제어 신호를 받아 상기 M개의 게이트 구동 회로에 전달하는 신호 배선
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 데이터 구동부는 상기 기판의 일측 외부에 위치하는 제1 데이터 구동부 및 상기 기판의 다른 일측 외부에 위치하는 제2 데이터 구동부를 포함하는 액정 표 시 장치.
  3. 제2항에서,
    상기 제1 게이트 제어 신호는 상기 제1 데이터 구동부에서 출력되어 상기 M개의 게이트 구동 회로 중 제1 게이트 구동 회로에 제1 순으로 입력되어 상기 제1 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되고,
    상기 제2 게이트 제어 신호는 상기 제2 데이터 구동부에서 출력되어 상기 M개의 게이트 구동 회로 중 마지막 게이트 구동 회로에 제1 순으로 입력되어 마지막 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되는 액정 표시 장치.
  4. 제3항에서,
    상기 신호 배선은 상기 제1 데이터 구동부와 상기 제1 게이트 구동 회로를 연결하는 제1 배선, M개의 게이트 구동 회로를 이웃하는 게이트 구동 회로끼리 연결하는 M-1개의 연결 배선, 마지막 게이트 구동 회로와 상기 하부 데이터 구동부를 연결하는 제2 배선을 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 제1 배선과 상기 제2 배선을 동일한 크기의 저항을 가지고 있고,
    상기 M-1개의 연결 배선은 각각의 저항이 상기 게이트 구동부 중 중앙의 게 이트 구동 회로를 중심으로 대칭적인 크기를 가지는 액정 표시 장치.
  6. 제1항에서,
    상기 데이터 구동부는 상기 기판의 일측 외부에 위치하는 액정 표시 장치.
  7. 제6항에서,
    상기 제1 게이트 제어 신호는 상기 데이터 구동부에서 출력되어 상기 M개의 게이트 구동 회로 중 제1 게이트 구동 회로에 제1 순으로 입력되어 상기 제1 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되고,
    상기 제2 게이트 제어 신호는 상기 데이터 구동부에서 출력되어 상기 M개의 게이트 구동 회로 중 마지막 게이트 구동 회로에 제1 순으로 입력되어 마지막 게이트 구동 회로에 이웃하는 게이트 구동 회로들에 순차적으로 입력되는 액정 표시 장치.
  8. 제6항에서,
    상기 제1 게이트 제어 신호는 상기 데이터 구동부의 제1 데이터 구동 회로 주변에 위치하는 배선을 통하여 출력되고,
    상기 제2 게이트 제어 신호는 상기 데이터 구동부의 마지막 데이터 구동 회로 주변에 위치하는 배선을 통하여 출력되는 액정 표시 장치.
  9. 제6항에서,
    상기 신호 배선은 상기 데이터 구동부와 상기 제1 게이트 구동 회로를 연결하는 제1 배선, M개의 게이트 구동 회로를 이웃하는 게이트 구동 회로끼리 연결하는 M-1개의 연결 배선, 마지막 게이트 구동 회로와 상기 데이터 구동부의 마지막 데이터 구동 회로를 연결하는 제2 배선을 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 배선과 상기 제2 배선을 동일한 크기의 저항을 가지고 있고,
    상기 M-1개의 연결 배선은 각각의 저항이 상기 게이트 구동부 중 중앙의 게이트 구동 회로를 중심으로 대칭적인 크기를 가지는 액정 표시 장치.
  11. 제9항에서,
    상기 제2 배선은 액정 표시 패널의 에지부분을 경유하여 상기 마지막 게이트 구동 회로에 연결되는 액정 표시 장치.
  12. 삭제
  13. 제1항에서,
    상기 제1 및 제2 게이트 제어 신호는 적어도 하나 이상의 전원 전압 신호를 가지는 액정 표시 정치.
  14. 제1항에서,
    상기 전원 전압 신호는 게이트 온 전압, 게이트 오프 전압, 공통 전극 전압, 전원 전압 및 접지 전압을 포함하는 액정 표시 장치.
  15. 제1항에서,
    상기 게이트 구동 회로와 상기 데이터 구동 회로는 TCP, COF, COG 중 어느 하나의 형식으로 상기 기판과 전기적으로 연결되는 액정 표시 장치.
  16. 제1항에서,
    상기 연결 배선은 상기 게이트선을 형성하는 도전 물질로 형성되는 액정 표시 장치.
KR1020000072377A 2000-12-01 2000-12-01 액정 표시 장치 KR100729765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072377A KR100729765B1 (ko) 2000-12-01 2000-12-01 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072377A KR100729765B1 (ko) 2000-12-01 2000-12-01 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20020042996A KR20020042996A (ko) 2002-06-08
KR100729765B1 true KR100729765B1 (ko) 2007-06-20

Family

ID=27678958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072377A KR100729765B1 (ko) 2000-12-01 2000-12-01 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100729765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984344B1 (ko) 2003-03-13 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852798B1 (ko) * 2002-02-07 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100855494B1 (ko) * 2002-06-29 2008-09-01 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
KR100864501B1 (ko) 2002-11-19 2008-10-20 삼성전자주식회사 액정 표시 장치
KR100970266B1 (ko) * 2003-09-18 2010-07-16 삼성전자주식회사 표시장치
KR101035917B1 (ko) * 2003-12-04 2011-05-23 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR101052972B1 (ko) * 2004-05-29 2011-07-29 엘지디스플레이 주식회사 평판 표시장치
KR102626514B1 (ko) * 2017-10-31 2024-01-17 엘지디스플레이 주식회사 디스플레이 장치
KR20200082329A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081805A (ko) * 1997-04-28 1998-11-25 모리시타요우이치 액정 표시 장치와 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081805A (ko) * 1997-04-28 1998-11-25 모리시타요우이치 액정 표시 장치와 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984344B1 (ko) 2003-03-13 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
KR20020042996A (ko) 2002-06-08

Similar Documents

Publication Publication Date Title
KR100767365B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100825093B1 (ko) 액정 표시 장치
KR100847812B1 (ko) 라인 온 글래스형 액정표시패널
KR100729765B1 (ko) 액정 표시 장치
KR100293982B1 (ko) 액정패널
US7012667B2 (en) Liquid crystal display device
KR100831114B1 (ko) 액정 표시 장치
KR20070102048A (ko) 액정표시장치
KR100631301B1 (ko) 액정표시장치
KR101424037B1 (ko) 액정표시장치
JPH10221707A (ja) 液晶表示装置
KR20110114444A (ko) 드라이버 집적회로 칩의 전원연결 구조
KR101021747B1 (ko) 액정표시장치
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR100767362B1 (ko) 액정 표시 장치
KR101264788B1 (ko) 액정표시장치용 테이프 캐리어 패키지
KR100912693B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100796788B1 (ko) 액정 표시 장치
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR100952032B1 (ko) 표시장치
KR20080000369A (ko) 액정 디스플레이 장치용 패드 및 액정 디스플레이 장치
KR19990024712A (ko) 액정표시장치 하판 글래스의 배선구조
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
JP3142622B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13