KR20200082329A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200082329A
KR20200082329A KR1020180172812A KR20180172812A KR20200082329A KR 20200082329 A KR20200082329 A KR 20200082329A KR 1020180172812 A KR1020180172812 A KR 1020180172812A KR 20180172812 A KR20180172812 A KR 20180172812A KR 20200082329 A KR20200082329 A KR 20200082329A
Authority
KR
South Korea
Prior art keywords
data
pads
driving
pad
gate
Prior art date
Application number
KR1020180172812A
Other languages
English (en)
Inventor
최영진
박승준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180172812A priority Critical patent/KR20200082329A/ko
Priority to CN201911176096.6A priority patent/CN111383584B/zh
Priority to US16/714,427 priority patent/US11096279B2/en
Publication of KR20200082329A publication Critical patent/KR20200082329A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H01L27/32—
    • H01L51/50—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원에 따른 표시 장치는 표시 패널, 다수 개의 연성 회로 필름 및 인쇄 회로 기판을 포함한다. 연성 회로 필름은, 표시 패널의 제1변에 부착된다. 연성 회로 필름은, 입력 패드부, 출력 패드부, 제1 구동 집적 회로, 제2 구동 집적 회로 및 슬릿을 포함한다. 입력 패드부는, 제1 폭을 가지면서 인쇄 회로 기판에 부착된다. 출력 패드부는, 제1 폭과 동일한 폭을 가지면서 표시 패널에 부착된다. 제1 구동 집적 회로 및 제2 구동 집적 회로는, 입력 패드부와 출력 패드부 사이에서 일정 간격을 두고 이격되어 배치된다. 슬릿은, 제1 구동 집적 회로와 제2 구동 집적 회로 사이에 배치되어 연성 회로 필름을 관통한다.

Description

표시 장치{DISPLAY APPARATUS}
본 출원은 표시 장치에 관한 것이다.
최근, 표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치와 유기 발광 표시 장치 및 발광 다이오드 표시 장치 등의 평판 표시 장치가 상용화되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 데이터 배선과 게이트 배선에 접속되는 박막 트랜지스터를 갖는 복수의 화소를 포함하는 표시 패널, 데이터 배선에 데이터 전압을 공급하는 데이터 구동 회로, 및 게이트 배선에 게이트 신호를 공급하는 게이트 구동 내장 회로를 포함한다.
통상적으로 데이터 구동 회로 및 게이트 구동 내장 회로는 집적 회로로 구현되고, 데이터 구동 집적 회로 및 게이트 집적 회로 각각은 칩 온 필름(Chip On Film) 등과 같은 데이터 연성 회로 필름(flexible circuit film)에 실장되어 표시 패널에 부착된다.
최근에는, 회로 부품의 구성을 단순화 및 제조 원가를 절감하고, 베젤 폭을 감소시키기 위하여, 각 화소의 박막 트랜지스터의 제조 공정과 동시에 게이트 구동 내장 회로가 표시 패널의 비표시 영역에 내장된 GIP(Gate In Panel) 구조의 표시 장치가 사용되고 있다. 이러한 GIP 구조의 게이트 구동 내장 회로는 데이터 구동 집적 회로가 실장된 첫 번째 데이터 연성 회로 필름과 표시 패널을 통해 공급되는 복수의 게이트 제어 신호에 의해 동작한다.
그러나, 종래의 표시 장치는 게이트 구동 내장 회로의 구동에 필요한 게이트 제어 신호의 개수 증가에 따라 데이터 연성 회로 필름의 크기가 증가함으로써 데이터 연성 회로 필름과 표시 패널 간의 부착 공간이 부족하거나 인접한 데이터 연성 회로 필름들이 서로 겹쳐지는 문제가 발생하게 된다. 이러한 문제를 해결하기 위하여 별도의 게이트 제어 신호 전송 필름을 사용할 수 있지만, 이 경우 별도의 부품이 필요하다는 문제점이 있다.
본 출원은 데이터 연성 회로 필름을 통해 게이트 제어 신호를 표시 패널에 전달할 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 표시 장치는 표시 패널, 다수 개의 연성 회로 필름 및 인쇄 회로 기판을 포함한다. 표시 패널은, 다수의 게이트 배선과 다수의 데이터 배선을 구비한다. 연성 회로 필름은, 표시 패널의 제1변에 부착된다. 인쇄 회로 기판은, 연성 회로 필름 각각에 부착된다. 연성 회로 필름은, 입력 패드부, 출력 패드부, 제1 구동 집적 회로, 제2 구동 집적 회로 및 슬릿을 포함한다. 입력 패드부는, 제1 폭을 가지면서 인쇄 회로 기판에 부착된다. 출력 패드부는, 제1 폭과 동일한 폭을 가지면서 표시 패널에 부착된다. 제1 구동 집적 회로 및 제2 구동 집적 회로는, 입력 패드부와 출력 패드부 사이에서 일정 간격을 두고 이격되어 배치된다. 슬릿은, 제1 구동 집적 회로와 제2 구동 집적 회로 사이에 배치되어 연성 회로 필름을 관통한다.
일례로, 슬릿에 인접하여 배치되며, 입력 패드부에서 출력 패드부로 연장되어 구동 전원을 공급하는 구동 전원 패드를 더 포함한다.
일례로, 제1 구동 전원 패드 및 제2 구동 전원 패드를 더 포함한다. 제1 구동 전원 패드는, 입력 패드부에서 제1 구동 집적 회로로 연장되어 구동 전원을 공급한다. 제2 구동 전원 패드는, 입력 패드부에서 제2 구동 집적 회로로 연장되어 구동 전원을 공급한다.
일례로, 구동 전원 패드는, 슬릿의 좌측변 및 우측변에 모두 배치된다.
일례로, 입력 패드부는, 데이터 배선에 대응하는 복수의 데이터 입력 패드들, 그리고 구동 전원을 입력 받는 구동 전원 입력 패드를 구비한다. 데이터 입력 패드들은, 제1 간격으로 이격되어 배치된다. 구동 전원 입력 패드는, 이웃하는 입력 패드와 제1 간격보다 넓은 제2 간격으로 이격되어 배치된다.
일례로, 출력 패드부는, 데이터 배선에 대응하는 복수의 데이터 출력 패드들, 그리고 구동 전원을 출력 하는 구동 전원 출력 패드를 구비한다. 데이터 출력 패드들은, 제1 간격으로 이격되어 배치된다. 구동 전원 출력 패드는, 이웃하는 출력 패드와 제1 간격보다 넓은 제2 간격으로 이격되어 배치된다.
일례로, 표시 패널에서 제1변과 직교하는 제2변 및 제3변 중 어느 하나에 배치되어 다수의 게이트 배선에 연결된 게이트 구동부를 더 포함한다. 다수 개의 연성 회로 필름 중 게이트 구동부와 인접한 최외각 연성 회로 필름은, 게이트 구동부에 게이트 구동 신호를 공급하는 게이트 구동 패드를 더 구비한다.
일례로, 최외각 연성 회로 필름은, 제1 데이터 패드들과 제1 패드들을 포함한다. 나머지 연성 회로 필름은, 제2 데이터 패드들과 제2 패드들을 포함한다. 제1 데이터 패드들의 개수와 제2 데이터 패드들의 개수는 동일하다. 제1 패드들의 개수와 제2 패드들의 개수는 동일하다. 제1 패드들은, 게이트 구동 신호를 전달한다. 제2 패드들은, 표시 패널에 구동 전원을 공급한다.
일례로, 출력 패드부는, 제1 구동 집적 회로와 대응하는 제1 출력 패드부, 그리고 제2 구동 집적 회로와 대응하는 제2 출력 패드부를 구비한다. 슬릿은, 제1 출력 패드부와 제2 출력 패드부 사이에서 제1 폭의 1/2보다 큰 슬릿 폭을 구비한다. 슬릿 내부에 배치된 합착 수단을 더 포함한다.
일례로, 제1 출력 패드부와 제2 출력 패드부는, 슬릿에 의해 양분되어, 각각 제1 폭의 1/2보다 작은 제2 폭을 갖는다. 합착 수단은, 제1 출력 패드부와 제2 출력 패드부 사이에 배치된다.
본 출원은 게이트 구동부에 공급되는 게이트 제어 신호의 개수가 증가하더라도 별도의 신호 전송 필름 없이 데이터 구동 집적 회로가 실장된 데이터 연성 회로 필름을 이용하여 게이트 구동부에 게이트 제어 신호를 전송할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일례에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 하나의 화소를 나타내는 도면이다.
도 3은 도 1에 도시된 A 부분의 확대도이다.
도 4는 본 출원의 일례에 따른 제 1 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 5는 본 출원의 일례에 따른 제 2 데이터 연성 회로 필름을 설명하기 위한 도면이다.
도 6은 본 출원의 제1 실시 예에 의한 연성 회로 필름의 구조를 나타내는 평면도이다.
도 7은 본 출원의 제1 실시 예에 의한 연성 회로 필름에 배치된 패드들의 이격 거리를 나타내는 평면 확대도이다.
도 8은 본 출원의 제2 실시 예에 의한 연성 회로 필름의 구조를 나타내는 평면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일례들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일례들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일례들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일례를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이하에서는 본 출원에 따른 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 출원의 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 출원의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
도 1은 본 출원의 일례에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1에 도시된 하나의 화소를 나타내는 도면이다. 도 3은 도 1에 도시된 A 부분의 확대도이다.
도 1 내지 도 3을 참조하면, 본 출원의 일례에 따른 표시 장치는 표시 패널(100), 게이트 구동부(200), 제 1 내지 제 n 데이터 연성 회로 필름(CF1 ~ CFn), 인쇄 회로 기판(400) 및 복수의 구동 회로(IC)를 포함할 수 있다.
표시 패널(100)은 기판 상에 마련된 복수의 화소(P)를 갖는 표시부(AA) 및 표시부(AA)를 둘러싸는 비 표시부(IA)를 포함할 수 있다.
복수의 화소(P)는 서로 교차하는 복수의 게이트 배선(GL), 복수의 데이터 배선(DL), 및 복수의 데이터 배선(DL)에 나란한 복수의 센싱 배선(SL)에 의해 정의되는 화소 영역에 형성된다.
복수의 게이트 배선(GL) 각각은 표시 패널(100)의 제 1 방향, 예컨대 가로 방향을 따라 나란하게 형성된다. 복수의 게이트 배선(GLi) 각각은 서로 인접한 제 1 및 제 2 서브 게이트 배선(GLa, GLb)을 포함할 수 있다. 제 1 및 제 2 서브 게이트 배선(GLa, GLb)은 게이트 구동부(200)로부터 제 1 및 제 2 게이트 신호(GSa, GSb)를 개별적으로 공급받는다.
복수의 데이터 배선(DL) 각각은 복수의 게이트 배선(GL) 각각과 교차하도록 표시 패널(100)의 제 2 방향, 예컨대 세로 방향을 따라 나란하게 형성된다. 이러한 복수의 데이터 배선(DL)은 데이터 구동 집적 회로(IC)로부터 데이터 전압(Vdata)이 개별적으로 공급된다. 이때, 복수의 데이터 배선(DL) 각각에 공급되는 데이터 전압(Vdata)은 해당 화소(P)에 포함된 구동 트랜지스터의 문턱 전압과 이동도 등과 같은 특성 변화 값을 보상하기 위한 보상 전압을 포함한다.
복수의 센싱 배선(SL) 각각은 복수의 데이터 배선(DL) 각각과 나란하게 형성된다. 복수의 센싱 배선(SL) 각각은 데이터 구동 집적 회로(IC)로부터 레퍼런스 전압(Vref)과 프리차징 전압(Vpre)을 선택적으로 공급받는다. 예를 들어, 레퍼런스 전압(Vref)은 표시 모드시 각 센싱 배선(SL)에 선택적으로 공급되며, 프리차징 전압(Vpre)은 센싱 모드시 센싱 배선(SL)에 선택적으로 공급된다. 여기서, 복수의 센싱 배선(SL) 각각은 각 화소(P)마다 1개씩 마련되거나 복수의 화소(P)를 갖는 하나의 단위 화소마다 1개씩 마련될 수 있다.
본 출원의 실시 예에 따른 표시 패널(100)은 복수의 데이터 배선(DLi) 각각과 나란하게 형성된 복수의 화소 구동 전압 배선(PL)을 더 포함한다. 복수의 화소 구동 전압 배선(PL) 각각은 데이터 구동 집적 회로(IC)로부터 화소 구동 전압(VDD)을 공급받거나 데이터 구동 집적 회로(IC)를 통하여 전원 공급부로부터 화소 구동 전압(VDD)을 공급받는다. 여기서, 복수의 화소 구동 전압 배선(PL) 각각은 각 화소(P)마다 1개씩 마련되거나 복수의 화소(P)를 갖는 하나의 단위 화소마다 1개씩 마련될 수 있다.
복수의 화소(P) 각각은 발광 소자(ED), 및 화소 회로(PC)를 포함한다.
발광 소자(ED)는 화소 회로(PC)의 구동에 따라 화소 구동 전압 배선(PL)으로부터 캐소드 전압(VSS) 배선으로 흐르는 데이터 전류(Ield)에 비례하여 발광한다. 발광 소자(ED)는 화소 회로(PC)에 연결된 제 1 전극(또는 애노드 전극)과 제2 전극(또는 캐소드 전극) 사이에 개재되는 것으로, 유기 발광부, 양자점 발광부, 및 무기 발광부 중 적어도 하나를 포함하거나 마이크로 발광 다이오드 소자를 포함할 수 있다.
일례에 따른 발광 소자(ED)는 백색 광을 방출하기 위한 2 이상의 발광부를 포함한다. 예를 들어, 발광 소자(ED)는 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다. 제 1 발광부는 제 1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제 2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제 1 광의 보색 관계를 갖는 광을 방출하는 발광부를 포함할 수 있다.
다른 예에 따른 발광 소자(ED)는 청색 발광부, 녹색 발광부, 또는 적색 발광부를 포함할 수 있다.
캐소드 전극(CE)은 복수의 화소(P) 각각에 마련된 발광 소자(ED)와 공통적으로 연결되도록 형성될 수 있다. 예를 들어, 캐소드 전극(CE)은 표시부(AA)을 덮도록 기판 상에 마련될 수 있으며, 그 가장자리 부분은 비 표시부(IA)와 중첩된다.
화소 회로(PC)는 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 구동 트랜지스터(Tdr), 및 커패시터(Cst)를 포함할 수 있다. 여기서, 트랜지스터(Tsw1, Tsw2, Tdr)는 N형 박막 트랜지스터(TFT)로서 a-Si 박막 트랜지스터, poly-Si 박막 트랜지스터, 산화물 박막 트랜지스터, 유기 박막트랜지스터 등이 될 수 있다.
제 1 스위칭 트랜지스터(Tsw1)는 게이트 배선(GL)의 제 1 서브 게이트 배선(GLa)에 접속된 게이트 전극, 인접한 데이터 배선(DL)에 접속된 제 1 전극, 및 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다. 이러한 제 1 스위칭 트랜지스터(Tsw1)는 제 1 서브 게이트 배선(GLa)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)에 따라 데이터 배선(DL)으로부터 공급되는 데이터 전압(Vdata)을 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급한다.
제 2 스위칭 트랜지스터(Tsw2)는 게이트 배선(GL)의 제 2 서브 게이트 배선(GLb)에 접속된 게이트 전극, 인접한 센싱 배선(SL)에 접속된 제 1 전극, 및 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)에 접속된 제 2 전극을 포함한다. 이러한 제 2 스위칭 트랜지스터(Tsw2)는 제 2 게이트 배선(GLb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 따라 센싱 배선(SL)으로부터 공급되는 레퍼런스 전압(Vref)(또는 프리차징 전압(Vpre))을 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 공급한다.
커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극, 즉 제 1 및 제 2 노드(n1, n2) 간에 접속된다. 이러한 커패시터(Cst)는 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한 후, 충전된 전압에 따라 구동 트랜지스터(Tdr)를 스위칭시킨다.
구동 트랜지스터(Tdr)는 제 1 스위칭 트랜지스터(Tsw1)의 제 2 전극과 커패시터(Cst)의 제 1 전극에 공통적으로 접속된 게이트 전극, 제 2 스위칭 트랜지스터(Tsw2)의 제 1 전극과 커패시터(Cst)의 제 2 전극 및 발광 소자(ED)에 공통적으로 접속된 소스 전극, 및 화소 구동 전압 배선(PL)에 접속된 드레인 전극을 포함한다. 이러한 구동 트랜지스터(Tdr)는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전압 배선(PL)으로부터 발광 소자(ED)로 흐르는 전류 량을 제어한다.
이와 같은 화소 회로(PC)는 게이트 구동부(200)로부터 공급되는 게이트 신호에 따른 데이터 충전 기간과 발광 기간으로 동작한다. 즉, 화소 회로(PC)는 데이터 충전 기간 동안 커패시터(Cst)에 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)을 충전하고, 발광 기간 동안 상기 커패시터(Cst)에 저장된 전압에 따라 구동 트랜지스터(Tdr)를 턴-온시켜 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)로 발광 소자(ED)를 발광시킨다. 또한, 화소 회로(PC)는 센싱 구간 동안 게이트 구동부(200)로부터 공급되는 게이트 신호에 따른 초기화 기간과 데이터 충전 기간 및 센싱 구간으로 동작한다. 즉, 화소 회로(PC)는 초기화 기간 동안 커패시터(Cst)에 센싱용 데이터 전압과 프리차징 전압(Vpre)의 차 전압이 충전하고, 데이터 충전 기간 동안 센싱 배선(SL)을 플로팅시켜 센싱용 데이터 전압에 의해 턴-온되는 구동 트랜지스터(Tdr)에 흐르는 전류에 대응되는 전압을 플로팅 상태의 센싱 배선(SL)에 충전한 다음, 센싱 구간 동안 센싱 배선(SL)에 충전된 전압을 센싱 전압으로 출력한다.
일례에서, 화소 회로(PC)가 3개의 트랜지스터와 하나의 커패시터로 구성되는 것으로 설명하였지만, 화소 회로(PC)를 구성하는 트랜지스터 및 커패시터의 개수는 다양하게 변형 가능하다.
일례에 따른 표시 패널(100)은 제 1 내지 제 n 패드부(PP1 ~ PPn), 및 제 1 게이트 제어 신호 배선부(110), 및 제 2 게이트 제어 신호 배선부(130)를 더 포함한다.
제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 비 표시부(IA) 중 복수의 데이터 배선 각각의 일단에 인접한 상측 비 표시부에 마련되고, 복수의 데이터 배선의 일단에 전기적으로 연결된다. 예를 들어, 복수의 데이터 배선이 m개 라고 가정하면, 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 i(i는 m/n)개의 데이터 배선과 일대일로 연결될 수 있다.
일례에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 복수의 데이터 배선 각각의 일단에 연결된 i개의 데이터 패드를 포함할 수 있다. 추가적으로, 일례에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 각각은 표시 패널(100)에 마련된 복수의 화소 구동 전압 배선(PL) 각각에 화소 구동 전압(VDD)을 공급하기 위한 j(j는 i와 같거나 작은 자연수)개의 화소 구동 전압 패드, j개의 센싱 배선(SL)에 레퍼런스 전압(Vref)과 프리차징 전압(Vpre)을 선택적으로 공급하기 위한 j개의 센싱 배선 패드, 및 캐소드 전극(CE)에 캐소드 전압(VSS)을 공급하기 위한 적어도 하나의 캐소드 전압 패드를 포함할 수 있다. 일례에 따른 제 1 내지 제 n 패드부(PP1 ~ PPn) 중 제 1 패드부(PP1)와 제 n 패드부(PPn) 각각은 복수의 게이트 패드, 및 복수의 더미 패드를 더 포함한다.
제1 게이트 제어 신호 배선부(110)는 제1 패드부(PP1)와 인접한 기판(100)의 일측 모서리 부분에 마련되어 제1 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결되면서 게이트 구동부(200)와 연결된다. 일례에 따른 제1 게이트 제어 신호 배선부(110)는 홀수번째 게이트 스타트 신호 배선(111), 홀수번째 클럭 배선부(113), 및 게이트 전원 배선부(115)를 포함할 수 있다. 여기서, 홀수번째 클럭 배선부(113)는 복수의 홀수번째 게이트 쉬프트 클럭 배선, 복수의 홀수번째 캐리 클럭 배선, 및 복수의 홀수번째 리셋 클럭 배선을 포함할 수 있다. 그리고, 복수의 게이트 전원 배선(115)는 적어도 하나의 고전위 구동 전압 배선과 적어도 하나의 저전위 구동 전압 배선을 포함할 수 있다.
제2 게이트 제어 신호 배선부(130)는 제n 패드부(PPn)와 인접한 기판(100)의 타측 모서리 부분에 마련되어 제2 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결되면서 게이트 구동부(200)와 연결된다. 일례에 따른 제2 게이트 제어 신호 배선부(130)는 짝수번째 게이트 스타트 신호 배선, 짝수번째 클럭 배선부, 및 게이트 전원 배선부를 포함할 수 있다. 여기서, 짝수번째 클럭 배선부는 복수의 짝수번째 게이트 쉬프트 클럭 배선, 복수의 짝수번째 캐리 클럭 배선, 및 복수의 짝수번째 리셋 클럭 배선을 포함할 수 있다. 그리고, 복수의 게이트 전원 배선(115)는 적어도 하나의 고전위 구동 전압 배선과 적어도 하나의 저전위 구동 전압 배선을 포함할 수 있다.
일례에 따른 표시 패널(100)은 복수의 캐소드 컨택부(CCP), 및 복수의 캐소드 전원 공급 배선(120)을 더 포함한다.
복수의 캐소드 컨택부(CCP)는 캐소드 전극(CE)과 중첩되는 제 1 내지 제 n 패드부(PP1 ~ PPn) 사이에 마련될 수 있다. 이러한 복수의 캐소드 컨택부(CCP) 각각은 캐소드 컨택홀(CCP)을 통해서 캐소드 전극(CE)의 가장자리 부분에 전기적으로 연결된다.
복수의 캐소드 전원 공급 배선(120) 각각은 제1 내지 제n 패드부(PP1 ~ PPn) 각각에 마련된 적어도 하나의 캐소드 전압 패드를 해당하는 복수의 캐소드 컨택부(CCP)에 연결시킨다. 예를 들어, 제1 패드부(PP1)와 제2 패드부(PP2) 사이에 마련된 제1 캐소드 컨택부(CCP1)에 연결된 복수의 캐소드 전원 공급 배선(120) 중 일부는 제1 패드부(PP1)에 마련된 적어도 하나의 캐소드 전압 패드에 연결되고, 제 1 캐소드 컨택부(CCP1)에 연결된 복수의 캐소드 전원 공급 배선(120) 중 나머지는 제2 패드부(PP2)에 마련된 적어도 하나의 캐소드 전압 패드에 연결될 수 있다. 즉, 복수의 캐소드 컨택부(CCP) 각각은 복수의 캐소드 전원 공급 배선(120)을 통해서 인접한 2개의 패드부 각각에 마련된 캐소드 전압 패드에 연결될 수 있다.
일례에 따른 표시 패널(100)은 복수의 화소 구동 전압 배선(PL)과 공통적으로 연결되는 구동 전압 공통 배선(CPL)을 더 포함할 수 있다.
구동 전압 공통 배선(CPL)은 비 표시부(IA) 중 복수의 데이터 배선 각각의 일단에 인접한 상측 비 표시부와 표시부(AA) 사이에 마련될 수 있다. 구동 전압 공통 배선(CPL)은 제1 내지 제n 패드부(PP1 ~ PPn) 각각에 마련된 j개의 화소 구동 전압 패드(VD) 각각과 연결되며, 복수의 화소 구동 전압 배선(PL) 각각의 일단에 공통적으로 연결된다. 이러한 구동 전압 공통 배선(CPL)은 j개의 화소 구동 전압 패드(VD)를 통해 공급되는 화소 구동 전압(VDD)을 복수의 화소 구동 전압 배선(PL) 각각에 균일하게 공급하는 역할을 한다. 일례에 따른 표시 장치가 구동 전압 공통 배선(CPL)을 포함하는 경우, 제1 내지 제n 패드부(PP1 ~ PPn) 각각에 마련되는 화소 구동 전압 패드(VD)의 개수가 감소될 수 있고, 이 경우, 본 출원은 화소 구동 전압 패드의 개수 감소로 인하여 데이터 연성 회로 필름의 폭을 감소시킬 수 있다.
게이트 구동부(200)는 표시 패널(100)의 일측 및/또는 양측 비표시부(IA)에 형성되어 게이트 배선(GL)에 연결된다. 이때, 게이트 구동부(200)는 각 화소(P)의 박막 트랜지스터 형성 공정과 함께 표시 패널(100)의 기판에 직접 형성되어 게이트 배선(GL) 각각의 일측 또는 양측에 연결될 수 있다.
게이트 구동부(200)는 타이밍 제어부(700)의 제어에 따라 1 수평 기간마다 게이트 온 전압 레벨의 제1 및 제2 게이트 신호(GSa, GSb)를 생성하여 게이트 배선(GL)에 순차적으로 공급한다. 이때, 제1 및 제2 게이트 신호(GSa, GSb) 각각은 각 화소(P)의 데이터 충전 기간 동안 게이트 온 전압 레벨을 가지고, 각 화소(P)의 발광 기간 동안 게이트 오프 전압 레벨을 갖는다. 또한, 게이트 구동부(200)는 타이밍 제어부(700)의 제어에 따라 한 프레임 기간 중 일부 수평 기간에 설정된 센싱 구간 동안, 선택된 수평 배선의 각 화소(P)들을 초기화 기간과 전압 충전 기간 및 전압 센싱 기간으로 구동하기 위한 제1 및 제2 게이트 신호(GSa, GSb)를 생성하여 해당 게이트 배선(GL)에 공급한다. 이때, 제1 게이트 신호(GSa)는 초기화 기간과 전압 충전 기간 동안에만 게이트 온 전압 레벨을 가지며, 제2 게이트 신호(GSb)는 초기화 기간과 센싱 구간 동안 게이트 온 전압 레벨을 갖는다.
일례에 따른 게이트 구동부(200)는 기판의 일측 비표시부(IA)에 형성되고 싱글 피딩(single feeding) 방식에 따라 동작하여 복수의 게이트 배선(GL) 각각에 게이트 신호를 공급할 수 있다. 다른 예에 따른 게이트 구동부(700)는 기판의 좌측 및 우측 비표시부(IA)에 각각 형성되고, 더블 피딩(double feeding) 방식에 따라 동작하여 복수의 게이트 배선(GL) 각각에 게이트 신호를 공급할 수 있다. 다른 예로서, 게이트 구동부(700)는 기판의 좌측 및 우측 비표시부(IA)에 각각 형성되고, 더블 피딩(double feeding) 방식의 인터레이싱(interlacing) 방식에 따라 동작하여 복수의 게이트 배선(GL) 각각에 게이트 신호를 공급할 수 있다. 이하의 설명에서는 게이트 구동부(200)가 더블 피딩 방식의 인터레이싱 방식으로 구동되는 것으로 가정하기로 한다.
일례에 따른 게이트 구동부(200)는 제1 게이트 구동 내장 회로(210) 및 제2 게이트 구동 내장 회로(230)를 포함할 수 있다.
제1 게이트 구동 내장 회로(210)는 기판의 일측 비표시부(IA)(좌측 비표시부)에 마련되고 복수의 게이트 배선(GL) 중 홀수번째 게이트 배선 각각의 일단에 전기적으로 연결된다. 제1 게이트 구동 내장 회로(210)는 표시 패널(100)에 형성된 제1 게이트 제어 신호 배선부(110)를 통해 입력되는 복수의 제1 게이트 제어 신호에 응답하여 제1 및 제2 게이트 신호(GSa, GSb)를 생성하여 해당하는 홀수번째 게이트 배선(GL)에 공급한다.
제2 게이트 구동 내장 회로(230)는 기판의 타측 비표시부(IA)(우측 비표시부)에 마련되고 복수의 게이트 배선(GL) 중 짝수번째 게이트 배선 각각의 타단에 전기적으로 연결된다. 제2 게이트 구동 내장 회로(210)는 표시 패널(100)에 형성된 제2 게이트 제어 신호 배선부(130)를 통해 입력되는 복수의 제2 게이트 제어 신호에 응답하여 제1 및 제2 게이트 신호(GSa, GSb)를 생성하여 해당하는 짝수번째 게이트 배선(GL)에 공급한다.
제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn) 각각은 표시 패널(100)에 부착된다. 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn) 각각은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어질 수 있다. 이러한 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn) 각각은 도전성 이방 필름을 이용한 필름 부착 공정에 의해 표시 패널(100)에 마련된 제1 내지 제n 패드부(PP1 ~ PPn)에 일대일로 부착된다. 여기서, 필름 부착 공정은 TAB(Tape Automated Bonding) 공정을 이용할 수 있다.
일례에 따른 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn)들은 모두 동일한 크기와 동일한 형태를 갖는다. 예를 들어, 정 사각형 혹은 직 사각형의 모양을 가질 수 있다. 또한, 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn)들은 동일한 길이(Y축 상의 변)와 동일한 폭(X축 상의 변)을 가질 수 있다.
인쇄 회로 기판(400)은 도전성 이방 필름을 이용한 필름 부착 공정에 의해 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn)과 공통적으로 부착될 수 있다. 이러한 인쇄 회로 기판(400)은 외부로부터 입력되는 신호를 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn)에 전달한다.
일례에 따른 인쇄 회로 기판(400)은 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn) 중 제1 내지 제(n/2) 데이터 연성 회로 필름(CF1 ~ CFn/2)에 공통적으로 부착된 제1 인쇄 회로 기판(410), 및 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn) 중 제(n/2+1) 내지 제n 데이터 연성 회로 필름(CFn/2+1 ~ CFn)에 공통적으로 부착된 제2 인쇄 회로 기판(430)을 포함할 수 있지만, 반드시 이에 한정되지 않는다.
복수의 데이터 구동 집적 회로(IC)는 제1 구동 집적 회로(IC1)와 제2 구동 집적 회로(IC2)를 포함한 것을 하나의 세트로 하여 구성된다. 데이터 구동 집적 회로(IC) 각각 세트는 제1 내지 제n 데이터 연성 회로 필름(CF1 ~ CFn)에 일대일로 실장된다. 즉, 하나의 데이터 연성 회로 필름(CF1 ~ CFn)에 하나의 제1 구동 집적 회로(IC1)과 하나의 제2 구동 집적 회로(IC2)가 배치된다. 데이터 구동 집적 회로(IC) 각각 세트는 해당하는 데이터 연성 회로 필름(CF1 ~ CFn)과 데이터 패드부(PP1 ~ PPn)를 통해 i개의 데이터 배선과 j개의 화소 구동 전원 배선 및 j개의 센싱 배선에 연결된다.
일례에 따른 복수의 데이터 구동 집적 회로(IC) 각각은 각 화소(P)에 데이터 전압(Vdata)과 레퍼런스 전압(Vref)을 공급하고, 센싱 배선(SL)을 통해 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압 및 이동도 특성 변화를 센싱하여 구동 트랜지스터(Tdr)의 센싱 값을 외부로 출력한다. 이를 위해, 일례에 따른 복수의 데이터 구동 집적 회로(IC) 각각은 데이터 구동부 및 센싱부를 포함할 수 있다.
데이터 구동부는 1 수평 기간마다 인쇄 회로 기판(400)과 해당하는 데이터 연성 회로 필름을 통해 입력되는 화소별 디지털 데이터와 데이터 제어 신호 및 복수의 기준 감마 전압을 이용하여 화소별 디지털 데이터를 아날로그 형태의 데이터 신호로 변환하고, 변환된 데이터 신호를 해당하는 데이터 연성 회로 필름(CF1 ~ CFn)과 데이터 패드부(PP1 ~ PPn)를 통해 해당 i개의 데이터 배선(DL)에 공급한다. 그리고, 데이터 구동부는 센싱 구간 동안 외부로부터 공급되는 센싱용 디지털 데이터를 센싱용 데이터 전압으로 변환하여 해당하는 데이터 배선에 공급한다. 결과적으로, 데이터 구동부는 각 수평 기간의 데이터 충전 기간 동안 데이터 전압(Vdata)을 데이터 배선(DL)에 공급하고, 센싱 구간의 초기화 기간(또는 초기화 기간) 및 전압 충전 기간 동안에 센싱용 데이터 전압을 데이터 배선(DL)에 공급한다. 일례에 따른 데이터 구동부는 데이터 제어 신호의 데이터 스타트 신호와 데이터 쉬프트 신호에 기초하여 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 따라 화소별 디지털 데이터를 래치하는 래치부, 복수의 기준 감마 전압을 이용하여 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중에서 래치된 데이터에 대응되는 계조 전압을 데이터 전압(Vdata)으로 선택하여 출력하는 디지털-아날로그 컨버터, 및 데이터 출력 신호에 따라 상기 데이터 전압(Vdata)을 데이터 배선(DL)으로 출력하는 출력부를 포함할 수 있다.
데이터 구동 집적 회로들(IC1, IC2) 사이에는 슬릿(SI)이 형성되어 있다. 슬릿(SI)은 연성 회로 필름(CF)의 일부를 제거하여 관통하는 개구 영역이다. 슬릿(SI)은 데이터 구동 집적 회로들(IC1, IC2)에서 발생하는 열을 공기중을 방출하는 기능을 한다.
센싱부는 각 화소(P)의 센싱 배선(SL)마다 접속되는 것으로, 스위칭부 및 아날로그-디지털 컨버터를 포함한다.
스위칭부는 레퍼런스 전압(Vref)이 공급되는 레퍼런스 전압 공급 배선, 프리차징 전압(Vpre)이 공급되는 프리차징 전압 공급 배선, 및 아날로그-디지털 컨버터를 선택적으로 센싱 배선(SL)에 접속시킨다. 예를 들어, 스위칭부는 각 수평 기간 동안 레퍼런스 전압 공급 배선을 센싱 배선(SL)에 접속시킨다. 반면에, 스위칭부는 센싱 구간의 초기화 기간을 동안 프리차징 전압 공급 배선을 센싱 배선(SL)에 접속시키고, 센싱 구간의 데이터 충전 기간 동안 센싱 배선(SL)을 플로팅(floating)시키며, 센싱 구간의 전압 센싱 구간 동안 센싱 배선(SL)을 아날로그-디지털 컨버터에 접속시킨다.
아날로그-디지털 컨버터는 스위칭부의 스위칭에 의해 센싱 배선(SL)에 접속되면, 센싱 배선(SL)에 충전된 전압을 센싱하고, 센싱된 전압을 디지털 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 외부로 출력한다.
본 출원의 일례에 따른 표시 장치는 제어 보드(600) 및 타이밍 제어부(700)를 더 포함한다.
제어 보드(600)는 신호 케이블(610, 630)을 통해서 인쇄 회로 기판(400)에 연결된다. 일례에 따른 제어 보드(600)는 제1 신호 케이블(610)을 통해 제1 인쇄 회로 기판(410)에 연결되고, 제2 신호 케이블(630)을 통해 제2 인쇄 회로 기판(430)에 연결된다. 이러한 제어 보드(600)는 외부의 호스트 시스템으로부터 공급되는 신호를 타이밍 제어부(700)에 제공하고, 타이밍 제어부(700)로부터 출력되는 신호를 인쇄 회로 기판(410, 430)으로 전달한다.
타이밍 제어부(700)는 제어 보드(600)에 실장되어 유저 커넥터를 통해 외부의 호스트 시스템으로부터 타이밍 동기 신호 및 영상 데이터를 공급받는다.
일례에 따른 타이밍 제어부(700)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 메인 클럭 신호 등을 포함하는 타이밍 동기 신호를 기반으로 게이트 구동부(200)와 복수의 데이터 구동 집적 회로(IC) 각각의 구동 타이밍을 제어하기 위한 게이트 제어 신호와 데이터 제어 신호를 각각을 생성한다. 여기서, 게이트 제어 신호는 적어도 하나의 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭, 복수의 게이트 캐리 클럭, 및 적어도 하나의 리셋 클럭 등을 포함할 수 있다. 그리고, 데이터 제어 신호는 소스 스타트 신호, 소스 쉬프트 클럭, 및 소스 출력 인에이블 신호 등을 포함할 수 있다.
일례에 따른 타이밍 제어부(700)는 1 수평 기간 단위로 각 게이트 배선(GL)에 접속된 각 화소(P)가 데이터 충전 기간과 발광 기간으로 구동되도록 게이트 구동부(200)의 구동 타이밍을 제어하고, 데이터 충전 기간 동안 데이터 배선(DL)에 데이터 전압(Vdata)이 공급되고 레퍼런스 전압(Vref)이 센싱 배선(SL)에 공급되도록 복수의 데이터 구동 집적 회로(IC)의 구동 타이밍을 제어한다. 또한, 타이밍 제어부(700)는 센싱 구간 동안 선택된 수평 배선의 각 화소(P)들이 초기화 기간, 전압 충전 기간, 및 전압 센싱 기간으로 구동되도록 게이트 구동부(200)의 구동을 제어하고, 초기화 기간 또는 초기화 기간 및 전압 충전 기간 동안 데이터 배선(DL)에 센싱용 데이터 전압이 공급되도록 복수의 데이터 구동 집적 회로(IC) 각각의 구동을 제어한다.
일례에 따른 타이밍 제어부(700)는 복수의 데이터 구동 집적 회로(IC)의 센싱부로부터 공급된 각 화소(P)의 구동 트랜지스터(Tdr)의 문턱 전압 및 이동도 특성 변화에 대응되는 센싱 데이터를 기반으로 각 화소(P)의 구동 트랜지스터(Tdr)의 특성 변화를 보상하기 위한 보상 값을 생성하고, 이를 화소별 디지털 데이터에 반영하여 해당하는 데이터 구동 집적 회로(IC)에 제공한다.
본 출원의 일례에 따른 표시 장치는 제어 보드(600)에 실장된 전압 생성부(750)를 더 포함할 수 있다.
전압 생성부(750)는 제어 보드(600)에 실장되어 유저 커넥터를 통해 공급되는 입력 전원을 기반으로, 타이밍 제어부(700)와 복수의 데이터 구동 집적 회로(IC) 및 게이트 구동부(200) 등의 표시 패널(100)의 각 화소에 영상을 표시하기 위한 각종 전압을 생성하여 출력한다.
본 출원에 의한 데이터 연성 회로 필름(CF)은 표시 패널(100)의 제일 좌측변과 제일 우측변에 배치되는 것과 나머지 것들이 다른 구성을 가질 수 있다. 하지만, 하나의 표시 패널에 부착되는 모든 데이터 연성 회로 필름(CF)의 크기와 패드들의 개수는 동일할 수 있다. 만일, 동일한 표시 패널에 부착되는 복수의 연성 회로 필름(CF)들이 서로 다른 크기를 갖는 경우, 부착 공정 진행시, 공정이 복잡해지거나 공정 시간이 더욱 오래 소요될 수 있다. 따라서, 본 출원의 특징 중 하나는 기능이 다른 연성 회로 필름(CF)을 하나 이상 배치함과 동시에, 연성 회로 필름(CF)들은 동일한 형태를 갖도록 하여 표시 패널에 부착 공정 진행이 복잡하지 않도록 구현할 수 있다. 또한, 연성 회로 필름(CF)을 리페어하는 공정도 빠르고 쉽게 진행할 수 있다.
이하, 도 4 및 5를 더 참조하여, 제일 외곽에 배치된 데이터 연성 회로 필름과 그 외의 데이터 연성 회로 필름의 차이점 및 공통점에 대해 설명한다.
도 4는 본 출원의 일례에 따른 제1 데이터 연성 회로 필름을 설명하기 위한 도면이다. 여기서 제1 데이터 연성 회로 필름(CF1)은 표시 패널(100)의 최좌측에 배치된 연성 회로 필름을 의미한다. 도 4를 도 1 및 도 3과 결부하면, 본 출원의 일례에 따른 제1 데이터 연성 회로 필름(CF1)은 제1 입력 패드부(310), 제1 출력 패드부(320), 제1 중간부(330), 슬릿(SI) 및 화소 구동 전압 패드(VD)를 포함할 수 있다.
제1 입력 패드부(310)는 소정의 폭(W)을 가지면서, 인쇄 회로 기판(400)의 제 1 인쇄 회로 기판(410)에 부착된다. 일례에 따른 제1 입력 패드부(310)는 복수의 데이터 입력 패드, 복수의 게이트 제어 신호 입력 패드, 적어도 하나의 캐소드 전압 입력 패드 및 복수의 기준 감마 전압 입력 패드 등을 포함할 수 있다. 복수의 데이터 입력 패드와 복수의 기준 감마 전압 입력 패드 각각은 데이터 구동 집적 회로(IC)에 연결된다.
제1 출력 패드부(320)는 소정의 폭(W)을 가지면서, 표시 패널(100)에 마련된 제1 패드부(PP1)에 부착된다. 일례에 따른 제1 출력 패드부(320)는, 복수의 데이터 출력 패드(321), 복수의 게이트 제어 신호 출력 패드(322), 및 적어도 하나의 캐소드 전압 출력 패드(323)를 포함할 수 있다.
일례에 따른 복수의 데이터 출력 패드(321)는 i개의 데이터 출력 패드, j개의 화소 구동 전압 출력 패드, 및 j개의 센싱 배선 출력 패드 등을 포함할 수 있다. 여기서, i개의 데이터 출력 패드는 제 1 패드부(PP1)에 마련된 i개의 데이터 패드와 일대일로 연결되고, j개의 화소 구동 전압 출력 패드는 제 1 패드부(PP1)에 마련된 j개의 화소 구동 전압 패드와 일대일로 연결되며, j개의 센싱 배선 출력 패드는 제 1 패드부(PP1)에 마련된 j개의 센싱 배선 패드와 일대일로 연결된다.
일례에 따른 복수의 게이트 제어 신호 출력 패드(322)는 제1 패드부(PP1)에 마련된 복수의 게이트 패드와 일대일로 연결된다. 예를 들어, 복수의 게이트 제어 신호 출력 패드(322)는 복수의 신호 출력 패드(322a) 및 복수의 게이트 구동 전압 출력 패드(322b)을 포함할 수 있다.
적어도 하나의 캐소드 전압 출력 패드(323)는 제1 패드부(PP1)에 마련된 적어도 하나의 캐소드 전압 패드와 연결된다.
제1 출력 패드부(320)의 패드 개수는 표시 패널의 해상도 증가에 따라 증가되는 i개의 데이터 출력 패드와 j개의 화소 구동 전압 출력 패드 및 j개의 센싱 배선 출력 패드 각각의 개수에 따라 증가되거나 게이트 구동부에 공급되는 게이트 제어 신호의 개수 증가에 따라 증가될 수 있다.
제1 중간부(330)는 제1 입력 패드부(310)와 제1 출력 패드부(320) 사이에 마련된다.
일례에 따른 제 1 중간부(330)는 칩 실장 영역을 포함한다. 상기 칩 실장 영역은 제1 데이터 구동 집적 회로(IC1), 제2 데이터 구동 집적 회로(IC2)가 실장되는 영역으로서, 제1 입력 패드부(310)에 연결되고 데이터 구동 집적 회로(IC)의 입력 범프들과 연결된 복수의 입력 단자부, 및 제 1 출력 패드부(320)의 데이터 패드들과 연결되고 데이터 구동 집적 회로(IC)의 출력 범프들과 연결된 복수의 출력 단자부를 포함할 수 있다.
일례에 따른 제1 중간부(330)는 복수의 게이트 제어 신호 전송 배선부(335) 및 캐소드 전압 전송 배선부(336)를 포함한다.
복수의 게이트 제어 신호 전송 배선부(335)은 칩 실장 영역의 일측에 마련되어 제1 입력 패드부(310)에 마련된 복수의 게이트 제어 신호 입력 패드와 제1 출력 패드부(320)에 마련된 복수의 게이트 제어 신호 출력 패드(322)를 일대일로 연결시킨다. 일례에 따른 게이트 제어 신호 전송 배선부(335)는 복수의 게이트 제어 신호 전송 배선을 포함할 수 있다.
캐소드 전압 전송 배선부(336)은 칩 실장 영역의 타측에 마련되어 제1 입력 패드부(310)에 마련된 적어도 하나의 캐소드 전압 입력 패드와 제1 출력 패드부(320)에 마련된 적어도 하나의 캐소드 출력 패드(323)를 일대일로 연결시킨다. 일례에 따른 캐소드 전압 전송 배선부(336)는 적어도 하나의 캐소드 전압 전송 배선을 포함할 수 있다.
슬릿(SI)은 제1 중간부(330)에 마련된다. 특히, 제1 데이터 구동 집적 회로(IC1)와 제2 데이터 구동 집적 회로(IC2) 사이에 배치된다. 슬릿(SI)은 연성 회로 필름(CF)을 제거한 개구 영역이다. 데이터 구동 집적 회로(IC)에서 발생하는 열은 슬릿(SI)을 통해 공기중으로 쉽게 방출될 수 있다. 따라서, 제1 데이터 구동 집적 회로(IC1)와 제2 데이터 구동 집적 회로(IC2)에서 발생한 열이 서로에게 영향을 주지 않는다.
화소 구동 전압 패드(VD)는 제1 입력 패드부(310)에서 제1 중간부(330)를 통과해서 제1 출력 패드부(320)까지 연장된 일체형 패드로 구성될 수 있다. 특히, 화소 구동 전압 패드(VD)는 제2 데이터 연성 회로 필름(CF2)의 중앙부에 배치된 슬릿(SI)의 주변을 감싸듯이 배치될 수 있다. 화소 구동 전압 패드(VD)는 다른 패드를 통한 신호보다 고 전압의 신호이다. 따라서, 저항이 낮은 구조를 갖는 것이 바람직하다. 이를 위해, 다른 패드들 보다 넓은 폭을 갖고, 슬릿(SI) 주변에 배치됨으로써, 열을 더 쉽게 방출할 수 있는 구조를 가질 수 있다.
한편, 본 출원의 일례에 따른 제n 데이터 연성 회로 필름(CFn)은 제 n 패드부(PPn)에 부착될 수 있도록 표시 패널(100)의 중심부를 기준으로 도 4에 도시된 제 1 데이터 연성 회로 필름(CF1)과 대칭 구조를 가지므로, 이에 대한 설명은 생략하기로 한다. 제n 데이터 연성 회로 필름(CFn)은 표시 패널(100)의 제일 우측에 부착된 연성 회로 필름이다.
도 5는 본 출원의 일례에 따른 제2 데이터 연성 회로 필름을 설명하기 위한 도면이다. 제2 데이터 연성 회로 필름(CF2)은, 표시 패널(100)에서 제일 외곽에 배치된 두 개의 연성 회로 필름들인 제1 데이터 연성 회로 필름(CF1)과 제n 데이터 연성 회로 필름(CFn)을 제외한 나머지 연성 회로 필름들을 말한다.
도 5를 도 1 및 도 3과 결부하면, 본 출원의 일례에 따른 제2 데이터 연성 회로 필름(CF2)은 제2 입력 패드부(350), 제2 출력 패드부(360), 제2 중간부(370), 슬릿(SI) 및 화소 구동 전압 패드(VD)를 포함할 수 있다.
제2 입력 패드부(350)는 소정의 폭(W)을 가지면서 인쇄 회로 기판(400)의 제1 인쇄 회로 기판(410)에 부착된다. 일례에 따른 제2 입력 패드부(350)는 복수의 데이터 입력 패드, 적어도 하나의 캐소드 전압 입력 패드, 및 복수의 기준 감마 전압 입력 패드 등을 포함할 수 있다. 복수의 데이터 입력 패드와 복수의 기준 감마 전압 입력 패드 각각은 데이터 구동 집적 회로(IC)에 연결된다. 이때, 제2 입력 패드부(350)의 폭(W)은 도 4에 도시된 제1 데이터 연성 회로 필름(CF1)에 마련된 제1 입력 패드부(310)의 폭(W)과 동일하다.
제2 출력 패드부(360)는 폭(W)과 동일한 폭(W)을 가지면서 표시 패널(100)에 마련된 제2 패드부(PP2)에 부착된다.
일례에 따른 제2 출력 패드부(360)는 복수의 데이터 출력 패드(361), 및 적어도 하나의 캐소드 전압 출력 패드(363)를 포함할 수 있다.
일례에 따른 복수의 데이터 출력 패드(361)는 i개의 데이터 출력 패드, j개의 화소 구동 전압 출력 패드, 및 j개의 센싱 배선 출력 패드 등을 포함할 수 있다. 여기서, i개의 데이터 출력 패드는 제 2 패드부(PP2)에 마련된 i개의 데이터 패드와 일대일로 연결되고, j개의 화소 구동 전압 출력 패드는 제2 패드부(PP2)에 마련된 j개의 화소 구동 전압 패드와 일대일로 연결되며, j개의 센싱 배선 출력 패드는 제2 패드부(PP2)에 마련된 j개의 센싱 배선 패드와 일대일로 연결된다.
적어도 하나의 캐소드 전압 출력 패드(363)는 복수의 데이터 출력 패드(361) 사이에 두고 제2 출력 패드부(360)에 마련된다. 이러한 적어도 하나의 캐소드 전압 출력 패드(363)는 제2 패드부(PP2)에 마련된 적어도 하나의 캐소드 전압 패드와 연결된다.
제2 출력 패드부(360)의 패드 개수는 표시 패널의 해상도 증가에 따라 증가되는 i개의 데이터 출력 패드와 j개의 화소 구동 전압 출력 패드 및 j개의 센싱 배선 출력 패드 각각의 개수에 따라 증가될 수 있다.
제2 중간부(370)는 제2 입력 패드부(350)와 제2 출력 패드부(360) 사이에 마련된다. 일례에 따른 제 2 중간부(370)는 칩 실장 영역을 포함한다. 칩 실장 영역은 제1 데이터 구동 집적 회로(IC1) 및 제2 데이터 구동 집적 회로(IC2)가 실장되는 영역으로서, 제2 입력 패드부(350)에 연결되고 제1 및 제2 데이터 구동 집적 회로(IC1, IC2)의 입력 범프들과 연결된 복수의 입력 단자부, 및 제2 출력 패드부(360)의 데이터 패드들과 연결되고 데이터 구동 집적 회로(IC)의 출력 범프들과 연결된 복수의 출력 단자부를 포함할 수 있다.
일례에 따른 제2 중간부(370)는 캐소드 전압 전송 배선부(376)를 포함한다.
캐소드 전압 전송 배선부(376)는 칩 실장 영역의 양측에 마련되어 제2 입력 패드부(350)에 마련된 적어도 하나의 캐소드 전압 입력 패드와 제2 출력 패드부(370)에 마련된 적어도 하나의 캐소드 출력 패드(363)를 일대일로 연결시킨다. 일례에 따른 캐소드 전압 전송 배선부(376)는 적어도 하나의 캐소드 전압 전송 배선을 포함할 수 있다.
슬릿(SI)은 제2 중간부(370)에 마련된다. 특히, 제1 데이터 구동 집적 회로(IC1)와 제2 데이터 구동 집적 회로(IC2) 사이에 배치된다. 슬릿(SI)은 연성 회로 필름(CF)을 제거한 개구 영역이다. 데이터 구동 집적 회로(IC)에서 발생하는 열은 슬릿(SI)을 통해 공기중으로 쉽게 방출될 수 있다. 따라서, 제1 데이터 구동 집적 회로(IC1)와 제2 데이터 구동 집적 회로(IC2)에서 발생한 열이 서로에게 영향을 주지 않는다.
화소 구동 전압 패드(VD)는 제2 입력 패드부(350)에서 제2 중간부(370)를 통과해서 제2 출력 패드부(360)까지 연장된 일체형 패드로 구성될 수 있다. 특히, 화소 구동 전압 패드(VD)는 제2 데이터 연성 회로 필름(CF2)의 중앙부에 배치된 슬릿(SI)의 주변을 감싸듯이 배치될 수 있다. 화소 구동 전압 패드(VD)는 다른 패드를 통한 신호보다 고 전압의 신호이다. 따라서, 저항이 낮은 구조를 갖는 것이 바람직하다. 이를 위해, 다른 패드들 보다 넓은 폭을 갖고, 슬릿(SI) 주변에 배치됨으로써, 열을 더 쉽게 방출할 수 있는 구조를 가질 수 있다.
한편, 본 출원의 일례에 따른 제3 내지 n-1 데이터 연성 회로 필름(CF3 ~ CFn-1) 각각은 제2 데이터 연성 회로 필름(CF2)과 동일한 구조를 가지므로, 이에 대한 설명은 생략하기로 한다.
<제1 실시 예>
이와 같이, 본 출원의 일 실시 예에 의한 표시 패널(100)에 부착된 연성 회로 필름(CF)은 모두 동일한 크기와 동일한 형태를 가질 수 있다. 다만, 입력 패드부 및 출력 패드부에 배치된 패드들에 연결되는 구체적인 신호들을 다르게 구성할 수 있다. 이상의 실시 예에서 설명한 본 출원에 의한 연성 회로 필름의 구조에 대해서 도면들을 참조하여 다양한 실시 예들을 통해 정리하여 설명한다. 도 6은 본 출원의 제1 실시 예에 의한 연성 회로 필름의 구조를 나타내는 평면도이다. 도 6에 도시하지 않은 도면 부호들은 앞의 도면에 도시하고 앞의 설명에서 기술한 동일한 도면 부호의 설명을 참조한다.
본 출원의 제1 실시 예에 의한 연성 회로 필름(CF)은, 입력 패드부(PDI), 출력 패드부(PDO), 제1 구동 집적 회로(IC1), 제2 구동 집적 회로(IC2) 및 슬릿(SI)을 포함한다.
입력 패드부(PDI)는 제1 폭(W)을 가지면서 인쇄 회로 기판(400)에 부착된다. 출력 패드부(PDI)는 제1 폭(W)과 동일한 폭을 가지면서 표시 패널(100)에 부착된다. 하지만, 이에 국한되는 것은 아니며 필요에 따라 출력 패드부(PDO)는 제1 폭(W)보다 넓거나 좁은 폭을 가질 수 있다.
제1 구동 집적 회로(IC1) 및 제2 구동 집적 회로(IC2)들은, 입력 패드부(PDI)와 출력 패드부(PDO) 사이에 일정 간격을 두고 이격되어 배치된다. 제1 구동 집적 회로(IC1) 및 제2 구동 집적 회로(IC2) 각각은 960개 이상의 채널을 구비할 수 있으며, 하나의 연성 회로 필름(CF)에서 1920개의 채널을 구현할 수 있다.
슬릿(SI)은 제1 구동 집적 회로(IC1)와 제2 구동 집적 회로(IC2) 사이에 배치되어 연성 회로 필름(CF)을 관통한다. 제1 구동 집적 회로(IC1) 및 제2 구동 집적 회로(IC2) 각각은 960개 이상의 채널을 구비하는 경우, 발열로 인해 연성 회로 필름(CF)에 손상이 될 수 있다. 슬릿(SI)은 연성 회로 필름(CF) 자체의 일부를 제거한 것으로 제1 구동 집적 회로(IC1) 및 제2 구동 집적 회로(IC2)에서 발생하는 열을 방출하는 기능을 한다. 예를 들어, 제1 구동 집적 회로(IC1)에서 발생한 열이 슬릿(SI)을 통해 공기중으로 방출되므로 제2 구동 집적 회로(IC2)에 영향을 주지 않는다. 또한, 제1 구동 집적 회로(IC1)에서 발생한 열도 슬릿(SI)을 통해 공기중으로 방출된다.
특히, 슬릿(SI) 주변에는 구동 전원을 인가하는 구동 전원 패드(VD)가 배치될 수 있다. 구동 전원 패드(VD)에 인가되는 구동 전원은 높은 전압을 가지고 있어, 다른 패드들 보다 발열량이 클 수 있다. 따라서, 구동 전원 패드(VD)를 구비함으로써, 더 효율적으로 열을 방출할 수 있다.
구동 전원 패드(VD)는 다른 패드들과 멀리 떨어져 배치될 수 있다. 또한, 도 6에 도시한 바와 같이, 슬릿(SI) 양 끝단에서 각각 입력 패드부(PDI)와 출력 패드부(PDO)에 넓은 폭의 패드로 형성될 수 있다. 그리고, 입력 패드부(PDI)와 출력 패드부(PDO) 사이를 연결하는 중간부분은 슬릿(SI)의 양측변을 따라 배치될 수 있다.
또한, 필요한 경우, 입력 패드부(PIO)에서 제1 구동 집적 회로(IC1)를 경유하여 출력 패드부(PIO)로 연결된 제1 구동 전원 패드(VD1)를 더 포함할 수 있다. 마찬가지로, 입력 패드부(PIO)에서 제2 구동 집적 회로(IC2)를 경유하여 출력 패드부(PIO)로 연결된 제2 구동 전원 패드(VD2)를 더 포함할 수 있다.
이와 같이, 구동 전원 패드를 중앙부에 별도로 배치하고, 제1 구동 집적 회로(IC1) 및 제2 구동 집적 회로(IC2)에 각각 배치함으로써, 구동 전원 패드가 받는 전류 밀도를 분산하여, 연성 회로 필름(CF)에서 발생하는 발열을 분산시키고, 방열 효과를 극대화 할 수 있다.
좀 더 상세히 설명한다. 필요한 경우, 도 7을 더 참조하여 패드들의 배치 간격을 설명한다. 도 7은 본 출원의 일 례에 의한 연성 회로 필름에 배치된 패드들의 이격 거리를 나타내는 평면 확대도이다.
입력 패드부(PDI)에는, 복수의 데이터 입력 패드들(31)이 제1 간격(b)으로 배치될 수 있다. 복수의 데이터 입력 패드들(31)은 각각 제1 구동 직접 회로(IC1)과 제2 구동 직접 회로(IC2)에 균등 배분되어 연결될 수 있다. 또한, 제1 구동 직접 회로(IC1)에 연결된 제1 구동 전원 입력 패드(VDI1) 그리고 제2 구동 직접 회로(IC2)에 연결된 제2 구동 전원 입력 패드(VDI2)가 배치될 수 있다. 제1 및 제2 구동 전원 입력 패드(VDI1, VDI2)는 각각 제1 및 제2 구동 직접 회로(IC1, IC2)의 중앙부에 대응하여 배치될 수도 있고, 양끝단 중 적어도 어느 하나에 배치될 수도 있다.
이 경우, 데이터 입력 패드와 인접하여 제1 구동 전원 입력 패드(VDI1)가 배치되는 경우, 데이터 입력 패드(31)와 제1 구동 전원 입력 패드(VDI1) 사이의 이격 거리는 제1 간격(b)보다 더 넓은 제2 간격(a)을 가질 수 있다.
출력 패드부(PDO)에는, 복수의 데이터 출력 패드들(36)이 제3의 간격으로 배치될 수 있다. 여기서, 제3의 간격은 데이터 입력 패드들(31)의 간격인 제1의 간격(b)과 동일할 수도 있고, 설계에 따라 다른 간격을 가질 수도 있다. 복수의 데이터 출력 패드들(36)은 각각 제1 구동 직접 회로(IC1)과 제2 구동 직접 회로(IC2)에 균등 배분되어 연결될 수 있다. 또한, 제1 구동 직접 회로(IC1)에 연결된 제1 구동 전원 출력 패드(VDO1) 그리고 제2 구동 직접 회로(IC2)에 연결된 제2 구동 전원 출력 패드(VDO2)가 배치될 수 있다. 제1 및 제2 구동 전원 출력 패드(VDO1, VDO2)는 각각 제1 및 제2 구동 직접 회로(IC1 IC2)의 중앙부에 대응하여 배치될 수도 있고, 양끝단 중 적어도 어느 하나에 배치될 수도 있다.
이 경우, 데이터 출력 패드(36)와 인접하여 제1 구동 전원 출력 패드(VDO1)가 배치되는 경우, 데이터 출력 패드(36)와 제1 구동 전원 출력 패드(VDI1) 사이의 이격 거리는 제1 간격(b)보다 더 넓은 제2 간격(a)을 가질 수 있다.
<제2 실시 예>
이하, 도 8을 참조하여 본 출원의 제2 실시 예에 대해 설명한다. 도 8은 본 출원의 제2 실시 예에 의한 연성 회로 필름의 구조를 나타내는 평면도이다.
도 8을 참조하면, 제2 실시 예에 의한 연성 회로 필름의 기본적인 구조는 제1 실시 예와 동일하거나 유사하다. 특히, 입력 패드부(PDI)와 출력 패드부(PDO)의 연결 관계는 제1 실시 예와 동일하므로 상세한 설명은 생략한다. 차이가 있다면, 슬릿의 구조에 있다. 제2 실시 예에서는 슬릿이 연성 회로 필름 내부에 배치되되 입력 패드부를 양분하는 구조를 갖는다. 일례로, 입력 패드부 사이에 적어도 입력 패드부 전체 폭(W)의 1/n에 해당하는 슬릿 폭(SW)을 가질 수 있다. 이 때, n은 20이하의 자연수일 수 있다.
예를 들어, 입력 패드부(PDI)는 제1 입력 패드부(PDI1), 제2 입력 패드부(PDI2) 및 슬릿(SI)을 구비한다. 제1 입력 패드부(PDI1)는 제1 구동 집적 회로(IC1)와 대응하는 부분이고, 제2 입력 패드부(PDI2)는 제2 구동 집적 회로(IC2)와 대응하는 부분이다. 슬릿(SI)은, 제1 입력 패드부(PDI1)와 제2 입력 패드부(PDI2) 사이에서 연성 회로 필름(CF) 폭(W)의 1/2보다 큰 슬릿 폭(SW)을 구비한다. 그리고, 슬릿(SI)의 내부에는 합착 수단(TP)을 배치할 수 있다.
합착 수단(TP)은 표시 패널(100)의 배면에 부가적인 장치를 합착하기 위한 수단일 수 있다. 예를 들어, 합착 수단(TP)은, 양면 테이프 조각일 수 있다. 양면 테이프 조각을 여러 개의 연성 회로 필름(CF)들 내부에 형성된 슬릿(SI)에 배치하여 일정 간격으로 여러 양면 테이프 조각들을 배치할 수 있다. 양면 테이프를 이용하여 표시 패널(100)의 배면에 백 커버(도시하지 않음)를 부착할 수 있다. 이 때, 다수 개의 양면 테이프들이 일정 간격으로 배치되므로, 백 커버가 들뜸 없이 합착될 수 있다.
슬릿(SI)이 입력 패드부(PDI)를 양분하는 구조를 가지고 있으므로, 슬릿(SI) 주변에 배치되는 구동 전원 입력 패드의 구조도 슬릿(SI) 형상을 따른다. 예를 들어, 구동 전원 입력 패드(VDI)는 제1 입력 패드부(PDI1)와 제2 입력 패드부(PDI2)에 나뉘에 배치될 수 있다. 반면에 구동 전원 출력패드(VDO)는 출력 패드부(PDO)의 중앙부에 하나가 배치될 수 있다.
이와 같이, 본 출원에 의한 표시 장치는 표시 패널과 연성 회로 필름을 구비한다. 연성 회로 필름은 표시 패널의 최외각에 배치되는 연성 회로 필름과 나머지 부위에 배치되는 연성 회로 필름으로 나뉠 수 있다. 하지만, 모든 연성 회로 필름의 크기와 모양이 동일할 수 있다. 또한, 배치된 패드들의 개수도 동일할 수 있다. 다만, 연결되는 패드의 종류가 다르게 배치될 수 있다.
예를 들어, 최외각 연성 회로 필름은, 제1 데이터 패드들과 제1 패드들을 포함할 수 있다. 한편, 나머지 상기 연성 회로 필름은, 제2 데이터 패드들과 제2 패드들을 포함할 수 있다. 이 때, 제1 데이터 패드들의 개수와 제2 데이터 패드들의 개수는 동일하고, 제1 패드들의 개수와 제2 패드들의 개수는 동일할 수 있다. 하지만, 제1 패드들은 게이트 구동 신호를 전달하는 반면, 제2 패드들은 표시 패널에 구동 전원을 공급할 수 있다.
따라서, 크기와 규격이 다른 여러 연성 회로 필름을 사용하는 것보다 경제적이며, 효율적으로 관리할 수 있다. 또한, 사용하지 않는 더미 패드들을 이용하여 전류 밀도가 높은 구동 전원용 패드로 사용할 경우, 전류 밀도를 분산하여 발열을 효과적으로 제어할 수 있으며, 구동 효율을 향상할 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시 패널 110: 제 1 게이트 제어 신호 배선부
120: 캐소드 전원 공급 배선 130: 제 2 게이트 제어 신호 배선부
200: 게이트 구동부 210: 제 1 게이트 구동 내장 회로
230: 제 2 게이트 구동 내장 회로 CF1 ~ CFn: 데이터 연성 회로 필름
310: 제 1 입력 패드부 320: 제 1 출력 패드부
350: 제 2 입력 패드부 360: 제 2 출력 패드부
400: 인쇄 회로 기판 410: 제 1 인쇄 회로 기판
430: 제 2 인쇄 회로 기판 500: 데이터 구동 집적 회로
600: 제어 보드 700: 타이밍 제어부
SI: 슬릿 TP: 합착 부재

Claims (10)

  1. 다수의 게이트 배선과 다수의 데이터 배선을 구비한 표시 패널;
    상기 표시 패널의 제1변에 부착된 다수 개의 연성 회로 필름;
    상기 연성 회로 필름 각각에 부착된 인쇄 회로 기판을 포함하며,
    상기 연성 회로 필름은,
    제1 폭을 가지면서 상기 인쇄 회로 기판에 부착된 입력 패드부;
    상기 제1 폭과 동일한 폭을 가지면서 상기 표시 패널에 부착된 출력 패드부;
    상기 입력 패드부와 상기 출력 패드부 사이에 일정 간격을 두고 이격되어 배치된 제1 구동 집적 회로 및 제2 구동 집적 회로; 그리고
    상기 제1 구동 집적 회로와 상기 제2 구동 집적 회로 사이에 배치되어 상기 연성 회로 필름을 관통하는 슬릿을 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 슬릿에 인접하여 배치되며, 상기 입력 패드부에서 상기 출력 패드부로 연장되어 상기 구동 전원을 공급하는 구동 전원 패드를 더 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 입력 패드부에서 상기 제1 구동 집적 회로로 연장되어 상기 구동 전원을 공급하는 제1 구동 전원 패드; 그리고
    상기 입력 패드부에서 상기 제2 구동 집적 회로로 연장되어 상기 구동 전원을 공급하는 제2 구동 전원 패드를 더 포함하는 표시 장치.
  4. 제 2 항에 있어서,
    상기 구동 전원 패드는,
    상기 슬릿의 좌측변 및 우측변에 모두 배치되는 표시 장치.
  5. 제 1 항에 있어서,
    상기 입력 패드부는,
    상기 데이터 배선에 대응하는 복수의 데이터 입력 패드들; 그리고
    구동 전원을 입력 받는 구동 전원 입력 패드를 구비하고,
    상기 데이터 입력 패드들은 제1 간격으로 이격되어 배치되고,
    상기 구동 전원 입력 패드는 이웃하는 상기 입력 패드와 상기 제1 간격보다 넓은 제2 간격으로 이격되어 배치된 표시 장치.
  6. 제 1 항에 있어서,
    상기 출력 패드부는,
    상기 데이터 배선에 대응하는 복수의 데이터 출력 패드들; 그리고
    구동 전원을 출력 하는 구동 전원 출력 패드를 구비하고,
    상기 데이터 출력 패드들은 제1 간격으로 이격되어 배치되고,
    상기 구동 전원 출력 패드는 이웃하는 상기 출력 패드와 상기 제1 간격보다 넓은 제2 간격으로 이격되어 배치된 표시 장치.
  7. 제 1 항에 있어서,
    상기 표시 패널에서 상기 제1변과 직교하는 제2변 및 제3변 중 어느 하나에 배치되어 상기 다수의 게이트 배선에 연결된 게이트 구동부를 더 포함하고,
    상기 다수 개의 연성 회로 필름 중 상기 게이트 구동부와 인접한 최외각 연성 회로 필름은,
    상기 게이트 구동부에 게이트 구동 신호를 공급하는 게이트 구동 패드를 더 구비하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 최외각 연성 회로 필름은, 제1 데이터 패드들과 제1 패드들을 포함하고,
    나머지 상기 연성 회로 필름은, 제2 데이터 패드들과 제2 패드들을 포함하며,
    상기 제1 데이터 패드들의 개수와 상기 제2 데이터 패드들의 개수는 동일하고,
    상기 제1 패드들의 개수와 상기 제2 패드들의 개수는 동일하며,
    상기 제1 패드들은 상기 게이트 구동 신호를 전달하고,
    상기 제2 패드들은 상기 표시 패널에 구동 전원을 공급하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 출력 패드부는,
    상기 제1 구동 집적 회로와 대응하는 제1 출력 패드부; 그리고
    상기 제2 구동 집적 회로와 대응하는 제2 출력 패드부를 구비하고,
    상기 슬릿은,
    상기 제1 출력 패드부와 상기 제2 출력 패드부 사이에서 상기 제1 폭의 1/2보다 큰 슬릿 폭을 구비하며,
    상기 슬릿 내부에 배치된 합착 수단을 더 포함한 표시 장치.
  10. 제 9 항에 있어서,
    상기 제1 출력 패드부와 상기 제2 출력 패드부는, 상기 슬릿에 의해 양분되어, 각각 상기 제1 폭의 1/2보다 작은 제2 폭을 갖고,
    상기 합착 수단은, 상기 제1 출력 패드부와 상기 제2 출력 패드부 사이에 배치되는 표시 장치.
KR1020180172812A 2018-12-28 2018-12-28 표시 장치 KR20200082329A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180172812A KR20200082329A (ko) 2018-12-28 2018-12-28 표시 장치
CN201911176096.6A CN111383584B (zh) 2018-12-28 2019-11-26 显示设备
US16/714,427 US11096279B2 (en) 2018-12-28 2019-12-13 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180172812A KR20200082329A (ko) 2018-12-28 2018-12-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20200082329A true KR20200082329A (ko) 2020-07-08

Family

ID=71123505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180172812A KR20200082329A (ko) 2018-12-28 2018-12-28 표시 장치

Country Status (3)

Country Link
US (1) US11096279B2 (ko)
KR (1) KR20200082329A (ko)
CN (1) CN111383584B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102528670B1 (ko) * 2018-07-12 2023-05-04 엘지전자 주식회사 디스플레이 디바이스
US11721619B2 (en) * 2019-10-23 2023-08-08 Samsung Display Co., Ltd. Flexible circuit film including power wiring and display apparatus including flexible circuit film
KR20210085999A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 대면적 표시 장치
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN112164365A (zh) * 2020-10-28 2021-01-01 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及显示面板
US20230351954A1 (en) * 2022-04-28 2023-11-02 Novatek Microelectronics Corp. Display driver chip for driving a plurality of pixels of a display panel
KR20240100664A (ko) * 2022-12-23 2024-07-02 엘지디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729765B1 (ko) * 2000-12-01 2007-06-20 삼성전자주식회사 액정 표시 장치
KR20040055341A (ko) 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 테이프 캐리어 패키지
KR102173356B1 (ko) * 2013-12-31 2020-11-03 엘지디스플레이 주식회사 곡면표시장치
KR102279058B1 (ko) * 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR102197626B1 (ko) * 2015-01-06 2021-01-04 삼성디스플레이 주식회사 표시장치
US9817512B1 (en) * 2016-08-31 2017-11-14 Lg Display Co., Ltd. Driving chip, circuit film, chip-on-film type driving circuit, and display device having built-in touchscreen
KR102537380B1 (ko) 2016-09-09 2023-05-30 엘지디스플레이 주식회사 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Also Published As

Publication number Publication date
US20200214127A1 (en) 2020-07-02
US11096279B2 (en) 2021-08-17
CN111383584B (zh) 2022-07-19
CN111383584A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
KR20200082329A (ko) 표시 장치
EP3321920B1 (en) Display panel and organic light-emitting diode display device using the same
KR102650601B1 (ko) 회로 소자의 특성을 센싱하는 방법 및 이를 이용한 디스플레이 장치
KR102204674B1 (ko) 표시 장치
CN103913865A (zh) 显示装置
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR20200076302A (ko) 표시 패널 및 표시 장치
KR20170064142A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR102507763B1 (ko) 표시장치
KR102693009B1 (ko) 표시장치
KR102113611B1 (ko) Oled 표시 장치
KR102626514B1 (ko) 디스플레이 장치
KR20220092180A (ko) 게이트 구동 회로 및 표시 장치
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102503746B1 (ko) 표시장치
KR20200060941A (ko) Oled 표시패널
EP4425472A1 (en) Display panel and display device
KR102581297B1 (ko) 디스플레이 장치
EP4425474A1 (en) Gate driving panel circuit, display panel and display device
US20240290251A1 (en) Display panel for gate driving and display device
US20240290281A1 (en) Display panel and display device
US20240290256A1 (en) Display panel and display device
KR102551989B1 (ko) 트랜지스터 및 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal