KR102279058B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102279058B1
KR102279058B1 KR1020140094989A KR20140094989A KR102279058B1 KR 102279058 B1 KR102279058 B1 KR 102279058B1 KR 1020140094989 A KR1020140094989 A KR 1020140094989A KR 20140094989 A KR20140094989 A KR 20140094989A KR 102279058 B1 KR102279058 B1 KR 102279058B1
Authority
KR
South Korea
Prior art keywords
driving chip
layer
signal transmission
disposed
gate
Prior art date
Application number
KR1020140094989A
Other languages
English (en)
Other versions
KR20160013470A (ko
Inventor
김경하
김지현
손선규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140094989A priority Critical patent/KR102279058B1/ko
Priority to US14/600,042 priority patent/US9812084B2/en
Priority to CN201510231050.5A priority patent/CN105304004A/zh
Priority to EP15167097.3A priority patent/EP2977981B1/en
Publication of KR20160013470A publication Critical patent/KR20160013470A/ko
Priority to KR1020210091479A priority patent/KR102355845B1/ko
Application granted granted Critical
Publication of KR102279058B1 publication Critical patent/KR102279058B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는 표시 패널 및 연성 회로 기판을 포함한다. 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 연성 회로 기판은 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함한다. 연성 회로 기판의 제1 변은 표시 패널에 연결된다. 표시 장치는 게이트 구동 칩에 게이트 제어 신호를 인가하고, 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함할 수 있다. 연성 회로 기판의 제2 변은 인쇄 회로 기판에 연결될 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 베젤 폭을 감소시키고, 제조 비용을 감소시킬 수 있는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다.
일반적으로 상기 게이트 구동부는 상기 표시 패널의 측부에 배치되며 상기 게이트 라인은 상기 표시 패널 내에서 수평 방향으로 연장된다. 반면, 상기 데이터 구동부는 상기 표시 패널의 상부에 배치되며 상기 데이터 라인은 상기 표시 패널 내에서 수직 방향으로 연장된다.
상기 게이트 구동부에 의해 상기 표시 패널의 측부의 베젤의 폭이 커지는 문제점이 있다. 또한, 상기 게이트 구동부와 상기 데이터 구동부를 별도로 제조 및 본딩하므로 표시 장치의 제조 비용이 증가하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 베젤 폭을 감소시키고, 표시 장치의 제조 비용을 감소시키는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 연성 회로 기판을 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 연성 회로 기판은 상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 상기 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함한다. 상기 연성 회로 기판의 제1 변은 상기 표시 패널에 연결된다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 구동 칩에 게이트 제어 신호를 인가하고, 상기 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함할 수 있다. 상기 연성 회로 기판의 제2 변은 상기 인쇄 회로 기판에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연성 회로 기판은 제1 신호 전송 라인 그룹이 배치되는 제1 층 및 제2 신호 전송 라인 그룹 및 상기 표시 패널에 연결되는 패드부가 배치되는 제2 층을 포함할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 신호 전송 라인 그룹에 의해 상기 패드부에 연결되고, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 신호 전송 라인 그룹에 의해 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치될 수 있다. 상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 상면에 배치될 수 있다. 상기 제1 층의 하면은 상기 제2 층의 상면과 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 패드 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 칩 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 제2 신호 전송 패턴에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 제1 층의 상면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 층의 수직 방향의 폭은 상기 제2 층의 상기 수직 방향의 폭보다 작아, 상기 제2 층의 상면에 배치되는 상기 패드부가 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치될 수 있다. 상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 하면에 배치될 수 있다. 상기 제1 층의 하면은 상기 제2 층의 상면과 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 제1 패드 콘택 홀 및 상기 제2 층의 제2 패드 콘택 홀을 통해 상기 제2 층의 하면에 배치되는 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 층의 하면에 배치된 제2 신호 전송 패턴에 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩은 상기 제1 층의 상면 상에 배치되고, 상기 소스 구동 칩은 상기 제2 층의 하면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수평 방향으로 이웃하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수직 방향으로 이웃하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연성 회로 기판은 상기 제1 신호 전송 라인 그룹, 상기 제2 신호 전송 라인 그룹 및 상기 표시 패널에 연결되는 패드부가 배치되는 베이스 기판을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴 및 제2 신호 전송 패턴에 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제1 영역은 사선 방향으로 형성된 제1 게이트 라인에 의해 구동되고, 상기 표시 패널의 제2 영역은 수직 방향으로 형성된 제2 게이트 라인 및 사선 방향으로 형성된 제3 게이트 라인에 의해 구동될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 데이터 라인들은 상기 수직 방향으로 연장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 패널을 나타내는 평면도이다.
도 3은 도 1의 연성 회로 기판을 나타내는 평면도이다.
도 4는 도 3의 제1 층을 나타내는 평면도이다.
도 5는 도 3의 제2 층을 나타내는 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 7은 도 6의 제1 층을 나타내는 평면도이다.
도 8은 도 6의 제2 층을 나타내는 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 10은 도 9의 제1 층을 나타내는 평면도이다.
도 11은 도 9의 제2 층을 나타내는 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 13은 도 12의 제1 층을 나타내는 평면도이다.
도 14는 도 12의 제2 층을 나타내는 평면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 단위 픽셀들은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 구조에 대해서는 도 2를 참조하여 상세히 후술한다.
상기 연성 회로 기판(220)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
상기 연성 회로 기판(220)은 플렉서블한 재료를 포함한다. 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 측면을 감쌀 수 있다. 따라서, 상기 인쇄 회로 기판(210)은 상기 표시 패널(100)의 하면 방향으로 꺾어질 수 있다.
예를 들어, 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220)의 구조에 대해서는 도 3 내지 도 5를 참조하여 상세히 설명한다.
상기 인쇄 회로 기판(210)은 타이밍 컨트롤러를 포함할 수 있다. 상기 타이밍 컨트롤러는 외부의 장치로부터 입력 영상 데이터 및 입력 제어 신호를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터 및 상기 입력 제어 신호를 근거로 게이트 제어 신호, 데이트 제어 신호 및 데이터 신호를 생성한다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 상기 게이트 구동 칩의 동작을 제어하기 위한 상기 게이트 제어 신호를 생성하여 상기 게이트 구동 칩에 출력한다. 상기 게이트 제어 신호는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 상기 소스 구동 칩의 동작을 제어하기 위한 상기 데이터 제어 신호를 생성하여 상기 소스 구동 칩에 출력한다. 상기 데이터 제어 신호는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터를 근거로 데이터 신호를 생성한다. 상기 타이밍 컨트롤러는 상기 데이터 신호를 상기 소스 구동 칩에 출력한다.
상기 게이트 구동 칩은 상기 타이밍 컨트롤러로부터 입력 받은 상기 게이트 제어 신호에 응답하여 상기 게이트 라인들을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동 칩은 상기 게이트 신호들을 상기 게이트 라인들에 순차적으로 출력한다.
상기 게이트 구동 칩은 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다.
상기 소스 구동 칩은 상기 타이밍 컨트롤러로부터 상기 데이터 제어 신호 및 상기 데이터 신호를 입력 받고, 감마 기준 전압 생성부로부터 상기 감마 기준 전압을 입력 받는다. 상기 소스 구동 칩은 상기 데이터 신호를 상기 감마 기준 전압을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 소스 구동 칩은 상기 데이터 전압을 상기 데이터 라인에 출력한다.
상기 소스 구동 칩은 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다.
도 2는 도 1의 표시 패널(100)을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)의 상부에 배치된다.
상기 표시 패널(100)은 제1 영역(A) 및 제2 영역(B)으로 나뉜다. 상기 표시 패널(100)은 상변의 우측 꼭지점으로부터 사선 방향으로 연장되는 점선을 기준으로 상기 점선의 좌상측은 제1 영역(A)으로 정의되고 상기 점선의 우하측은 제2 영역(B)으로 정의될 수 있다.
상기 제1 영역(A)은 사선 방향으로 연장되는 제1 게이트 라인 그룹(예컨대 GLA)에 의해 사선 방향으로 구동된다. 상기 제2 영역(B)은 수직 방향으로 연장되는 제2 게이트 라인 그룹(예컨대 GLB1) 및 상기 제2 게이트 라인 그룹에 연결되며 사선 방향으로 연장되는 제3 게이트 라인 그룹(예컨대 GLB2)에 의해 구동된다.
예를 들어, 상기 제1 게이트 라인 그룹의 게이트 라인 및 상기 제3 게이트 라인 그룹의 게이트 라인은 상기 매트릭스 형상의 픽셀 사이로 수직 방향, 수평 방향, 수직 방향, 수평 방향으로 반복하여 꺾어진 계단 형상으로 연장될 수 있다.
상기 표시 패널(100)의 데이터 라인들(DL)은 상기 표시 패널(100)의 영역에 관계 없이 상기 수직 방향으로 연장될 수 있다.
도 3은 도 1의 연성 회로 기판(220)을 나타내는 평면도이다. 도 4는 도 3의 제1 층(222)을 나타내는 평면도이다. 도 5는 도 3의 제2 층(224)을 나타내는 평면도이다.
도 1 내지 도 5를 참조하면, 상기 연성 회로 기판(220)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224)의 상면에 배치된다. 상기 제1 층(222)의 하면은 상기 제2 층(224)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222)의 패드 콘택 홀(HP1, HP2, HP3, HP4)을 통해 상기 제2 층(224)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 칩 콘택 홀(HC)을 통해 상기 제2 층(224)의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
도 5는 도 3의 연성 회로 기판(220)에서 제1 층(222)을 제거하고 본 제2 층(224)의 평면도이다. 도 5에서 상기 게이트 구동 칩(GIC)의 본체는 상기 제2 층(224)에 직접 접촉하는 것처럼 도시되어 있으나, 상기 게이트 구동 칩(GIC)의 본체는 상기 제1 층(222)에 직접 접촉하여 배치된다고 할 수 있다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4, ST5, ST6)의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결될 수 있다. 따라서, 상기 제1 신호 전송 라인 그룹의 일부 신호 전송 라인(ST3, ST4) 및 상기 제2 신호 전송 라인 그룹의 일부 신호 전송 라인(GT1)은 평면도 상에서 서로 교차할 수 있다.
상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 상기 제1 층(222)의 상면 상에 배치된다. 상기 소스 구동 칩(SIC)의 범프부는 상기 제1 층(222) 상에 배치되어 상기 제1 층(222)의 상면에 배치되는 제1 신호 전송 패턴과 접촉된다.
반면, 상기 게이트 구동 칩(GIC)의 범프부는 상기 제1 층(222) 상에 배치되어 상기 제2 층(222)의 상면에서 상기 칩 콘택 홀(HC)을 향하여 돌출된 제2 신호 전송 패턴과 접촉한다. 이와는 달리, 상기 게이트 구동 칩(GIC)의 범프부가 상기 칩 콘택 홀(HC)을 통과하여 상기 제2 층(222)의 상면에 형성된 제2 신호 전송 패턴과 접촉할 수 있다. 상기 게이트 구동 칩(GIC)의 범프부가 상기 칩 콘택 홀(HC)을 통과하는 경우에도 상기 게이트 구동 칩(GIC)은 상기 제1 층(222)의 상면 상에 배치된다고 할 수 있다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220) 내에서 수평 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222)의 수직 방향의 폭은 상기 제2 층(224)의 상기 수직 방향의 폭보다 작아, 상기 제2 층(224)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)가 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222)에 배치될 수 있다.
본 실시예에서는 상기 연성 회로 기판(220) 내에서 상기 소스 구동 칩(SIC)이 좌측에 배치되고, 상기 게이트 구동 칩(GIC)이 우측에 배치되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 우측에 배치되고, 상기 게이트 구동 칩(GIC)이 좌측에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220A)을 나타내는 평면도이다. 도 7은 도 6의 제1 층(222A)을 나타내는 평면도이다. 도 8은 도 6의 제2 층(224A)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 6 내지 도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220A)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220A)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220A)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220A)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220A)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220A)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220A)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222A) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224A)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222A)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224A)의 상면에 배치된다. 상기 제1 층(222A)의 하면은 상기 제2 층(224A)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222A)의 패드 콘택 홀(HP1, HP2, HP3, HP4)을 통해 상기 제2 층(224A)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224A) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222A)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 칩 콘택 홀(HC)을 통해 상기 제2 층(224A)의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
도 8은 도 7의 연성 회로 기판(220A)에서 제1 층(222A)을 제거하고 본 제2 층(224A)의 평면도이다. 도 8에서 상기 게이트 구동 칩(GIC)의 본체는 상기 제2 층(224A)에 직접 접촉하는 것처럼 도시되어 있으나, 상기 게이트 구동 칩(GIC)의 본체는 상기 제1 층(222A)에 직접 접촉하여 배치된다고 할 수 있다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220A) 내에서 수직 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222A)의 수직 방향의 폭은 상기 제2 층(224A)의 상기 수직 방향의 폭보다 작아, 상기 제2 층(224A)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)가 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222A)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224A)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224A)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222A)에 배치될 수 있다.
본 실시예에서는 상기 연성 회로 기판(220) 내에서 상기 소스 구동 칩(SIC)이 하측에 배치되고, 상기 게이트 구동 칩(GIC)이 상측에 배치되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 상측에 배치되고, 상기 게이트 구동 칩(GIC)이 하측에 배치될 수 있다.
다만, 상기 소스 구동 칩(SIC)이 상기 제1 층(222A)에 배치되고, 상기 게이트 구동 칩(GIC)보다 상측에 배치되는 경우, 상기 제1 신호 전송 라인 그룹의 일부 신호 전송 라인이 상기 게이트 구동 칩(GIC)의 배치 영역을 우회하여 상기 패드부로 연장될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220B)을 나타내는 평면도이다. 도 10은 도 9의 제1 층(222B)을 나타내는 평면도이다. 도 11은 도 9의 제2 층(224B)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 9 내지 도 11을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220B)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220B)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220B)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220B)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220B)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220B)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220B)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222B) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224B)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222B)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224B)의 하면에 배치된다. 상기 제1 층(222B)의 하면은 상기 제2 층(224B)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222B)의 제1 패드 콘택 홀(HP1, HP2, HP3, HP4) 및 상기 제2 층(224B)의 상면으로부터 제2 층(224B)의 하면 상의 상기 패드부(P1, P2, P3, P4, P5, P6)를 향하여 형성된 제2 패드 콘택 홀(HP5, HP6, HP7, HP8)을 통해 상기 제2 층(224B)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224B) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222B)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 제2 층(224B)의 하면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220B) 내에서 수평 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222B)의 수직 방향의 폭은 상기 제2 층(224B)의 상기 수직 방향의 폭과 동일할 수 있다. 상기 제2 층(224B)의 하면은 상기 제1 층(222B)과 접촉하는 면이 아니므로 상기 제2 층(224B)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)는 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222B)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224B)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224B)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222B)에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
또한, 상기 연성 회로 기판(220C)의 양면에 각각 하나의 구동 칩을 형성하여 구동 칩 실장 과정에서 상기 연성 회로 기판의 일면에 압력이 가중되는 것을 방지할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220C)을 나타내는 평면도이다. 도 13은 도 12의 제1 층(222C)을 나타내는 평면도이다. 도 14는 도 12의 제2 층(224C)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 12 내지 도 14를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220C)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220C)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220C)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220C)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220C)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220C)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220C)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222C) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224C)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222C)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224C)의 하면에 배치된다. 상기 제1 층(222C)의 하면은 상기 제2 층(224C)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222C)의 제1 패드 콘택 홀(HP1, HP2, HP3, HP4) 및 상기 제2 층(224C)의 상면으로부터 제2 층(224C)의 하면 상의 상기 패드부(P1, P2, P3, P4, P5, P6)를 향하여 형성된 제2 패드 콘택 홀(HP5, HP6, HP7, HP8)을 통해 상기 제2 층(224C)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224C) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222C)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 제2 층(224C)의 하면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220C) 내에서 수직 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222C)의 수직 방향의 폭은 상기 제2 층(224C)의 상기 수직 방향의 폭과 동일할 수 있다. 상기 제2 층(224C)의 하면은 상기 제1 층(222C)과 접촉하는 면이 아니므로 상기 제2 층(224C)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)는 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222C)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224C)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224C)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222C)에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
또한, 상기 연성 회로 기판(220C)의 양면에 각각 하나의 구동 칩을 형성하여 구동 칩 실장 과정에서 상기 연성 회로 기판의 일면에 압력이 가중되는 것을 방지할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220D)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220D)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220D)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220D)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220D)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220D)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220D)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
본 실시예에서, 상기 연성 회로 기판(220D)은 단층 구조를 갖는다. 상기 연성 회로 기판(220D)은 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN), 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM) 및 상기 표시 패널(100)에 연결되는 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)가 배치되는 베이스 기판을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN), 상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM) 및 상기 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)는 상기 베이스 기판의 상면에 배치된다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN)은 상기 베이스 기판 상에서 상기 패드부의 소스 패드(PS1, PS2, PSN-1, PSN)에 직접 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM)은 상기 베이스 기판 상에서 상기 패드부의 게이트 패드(PG1, PG2, PGM-1, PGM)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 베이스 기판의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220D) 내에서 수평 방향으로 인접하여 배치된다.
노출된 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(PS1, PS2, PSN-1, PSN)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(PG1, PG2, PGM-1, PGM)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4, ST5, ST6)의 신호 전송 라인은 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 평면도 상에서 서로 교차하지 않는다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 베젤의 폭을 감소시키고, 제조 공정을 단순화하며, 제조 비용을 감소시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 210: 인쇄 회로 기판
220, 220A, 220B, 220C, 220D: 연성 회로 기판
222, 222A, 222B, 222C: 제1 층 224, 224A, 224B, 224C: 제2 층

Claims (19)

  1. 게이트 라인 및 데이터 라인을 포함하는 표시 패널; 및
    상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 상기 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함하고, 제1 변이 상기 표시 패널에 연결되는 연성 회로 기판을 포함하고,
    상기 연성 회로 기판은
    제1 신호 전송 라인 그룹이 배치되는 제1 층; 및
    제2 신호 전송 라인 그룹 및 상기 표시 패널에 연결되는 패드부가 배치되는 제2 층을 포함하고,
    상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 신호 전송 라인 그룹에 의해 상기 패드부에 연결되고, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 신호 전송 라인 그룹에 의해 상기 패드부에 연결되며,
    상기 제1 신호 전송 라인 그룹은 평면도 상에서 상기 제2 신호 전송 라인 그룹과 교차하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 게이트 구동 칩에 게이트 제어 신호를 인가하고, 상기 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함하고,
    상기 연성 회로 기판의 제2 변은 상기 인쇄 회로 기판에 연결되는 것을 특징으로 하는 표시 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치되고,
    상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 상면에 배치되며,
    상기 제1 층의 하면은 상기 제2 층의 상면과 접촉하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 패드 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 상기 패드부에 연결되는 것을 특징으로 하는 표시 장치.
  6. 제4항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉하고,
    상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 칩 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 제2 신호 전송 패턴에 접촉하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 제1 층의 상면 상에 배치되는 것을 특징으로 하는 표시 장치.
  8. 제4항에 있어서, 상기 제1 층의 수직 방향의 폭은 상기 제2 층의 상기 수직 방향의 폭보다 작아, 상기 제2 층의 상면에 배치되는 상기 패드부가 노출되는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치되고,
    상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 하면에 배치되며,
    상기 제1 층의 하면은 상기 제2 층의 상면과 접촉하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 제1 패드 콘택 홀 및 상기 제2 층의 제2 패드 콘택 홀을 통해 상기 제2 층의 하면에 배치되는 상기 패드부에 연결되는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉하고,
    상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 층의 하면에 배치된 제2 신호 전송 패턴에 직접 접촉하는 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서, 상기 게이트 구동 칩은 상기 제1 층의 상면 상에 배치되고, 상기 소스 구동 칩은 상기 제2 층의 하면 상에 배치되는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 제1 신호 전송 라인 그룹의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결되는 것을 특징으로 하는 표시 장치.
  14. 제1항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수평 방향으로 이웃하여 배치되는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수직 방향으로 이웃하여 배치되는 것을 특징으로 하는 표시 장치.
  16. 제1항에 있어서, 상기 연성 회로 기판은
    상기 제1 신호 전송 라인 그룹, 상기 제2 신호 전송 라인 그룹 및 상기 패드부가 배치되는 베이스 기판을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴 및 제2 신호 전송 패턴에 직접 접촉하는 것을 특징으로 하는 표시 장치.
  18. 제1항에 있어서, 상기 표시 패널의 제1 영역은 사선 방향으로 형성된 제1 게이트 라인에 의해 구동되고, 상기 표시 패널의 제2 영역은 수직 방향으로 형성된 제2 게이트 라인 및 사선 방향으로 형성된 제3 게이트 라인에 의해 구동되는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 표시 패널의 데이터 라인들은 상기 수직 방향으로 연장되는 것을 특징으로 하는 표시 장치.
KR1020140094989A 2014-07-25 2014-07-25 표시 장치 KR102279058B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140094989A KR102279058B1 (ko) 2014-07-25 2014-07-25 표시 장치
US14/600,042 US9812084B2 (en) 2014-07-25 2015-01-20 Display apparatus including a plurality of flexible printed circuit boards
CN201510231050.5A CN105304004A (zh) 2014-07-25 2015-05-08 显示装置
EP15167097.3A EP2977981B1 (en) 2014-07-25 2015-05-11 Display apparatus
KR1020210091479A KR102355845B1 (ko) 2014-07-25 2021-07-13 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140094989A KR102279058B1 (ko) 2014-07-25 2014-07-25 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091479A Division KR102355845B1 (ko) 2014-07-25 2021-07-13 표시 장치

Publications (2)

Publication Number Publication Date
KR20160013470A KR20160013470A (ko) 2016-02-04
KR102279058B1 true KR102279058B1 (ko) 2021-07-20

Family

ID=53434193

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140094989A KR102279058B1 (ko) 2014-07-25 2014-07-25 표시 장치
KR1020210091479A KR102355845B1 (ko) 2014-07-25 2021-07-13 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210091479A KR102355845B1 (ko) 2014-07-25 2021-07-13 표시 장치

Country Status (4)

Country Link
US (1) US9812084B2 (ko)
EP (1) EP2977981B1 (ko)
KR (2) KR102279058B1 (ko)
CN (1) CN105304004A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492104B1 (ko) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102524037B1 (ko) * 2016-07-25 2023-04-21 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 소자
KR102687420B1 (ko) * 2016-08-25 2024-07-22 엘지디스플레이 주식회사 표시패널 및 표시장치
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN106504689B (zh) * 2016-11-08 2020-02-11 深圳市华星光电技术有限公司 显示驱动电路及显示面板
CN106773407A (zh) * 2016-12-29 2017-05-31 深圳市华星光电技术有限公司 显示面板及其制作方法
KR102588626B1 (ko) 2018-07-27 2023-10-11 엘지디스플레이 주식회사 가요성 인쇄 회로 필름 및 이를 포함하는 스트레처블 표시장치
KR102489222B1 (ko) * 2018-09-28 2023-01-17 엘지디스플레이 주식회사 롤러블 표시장치
CN109166554A (zh) * 2018-10-23 2019-01-08 惠科股份有限公司 显示装置
KR102689438B1 (ko) * 2018-11-06 2024-07-26 삼성디스플레이 주식회사 표시 장치
CN109658885B (zh) * 2018-12-13 2020-05-26 惠科股份有限公司 一种显示装置及其驱动方法
KR20200082329A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시 장치
TWI718021B (zh) * 2019-08-20 2021-02-01 友達光電股份有限公司 顯示面板
KR20210030773A (ko) 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20210131503A (ko) 2020-04-23 2021-11-03 삼성디스플레이 주식회사 표시장치
WO2021227031A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
KR20210148501A (ko) 2020-05-28 2021-12-08 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220034271A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 타일형 표시 장치
KR20220040578A (ko) 2020-09-23 2022-03-31 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN215679319U (zh) * 2020-12-30 2022-01-28 京东方科技集团股份有限公司 一种触控显示装置
CN113506512A (zh) * 2021-06-09 2021-10-15 深圳职业技术学院 一种柔性卷绕显示面板架构
CN114203043B (zh) * 2021-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板与显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135156A (ja) * 1999-11-05 2001-05-18 Yazaki Corp フラットケーブル
KR100391843B1 (ko) 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
JP2008096866A (ja) 2006-10-16 2008-04-24 Infovision Optoelectronics Holdings Ltd アクティブマトリックス型液晶表示装置用の液晶駆動用チップ実装ｃｏｆフィルム及びアクティブマトリックス型液晶表示装置の製造方法
KR20080049918A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 액정 표시 장치
KR20080087225A (ko) * 2007-03-26 2008-10-01 삼성전자주식회사 액정 표시 장치, 이의 제조방법 및 이의 구동방법
KR20110066053A (ko) 2009-12-10 2011-06-16 엘지디스플레이 주식회사 액정표시장치
JP2013134265A (ja) 2011-12-23 2013-07-08 Mitsubishi Electric Corp 液晶表示装置およびその駆動方法
KR101633373B1 (ko) 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR102008133B1 (ko) * 2012-12-12 2019-08-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102009388B1 (ko) 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치

Also Published As

Publication number Publication date
KR20210093197A (ko) 2021-07-27
US9812084B2 (en) 2017-11-07
KR102355845B1 (ko) 2022-02-09
US20160027398A1 (en) 2016-01-28
EP2977981B1 (en) 2019-03-06
KR20160013470A (ko) 2016-02-04
EP2977981A1 (en) 2016-01-27
CN105304004A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
KR102355845B1 (ko) 표시 장치
KR102576547B1 (ko) 표시 장치
KR102414074B1 (ko) 곡면 표시 장치 및 이의 제조 방법
KR102233188B1 (ko) 표시 장치
US10747074B2 (en) Chip on film package and display apparatus having the same
KR102458382B1 (ko) 표시 장치 및 이의 제조 방법
KR102502077B1 (ko) 표시 장치 및 이의 제조 방법
WO2017045358A1 (zh) 柔性基板和显示装置
KR20150055188A (ko) 표시장치 및 그 제조 방법
KR102413480B1 (ko) 표시 장치 및 이의 제조 방법
KR20180064583A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102415688B1 (ko) 표시 장치
JP2007108386A (ja) 表示装置
US9477123B2 (en) Liquid crystal display device and production method thereof
US20170263689A1 (en) Display device
KR102023923B1 (ko) 인쇄회로기판 및 이를 포함한 평판 표시 장치
US8643155B2 (en) Liquid crystal display and chip on film thereof
KR20170038301A (ko) 디스플레이 장치
KR20150078983A (ko) 칩 온 필름 패키지
JP2009295787A (ja) 熱圧着方法
KR102078993B1 (ko) 유기발광 디스플레이 장치
US20240006397A1 (en) Display panel
JP2009188202A (ja) 基板実装構造及び液晶表示装置
KR20150079224A (ko) 씨오지 방식의 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant