KR20210030773A - 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20210030773A
KR20210030773A KR1020190112367A KR20190112367A KR20210030773A KR 20210030773 A KR20210030773 A KR 20210030773A KR 1020190112367 A KR1020190112367 A KR 1020190112367A KR 20190112367 A KR20190112367 A KR 20190112367A KR 20210030773 A KR20210030773 A KR 20210030773A
Authority
KR
South Korea
Prior art keywords
chip
thermal bonding
bonding pad
driving chip
conductive
Prior art date
Application number
KR1020190112367A
Other languages
English (en)
Inventor
구정은
정예정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190112367A priority Critical patent/KR20210030773A/ko
Priority to US16/874,120 priority patent/US11508651B2/en
Priority to CN202010942238.1A priority patent/CN112563253A/zh
Publication of KR20210030773A publication Critical patent/KR20210030773A/ko
Priority to US18/051,141 priority patent/US20230077996A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 기술적 사상에 따른 칩 온 필름 패키지는, 대향하는 상면과 하면을 가지고 절단 라인으로 구획된 회로 영역을 가지는 베이스 필름, 상면의 회로 영역에 실장되는 소스 구동 칩 및 게이트 구동 칩, 상면에 형성되는 제1 도전 라인, 하면에 형성되는 제2 도전 라인, 및 제1 및 제2 도전 라인을 연결하는 도전 비아, 상면의 회로 영역에 형성되고 소스 구동 칩과 연결되는 제1 열 본딩 패드, 상면의 회로 영역에 형성되고 소스 구동 칩 및 게이트 구동 칩과 연결되는 제2 열 본딩 패드, 및 상면의 회로 영역의 외부에 형성되고 제1 및 제2 도전 라인 및 도전 비아와 연결되는 테스트 패드를 포함한다.

Description

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치{Chip on film package and display apparatus including the same}
본 발명의 기술분야는 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치에 관한 것으로, 더욱 상세하게는, 이종(異種)의 반도체 칩이 배치되는 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치에 관한 것이다.
칩 온 필름(Chip On Film, COF) 패키지는 베이스 필름 상에 반도체 칩을 실장하고, 실장된 반도체 칩은 베이스 필름에서 도전 라인 및 이와 연결된 도전 패드를 통하여 외부 장치와 전기적으로 연결될 수 있다. 최근 디스플레이 장치에서 베젤(bezel)의 소형화 및 패널(panel)의 박형화가 더욱 요구됨에 따라, 하나의 칩 온 필름 패키지에 실장되는 반도체 칩의 종류 및 개수가 점차 증가하는 추세이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이종(異種)의 반도체 칩이 배치되는 하나의 칩 온 필름 패키지에서, 소정의 본딩 피치(bonding pitch)를 확보할 수 있도록, 도전 라인 및 도전 패드의 배치에 대하여 새로운 디자인을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지는, 대향하는 상면과 하면을 가지고, 절단 라인으로 구획된 회로 영역을 가지는 베이스 필름; 상기 상면의 회로 영역에 실장되는 소스 구동 칩 및 게이트 구동 칩; 상기 상면에 형성되는 제1 도전 라인, 상기 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아; 상기 상면의 회로 영역에 형성되고, 상기 소스 구동 칩과 연결되는 제1 열 본딩 패드; 상기 상면의 회로 영역에 형성되고, 상기 소스 구동 칩 및 상기 게이트 구동 칩과 연결되는 제2 열 본딩 패드; 및 상기 상면의 회로 영역의 외부에 형성되고, 상기 제1 및 제2 도전 라인 및 상기 도전 비아와 연결되는 테스트 패드;를 포함한다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지는, 대향하는 상면과 하면을 가지고, 절단 라인으로 구획된 회로 영역을 가지는 베이스 필름; 상기 상면의 회로 영역에 실장되는 소스 구동 칩 및 게이트 구동 칩; 상기 상면에 형성되는 제1 도전 라인, 상기 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아; 상기 하면의 회로 영역에 형성되고, 상기 게이트 구동 칩과 연결되는 제1 열 본딩 패드; 상기 하면의 회로 영역에 형성되고, 상기 소스 구동 칩과 연결되는 제2 열 본딩 패드; 및 상기 하면의 회로 영역의 외부에 형성되고, 상기 제1 및 제2 도전 라인 및 상기 도전 비아와 연결되는 테스트 패드;를 포함한다.
본 발명의 기술적 사상에 따른 디스플레이 장치는, 베이스 필름을 가지는 칩 온 필름 패키지; 상기 베이스 필름의 상면의 일부분과 서로 마주보도록 배치되는 디스플레이 패널; 및 상기 베이스 필름의 상면의 타부분과 서로 마주보도록 배치되는 구동 인쇄회로기판;을 포함하고, 상기 칩 온 필름 패키지는, 상기 베이스 필름; 상기 베이스 필름의 상면에 실장되는 소스 구동 칩 및 게이트 구동 칩; 상기 베이스 필름의 상면에 형성되는 제1 도전 라인, 상기 베이스 필름의 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아; 상기 베이스 필름의 상면에 형성되고, 상기 소스 구동 칩과 연결되는 제1 열 본딩 패드; 및 상기 베이스 필름의 상면에 형성되고, 상기 소스 구동 칩 및 상기 게이트 구동 칩과 연결되는 제2 열 본딩 패드;를 포함한다.
본 발명의 기술적 사상에 따른 디스플레이 장치는, 베이스 필름을 가지는 칩 온 필름 패키지; 상기 베이스 필름의 하면의 일부분과 서로 마주보도록 배치되는 디스플레이 패널; 및 상기 베이스 필름의 상면의 일부분과 서로 마주보도록 배치되는 구동 인쇄회로기판;을 포함하고, 상기 칩 온 필름 패키지는, 상기 베이스 필름; 상기 베이스 필름의 상면에 실장되는 소스 구동 칩 및 게이트 구동 칩; 상기 베이스 필름의 상면에 형성되는 제1 도전 라인, 상기 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아; 상기 베이스 필름의 하면에 형성되고, 상기 게이트 구동 칩과 연결되는 제1 열 본딩 패드; 및 상기 베이스 필름의 하면에 형성되고, 상기 소스 구동 칩과 연결되는 제2 열 본딩 패드;를 포함한다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지의 효과는, 이종(異種)의 반도체 칩이 배치되는 하나의 칩 온 필름 패키지에서, 소정의 본딩 피치(bonding pitch)를 확보할 수 있는 새로운 디자인으로 도전 라인 및 도전 패드를 배치하여, 궁극적으로 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치의 생산성 및 경제성을 향상시키는 데 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 사시도이다.
도 2a 내지 도 2e는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 도면들이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지의 일부분을 개략적으로 나타내는 평면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
도 5a 내지 도 5e는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 도면들이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지의 일부분을 개략적으로 나타내는 평면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
도 9a 및 도 9b는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 도면들이다.
도 10a 및 도 10b는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 사시도이다.
도 1을 참조하면, 디스플레이 장치(1000)는 적어도 하나의 칩 온 필름 패키지(100), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다.
칩 온 필름 패키지(100)는 디스플레이 구동 칩(display driver IC, DDI)인 반도체 칩을 포함하는 패키지일 수 있다. 하나의 칩 온 필름 패키지(100)에 이종(異種)의 반도체 칩이 배치될 수 있다. 예를 들어, 상기 반도체 칩은 소스 구동 칩 및 게이트 구동 칩을 포함할 수 있다.
상기 칩 온 필름 패키지(100)는 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에 위치하여 각각 접속될 수 있다. 상기 칩 온 필름 패키지(100)는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 디스플레이 패널(500)로 상기 신호를 전송할 수 있다.
구동 인쇄회로기판(400) 상에는 상기 칩 온 필름 패키지(100)에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410)이 실장될 수 있다.
디스플레이 패널(500)은 예를 들어, LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, 플라즈마 디스플레이 패널(plasma display panel, PDP) 등일 수 있다.
상기 칩 온 필름 패키지(100)는 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 전기적으로 연결될 수 있다.
일부 실시예들에서, 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에는 하나의 칩 온 필름 패키지(100)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 휴대폰과 같은 작은 면적의 화면을 제공하기 위한 것이거나, 상대적으로 저해상도를 지원하는 경우에는 디스플레이 장치(1000)는 하나의 칩 온 필름 패키지(100)를 포함할 수 있다.
다른 실시예들에서, 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에는 복수의 칩 온 필름 패키지(100)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 텔레비전과 같은 큰 면적의 화면을 제공하기 위한 것이거나, 상대적으로 고해상도를 지원하는 경우에는 디스플레이 장치(1000)는 복수의 칩 온 필름 패키지(100)를 포함할 수 있다.
상기 칩 온 필름 패키지(100)는 디스플레이 패널(500)의 일 측변에만 연결될 수 있다. 그러나 이에 한정되는 것은 아니며, 일부 실시예들에서, 상기 칩 온 필름 패키지(100)는 디스플레이 패널(500)의 2개 이상의 측변 각각에 하나 또는 복수가 연결될 수도 있다.
상기 디스플레이 패널(500)은 투명 기판(510), 상기 투명 기판(510) 상에 형성된 화상 영역(520), 및 패널 연결 배선(530)을 포함할 수 있다. 상기 투명 기판(510)은 예를 들어, 유리 기판 또는 투명 플렉서블 기판일 수 있다. 상기 화상 영역(520)이 가지는 복수의 화소는 대응하는 복수의 패널 연결 배선(530)과 연결되어, 칩 온 필름 패키지(100)에 실장된 반도체 칩이 제공하는 신호에 따라서 동작될 수 있다.
상기 칩 온 필름 패키지(100)는 일단에 입력 패드가 형성되고, 타단에 출력 패드가 형성될 수 있다. 입력 패드 및 출력 패드 각각은 이방성 도전층(anisotropic conductive layer)(600)에 의하여 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 연결될 수 있다.
상기 이방성 도전층(600)은 예를 들어, 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다. 상기 이방성 도전층(600)은 절연 접착층 내에 도전 입자가 분산되어 있는 구조를 가질 수 있다. 또한, 상기 이방성 도전층(600)은 접속 시 전극 방향(즉, Z 방향)으로만 통전이 되도록 하며, 이웃하는 전극과 전극의 사이 방향(즉, X 방향)으로는 절연되는 이방성의 전기적 특성을 가질 수 있다. 이러한 이방성 도전층(600)에 열과 압력을 가하여 접착제를 용융시키면, 도전 입자는 대치하는 전극 사이, 예를 들어, 입력 패드와 구동 연결 배선(430)의 사이 및 출력 패드와 패널 연결 배선(530)의 사이에 배열되어 도전되는 반면, 이웃하는 전극 사이에는 접착제가 충진되어 절연될 수 있다.
이하에서, 본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100)에 대하여 상세히 살펴보도록 한다.
도 2a 내지 도 2e는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 도면들이다.
구체적으로, 도 2a는 칩 온 필름 패키지(100)의 평면도이고, 도 2b는 칩 온 필름 패키지(100)의 저면도이다. 또한, 도 2c는 도 2a의 C-C' 선을 따라 절단한 측단면도이고, 도 2d는 도 2a의 D-D' 선을 따라 절단한 측단면도이고, 도 2e는 도 2a의 E-E' 선을 따라 절단한 측단면도이다.
도 2a 내지 도 2e를 함께 참조하면, 칩 온 필름 패키지(100)는 베이스 필름(110), 상기 베이스 필름(110)에 형성된 도전 배선(120) 및 도전 패드(CP), 상기 베이스 필름(110)에 실장된 반도체 칩(SC)을 포함할 수 있다.
베이스 필름(110)은 열팽창 계수(coefficient of thermal expansion) 및 내구성이 우수한 재질인 폴리이미드(polyimide)를 포함하는 플렉서블(flexible) 필름일 수 있다. 상기 베이스 필름(110)의 재질이 이에 한정되는 것은 아니고, 예를 들어, 에폭시계 수지, 아크릴(acrylic), 폴리에테르 니트릴(polyether nitrile), 폴리에테르 술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 등의 합성수지로 형성될 수도 있다.
상기 베이스 필름(110)은 절단 라인(101)의 내측으로 구획되는 회로 영역(111) 및 양 측단에 배치되는 PF(perforation) 영역(112)을 포함할 수 있다. 상기 회로 영역(111)은 반도체 칩(SC)이 실장되는 영역일 수 있다. 일부 실시예들에서, 상기 절단 라인(101)은 가상의 구획선일 수 있다.
상기 PF 영역(112)은 베이스 필름(110)의 양 측단에 배치되며 복수의 PF 홀(114)을 포함할 수 있다. 상기 PF 홀(114)을 통해, 와인딩 릴(winding reel)(미도시)로 베이스 필름(110)의 감김(reeling) 및 상기 와인딩 릴로부터 베이스 필름(110)의 풀림(releasing)이 제어될 수 있다.
일반적으로, PF 홀(114)의 피치(pitch)는 일정하므로, 베이스 필름(110)의 길이는 PF 홀(114)의 개수에 의해 결정될 수 있다. 한편, 베이스 필름(110)의 폭 및 길이는 베이스 필름(110)에 실장되는 반도체 칩(SC)의 개수 및 사이즈, 베이스 필름(110)에 형성되는 도전 배선(120) 및 도전 패드(CP)의 구조 등에 의해 결정될 수 있다.
도면에 도시되지는 않았지만, 베이스 필름(110)의 상면(110T) 및 하면(110B) 상에는 외부의 물리적 및/또는 화학적 손상으로부터 도전 배선(120)을 보호하기 위한 보호층이 형성될 수 있다. 상기 보호층은 베이스 필름(110)의 상면(110T) 및 하면(110B) 상에 형성된 상기 도전 배선(120)의 소정 부분을 노출하면서 상기 도전 배선(120)을 덮을 수 있다. 상기 보호층은 예를 들어, 솔더 레지스트(solder resist) 또는 드라이 필름 레지스트(dry film resist)로 형성될 수 있다. 물론, 상기 보호층은 실리콘산화물이나 실리콘질화물 계통의 일반적인 절연막으로 형성될 수도 있다.
도전 배선(120)은 제1 도전 라인(121), 제2 도전 라인(122), 및 도전 비아(123)를 포함할 수 있다. 상기 도전 배선(120)은 예를 들어, 알루미늄 호일(foil) 또는 구리 호일로 형성될 수 있다. 일부 실시예들에서, 상기 도전 배선(120)은 캐스팅(casting), 라미네이팅(laminating), 또는 전기 도금(electroplating)과 같은 공정에 의하여 베이스 필름(110) 상에 형성된 금속층을 패터닝함으로써 형성할 수 있다.
상기 도전 배선(120)은 베이스 필름(110)의 상면(110T) 상에 형성되는 제1 도전 라인(121), 베이스 필름(110)의 하면(110B) 상에 형성되는 제2 도전 라인(122)을 포함할 수 있다. 즉, 상기 도전 배선(120)은 베이스 필름(110)의 상면(110T) 및 하면(110B) 상에 모두 형성될 수 있다. 또한, 상기 도전 배선(120)은 상기 베이스 필름(110)을 관통하여, 제1 도전 라인(121)과 제2 도전 라인(122)의 사이를 전기적으로 연결하는 도전 비아(123)를 포함할 수 있다.
상기 베이스 필름(110)의 일단 및 타단의 가장자리에 인접한 부분에는 각각 상기 도전 배선(120)과 연결되는 도전 패드(CP)가 형성될 수 있다. 상기 도전 패드(CP)는 베이스 필름(110)의 상면(110T)에 형성될 수 있다.
상기 도전 패드(CP)는 디스플레이 패널(500, 도 1 참조)과 연결되는 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132), 구동 인쇄회로기판(400, 도 1 참조)과 연결되는 구동 연결 패드(150), 및 상기 도전 배선(120)의 테스트를 위한 테스트 패드(140)를 포함할 수 있다.
상기 도전 패드(CP)는 상기 도전 배선(120)의 일부분이거나, 상기 도전 배선(120)의 일부분에 주석(Sb), 금(Au), 니켈(Ni), 납(Pb) 등으로 도금된 부분일 수 있다. 일부 실시예들에서, 상기 도전 패드(CP)는 상기 도전 배선(120)과 전기적으로 연결되며, 별도로 형성된 도전 물질로 이루어질 수 있다.
반도체 칩(SC)은 디스플레이를 구동시키는데 이용되는 디스플레이 구동 칩(DDI)일 수 있다. 예를 들어, 상기 반도체 칩(SC)은 타이밍 컨트롤러로부터 전송된 데이터 신호를 이용하여 화상 신호를 생성하고, 디스플레이 패널(500, 도 1 참조)로 상기 화상 신호를 출력하는 소스 구동 칩(300)일 수 있다. 또는, 상기 반도체 칩(SC)은 트랜지스터의 온/오프 신호가 포함된 스캔 신호를 디스플레이 패널(500, 도 1 참조)로 출력하는 게이트 구동 칩(200)일 수 있다.
도면에는 게이트 구동 칩(200) 1개와 소스 구동 칩(300) 2개를 도시하였으나, 반도체 칩(SC)의 종류 및 개수가 이에 한정되는 것은 아니다. 다만, 디스플레이 장치(1000, 도 1 참조)의 특성상, 상기 소스 구동 칩(300)의 개수는 상기 게이트 구동 칩(200)의 개수와 같거나 그보다 많도록 구성될 수 있다.
물론, 상기 반도체 칩(SC)이 게이트 구동 칩(200)이나 소스 구동 칩(300)에 한정되는 것은 아니다. 예를 들어, 칩 온 필름 패키지(100)가 디스플레이 장치(1000, 도 1 참조)가 아닌 다른 전자 장치에 결합되는 경우, 상기 반도체 칩(SC)은 해당 전자 장치를 구동하기 위한 칩일 수 있다.
상기 반도체 칩(SC)은 베이스 필름(110)의 회로 영역(111) 내에 배치되며, 플립칩 본딩 공정을 통해 베이스 필름(110) 상에 실장될 수 있다. 다시 말해, 게이트 구동 칩(200)의 활성면에 노출된 칩 패드(211) 상에 솔더 볼과 같은 연결 단자(221)가 배치되고, 복수의 소스 구동 칩(300)의 활성면에 노출된 칩 패드(311) 상에 솔더 볼과 같은 연결 단자(321)가 배치되고, 상기 연결 단자(221, 321)가 도전 배선(120)과 물리적 및 전기적으로 결합함으로써, 게이트 구동 칩(200) 및 복수의 소스 구동 칩(300)이 베이스 필름(110) 상에 실장될 수 있다.
상기 게이트 구동 칩(200)의 칩 패드(211)의 일부 및 상기 복수의 소스 구동 칩(300)의 칩 패드(311)의 일부는 입력 단자로 역할을 할 수 있으며, 상기 게이트 구동 칩(200)의 칩 패드(211)의 나머지 일부 및 상기 복수의 소스 구동 칩(300)의 칩 패드(311)의 나머지 일부는 출력 단자로 역할을 할 수 있다.
도면에 도시되지는 않았지만, 외부의 물리적 및/또는 화학적 손상을 방지하기 위하여, 상기 반도체 칩(SC)은 에폭시 수지 등과 같은 밀봉 부재에 의해 밀봉될 수 있다. 나아가, 상기 반도체 칩(SC)과 베이스 필름(110) 사이에 언더필(미도시)이 채워질 수 있다. 상기 언더필은 예를 들어, 모세관 언더필(capillary underfill) 공정에 의하여 형성될 수 있다. 상기 언더필은 예를 들어, 에폭시 수지로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
최근 디스플레이 장치(1000, 도 1 참조)에서 베젤(bezel)의 소형화 및 패널(panel)의 박형화가 더욱 요구됨에 따라, 하나의 칩 온 필름 패키지(100)에 실장되는 반도체 칩(SC)의 종류 및 개수가 점차 증가하는 추세이다. 이에 따라, 반도체 칩(SC)과 연결되는 도전 배선(120) 및 도전 패드(CP)의 개수도 증가하고 있다. 따라서, 제한된 베이스 필름(110)의 회로 영역(111)에 소정의 본딩 피치(bonding pitch)를 가지도록 상기 도전 배선(120) 및 상기 도전 패드(CP)를 효율적으로 배치하는 것은, 칩 온 필름 패키지(100)의 생산성 및 경제성을 향상시킬 수 있는 중요한 요소이다.
본 명세서에서 본딩 피치란, 서로 이웃하는 도전 배선(120)에서 대응하는 두 점을 상기 도전 배선(120)의 길이 방향에 수직하게 측정한 거리 또는 서로 이웃하는 도전 패드(CP)에서 대응하는 두 중심점을 측정한 거리를 지칭할 수 있다. 예를 들어, 서로 이웃하는 2개의 제1 도전 라인(121)의 X 방향으로의 중심 거리 또는 서로 이웃하는 2개의 제1 열 본딩 패드(131)의 X 방향으로의 중심 거리를 지칭할 수 있다.
따라서, 본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100)는, 베이스 필름(110) 상에 이종(異種)의 반도체 칩(SC), 즉, 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)를 구현할 수 있는 새로운 디자인을 제안하고 있다.
이를 위해, 상기 디스플레이 패널(500, 도 1 참조)과 연결되는 도전 패드(CP)는 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)를 포함할 수 있다. 여기서, 상기 제1 열 본딩 패드(131)는 상기 소스 구동 칩(300)과만 연결되도록 도전 배선(120)을 구성하고, 상기 제2 열 본딩 패드(132)는 게이트 구동 칩(200) 및 소스 구동 칩(300)과 모두 연결되도록 도전 배선(120)을 구성할 수 있다.
상기 제1 열 본딩 패드(131)와 상기 소스 구동 칩(300) 사이의 거리는 상기 제2 열 본딩 패드(132)와 상기 소스 구동 칩(300) 사이의 거리보다 가깝고, 상기 제1 열 본딩 패드(131)와 상기 제2 열 본딩 패드(132)는 X-Y 방향으로 서로 지그재그로 엇갈려 배치될 수 있다.
소스 구동 칩(300)은 제1 소스 구동 칩(301) 및 제2 소스 구동 칩(302)을 포함할 수 있다. 상기 제1 소스 구동 칩(301)에서 일부의 신호 연결은 제1 열 본딩 패드(131)와 이루어질 수 있고, 나머지 일부의 신호 연결은 제2 열 본딩 패드(132)와 이루어질 수 있다. 마찬가지로, 상기 제2 소스 구동 칩(302)에서 일부의 신호 연결은 제1 열 본딩 패드(131)와 이루어질 수 있고, 나머지 일부의 신호 연결은 제2 열 본딩 패드(132)와 이루어질 수 있다.
소스 구동 칩(300)과 제1 및 제2 열 본딩 패드(131, 132)의 연결 관계를 구체적으로 살펴보도록 한다. 먼저, 상기 제1 열 본딩 패드(131)와 상기 소스 구동 칩(300)은 도전 비아(123)를 거치지 않고, 제1 도전 라인(121)을 통하여(즉, 베이스 필름의 상면을 통하여) 연결될 수 있다. 다음으로, 상기 제2 열 본딩 패드(132)와 상기 소스 구동 칩(300)은, 제1 열 본딩 패드(131)와 소스 구동 칩(300)의 사이에 배치되는 도전 비아(123) 및 제2 열 본딩 패드(132)에서 가까운 쪽의 절단 라인(101)과 제2 열 본딩 패드(132)의 사이에 배치되는 도전 비아(123)를 통하여 우회적으로 연결될 수 있다.
상기 소스 구동 칩(300)과 달리, 게이트 구동 칩(200)의 신호 연결은 모두 제2 열 본딩 패드(132)와 이루어질 수 있다.
게이트 구동 칩(200)과 제2 열 본딩 패드(132)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 제2 열 본딩 패드(132)와 상기 게이트 구동 칩(200)은, 게이트 구동 칩(200)과 소스 구동 칩(300)의 사이에 배치되는 도전 비아(123) 및 제2 열 본딩 패드(132)에서 가까운 쪽의 절단 라인(101)과 제2 열 본딩 패드(132)의 사이에 배치되는 도전 비아(123)를 통하여 우회적으로 연결될 수 있다.
즉, 반도체 칩(SC)의 구성상, 신호 연결을 위한 도전 패드(CP)를 상대적으로 더 많이 필요로 하고 상대적으로 개수가 더 많은 소스 구동 칩(300)은, 제1 열 본딩 패드(131)를 독점적으로 사용하고, 추가적으로 필요한 도전 패드(CP)는 제2 열 본딩 패드(132)의 일부를 사용할 수 있다. 이 경우, 소스 구동 칩(300) 및 제1 열 본딩 패드(131)를 연결하는 제1 도전 라인(121)은 베이스 필름(110)의 상면(110T)에 형성되므로, 베이스 필름(110)의 하면(110B)에 형성되는 제2 도전 라인(122)과의 배치 관계에서 상대적으로 자유로울 수 있다. 또한, 소스 구동 칩(300) 및 제1 열 본딩 패드(131)는 상대적으로 근접한 거리에 위치하고, 제1 도전 라인(121)은 직선 형태로 형성되어 라우팅 경로를 최소화할 수 있으므로, 빠른 신호 전달에 유리할 수 있다. 즉, 베이스 필름(110)의 상면(110T)에서 도전 배선(120)이 소정의 본딩 피치를 가지도록 디자인될 수 있다.
또한, 반도체 칩(SC)의 구성상, 신호 연결을 위한 도전 패드(CP)를 상대적으로 더 적게 필요로 하고 상대적으로 개수가 더 적은 게이트 구동 칩(200)은, 제2 열 본딩 패드(132)의 나머지 일부를 사용할 수 있다. 이 경우, 게이트 구동 칩(200) 및 제2 열 본딩 패드(132)를 연결하는 제2 도전 라인(122)은 베이스 필름(110)의 하면(110B)에 형성되므로, 베이스 필름(110)의 상면(110T)에 형성되는 제1 도전 라인(121)과의 배치 관계에서 상대적으로 자유로울 수 있다. 물론, 제2 열 본딩 패드(132)의 일부는 소스 구동 칩(300)과 전기적으로 연결되지만, 소스 구동 칩(300)의 상당수의 신호 연결은 제1 열 본딩 패드(131)를 이용한다. 즉, 베이스 필름(110)의 하면(110B)에서 도전 배선(120)이 소정의 본딩 피치를 가지도록 디자인될 수 있다.
칩 온 필름 패키지(100)는 일반적인 메모리 반도체 패키지와는 달리, 베이스 필름(110) 내에 테스트 패드(140)를 포함할 수 있다. 상기 테스트 패드(140)는 제1 도전 라인(121), 제2 도전 라인(122), 및 도전 비아(123)의 단락과 같은 연결 불량을 테스트하기 위하여 필요하다. 다만, 테스트 패드(140)는 테스트 결과를 확인하여 칩 온 필름 패키지(100)의 연결 불량 여부를 판별한 후에는 역할이 미미하므로, 절단 라인(101)의 외측(즉, 회로 영역의 외부)에 배치될 수 있다.
소스 구동 칩(300)과 제1 열 본딩 패드(131)를 연결하는 도전 배선(120)을 테스트하기 위한 테스트 패드(140)는 베이스 필름(110)의 상면(110T)에 배치될 수 있다. 도전 비아(123) 중 제2 열 본딩 패드(132)와 테스트 패드(140) 사이의 도전 비아(123)는 회로 영역(111)의 외부에 배치될 수 있다. 즉, 칩 온 필름 패키지(100)는 회로 영역(111)에 배치되는 도전 비아(123)의 개수를 최소화하여, 도전 배선(120)이 소정의 본딩 피치를 가지도록 디자인될 수 있다.
또한, 게이트 구동 칩(200)과 제2 열 본딩 패드(132)를 연결하는 도전 배선(120)을 테스트하기 위한 테스트 패드(140)는 베이스 필름(110)의 상면(110T)에 배치될 수 있다.
일부 실시예들에서, 상기 테스트 패드(140)는 상기 제2 열 본딩 패드(132)와 가까운 영역에만 배치될 수 있다. 다시 말해, 상기 테스트 패드(140)는 베이스 필름(110)의 한쪽 가장자리에 인접한 영역에만 배치될 수 있다. 다만, 테스트 패드(140)의 배치가 이에 한정되는 것은 아니다.
결과적으로, 본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100)는, 베이스 필름(110) 상에 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)가 서로 교차하거나 중첩되지 않도록 디자인하고, 도전 배선(120)의 테스트를 위한 테스트 패드(140)도 라우팅에 영향을 주지 않도록 배치할 수 있다. 이에 따라, 칩 온 필름 패키지(100)의 생산성 및 경제성을 향상시킬 수 있다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지의 일부분을 개략적으로 나타내는 평면도이다.
이하에서 설명하는 칩 온 필름 패키지(100a)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 2a 내지 도 2e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100, 도 2a 참조)와 차이점을 중심으로 설명하도록 한다.
도 3을 참조하면, 베이스 필름(110)의 상면(110T)에서, 제1 및 제2 열 본딩 패드(131, 132) 및 이와 제1 도전 라인(121)을 통하여 전기적으로 연결되는 테스트 패드(140)를 나타낸다.
테스트 패드(140)는 제1 열 테스트 패드(141) 및 제2 열 테스트 패드(142)를 포함할 수 있다. 상기 제1 열 테스트 패드(141)와 제2 열 본딩 패드(132) 사이의 거리는 상기 제2 열 테스트 패드(142)와 제2 열 본딩 패드(132) 사이의 거리보다 가깝고, 상기 제1 열 테스트 패드(141)와 상기 제2 열 테스트 패드(142)는 X-Y 방향으로 서로 지그재그로 엇갈려 배치될 수 있다.
제1 열 테스트 패드(141) 및 제2 열 테스트 패드(142)는 테스트 결과를 확인하여 칩 온 필름 패키지(100a)의 연결 불량 여부를 판별한 후에는 역할이 미미하므로, 절단 라인(101)의 외측(즉, 회로 영역의 외부)에 배치될 수 있다.
제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)는 Y 방향으로 서로 나란히 배열될 수 있다. 즉, 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)는 테스트 패드와 달리, X-Y 방향으로 서로 지그재그로 엇갈려 배치되지 않을 수 있다.
이에 따라, 제1 열 본딩 패드(131)와 제2 열 테스트 패드(142)가 제1 도전 라인(121)을 통하여 전기적으로 연결되고, 제2 열 본딩 패드(132)와 제1 열 테스트 패드(141)가 제1 도전 라인(121)을 통하여 전기적으로 연결될 수 있다.
또한, 제1 열 본딩 패드(131)와 제2 열 테스트 패드(142)를 연결하는 제1 도전 라인(121)은 적어도 하나의 절곡부를 가지며, 제2 열 본딩 패드(132)와 제1 열 테스트 패드(141)를 연결하는 제1 도전 라인(121)은 직선 형태일 수 있다.
도면에 도시되지는 않았지만, 다른 실시예들에서, 상기 제1 열 본딩 패드(131)와 상기 제2 열 본딩 패드(132)는 X-Y 방향으로 서로 지그재그로 엇갈려 배치될 수도 있다. 이 경우, 제1 열 테스트 패드(141) 및 제2 열 테스트 패드(142)는 Y 방향으로 서로 나란히 배열될 수도 있다. 즉, 제1 열 테스트 패드(141) 및 제2 열 테스트 패드(142)는, X-Y 방향으로 서로 지그재그로 엇갈려 배치되지 않을 수도 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
이하에서 설명하는 칩 온 필름 패키지(100b)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 2a 내지 도 2e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100, 도 2a 참조)와 차이점을 중심으로 설명하도록 한다.
도 4를 참조하면, 칩 온 필름 패키지(100b)는 베이스 필름(110), 상기 베이스 필름(110)에 형성된 도전 배선(120) 및 도전 패드(CP), 상기 베이스 필름(110)에 실장된 반도체 칩(SC)을 포함할 수 있다.
도면에는 게이트 구동 칩(200) 2개와 소스 구동 칩(300) 2개를 도시하였으나, 이에 한정되는 것은 아니다. 다만, 디스플레이 장치(1000, 도 1 참조)의 특성상, 상기 소스 구동 칩(300)의 개수는 상기 게이트 구동 칩(200)의 개수와 같거나 그보다 많도록 구성될 수 있다.
게이트 구동 칩(200)은 제1 게이트 구동 칩(201) 및 제2 게이트 구동 칩(202)을 포함할 수 있다. 상기 제1 게이트 구동 칩(201)의 신호 연결은 제2 열 본딩 패드(132)와 이루어질 수 있고, 마찬가지로, 상기 제2 게이트 구동 칩(202)의 신호 연결은 제2 열 본딩 패드(132)와 이루어질 수 있다.
게이트 구동 칩(200) 및 소스 구동 칩(300)은 Y 방향으로 서로 나란히 배열될 수 있다. 또한, 게이트 구동 칩(200) 및 소스 구동 칩(300)은 Y 방향으로 소정의 거리를 이격하여 배치될 수 있다.
제1 게이트 구동 칩(201)과 제2 열 본딩 패드(132)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 제2 열 본딩 패드(132)와 상기 제1 게이트 구동 칩(201)은, 제1 게이트 구동 칩(201)과 제1 소스 구동 칩(301)의 사이에 배치되는 도전 비아(123) 및 제2 열 본딩 패드(132)에서 가까운 쪽의 절단 라인(101)과 제2 열 본딩 패드(132)의 사이에 배치되는 도전 비아(123)를 통하여 우회적으로 연결될 수 있다.
제2 게이트 구동 칩(202)과 제2 열 본딩 패드(132)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 제2 열 본딩 패드(132)와 상기 제2 게이트 구동 칩(202)은, 제2 게이트 구동 칩(202)과 제2 소스 구동 칩(302)의 사이에 배치되는 도전 비아(123) 및 제2 열 본딩 패드(132)에서 가까운 쪽의 절단 라인(101)과 제2 열 본딩 패드(132)의 사이에 배치되는 도전 비아(123)를 통하여 우회적으로 연결될 수 있다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100b)는, 베이스 필름(110) 상에 적어도 2개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)를 구현할 수 있는 새로운 디자인을 제안한다.
도 5a 내지 도 5e는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 도면들이다.
구체적으로, 도 5a는 칩 온 필름 패키지(100c)의 평면도이고, 도 5b는 칩 온 필름 패키지(100c)의 저면도이다. 또한, 도 5c는 도 5a의 C-C' 선을 따라 절단한 측단면도이고, 도 5d는 도 5a의 D-D' 선을 따라 절단한 측단면도이고, 도 5e는 도 5a의 E-E' 선을 따라 절단한 측단면도이다.
이하에서 설명하는 칩 온 필름 패키지(100c)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 2a 내지 도 2e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100, 도 2a 참조)와 차이점을 중심으로 설명하도록 한다.
도 5a 내지 도 5e를 함께 참조하면, 칩 온 필름 패키지(100c)는 베이스 필름(110), 상기 베이스 필름(110)에 형성된 도전 배선(120) 및 도전 패드(CP), 상기 베이스 필름(110)에 실장된 반도체 칩(SC)을 포함할 수 있다.
도전 배선(120)은 제1 도전 라인(121), 제2 도전 라인(122), 및 도전 비아(123)를 포함할 수 있다. 상기 도전 배선(120)은 베이스 필름(110)의 상면(110T) 상에 형성되는 제1 도전 라인(121), 베이스 필름(110)의 하면(110B) 상에 형성되는 제2 도전 라인(122)을 포함할 수 있다. 즉, 상기 도전 배선(120)은 베이스 필름(110)의 상면(110T) 및 하면(110B) 상에 모두 형성될 수 있다. 또한, 상기 도전 배선(120)은 상기 베이스 필름(110)을 관통하여, 제1 도전 라인(121)과 제2 도전 라인(122)의 사이를 전기적으로 연결하는 도전 비아(123)를 포함할 수 있다.
베이스 필름(110)의 일단 및 타단의 가장자리에 인접한 부분에는 각각 상기 도전 배선(120)과 연결되는 도전 패드(CP)가 형성될 수 있다. 상기 도전 패드(CP)는 베이스 필름(110)의 상면(110T) 또는 하면(110B) 상에 형성될 수 있다. 구체적으로, 베이스 필름(110)의 상면(110T)에는 구동 인쇄회로기판(400, 도 1 참조)과 연결되는 구동 연결 패드(150)가 배치될 수 있고, 베이스 필름(110)의 하면(110B)에는 디스플레이 패널(500, 도 1 참조)과 연결되는 제1 및 제2 열 본딩 패드(131, 132) 그리고 상기 도전 배선(120)의 테스트를 위한 제1 및 제2 열 테스트 패드(141, 142)를 포함할 수 있다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100c)는, 베이스 필름(110) 상에 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)를 구현하는 새로운 디자인을 제안한다.
도면에는 게이트 구동 칩(200) 1개와 소스 구동 칩(300) 2개를 도시하였으나, 이에 한정되는 것은 아니다. 다만, 디스플레이 장치(1000, 도 1 참조)의 특성상, 상기 소스 구동 칩(300)의 개수는 상기 게이트 구동 칩(200)의 개수와 같거나 그보다 많도록 구성될 수 있다.
디스플레이 패널(500, 도 1 참조)과 연결되는 도전 패드(CP)를 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)로 구성한다. 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)는 모두 베이스 필름(110)의 하면(110B)에 배치될 수 있다.
여기서, 상기 제1 열 본딩 패드(131)는 상기 게이트 구동 칩(200)과만 연결되도록 도전 배선(120)을 구성하고, 상기 제2 열 본딩 패드(132)는 소스 구동 칩(300)과만 연결되도록 도전 배선(120)을 구성할 수 있다.
상기 제1 열 본딩 패드(131)와 상기 소스 구동 칩(300) 사이의 거리는 상기 제2 열 본딩 패드(132)와 상기 소스 구동 칩(300) 사이의 거리보다 가깝고, 상기 제1 열 본딩 패드(131)와 상기 제2 열 본딩 패드(132)는 X-Y 방향으로 서로 지그재그로 엇갈려 배치될 수 있다.
소스 구동 칩(300)은 제1 소스 구동 칩(301) 및 제2 소스 구동 칩(302)을 포함할 수 있다. 상기 제1 소스 구동 칩(301)의 신호 연결은 제2 열 본딩 패드(132)와만 이루어질 수 있다. 마찬가지로, 상기 제2 소스 구동 칩(302)의 신호 연결은 제2 열 본딩 패드(132)와만 이루어질 수 있다.
소스 구동 칩(300)과 제2 열 본딩 패드(132)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 소스 구동 칩(300)의 신호 연결은 모두 제2 열 본딩 패드(132)와 이루어질 수 있다. 상기 제2 열 본딩 패드(132)와 상기 소스 구동 칩(300)은, 제1 도전 라인(121) 및 제2 열 본딩 패드(132)에서 가까운 쪽의 절단 라인(101)과 제2 열 본딩 패드(132)의 사이에 배치되는 도전 비아(123)를 통하여 연결될 수 있다.
또한, 게이트 구동 칩(200)과 제1 열 본딩 패드(131)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 게이트 구동 칩(200)의 신호 연결은 모두 제1 열 본딩 패드(131)와 이루어질 수 있다. 상기 제1 열 본딩 패드(131)와 상기 게이트 구동 칩(200)은, 제2 도전 라인(122) 및 게이트 구동 칩(200)과 소스 구동 칩(300)의 사이에 배치되는 도전 비아(123)를 통하여 연결될 수 있다.
즉, 반도체 칩(SC)의 구성상, 신호 연결을 위한 도전 패드(CP)를 상대적으로 더 많이 필요로 하고 상대적으로 개수가 더 많은 소스 구동 칩(300)은, 제2 열 본딩 패드(132)를 독점적으로 사용할 수 있다. 이 경우, 소스 구동 칩(300) 및 제2 열 본딩 패드(132)를 연결하는 제1 도전 라인(121)은 베이스 필름(110)의 상면(110T)에 형성되므로, 베이스 필름(110)의 하면(110B)에 형성되는 제2 도전 라인(122)과의 배치 관계에서 상대적으로 자유로울 수 있다.
또한, 반도체 칩(SC)의 구성상, 신호 연결을 위한 도전 패드(CP)를 상대적으로 더 적게 필요로 하고 상대적으로 개수가 더 적은 게이트 구동 칩(200)은 제1 열 본딩 패드(131)를 독점적으로 사용할 수 있다. 이 경우, 게이트 구동 칩(200) 및 제1 열 본딩 패드(131)를 연결하는 제2 도전 라인(122)은 베이스 필름(110)의 하면(110B)에 형성되므로, 베이스 필름(110)의 상면(110T)에 형성되는 제1 도전 라인(121)과의 배치 관계에서 상대적으로 자유로울 수 있다. 여기서, 제1 열 본딩 패드(131)의 일부는 더미(dummy) 패드로 형성될 수 있고, 이에 따라, 상기 더미 패드는 도전 배선(120) 및 도전 패드(CP)가 소정의 본딩 피치를 가질 수 있는 여유 공간을 제공할 수 있다.
칩 온 필름 패키지(100c)는 일반적인 메모리 반도체 패키지와는 달리, 베이스 필름(110) 내에 테스트 패드(140)를 포함할 수 있다. 상기 테스트 패드(140)는 제1 도전 라인(121), 제2 도전 라인(122), 및 도전 비아(123)의 단락과 같은 연결 불량을 테스트하기 위하여 필요하다. 다만, 테스트 패드(140)는 테스트 결과를 확인하여 칩 온 필름 패키지(100c)의 연결 불량 여부를 판별한 후에는 역할이 미미하므로, 절단 라인(101)의 외측(즉, 회로 영역의 외부)에 배치될 수 있다.
소스 구동 칩(300) 및 제2 열 본딩 패드(132)를 연결하는 도전 배선(120)을 테스트하기 위한 제2 열 테스트 패드(142)는 베이스 필름(110)의 하면(110B)에 배치될 수 있다. 마찬가지로, 게이트 구동 칩(200) 및 제1 열 본딩 패드(131)를 연결하는 도전 배선(120)을 테스트하기 위한 제1 열 테스트 패드(141)는 베이스 필름(110)의 하면(110B)에 배치될 수 있다.
일부 실시예들에서, 제1 열 본딩 패드(131)와 연결되는 상기 제1 열 테스트 패드(141)는 구동 연결 패드(150)와 가까운 영역에 배치될 수 있다. 또한, 제2 열 본딩 패드(132)와 연결되는 상기 제2 열 테스트 패드(142)는 상기 제2 열 본딩 패드(132)와 가까운 영역에 배치될 수 있다. 다시 말해, 상기 테스트 패드(140)는 베이스 필름(110)의 서로 마주보는 양쪽 가장자리에 인접한 영역에 나뉘어 배치될 수 있다. 다만, 테스트 패드(140)의 배치가 이에 한정되는 것은 아니다.
결과적으로, 본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100c)는, 베이스 필름(110) 상에 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)가 서로 교차하거나 중첩되지 않도록 디자인하고, 도전 배선(120)의 테스트를 위한 테스트 패드(140)도 라우팅에 영향을 주지 않도록 배치한다. 이에 따라, 칩 온 필름 패키지(100c)의 생산성 및 경제성을 향상시킬 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지의 일부분을 개략적으로 나타내는 평면도이다.
이하에서 설명하는 칩 온 필름 패키지(100d)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 5a 내지 도 5e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100c, 도 5a 참조)와 차이점을 중심으로 설명하도록 한다.
도 6을 참조하면, 베이스 필름(110)의 하면(110B)에서, 제2 열 본딩 패드(132)와 제2 도전 라인(122)을 통하여 전기적으로 연결되는 제2 열 테스트 패드(142)를 나타낸다.
테스트 패드(140, 도 5a 참조)는 제1 열 테스트 패드(141, 도 5a 참조) 및 제2 열 테스트 패드(142)를 포함할 수 있다. 상기 제2 열 테스트 패드(142)와 제2 열 본딩 패드(132) 사이의 거리는 상기 제2 열 테스트 패드(142)와 제1 열 본딩 패드(131) 사이의 거리보다 가깝고, 상기 제1 열 테스트 패드(141, 도 5a 참조)와 상기 제2 열 테스트 패드(142)는 베이스 필름(110)의 다른 영역에 나뉘어 배치될 수 있다.
제2 열 테스트 패드(142)는 테스트 결과를 확인하여 칩 온 필름 패키지(100d)의 연결 불량 여부를 판별한 후에는 역할이 미미하므로, 절단 라인(101)의 외측(즉, 회로 영역의 외부)에 배치될 수 있다.
제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)는 Y 방향으로 서로 나란히 배열될 수 있다. 즉, 제1 열 본딩 패드(131) 및 제2 열 본딩 패드(132)는, X-Y 방향으로 서로 지그재그로 엇갈려 배치되지 않을 수 있다.
제1 열 본딩 패드(131)와 제1 열 테스트 패드(141, 도 5a 참조)가 제2 도전 라인(122)을 통하여 전기적으로 연결되고, 제2 열 본딩 패드(132)와 제2 열 테스트 패드(142)가 제2 도전 라인(122)을 통하여 전기적으로 연결될 수 있다. 또한, 제1 열 본딩 패드(131)와 제1 열 테스트 패드(141)를 연결하는 제2 도전 라인(122) 및 제2 열 본딩 패드(132)와 제2 열 테스트 패드(142)를 연결하는 제2 도전 라인(122) 각각은 직선 형태일 수 있다.
도면에 도시되지는 않았지만, 다른 실시예들에서, 상기 제1 열 본딩 패드(131)와 상기 제2 열 본딩 패드(132)는, X-Y 방향으로 서로 지그재그로 엇갈려 배치될 수도 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
이하에서 설명하는 칩 온 필름 패키지(100e)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 5a 내지 도 5e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100c, 도 5a 참조)와 차이점을 중심으로 설명하도록 한다.
도 7을 참조하면, 제1 및 제2 열 본딩 패드(131, 132)와 제2 도전 라인(122)을 통하여 전기적으로 연결되고, 베이스 필름(110)의 하면(110B)에 형성되는 테스트 패드(140)를 나타낸다.
칩 온 필름 패키지(100e)는 일반적인 메모리 반도체 패키지와는 달리 베이스 필름(110) 내에 테스트 패드(140)를 포함할 수 있다. 상기 테스트 패드(140)는 제1 도전 라인(121), 제2 도전 라인(122), 및 도전 비아(123)의 단락과 같은 연결 불량을 테스트하기 위하여 필요하다. 다만, 테스트 패드(140)는 테스트 결과를 확인하여 칩 온 필름 패키지(100e)의 연결 불량 여부를 판별한 후에는 역할이 미미하므로, 절단 라인(101)의 외측(즉, 회로 영역의 외부)에 배치될 수 있다.
소스 구동 칩(300) 및 제2 열 본딩 패드(132)를 연결하는 도전 배선(120)을 테스트하기 위한 테스트 패드(140)는 베이스 필름(110)의 하면(110B)에 배치될 수 있다. 마찬가지로, 게이트 구동 칩(200) 및 제1 열 본딩 패드(131)를 연결하는 도전 배선(120)을 테스트하기 위한 테스트 패드(140)는 베이스 필름(110)의 하면(110B)에 배치될 수 있다.
일부 실시예들에서, 상기 테스트 패드(140)는 상기 제2 열 본딩 패드(132)와 가까운 영역에만 배치될 수 있다. 다시 말해, 제1 및 제2 열 본딩 패드(131, 132)를 테스트하기 위한 상기 테스트 패드(140)는 나뉘어 배치되지 않고, 베이스 필름(110)의 한쪽 가장자리에 인접한 영역에만 배치될 수 있다. 다만, 테스트 패드(140)의 배치가 이에 한정되는 것은 아니다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 개략적으로 나타내는 평면도이다.
이하에서 설명하는 칩 온 필름 패키지(100f)를 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 5a 내지 도 5e에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 칩 온 필름 패키지(100c, 도 5a 참조)와 차이점을 중심으로 설명하도록 한다.
도 8을 참조하면, 칩 온 필름 패키지(100f)는 베이스 필름(110), 상기 베이스 필름(110)에 형성된 도전 배선(120) 및 도전 패드(CP), 상기 베이스 필름(110)에 실장된 반도체 칩(SC)을 포함할 수 있다.
도면에는 게이트 구동 칩(200) 2개와 소스 구동 칩(300) 2개를 도시하였으나, 이에 한정되는 것은 아니다. 다만, 디스플레이 장치(1000, 도 1 참조)의 특성상, 상기 소스 구동 칩(300)의 개수는 상기 게이트 구동 칩(200)의 개수와 같거나 그보다 많도록 구성될 수 있다.
게이트 구동 칩(200)은 제1 게이트 구동 칩(201) 및 제2 게이트 구동 칩(202)을 포함할 수 있다. 상기 제1 게이트 구동 칩(201)의 신호 연결은 제1 열 본딩 패드(131)와 이루어질 수 있고, 마찬가지로, 상기 제2 게이트 구동 칩(202)의 신호 연결은 제1 열 본딩 패드(131)와 이루어질 수 있다.
게이트 구동 칩(200) 및 소스 구동 칩(300)은 Y 방향으로 서로 나란히 배열될 수 있다. 또한, 게이트 구동 칩(200) 및 소스 구동 칩(300)은 Y 방향으로 소정의 거리를 이격하여 배치될 수 있다.
제1 게이트 구동 칩(201)과 제1 열 본딩 패드(131)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 제1 열 본딩 패드(131)와 상기 제1 게이트 구동 칩(201)은, 제2 도전 라인(122) 및 제1 게이트 구동 칩(201)과 제1 소스 구동 칩(301)의 사이에 배치되는 도전 비아(123)를 통하여 연결될 수 있다.
제2 게이트 구동 칩(202)과 제2 열 본딩 패드(132)의 연결 관계를 구체적으로 살펴보도록 한다. 상기 제1 열 본딩 패드(131)와 상기 제2 게이트 구동 칩(202)은, 제2 도전 라인(122) 및 제2 게이트 구동 칩(202)과 제2 소스 구동 칩(302)의 사이에 배치되는 도전 비아(123)를 통하여 연결될 수 있다.
본 발명의 기술적 사상에 따른 칩 온 필름 패키지(100f)는, 베이스 필름(110) 상에 적어도 2개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120) 및 도전 패드(CP)를 구현할 수 있는 새로운 디자인을 제안한다.
도 9a 및 도 9b는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 도면들이다.
구체적으로, 도 9a는 디스플레이 장치(1000a)의 측단면도이고, 도 9b는 도 9a의 BB 영역을 확대한 부분 확대도이다.
도 9a 및 도 9b를 함께 참조하면, 디스플레이 장치(1000a)는 칩 온 필름 패키지(100'), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다.
디스플레이 패널(500)은 투명 기판(510), 투명 기판(510) 상에 형성된 화상 영역(520) 및 복수의 패널 연결 배선(530)을 포함할 수 있다. 일부 실시예들에서, 화상 영역(520) 및 복수의 패널 연결 배선(530)은 투명 기판(510)의 전면(510T) 상에 형성될 수 있다. 화상 영역(520)이 가지는 복수의 화소는 복수의 패널 연결 배선(530)과 연결될 수 있다.
여기서 칩 온 필름 패키지(100')는, 앞서 도 2a 내지 도 2e를 참조하여 설명한 칩 온 필름 패키지(100)에서 절단 라인(101)을 따라 절단한 회로 영역(111) 부분만을 의미한다.
칩 온 필름 패키지(100')의 일부분과 디스플레이 패널(500)의 일부분은 서로 마주보도록 배치될 수 있다. 구체적으로, 베이스 필름(110)의 본딩 패드(130)가 배치된 부분과 투명 기판(510)의 전면(510T)의 일부분은 서로 마주보도록 배치될 수 있다. 상기 본딩 패드(130)는 제1 열 본딩 패드(131, 도 2a 참조) 및 제2 열 본딩 패드(132, 도 2a 참조)를 포함할 수 있다.
상기 칩 온 필름 패키지(100')는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 디스플레이 패널(500)로 상기 신호를 전송할 수 있다. 상기 구동 인쇄회로기판(400) 상에는 상기 칩 온 필름 패키지(100')에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410, 도 1 참조)이 실장될 수 있다.
상기 칩 온 필름 패키지(100')는, 소스 구동 칩(300) 및 게이트 구동 칩(200), 상기 베이스 필름(110)의 상면에 형성되는 제1 도전 라인(121, 도 2c 참조), 상기 베이스 필름(110)의 하면에 형성되는 제2 도전 라인(122, 도 2c 참조), 및 상기 제1 및 제2 도전 라인(121, 122, 도 2c 참조)을 연결하는 도전 비아(123, 도 2c 참조)를 포함할 수 있다.
상기 디스플레이 패널(500)은 복수의 화소를 구비하는 화상 영역(520)이 배치되는 투명 기판(510)의 전면(510T) 및 상기 전면(510T)에 대향하는 후면(510B)을 가질 수 있다. 상기 칩 온 필름 패키지(100')는 상기 디스플레이 패널(500)의 상기 후면(510B)으로 구부러져 고정되고, 상기 구동 인쇄회로기판(400)은 상기 디스플레이 패널(500)의 상기 후면(510B)과 마주보도록 배치될 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치(1000a)는, 칩 온 필름 패키지(100')의 베이스 필름(110) 상에 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120, 도 2c 참조) 및 도전 패드(CP, 도 2a 참조)를 구현할 수 있다. 이에 따라, 칩 온 필름 패키지(100')를 포함하는 디스플레이 장치(1000a)의 생산성 및 경제성을 향상시킬 수 있다.
도 10a 및 도 10b는 본 발명의 기술적 사상의 일 실시예에 따른 칩 온 필름 패키지를 포함하는 디스플레이 장치를 개략적으로 나타내는 도면들이다.
구체적으로, 도 10a는 디스플레이 장치(1000b)의 측단면도이고, 도 10b는 도 10a의 BB 영역을 확대한 부분 확대도이다.
도 10a 및 도 10b를 함께 참조하면, 디스플레이 장치(1000b)는 칩 온 필름 패키지(100c'), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다.
디스플레이 패널(500)은 투명 기판(510), 투명 기판(510) 상에 형성된 화상 영역(520) 및 복수의 패널 연결 배선(530)을 포함할 수 있다. 일부 실시예들에서, 화상 영역(520) 및 복수의 패널 연결 배선(530)은 투명 기판(510)의 전면(510T) 상에 형성될 수 있다. 화상 영역(520)이 가지는 복수의 화소는 복수의 패널 연결 배선(530)과 연결될 수 있다.
여기서 칩 온 필름 패키지(100c')는, 앞서 도 5a 내지 도 5e를 참조하여 설명한 칩 온 필름 패키지(100c)에서 절단 라인(101)을 따라 절단한 회로 영역(111) 부분만을 의미한다.
칩 온 필름 패키지(100c')의 일부분과 디스플레이 패널(500)의 일부분은 서로 마주보도록 배치될 수 있다. 구체적으로, 베이스 필름(110)의 본딩 패드(130)가 배치된 부분과 투명 기판(510)의 전면(510T)의 일부분은 서로 마주보도록 배치될 수 있다. 상기 본딩 패드(130)는 제1 열 본딩 패드(131, 도 5a 참조) 및 제2 열 본딩 패드(132, 도 5a 참조)를 포함할 수 있다.
칩 온 필름 패키지(100c')는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 디스플레이 패널(500)로 상기 신호를 전송할 수 있다. 상기 구동 인쇄회로기판(400) 상에는 칩 온 필름 패키지(100c')에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410, 도 1 참조)이 실장될 수 있다.
상기 칩 온 필름 패키지(100c')는, 소스 구동 칩(300) 및 게이트 구동 칩(200), 상기 베이스 필름(110)의 상면에 형성되는 제1 도전 라인(121, 도 5c 참조), 상기 베이스 필름(110)의 하면에 형성되는 제2 도전 라인(122, 도 5c 참조), 및 상기 제1 및 제2 도전 라인(121, 122, 도 5c 참조)을 연결하는 도전 비아(123, 도 5c 참조)를 포함한다.
상기 디스플레이 패널(500)은 복수의 화소를 구비하는 화상 영역(520)이 배치되는 투명 기판(510)의 전면(510T) 및 상기 전면(510T)에 대향하는 후면(510B)을 가질 수 있다. 상기 칩 온 필름 패키지(100c')는 상기 디스플레이 패널(500)의 상기 후면(510B)으로 구부러져 고정되고, 상기 칩 온 필름 패키지(100c')를 사이에 두도록, 상기 구동 인쇄회로기판(400)은 상기 디스플레이 패널(500)의 상기 후면(510B)과 이격되어 배치될 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치(1000b)는, 칩 온 필름 패키지(100c')의 베이스 필름(110) 상에 적어도 1개의 게이트 구동 칩(200) 및 적어도 2개의 소스 구동 칩(300)을 배치하면서도, 소정의 본딩 피치를 가지는 도전 배선(120, 도 5c 참조) 및 도전 패드(CP, 도 5a 참조)를 구현할 수 있다. 이에 따라, 칩 온 필름 패키지(100c')를 포함하는 디스플레이 장치(1000b)의 생산성 및 경제성을 향상시킬 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 100a, 100b, 100c, 100d, 100e, 100f: 칩 온 필름 패키지
110: 베이스 필름 200: 게이트 구동 칩
300: 소스 구동 칩 400: 구동 인쇄회로기판
500: 디스플레이 패널 600: 이방성 도전층
1000, 1000a, 1000b: 디스플레이 장치

Claims (20)

  1. 대향하는 상면과 하면을 가지고, 절단 라인으로 구획된 회로 영역을 가지는 베이스 필름;
    상기 상면의 회로 영역에 실장되는 소스 구동 칩 및 게이트 구동 칩;
    상기 상면에 형성되는 제1 도전 라인, 상기 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아;
    상기 상면의 회로 영역에 형성되고, 상기 소스 구동 칩과 연결되는 제1 열 본딩 패드;
    상기 상면의 회로 영역에 형성되고, 상기 소스 구동 칩 및 상기 게이트 구동 칩과 연결되는 제2 열 본딩 패드; 및
    상기 상면의 회로 영역의 외부에 형성되고, 상기 제1 및 제2 도전 라인 및 상기 도전 비아와 연결되는 테스트 패드;를 포함하는,
    칩 온 필름(Chip On Film) 패키지.
  2. 제1항에 있어서,
    상기 테스트 패드와 연결된 상기 도전 비아 중 적어도 일부는 상기 회로 영역의 외부에 형성되는 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제1항에 있어서,
    상기 소스 구동 칩은 적어도 2개이고,
    상기 게이트 구동 칩은 적어도 1개이고,
    상기 소스 구동 칩의 개수는 상기 게이트 구동 칩의 개수와 같거나 그보다 많은 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제1항에 있어서,
    상기 제1 열 본딩 패드와 상기 소스 구동 칩 사이의 거리는 상기 제2 열 본딩 패드와 상기 소스 구동 칩 사이의 거리보다 가깝고,
    상기 제1 열 본딩 패드와 상기 제2 열 본딩 패드는 서로 지그재그로 엇갈려 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제1항에 있어서,
    상기 제1 열 본딩 패드와 상기 소스 구동 칩은,
    상기 도전 비아를 통하지 않고, 상기 제1 도전 라인을 통하여 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제1항에 있어서,
    상기 제2 열 본딩 패드와 상기 소스 구동 칩은,
    상기 제1 열 본딩 패드와 상기 소스 구동 칩 사이에 배치되는 상기 도전 비아; 및
    상기 제2 열 본딩 패드에서 가까운 쪽의 상기 절단 라인과 상기 제2 열 본딩 패드의 사이에 배치되는 상기 도전 비아;
    를 통하여 우회적으로 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제1항에 있어서,
    상기 제2 열 본딩 패드와 상기 게이트 구동 칩은,
    상기 게이트 구동 칩과 상기 소스 구동 칩 사이에 배치되는 상기 도전 비아; 및
    상기 제2 열 본딩 패드에서 가까운 쪽의 상기 절단 라인과 상기 제2 열 본딩 패드의 사이에 배치되는 상기 도전 비아;
    를 통하여 우회적으로 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  8. 제1항에 있어서,
    상기 테스트 패드는,
    상기 제2 열 본딩 패드와 가까운 쪽의 가장자리에 인접한 영역에만 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  9. 대향하는 상면과 하면을 가지고, 절단 라인으로 구획된 회로 영역을 가지는 베이스 필름;
    상기 상면의 회로 영역에 실장되는 소스 구동 칩 및 게이트 구동 칩;
    상기 상면에 형성되는 제1 도전 라인, 상기 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아;
    상기 하면의 회로 영역에 형성되고, 상기 게이트 구동 칩과 연결되는 제1 열 본딩 패드;
    상기 하면의 회로 영역에 형성되고, 상기 소스 구동 칩과 연결되는 제2 열 본딩 패드; 및
    상기 하면의 회로 영역의 외부에 형성되고, 상기 제1 및 제2 도전 라인 및 상기 도전 비아와 연결되는 테스트 패드;를 포함하는,
    칩 온 필름 패키지.
  10. 제9항에 있어서,
    상기 소스 구동 칩은 적어도 2개이고,
    상기 게이트 구동 칩은 적어도 1개이고,
    상기 소스 구동 칩의 개수는 상기 게이트 구동 칩의 개수와 같거나 그보다 많은 것을 특징으로 하는 칩 온 필름 패키지.
  11. 제9항에 있어서,
    상기 제1 열 본딩 패드와 상기 소스 구동 칩 사이의 거리는 상기 제2 열 본딩 패드와 상기 소스 구동 칩 사이의 거리보다 가깝고,
    상기 제1 열 본딩 패드와 상기 제2 열 본딩 패드는 서로 지그재그로 엇갈려 배치되며,
    상기 제1 열 본딩 패드의 일부는 상기 제1 및 제2 도전 라인과 연결되지 않는 더미 패드인 것을 특징으로 하는 칩 온 필름 패키지.
  12. 제9항에 있어서,
    상기 제1 열 본딩 패드와 상기 게이트 구동 칩은,
    상기 게이트 구동 칩과 상기 소스 구동 칩 사이에 배치되는 상기 도전 비아를 통하여 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  13. 제12항에 있어서,
    상기 제1 열 본딩 패드와 상기 게이트 구동 칩을 연결하는 상기 도전 비아와 연결되는 테스트 패드는,
    상기 게이트 구동 칩과 가까운 쪽의 가장자리에 인접한 영역에만 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  14. 제9항에 있어서,
    상기 제2 열 본딩 패드와 상기 소스 구동 칩은,
    상기 제2 열 본딩 패드에서 가까운 쪽의 상기 절단 라인과 상기 제2 열 본딩 패드의 사이에 배치되는 상기 도전 비아를 통하여 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  15. 제14항에 있어서,
    상기 제2 열 본딩 패드와 상기 소스 구동 칩을 연결하는 상기 도전 비아와 연결되는 테스트 패드는,
    상기 제2 열 본딩 패드와 가까운 쪽의 가장자리에 인접한 영역에만 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  16. 베이스 필름을 가지는 칩 온 필름 패키지;
    상기 베이스 필름의 상면의 일부분과 서로 마주보도록 배치되는 디스플레이 패널; 및
    상기 베이스 필름의 상면의 타부분과 서로 마주보도록 배치되는 구동 인쇄회로기판;을 포함하고,
    상기 칩 온 필름 패키지는,
    상기 베이스 필름;
    상기 베이스 필름의 상면에 실장되는 소스 구동 칩 및 게이트 구동 칩;
    상기 베이스 필름의 상면에 형성되는 제1 도전 라인, 상기 베이스 필름의 하면에 형성되는 제2 도전 라인, 및 상기 제1 및 제2 도전 라인을 연결하는 도전 비아;
    상기 베이스 필름의 상면에 형성되고, 상기 소스 구동 칩과 연결되는 제1 열 본딩 패드; 및
    상기 베이스 필름의 상면에 형성되고, 상기 소스 구동 칩 및 상기 게이트 구동 칩과 연결되는 제2 열 본딩 패드;를 포함하는,
    디스플레이 장치.
  17. 제16항에 있어서,
    상기 베이스 필름은 플렉서블 필름인 것을 특징으로 하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 디스플레이 패널은 복수의 화소들을 구비하는 전면 및 상기 전면에 대향하는 후면을 가지고,
    상기 칩 온 필름 패키지는 상기 디스플레이 패널의 상기 후면으로 구부러져 고정되고,
    상기 구동 인쇄회로기판은 상기 디스플레이 패널의 상기 후면과 마주보도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  19. 제16항에 있어서,
    상기 칩 온 필름 패키지에서,
    상기 제1 열 본딩 패드와 상기 소스 구동 칩은 상기 도전 비아를 통하지 않고 상기 제1 도전 라인을 통하여 연결되고,
    상기 제2 열 본딩 패드와 상기 소스 구동 칩은 상기 제1 열 본딩 패드와 상기 소스 구동 칩 사이에 배치되는 상기 도전 비아 및 상기 제2 열 본딩 패드에서 가까운 쪽의 가장자리와 상기 제2 열 본딩 패드의 사이에 배치되는 상기 도전 비아를 통하여 우회적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  20. 제16항에 있어서,
    상기 칩 온 필름 패키지에서,
    상기 제2 열 본딩 패드와 상기 게이트 구동 칩은 상기 게이트 구동 칩과 상기 소스 구동 칩 사이에 배치되는 상기 도전 비아 및 상기 제2 열 본딩 패드에서 가까운 쪽의 가장자리와 상기 제2 열 본딩 패드의 사이에 배치되는 상기 도전 비아를 통하여 우회적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
KR1020190112367A 2019-09-10 2019-09-10 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 KR20210030773A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190112367A KR20210030773A (ko) 2019-09-10 2019-09-10 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US16/874,120 US11508651B2 (en) 2019-09-10 2020-05-14 Chip-on-film packages and display apparatuses including the same
CN202010942238.1A CN112563253A (zh) 2019-09-10 2020-09-09 膜上芯片封装和包括该膜上芯片封装的显示装置
US18/051,141 US20230077996A1 (en) 2019-09-10 2022-10-31 Chip-on-film packages and display apparatuses including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190112367A KR20210030773A (ko) 2019-09-10 2019-09-10 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210030773A true KR20210030773A (ko) 2021-03-18

Family

ID=74851166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190112367A KR20210030773A (ko) 2019-09-10 2019-09-10 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (2) US11508651B2 (ko)
KR (1) KR20210030773A (ko)
CN (1) CN112563253A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203435A1 (ko) * 2021-03-26 2022-09-29 스템코 주식회사 기판 패키지 및 이를 포함하는 디스플레이 장치
WO2024151145A1 (ko) * 2023-01-13 2024-07-18 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192117B (zh) * 2018-10-18 2020-06-30 武汉华星光电半导体显示技术有限公司 显示面板的测试电路布局构造
CN112071249A (zh) * 2020-09-03 2020-12-11 深圳市华星光电半导体显示技术有限公司 覆晶薄膜及显示面板
KR20230010297A (ko) * 2021-07-12 2023-01-19 주식회사 엘엑스세미콘 테스트 패드 및 이를 포함하는 칩 온 필름 패키지
TWI817566B (zh) * 2021-09-07 2023-10-01 聯詠科技股份有限公司 薄膜覆晶封裝及包括該薄膜覆晶封裝的顯示裝置
KR20230071475A (ko) * 2021-11-16 2023-05-23 주식회사 엘엑스세미콘 칩 온 필름 테스트 보드
CN114203043B (zh) * 2021-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板与显示装置
CN114879421B (zh) * 2022-05-10 2023-12-08 Tcl华星光电技术有限公司 一种驱动电路及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644846B1 (ko) 1999-11-03 2006-11-13 삼성전자주식회사 다층 배선을 갖는 칩 온 플랙시블 서킷 및 이를 적용한액정표시모듈
KR100774896B1 (ko) * 2001-05-31 2007-11-08 샤프 가부시키가이샤 액정 패널과 직접 접속된 유연성 기판 상에 탑재된 구동ｉｃ를 구비한 액정 표시 장치
JP2008003134A (ja) 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
EP2397891B1 (en) 2009-02-16 2016-03-16 Sharp Kabushiki Kaisha Tft array substrate, and liquid crystal display panel
JP5433309B2 (ja) 2009-06-03 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP2013134265A (ja) 2011-12-23 2013-07-08 Mitsubishi Electric Corp 液晶表示装置およびその駆動方法
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR102279058B1 (ko) 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
JP2016071082A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置
KR102335815B1 (ko) * 2014-12-08 2021-12-07 삼성디스플레이 주식회사 표시 장치
KR102411705B1 (ko) * 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
JP2016218243A (ja) * 2015-05-20 2016-12-22 パナソニック液晶ディスプレイ株式会社 表示装置
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
KR102499570B1 (ko) * 2015-11-30 2023-02-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 제조방법
KR20180018167A (ko) * 2016-08-12 2018-02-21 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102328314B1 (ko) * 2017-09-15 2021-11-17 엘지디스플레이 주식회사 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102489595B1 (ko) * 2017-12-15 2023-01-17 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102565907B1 (ko) * 2017-12-27 2023-08-09 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR102569175B1 (ko) * 2018-04-24 2023-08-22 삼성전자 주식회사 Led디스플레이 및 이를 구비한 전자 장치
KR20190129153A (ko) * 2018-05-09 2019-11-20 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203435A1 (ko) * 2021-03-26 2022-09-29 스템코 주식회사 기판 패키지 및 이를 포함하는 디스플레이 장치
WO2024151145A1 (ko) * 2023-01-13 2024-07-18 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Also Published As

Publication number Publication date
US11508651B2 (en) 2022-11-22
CN112563253A (zh) 2021-03-26
US20210074622A1 (en) 2021-03-11
US20230077996A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
CN100407413C (zh) 电路基板、焊球网格阵列的安装结构和电光装置
CN100514617C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
US7530816B2 (en) Tape carrier package
US11127341B2 (en) Light emitting module and display device
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US20180049324A1 (en) Semiconductor packages and display devices including the same
CN109216525B (zh) 发光模块及显示装置
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
CN213093200U (zh) 一种发光封装体和像素阵列
TW201513296A (zh) 多晶片堆疊封裝結構及其製造方法
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
US20240204009A1 (en) Film package and display module including same
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
US20240096909A1 (en) Chip on film package and display apparatus including the same
US20240213268A1 (en) Chip on film package and display apparatus including the same
US20230326930A1 (en) Chip-on-film semiconductor package and display apparatus including the same
US11682633B2 (en) Semiconductor package
JP2004134647A (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US7939951B2 (en) Mounting substrate and electronic apparatus
TW546514B (en) Liquid crystal display module structure
KR20130040639A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal