TW201513296A - 多晶片堆疊封裝結構及其製造方法 - Google Patents

多晶片堆疊封裝結構及其製造方法 Download PDF

Info

Publication number
TW201513296A
TW201513296A TW102135400A TW102135400A TW201513296A TW 201513296 A TW201513296 A TW 201513296A TW 102135400 A TW102135400 A TW 102135400A TW 102135400 A TW102135400 A TW 102135400A TW 201513296 A TW201513296 A TW 201513296A
Authority
TW
Taiwan
Prior art keywords
wafer
pin
active surface
pads
insulating layer
Prior art date
Application number
TW102135400A
Other languages
English (en)
Other versions
TWI515865B (zh
Inventor
Chi-Chia Huang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW102135400A priority Critical patent/TWI515865B/zh
Priority to CN201310740186.XA priority patent/CN104517924B/zh
Publication of TW201513296A publication Critical patent/TW201513296A/zh
Application granted granted Critical
Publication of TWI515865B publication Critical patent/TWI515865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一種多晶片堆疊封裝結構包括晶片堆疊結構以及可撓性基板。晶片堆疊結構包括第一晶片與第二晶片。第一晶片具有第一主動表面以及多個配置於第一主動表面上的第一接墊。第二晶片具有第二主動表面以及多個配置於第二主動表面上的第二接墊，其中第二晶片疊置於第一晶片的第一主動表面上並暴露出第一接墊。可撓性基板包括至少一絕緣層、多個第一引腳以及多個第二引腳。第一引腳與第二引腳分別設置於絕緣層之第一表面上與第二表面上。第一引腳與第二引腳延伸至絕緣層之元件孔中，而分別與第一接墊以及第二接墊電性連接。

Description

多晶片堆疊封裝結構及其製造方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種多晶片堆疊封裝結構及其製作方法。
隨著半導體技術的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點，因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中，顯示器之驅動晶片(driver IC)更是液晶顯示器不可或缺的重要元件。
因應液晶顯示裝置驅動晶片各種應用之需求，一般是採用捲帶自動接合封裝技術進行晶片封裝，其中包括有薄膜覆晶(Chip On Film,COF)封裝、捲帶承載封裝(Tape Carrier Package,TCP)等。捲帶自動接合封裝係將半導體晶片電性連接於表面形成有配線構造的可撓性薄膜基材上，其中配線構造包含輸入端引腳及輸出端引腳，這些引腳的內端電性連接晶片之電性端點(例如： 凸塊)。
詳細而言，以捲帶自動接合方式進行晶片封裝的製程，係在完成可撓性薄膜基材上的線路及晶片上的凸塊製程之後，將可撓性薄膜基材上之元件設置區與晶片對位，並利用熱壓頭進行加熱及加壓，以進行內引腳接合(inner lead bonding，ILB)，使晶片上的凸塊與可撓性基板上的內引腳產生共晶接合而電性連接。然而，由於行動裝置、液晶顯示器、液晶電視等電子產品之功能需求日益複雜化、速度及解析度不斷提升，驅動晶片之積體電路密度亦須配合不斷增加，且接點/引腳之間隙則須持續縮減。然而，於晶片之有限空間內，增加輸出入端點(I/O)以及縮小間隙在電性表現、製程及良率上皆有其瓶頸。
本發明提供一種多晶片堆疊封裝結構，適於在不需增加單顆晶片之積體電路密度與持續縮減接點/引腳間距之情況下，仍可增加輸出入端點(I/O)的數量，以因應電子產品高速、多功能、高解析度、高效能等需求。
本發明另提供一種多晶片堆疊封裝結構的製作方法，可於一次製程即同時接合多個晶片，可有效縮減製作時間及程序，進而降低製造成本。
本發明的多晶片堆疊封裝結構包括晶片堆疊結構以及可撓性基板。晶片堆疊結構包括第一晶片與第二晶片。第一晶片具 有第一主動表面以及多個配置於第一主動表面上的第一接墊。第二晶片具有第二主動表面以及多個配置於第二主動表面上的第二接墊，其中第二晶片疊置於第一晶片的第一主動表面上並暴露出第一接墊。可撓性基板包括至少一絕緣層、多個第一引腳以及多個的第二引腳。絕緣層具有第一表面、第二表面以及元件孔。第一引腳位於絕緣層之第一表面上並延伸至元件孔中，而與第一接墊電性連接。第二引腳設置於絕緣層之第二表面上並延伸至元件孔中，而與第二接墊電性連接。
在本發明的一實施例中，上述的多晶片堆疊封裝結構更包括封裝膠體。封裝膠體填充於元件孔內以包覆第一晶片、第二晶片、第一引腳以及第二引腳。
在本發明的一實施例中，上述的可撓性基板更包括一防焊層。防焊層分別配置於絕緣層之第一表面與第二表面上，以局部覆蓋第一引腳與第二引腳。
在本發明的一實施例中，上述的多晶片堆疊封裝結構更包括膠層。膠層配置於第一晶片與第二晶片之間，其中膠層為導熱膠材。
在本發明的一實施例中，上述的第二晶片的第二主動表面的面積小於或等於第一晶片的第一主動表面的面積。
本發明另提出一種多晶片堆疊封裝結構的製作方法包括以下步驟。提供第一晶片，第一晶片具有第一主動表面以及多個配置於第一主動表面上的第一接墊。將第二晶片貼附於第一晶片 的第一主動表面上並暴露出第一接墊，以形成晶片堆疊結構，其中第二晶片具有第二主動表面以及多個配置於第二主動表面上的第二接墊。提供可撓性基板，可撓性基板包括至少一絕緣層、多個第一引腳以及多個第二引腳，絕緣層具有第一表面、第二表面以及元件孔，第一引腳位於絕緣層之第一表面上並延伸至元件孔中，第二引腳設置於絕緣層之第二表面上並延伸至元件孔中。將晶片堆疊結構與絕緣層的元件孔對位，並藉由熱壓頭使得第一引腳與第二引腳分別和第一接墊與第二接墊接合而彼此電性連接。
在本發明的一實施例中，上述的熱壓頭具有第一壓合面與第二壓合面。藉由下壓熱壓頭使得第一壓合面與第二壓合面分別抵接第一引腳以及第二引腳，並使得第一引腳與第二引腳分別和第一接墊與第二接墊接合而彼此電性連接。
在本發明的一實施例中，上述的熱壓頭具有多個引腳讓位區，以令在下壓熱壓頭的過程中，熱壓頭藉由引腳讓位區避開第二引腳，以令第一壓合面與第二壓合面分別抵接第一引腳以及第二引腳。
在本發明的一實施例中，在將晶片堆疊結構與絕緣層的元件孔對位，並藉由熱壓頭使得第一引腳與第二引腳分別與第一接墊與第二接墊接合而彼此電性連接後，更包括於元件孔內填充封裝膠體，且封裝膠體包覆第一晶片、第二晶片、第一引腳以及第二引腳。
基於上述，本發明的多晶片堆疊封裝結構包括晶片堆疊 結構以及具有多層引腳之可撓性基板，其中晶片堆疊結構之第二晶片配置於第一晶片的第一主動表面上，並暴露出第一主動表面上的第一接墊，以使第一晶片與第二晶片分別與配置於可撓性基板之絕緣層的相對二表面上的第一引腳與第二引腳電性連接。據此，本發明之多晶片堆疊封裝結構可藉由多個晶片的配置以及多層引腳之可撓性基板，使單一封裝體在不需增加單顆晶片之積體電路密度與持續縮減接點/引腳間距之情況下，仍可增加輸出入端點(I/O)的數量，以因應電子產品高速、多功能、高解析度、高效能等需求。
另一方面，本發明的多晶片堆疊封裝結構的製作方法係藉由一熱壓頭使得第一引腳與第二引腳分別與第一接墊與第二接墊共晶接合而彼此電性連接。由於熱壓頭係因應可撓性基板上的引腳佈局以及晶片上的接墊佈局，而具有引腳讓位區及其相應的壓合面。據此，可於一次製程即同時接合多個晶片，可有效縮減製作時間及程序，進而降低製造成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
20‧‧‧熱壓頭
20a‧‧‧第一壓合面
20b‧‧‧第二壓合面
20c‧‧‧引腳讓位區
100A、100B‧‧‧多晶片堆疊封裝結構
101‧‧‧晶片堆疊結構
110‧‧‧第一晶片
110a‧‧‧第一主動表面
110b‧‧‧背面
112‧‧‧第一接墊
120‧‧‧第二晶片
120a‧‧‧第二主動表面
122‧‧‧第二接墊
130a、130b‧‧‧可撓性基板
131‧‧‧元件孔
132、134‧‧‧絕緣層
132a‧‧‧第一表面
132b‧‧‧第二表面
136‧‧‧第一引腳
138‧‧‧第二引腳
140‧‧‧膠層
150‧‧‧封裝膠體
160‧‧‧防焊層
圖1A是本發明的一實施例的多晶片堆疊封裝結構的剖面示意圖。
圖1B是本發明另一實施例的多晶片堆疊封裝結構的局部剖示圖。
圖2A至圖2C是圖1A的多晶片堆疊封裝結構的多個可能實施例的局部俯視圖。
圖3A至圖3D是本發明一實施例的多晶片堆疊封裝結構的製作方法的流程剖面示意圖。
圖4是圖3C的熱壓頭的立體示意圖。
圖1A是本發明的一實施例的多晶片堆疊封裝結構的局部剖示圖。請參考圖1A，在本實施例中，多晶片堆疊封裝結構100A包括晶片堆疊結構101以及可撓性基板130a，其中晶片堆疊結構101包括第一晶片110與第二晶片120。第一晶片110具有第一主動表面110a以及多個配置於第一主動表面110a上的第一接墊112。第二晶片120具有第二主動表面120a以及多個配置於第二主動表面120a上的第二接墊122，其中第二晶片120堆疊於第一晶片110的第一主動表面110a上並暴露出第一接墊112。
可撓性基板130a包括至少一絕緣層132、多個第一引腳136以及多個第二引腳138，其中本實施例的絕緣層係以單層結構舉例說明，但非用以限制本發明，絕緣層的層數亦可視封裝結構之線路佈局而有所調整，在以下其他實施例將進一步做說明。
在本實施例中，絕緣層132具有第一表面132a與第二表 面132b，第一引腳136設置於絕緣層132之第一表面132a上並與第一接墊112連接，而第二引腳138設置於絕緣層132之第二表面132b上並與第二接墊122連接。其中，可撓性基板130a之絕緣層132例如是由聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)等材質所製成。另一方面，第一引腳136以及第二引腳138則例如是由銅等導電金屬材質所構成。第一晶片110上之第一接墊112以及第二晶片120上之第二接墊122可以是凸塊，其材質例如是金、銅或其他導電材料。
詳細而言，可撓性基板130a之絕緣層132具有元件孔131用以容納晶片，其中第一晶片110與第二晶片120即位於元件孔131內。第一引腳136由絕緣層132之第一表面132a延伸至元件孔131中，而與第一接墊112電性連接。第二引腳138由絕緣層132之第二表面132b延伸至元件孔131中，而與第二接墊122電性連接。具體而言，第二引腳138之端部較第一引腳136之端部更靠近元件孔131之中心點。一般而言，第一晶片110以及第二晶片120是藉由熱壓接合技術使第一接墊112以及第二接墊122分別與第一引腳136以及第二引腳138共晶接合，來達到機械性與電性的連接。
如圖1A所示，第一晶片110與第二晶片120之間配置有膠層140。膠層140可以是導熱膠材，例如是由環氧樹脂(epoxy)混合氧化鋁(Al2O3)、氮化鋁(AlN)或氮化硼(BN)等填料所 製成。據此，第二晶片120不但可藉由膠層140而緊密貼附於第一主動表面110a，亦可將第二晶片120上所產生的熱能透過膠層140而傳遞至第一晶片110。
另一方面，元件孔131內填入有封裝膠體150。封裝膠體150包覆第一晶片110、第二晶片120、第一引腳136以及第二引腳138，以固定第一晶片110以及第二晶片120與可撓性基板130a之間的相對位置，並且保護電性接點。更詳細來說，封裝膠體150可將第一晶片110的背面110b暴露出，也因此，無論是第一晶片110所產生的熱能，亦或是第二晶片120傳遞至第一晶片110的熱能，皆可自第一晶片110的背面110b而傳遞至外界，用以提高散熱功效。
此外，在本實施例中，可撓性基板130a更包括防焊層160。防焊層160分別配置於絕緣層132之第一表面132a與第二表面132b上，以局部覆蓋第一引腳136與第二引腳138，用以保護第一引腳136與第二引腳138，防止第一引腳136與第二引腳138因外露被污染而短路。具體而言，第一引腳136與第二引腳138延伸至元件孔131中之部分未被防焊層160所覆蓋。
圖1B是本發明另一實施例的多晶片堆疊封裝結構的局部剖示圖。請參考圖1B，圖1B的多晶片堆疊封裝結構100B與圖1A的多晶片堆疊封裝結構100A的不同處在於：多晶片堆疊封裝結構100B的可撓性基板130b為一多層可撓性基板的結構，其具有雙層絕緣層132與134，且第一引腳136位於絕緣層132與134 之間。
就製程上而言，可撓性基板130b例如是將第一引腳136與第二引腳138分別設置於絕緣層132之第一表面132a與第二表面132b上之後，接著將絕緣層134貼附於絕緣層132之第一表面132a上而覆蓋第一引腳136，用以支撐並保護第一引腳136。此外，在其他可能的實施例中，可撓性基板130b亦可是先將第一引腳136設置於絕緣層134上，接著將絕緣層134貼附於絕緣層132之第一表面132a上，以使第一引腳136位於絕緣層132與134之間。換言之，可撓性基板130b即是將兩個分別配置有單層線路層之絕緣層相互貼附而形成。
圖2A至圖2C是圖1A的多晶片堆疊封裝結構的多個可能實施例的局部俯視圖，其中為清楚表示封裝結構，圖2A至圖2C省略了封裝膠體150的繪示。請參考圖2A，在本實施例中，第二晶片120的第二主動表面120a的面積例如是小於第一晶片110的第一主動表面110a的面積，以暴露出第一接墊112。
第一接墊112分佈於第一主動表面110a的周邊，而第二接墊122分佈於第二主動表面120a的周邊。於本實施例中，第二引腳138分別經過第一主動表面110a之各邊的中央區域而與第二晶片120上之第二接墊122連接，第一引腳136則避開第一主動表面110a之各邊的中央區域而分別經過中央區域之兩側並與第一晶片110上之第一接墊112連接。另一方面，接墊112、122更可以多排交錯方式配置，以有效縮減引腳136、138間之間距。如此 佈局下，不僅可提高單位面積上引腳與接墊的數量，亦有助於提升封裝結構的線路佈局的彈性。
當然，本發明並不限定於前述的第一引腳136與第二引腳138的排列方式，如圖2B所示，第一引腳136與第二引腳138例如是以彼此交錯排列方式經過第一主動表面110a之各邊而分別與第一晶片110及第二晶片120連接。
另一方面，如圖2C所示，第二晶片120的第二主動表面120a的面積例如是等於第一晶片110的第一主動表面110a的面積，而第一晶片110與第二晶片120係以長邊對應短邊之十字相交方式形成堆疊結構，相同地，第二晶片120堆疊於第一晶片110的第一主動表面110a上並暴露出第一接墊112。於本實施例中，第一接墊112分佈於第一主動表面110a之短邊側，第二接墊122分佈於第二主動表面120a的四邊，而第一引腳136與第二引腳138係彼此交錯排列而分別與第一晶片110及第二晶片120連接。然而，本發明並不限制第一接墊112與第二接墊122以及第一引腳136與第二引腳138之配置方式，只要在封裝結構的空間允許之下，其配置方式可依設計需求做最適當之調整。需說明的是，圖1B的多晶片堆疊封裝結構100B的俯視結構大致上與圖1A的多晶片堆疊封裝結構100A相同或相似，本發明對此不加贅述。
為進一步說明前述實施例的內容，以下將以圖1A的多晶片堆疊封裝結構100A為例，並配合圖3A至圖3D對多晶片堆疊 封裝結構的製作方法進行介紹。
圖3A至圖3D是本發明一實施例的多晶片堆疊封裝結構的製作方法的流程剖面示意圖。圖4是圖3C的熱壓頭的立體示意圖。本實施例的多晶片堆疊封裝結構的製作方法包括下列步驟。
首先，如圖3A所示，提供第一晶片110，其中第一晶片110具有第一主動表面110a以及多個配置於第一主動表面110a上的第一接墊112。第一接墊112可以是凸塊，其材質例如是金、銅或其他導電材料。
接著，如圖3B所示，將第二晶片120藉由膠層140貼附於第一晶片110的第一主動表面110a上並暴露出第一接墊112，以形成晶片堆疊結構101，其中第二晶片120具有第二主動表面120a以及多個配置於第二主動表面120a上的第二接墊122。同樣地，第二接墊122可以是凸塊，其材質例如是金、銅或其他導電材料。膠層140可以是導熱膠材，例如是由環氧樹脂(epoxy)混合氧化鋁(Al2O3)、氮化鋁(AlN)或氮化硼(BN)等填料所製成。據此，第二晶片120不但可藉由膠層140而緊密貼附於第一主動表面110a上，亦可將第二晶片120所產生的熱能透過膠層140而傳遞至第一晶片110。
之後，如圖3C所示，提供一可撓性基板130a，其中可撓性基板130a包括絕緣層132、多個第一引腳136以及多個第二引腳138。絕緣層132具有第一表面132a與第二表面132b，第一引腳136設置於絕緣層132之第一表面132a上並延伸至元件孔 131中，而第二引腳138設置於絕緣層132之第二表面132b上並延伸至元件孔131中。可撓性基板130a更包括防焊層160，防焊層160分別配置於絕緣層132之第一表面132a與第二表面132b上，以局部覆蓋第一引腳136與第二引腳138。具體而言，第一引腳136與第二引腳138延伸至元件孔131中之部分未被防焊層160所覆蓋。接著，將晶片堆疊結構101對位於絕緣層132的元件孔131，並藉由熱壓頭20加熱加壓使第一引腳136與第二引腳138分別與第一接墊112與第二接墊122彼此共晶接合，來達到機械性與電性的連接。具體而言，第二引腳138之端部較第一引腳136之端部更靠近元件孔131之中心點。
在本實施例中，可撓性基板130a之絕緣層132例如是由聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)等材質所製成。另一方面，第一引腳136以及第二引腳138則例如是由銅所構成。第一晶片110上之第一接墊112以及第二晶片120上之第二接墊122可以是凸塊，其材質例如是金、銅或其他導電材料。
更詳細而言，熱壓頭20具有第一壓合面20a與第二壓合面20b，藉由下壓熱壓頭20可使得第一壓合面20a與第二壓合面20b分別抵接第一引腳136以及第二引腳138，並使得第一引腳136與第二引腳138分別與第一接墊112與第二接墊122共晶接合而彼此電性連接。其中，第一壓合面20a與第二壓合面20b是位於 不同平面上，且熱壓頭20的第二壓合面20b的面積大於第二主動表面120a的面積，以令在下壓熱壓頭20的過程中，可使得第二晶片120容置於熱壓頭20內。
在執行完上述步驟，如圖3D所示，於元件孔131內填入封裝膠體150，且封裝膠體150包覆第一晶片110、第二晶片120、第一引腳136以及第二引腳138。更詳細來說，封裝膠體150可將第一晶片110的背面110b暴露出，也因此，無論是第一晶片110所產生的熱能，亦或是第二晶片120傳遞至第一晶片110的熱能，皆可自第一晶片110的背面110b而傳遞至外界，用以提高散熱功效。最後，藉由熱固化或光固化的方式固化封裝膠體150，以固定第一晶片110以及第二晶片120與可撓性基板130a之間的相對位置。至此，多晶片堆疊封裝結構100A的製作已大致完成。
另一方面，如圖4所示，熱壓頭20具有多個引腳讓位區20c，以令在下壓熱壓頭20的過程中，熱壓頭20藉由引腳讓位區20c避開第二引腳138，使得第一壓合面20a與第二壓合面20b分別抵接第一引腳136以及第二引腳138。據此，有效避免在下壓熱壓頭20的過程中，造成第一引腳136與第二引腳138的損毀，以大幅提高製程良率。
綜上所述，本發明的多晶片堆疊封裝結構包括晶片堆疊結構以及具有多層引腳之可撓性基板，其中晶片堆疊結構之第二晶片配置於第一晶片的第一主動表面上，並暴露出第一主動表面上的第一接墊，以使第一晶片與第二晶片分別與配置於可撓性基 板之絕緣層的相對二表面上的第一引腳與第二引腳電性連接。據此，本發明之多晶片堆疊封裝結構可藉由多個晶片的配置以及多層引腳之可撓性基板，使單一封裝體在不需增加單顆晶片之積體電路密度與持續縮減接點/引腳間距之情況下，仍可增加輸出入端點(I/O)的數量，以因應電子產品高速、多功能、高解析度、高效能等需求。
另一方面，本發明的多晶片堆疊封裝結構的製作方法係藉由一熱壓頭使得第一引腳與第二引腳分別與第一晶片之第一接墊與第二晶片之第二接墊共晶接合而彼此電性連接。由於熱壓頭係因應可撓性基板上的引腳佈局以及晶片上的接墊佈局，而具有引腳讓位區及其相應的壓合面。據此，可於一次製程即同時接合多個晶片，可有效縮減製作時間及程序，進而降低製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100A‧‧‧多晶片堆疊封裝結構
101‧‧‧晶片堆疊結構
110‧‧‧第一晶片
110a‧‧‧第一主動表面
110b‧‧‧背面
112‧‧‧第一接墊
120‧‧‧第二晶片
120a‧‧‧第二主動表面
122‧‧‧第二接墊
130a‧‧‧可撓性基板
131‧‧‧元件孔
132‧‧‧絕緣層
132a‧‧‧第一表面
132b‧‧‧第二表面
136‧‧‧第一引腳
138‧‧‧第二引腳
140‧‧‧膠層
150‧‧‧封裝膠體
160‧‧‧防焊層

Claims (10)

  1. 一種多晶片堆疊封裝結構，包括：一晶片堆疊結構，包括一第一晶片與一第二晶片，該第一晶片具有一第一主動表面以及多個配置於該第一主動表面上的第一接墊，而該第二晶片具有一第二主動表面以及多個配置於該第二主動表面上的第二接墊，其中該第二晶片疊置於該第一晶片的該第一主動表面上並暴露出該些第一接墊；以及一可撓性基板，包括至少一絕緣層、多個第一引腳以及多個第二引腳，該至少一絕緣層具有一第一表面、一第二表面以及一元件孔，該第一引腳位於該至少一絕緣層之該第一表面上並延伸至該元件孔中，而與該第一接墊電性連接，該第二引腳設置於該至少一絕緣層之該第二表面上並延伸至該元件孔中，而與該第二接墊電性連接。
  2. 如申請專利範圍第1項所述的多晶片堆疊封裝結構，更包括一封裝膠體，填充於該元件孔內以包覆該第一晶片、該第二晶片、該些第一引腳以及該些第二引腳。
  3. 如申請專利範圍第1項所述的多晶片堆疊封裝結構，其中該可撓性基板更包括一防焊層，分別配置於該至少一絕緣層之該第一表面與該第二表面上，以局部覆蓋該些第一引腳與該些第二引腳。
  4. 如申請專利範圍第1項所述的多晶片堆疊封裝結構，更包括一膠層，配置於該第一晶片與該第二晶片之間，其中該膠層 為導熱膠材。
  5. 如申請專利範圍第1項所述的多晶片堆疊封裝結構，其中該第二晶片的該第二主動表面的面積小於或等於該第一晶片的該第一主動表面的面積。
  6. 一種多晶片堆疊封裝結構的製作方法，包括：提供一第一晶片，該第一晶片具有一第一主動表面以及多個配置於該第一主動表面上的第一接墊；將一第二晶片貼附於該第一晶片的該第一主動表面上並暴露出該些第一接墊，以形成一晶片堆疊結構，其中該第二晶片具有一第二主動表面以及多個配置於該第二主動表面上的第二接墊；提供一可撓性基板，該可撓性基板包括至少一絕緣層、多個第一引腳以及多個第二引腳，該至少一絕緣層具有一第一表面、一第二表面以及一元件孔，該第一引腳位於該至少一絕緣層之該第一表面上並延伸至該元件孔中，該第二引腳設置於該至少一絕緣層之該第二表面上並延伸至該元件孔中；以及將該晶片堆疊結構與該至少一絕緣層的該元件孔對位，並藉由一熱壓頭使得該些第一引腳與該些第二引腳分別和該些第一接墊與該些第二接墊接合而彼此電性連接。
  7. 如申請專利範圍第6項所述的多晶片堆疊封裝結構的製作方法，其中該熱壓頭具有一第一壓合面與一第二壓合面，藉由下壓該熱壓頭使得該第一壓合面與該第二壓合面分別抵接該些第一引腳以及該些第二引腳，並使得該些第一引腳與該些第二引腳 分別和該些第一接墊與該些第二接墊接合而彼此電性連接。
  8. 如申請專利範圍第7項所述的多晶片堆疊封裝結構的製作方法，其中該熱壓頭具有多個引腳讓位區，以令在下壓該熱壓頭的過程中，該熱壓頭藉由該些引腳讓位區避開該些第二引腳，以令該第一壓合面與該第二壓合面分別抵接該些第一引腳以及該些第二引腳。
  9. 如申請專利範圍第6項所述的多晶片堆疊封裝結構的製作方法，其中在將該晶片堆疊結構與該至少一絕緣層的該元件孔對位，並藉由該熱壓頭使得該些第一引腳與該些第二引腳分別與該些第一接墊與該些第二接墊接合而彼此電性連接後，更包括：於該元件孔內填充一封裝膠體，且該封裝膠體包覆該第一晶片、該第二晶片、該些第一引腳以及該些第二引腳。
  10. 如申請專利範圍第6項所述的多晶片堆疊封裝結構的製作方法，其中該第二晶片的該第二主動表面的面積小於或等於該第一晶片的該第一主動表面的面積。
TW102135400A 2013-09-30 2013-09-30 多晶片堆疊封裝結構及其製造方法 TWI515865B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102135400A TWI515865B (zh) 2013-09-30 2013-09-30 多晶片堆疊封裝結構及其製造方法
CN201310740186.XA CN104517924B (zh) 2013-09-30 2013-12-30 多芯片堆叠封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102135400A TWI515865B (zh) 2013-09-30 2013-09-30 多晶片堆疊封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201513296A true TW201513296A (zh) 2015-04-01
TWI515865B TWI515865B (zh) 2016-01-01

Family

ID=52793014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135400A TWI515865B (zh) 2013-09-30 2013-09-30 多晶片堆疊封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN104517924B (zh)
TW (1) TWI515865B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121696B2 (en) 2016-02-16 2018-11-06 Winbond Electronics Corp. Electronic device package and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739238B (zh) * 2019-10-29 2021-03-19 颀中科技（苏州）有限公司 Cof封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
KR100744146B1 (ko) * 2006-08-08 2007-08-01 삼성전자주식회사 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
KR20080032442A (ko) * 2006-10-09 2008-04-15 삼성전자주식회사 다중 테이프 기판을 구비하는 반도체 패키지 및 그제조방법
TWI334210B (en) * 2007-01-31 2010-12-01 Chipmos Technologies Bermuda Inner lead bonding package
TWI327359B (en) * 2007-02-13 2010-07-11 Advanced Semiconductor Eng Stacked semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121696B2 (en) 2016-02-16 2018-11-06 Winbond Electronics Corp. Electronic device package and manufacturing method thereof

Also Published As

Publication number Publication date
CN104517924B (zh) 2018-02-06
CN104517924A (zh) 2015-04-15
TWI515865B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR101366455B1 (ko) 반도체 장치, 패키징 방법 및 구조
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US11127341B2 (en) Light emitting module and display device
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
TW201436161A (zh) 半導體封裝件及其製法
TWI589059B (zh) 電子封裝件
CN112563253A (zh) 膜上芯片封装和包括该膜上芯片封装的显示装置
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
TWI559464B (zh) 封裝模組及其基板結構
TWI509756B (zh) 薄膜覆晶封裝結構
US9252126B2 (en) Multi Chip Package-type semiconductor device
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
TWI778260B (zh) 封裝堆疊結構及其製法與載板組件
WO2014136735A1 (ja) 半導体装置
TWI700786B (zh) 薄膜覆晶封裝結構
TW201508877A (zh) 半導體封裝件及其製法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
TWI435667B (zh) 印刷電路板組件
TWI529898B (zh) 半導體封裝件及其製法
JP5078631B2 (ja) 半導体装置
TW200845354A (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
TWI778654B (zh) 電子封裝件及其製法