TWI778260B - 封裝堆疊結構及其製法與載板組件 - Google Patents
封裝堆疊結構及其製法與載板組件 Download PDFInfo
- Publication number
- TWI778260B TWI778260B TW108115893A TW108115893A TWI778260B TW I778260 B TWI778260 B TW I778260B TW 108115893 A TW108115893 A TW 108115893A TW 108115893 A TW108115893 A TW 108115893A TW I778260 B TWI778260 B TW I778260B
- Authority
- TW
- Taiwan
- Prior art keywords
- organic material
- material substrate
- circuit
- layers
- stack structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 189
- 239000011368 organic material Substances 0.000 claims abstract description 170
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 145
- 239000000463 material Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005191 phase separation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XLTRGZZLGXNXGD-UHFFFAOYSA-N benzene;1h-pyrazole Chemical compound C=1C=NNC=1.C1=CC=CC=C1 XLTRGZZLGXNXGD-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- -1 columns Chemical compound 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Led Device Packages (AREA)
Abstract
一種封裝堆疊結構及其製法，係於複數有機材基板之最上側者設置電子元件，而其它有機材基板未接置有晶片，以將預計層數之線路層分別佈設於該些有機材基板中，俾藉由該些有機材基板分散熱應力，以避免最下側有機材基板與電路板之間因CTE不匹配而相分離之問題。
Description
本發明係關於一種封裝製程，特別是關於一種封裝堆疊結構及其製法與載板組件。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品亦逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢發展。
如第1圖所示，係為習知電子裝置1的剖視示意圖。該電子裝置1包括一如電路板之母板1b及安裝於該母板1b上之電子封裝件1a。該電子封裝件1a係包含一封裝基板11、利用複數導電凸塊100覆晶結合該封裝基板11之半導體晶片10、及固定該半導體晶片10且包覆該些導電凸塊100之底膠12。該電子封裝件1a之封裝基板11係以複數銲球13接置於該母板1b上。
於半導體技術的發展中，因覆晶封裝製程中之半導體晶片10(或該電子封裝件1a)之尺寸係有愈來愈大的趨勢，因而造成該半導體晶片10於封裝後會因應力集中而在各角落形成的晶片角落應力(Die Corner Stress)也愈來愈高，致使其與該底膠12之間會產生強大的應力，如第1圖所示之虛線圓圈處，導致該半導體晶片10會沿角落處發生破裂(Crack)。為解決此問題，業界一般使用超低(Ultra low)熱膨脹係數(Coefficient of Thermal Expansion，簡稱CTE)之絕
緣基材作為該封裝基板11之板體，如銅箔複合材(copper clad laminate，簡稱CCL)、ABF(Ajinomoto Build-up Film)、預浸材(Prepreg，簡稱PP)、防焊層(Solder Mask，簡稱SM)等之選材，以降低晶片角落應力(Die Corner Stress)。
惟，習知電子裝置1中，該母板1b的板材的CTE並未配合該封裝基板11變小，造成該封裝基板11與該母板1b之間因CTE不匹配(mismatch)而相分離，進而存在該銲球13之連接可靠度(Reliability)之問題，造成該封裝基板11無法有效電性連接該母板1b(如斷路)或無法通過可靠度測試(如未完全接合)，致使產品之良率不佳。
再者，因該封裝基板11之尺寸會依據晶片數量需求增加而愈來愈大，且其層數亦愈來愈高，故該封裝基板11之製程良率也隨之降低(即層數越多，誤差越大)，因而造成該封裝基板11之製作成本遽增。例如，以十層線路層之封裝基板11為例，每一層之線路層之製作良率約為95%，則十層之線路層之封裝基板11之良率則為59.8%(即0.9510)，故以現有製程難以完成該封裝基板11之製作，恐需重新規劃製程，因而大幅增加製程難度。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種封裝堆疊結構，係包括：至少一電子元件；以及一具有複數線路層之載板組件，係包含有一具有第一線路部之第一有機材基板以及至少一具有第二線路部之第二有機材基板，且該第一有機材基板藉由複數支撐體堆疊於該第二有機材基板上，其中，用以
電性連接該電子元件之該複數線路層之層數係分配於該第一線路部及該第二線路部中，且該電子元件接置於該第一有機材基板上並電性連接該複數線路層。
本發明復提供一種封裝堆疊結構之製法，係包括：提供一具有第一線路部之第一有機材基板及至少一具有第二線路部之第二有機材基板；接置至少一電子元件於該第一有機材基板上；以及將該第一有機材基板藉由複數支撐體堆疊於該第二有機材基板上，以構成具有複數線路層之載板組件，並令該電子元件電性連接該複數線路層，其中，用以電性連接該電子元件之該複數線路層之層數係分配於該第一線路部及該第二線路部中。
前述之封裝堆疊結構及其製法中，該第一線路部之線路層之層數係不同於該第二線路部之線路層之層數。
前述之封裝堆疊結構及其製法中，該第一線路部之線路層之層數係相同於該第二線路部之線路層之層數。
前述之封裝堆疊結構及其製法中，復包括設置散熱件於該第一有機材基板上。
前述之封裝堆疊結構及其製法中，該第一有機材基板係與複數該第二有機材基板相堆疊，且各該第二有機材基板之間係藉由複數支撐件相堆疊。
前述之封裝堆疊結構及其製法中，該支撐體係電性連接該第一有機材基板與第二有機材基板。
前述之封裝堆疊結構及其製法中，復包括將該第二有機材基板藉由複數導電元件堆疊於一電路板上。例如，該導電元件係電性連接該電路板與該第二有機材基板，且該第二有機材基板之熱膨脹係數介於該電路板之熱膨脹係數與該第一有機材基板之熱膨脹係數之間。另外，該第二有機材基板之熱膨脹係數不同於該電路板之熱膨脹係數。
前述之封裝堆疊結構及其製法中，該第一有機材基板之熱膨脹係數不同於該第二有機材基板之熱膨脹係數。
本發明另提供一種載板組件，其配置有複數線路層，該載板組件係包括：第一有機材基板，係具有第一線路部；以及第二有機材基板，係具有第二線路部，且該第一有機材基板藉由複數支撐體堆疊於該第二有機材基板上，其中，該複數線路層之層數係分配於該第一線路部及該第二線路部中。
前述之載板組件中，該第一線路部之線路層之層數係不同於該第二線路部之線路層之層數。
前述之載板組件中，該第一線路部之線路層之層數係相同於該第二線路部之線路層之層數。
前述之載板組件中，該第一有機材基板係與複數該第二有機材基板相堆疊，且各該第二有機材基板之間係藉由複數支撐件相堆疊。進一步，復包括形成於各該第二有機材基板之間的包覆層，其包覆該複數支撐件。
前述之載板組件中，該支撐體係電性連接該第一有機材基板與第二有機材基板。
前述之載板組件中，該第一有機材基板之熱膨脹係數不同於該第二有機材基板之熱膨脹係數。
前述之載板組件中，復包括包覆該複數支撐體的包覆層。
由上可知，本發明之封裝堆疊結構及其製法與載板組件中，主要藉由將預計層數之線路層分別佈設於該第一與第二有機材基板中，故相較於習知技術，本發明可藉由該第二有機材基板分散熱應力，以避免該第一有機材基板與該電路板之間因CTE不匹配而相分離之問題，令該第二有機材基板能有效電性連接該電路板或能通過可靠度測試，進而提高產品之良率。
再者，即使線路層之層數愈來愈高，仍可藉由將預計層數之線路層分別佈設於該第一與第二有機材基板中，以提升製程良率，故能有效降低製作成本。
又，藉由該第一與第二有機材基板之CTE不相同，以令該封裝堆疊結構之CTE逐步變化，而避免該封裝堆疊結構因熱應力變化過大而發生翹曲之問題。
1‧‧‧電子裝置
1a‧‧‧電子封裝件
1b‧‧‧母板
10‧‧‧半導體晶片
100‧‧‧導電凸塊
11‧‧‧封裝基板
12,202‧‧‧底膠
13‧‧‧銲球
2,3‧‧‧封裝堆疊結構
2a,3a,4a,4b‧‧‧載板組件
20‧‧‧電子元件
20a‧‧‧作用面
20b‧‧‧非作用面
200‧‧‧電極墊
201‧‧‧導電凸塊
21‧‧‧第一有機材基板
21a‧‧‧第一表面
21b‧‧‧第二表面
21’‧‧‧第一線路部
210‧‧‧第一絕緣層
211‧‧‧第一線路層
22‧‧‧第二有機材基板
22a‧‧‧第一側
22b‧‧‧第二側
22’‧‧‧第二線路部
220‧‧‧第二絕緣層
221‧‧‧第二線路層
23‧‧‧散熱件
23a‧‧‧結合層
23b‧‧‧黏著層
230‧‧‧片體
231‧‧‧腳部
24‧‧‧支撐體
25‧‧‧導電元件
26‧‧‧電路板
30‧‧‧支撐件
40‧‧‧包覆層
S‧‧‧空曠空間
第1圖係為習知電子裝置之剖面示意圖。
第2A至2E圖係為本發明之封裝堆疊結構之製法之剖面示意圖。
第3圖係為本發明之封裝堆疊結構之另一實施例之剖面示意圖。
第4A及4B圖係為本發明之載板組件之不同實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“第一”、“第二”、及“一”等之用語，亦僅為便於敘述
之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之封裝堆疊結構2之製法之剖面示意圖。
如第2A圖所示，提供一具有第一線路部21’之第一有機材基板21。
於本實施例中，該第一有機材基板21係為具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)，其定義有相對之第一表面21a與第二表面21b，且該第一線路部21’係包含至少一第一絕緣層210與設於該第一絕緣層210上之第一線路層211。例如，以線路重佈層(redistribution layer，簡稱RDL)方式形成扇出(fan out)型第一線路層211，其材質係為銅，且形成該第一絕緣層210之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材或如綠漆、石墨之防銲材。
如第2B圖所示，接置至少一電子元件20於該第一有機材基板21上，且令該電子元件20電性連接該第一線路部21’之第一線路層211。
於本實施例中，該電子元件20例如為封裝件、主動元件、被動元件或其三者組合等，其中，該封裝件係例如晶片級封裝(Chip Scale Package，簡稱CSP)，該主動元件係例如半導體晶片，該被動元件係例如電阻、電容及電感。於本實施例中，該電子元件20係為主動元件，其具有相對之作用面20a與非作用面20b，該作用面20a具有複數電極墊200，使該些電極墊200藉由複數如銲錫材料之導電凸塊201以覆晶方式設於該第一有機材基板21之第一表面21a上且電性連接該第一線路層211，並以底膠202包覆該些導電凸塊201；或者，該電子元件20可以其非作用面20b設於該第一有機材基板21之第一表面21a上且該些電極墊200藉由複數銲線(圖略)以打線方式電性連接該第一線路層211；亦或，該電子元
件20可直接接觸該第一線路層211以電性連接該第一線路層211。然而，有關該電子元件20電性連接該第一有機材基板21之方式不限於上述。
再者，有關該電子元件20之配置方式繁多，如設於該第一有機材基板21之第二表面21b，並無特別限制。
如第2C圖所示，可選擇性設置一散熱件23於該第一有機材基板21之第一表面21a上。
於本實施例中，該散熱件23係為金屬構造並包含有片體230及腳部231，且以其片體230藉由結合層23a結合於該電子元件20之非作用面20b上，並使該散熱件23之腳部231藉由黏著層23b架設於該第一有機材基板21之第一表面21a(或第一線路層211)上。例如，該結合層23a係為導熱介面材(Thermal Interface Material，簡稱TIM)、導熱膠或其它適當材質，且該黏著層23b係為絕緣膠、導電膠或其它適當材質等。
如第2D圖所示，將該第一有機材基板21藉由複數支撐體24堆疊於至少一具有第二線路部22’之第二有機材基板22上，且該第二有機材基板22未接置有晶片，並使該第一與第二有機材基板21,22之間呈現有空曠空間S。
於本實施例中，該第二有機材基板22係為具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)，其定義有相對之第一側22a與第二側22b，以令該第一有機材基板21以其第二表面21b堆疊於該第二有機材基板22之第一側22a上，且該第二線路部22’係包含至少一第二絕緣層220與設於該第二絕緣層220上之第二線路層221。例如，以線路重佈層(redistribution layer，簡稱RDL)方式形成扇出(fan out)型第二線路層221，其材質係為銅，且形成該第二絕緣層220之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材或如綠漆、石墨之防銲材。
再者，該第一有機材基板21之熱膨脹係數(Coefficient of Thermal Expansion，簡稱CTE)不同於(如小於)該第二有機材基板22之熱膨脹係數。例如，當該第一線路部21’之第一線路層211之層數相同於該第二線路部22’之第二線路層221之層數時，藉由形成該第一絕緣層210之材質不同於形成該第二絕緣層220之材質，以令該第一有機材基板21之熱膨脹係數不同於該第二有機材基板22之熱膨脹係數。
或者，當形成該第一絕緣層210之材質相同於形成該第二絕緣層220之材質時，藉由該第一線路部21’之第一線路層211(或該第一絕緣層210)之層數不同於該第二線路部22’之第二線路層221(或該第二絕緣層220)之層數，以令該第一有機材基板21之熱膨脹係數不同於該第二有機材基板22之熱膨脹係數。
另外，該支撐體24係為銲球(solder ball)、銅核心球或如銅材或金材等之金屬件(如柱狀、塊狀或針狀)等，其電性連接該第一與第二有機材基板21,22。
如第2E圖所示，將該第二有機材基板22以其第二側22b藉由複數導電元件25接置於一電路板26上。
於本實施例中，該電路板26之絕緣板體之材質係不同於該第一與第二絕緣層210,220之材質，且該第二有機材基板22之熱膨脹係數不同於(如小於)該電路板26之熱膨脹係數。
再者，該導電元件25係為銲球(solder ball)、銅核心球或如銅材或金材等之金屬件(如柱狀、塊狀或針狀)等，其電性連接該電路板26與該第二有機材基板22。
本發明之製法主要藉由將預計層數之線路層分別佈設於該第一有機材基板21與第二有機材基板22中，再將第一有機材基板21與第二有機材基
板22以組合方式(如堆疊)構成所需線路層數量之載板組件2a，且該第一有機材基板21與第二有機材基板22之CTE不相同，故相較於習知技術，本發明之製法於該電路板26之CTE維持不變之情況下，可藉由該第二有機材基板22緩衝該載板組件2a之整體熱膨脹變形量，以避免該載板組件2a與該電路板26之間因CTE不匹配而相分離之問題，即避免該導電元件25之連接可靠度之問題，因而該第二有機材基板22能有效電性連接該電路板26或該載板組件2a能通過可靠度測試，進而提高產品之良率。
再者，即使該載板組件2a之尺寸依據晶片數量需求增加而愈來愈大，致使其線路層之層數愈來愈高，仍可藉由將預計層數之線路層(第一與第二線路層211,221)分別佈設於該第一與第二有機材基板21,22中，以提升該載板組件2a之製程良率，故能有效降低該載板組件2a之製作成本。
例如，以十層線路層之載板組件2a為例，可將七層之第一線路層211配置於該第一有機材基板21，而將三層之第二線路層221配置於該第二有機材基板22，若每一層之線路層之製作良率約為95%，則該第一有機材基板21之良率為68.8%(即0.957)，而該第二有機材基板22之良率為85.7%(即0.953)，故以現有製程即可完成該載板組件2a之製作，因而大幅降低製程成本。
應可理解地，亦可將六層之第一線路層211配置於該第一有機材基板21，而將四層之第二線路層221配置於該第二有機材基板22；或者，可將五層之第一線路層211配置於該第一有機材基板21，而將五層之第二線路層221配置於該第二有機材基板22。因此，有關線路層之層數可依需求配置於該第一與第二有機材基板21,22中。
又，於該封裝堆疊結構2中，各板結構之排設可依CTE之大小依序，如由上而下依序為第一有機材基板21(CTE最小)、第二有機材基板22(CTE
介於第一有機材基板與電路板之間)及電路板26(CTE最大)，以令CTE由上往下逐步變化，而避免因熱應力變化過大而發生翹曲之問題。
於另一實施例中，如第3圖所示之封裝堆疊結構3，亦可依良率需求，使該載板組件3a包含複數個第二有機材基板22，且各該第二有機材基板22之間係藉由複數支撐件30相堆疊。例如，各該第二有機材基板22之熱膨脹係數可相同或不相同，且該支撐件30係為銲球(solder ball)、銅核心球或如銅材或金材等之金屬件(如柱狀、塊狀或針狀)等，其電性連接該電路板26與各該第二有機材基板22。具體地，若各該第二有機材基板22之熱膨脹係數不相同時，各該第二有機材基板22之熱膨脹係數之數值可由第一有機材基板21之側朝向該電路板26之側依序增大。
因此，若以十層線路層之載板組件3a為例，可將兩層之第一線路層211配置於該第一有機材基板21，而將兩層之第二線路層221配置於四個第二有機材基板22，若每一層之線路層之製作良率約為95%，則該第一有機材基板21之良率為90.3%(即0.952)，而各該第二有機材基板22之良率為90.3%(即0.952)，故以現有製程即可完成該載板組件3a之製作，因而大幅降低製程成本。
本發明復提供一種封裝堆疊結構2,3，其包括：一第一有機材基板21、至少一電子元件20以及至少一第二有機材基板22。
所述之第一有機材基板21係具有第一線路部21’。
所述之電子元件20係接置於該第一有機材基板21上且電性連接該第一線路部21’。
所述之第二有機材基板22係具有第二線路部22’且供該第一有機材基板21藉由複數支撐體24堆疊於其上，其中，該第二有機材基板22未接置有晶片。
於一實施例中，該第一線路部21’之線路層之層數係不同於該第二線路部22’之線路層之層數。
於一實施例中，該第一線路部21’之線路層之層數係相同於該第二線路部22’之線路層之層數。
於一實施例中，該第一有機材基板21上係設有散熱件23。
於一實施例中，該第一有機材基板21係與複數該第二有機材基板22相堆疊，且各該第二有機材基板22之間係藉由複數支撐件30相堆疊。
於一實施例中，該支撐體24係電性連接該第一與第二有機材基板21,22。
於一實施例中，所述之封裝堆疊結構2,3復包括一電路板26，係供該第二有機材基板22藉由複數導電元件25堆疊於其上。例如，該導電元件25係電性連接該電路板26與該第二有機材基板22。另外，該第二有機材基板22之熱膨脹係數不同於該電路板26之熱膨脹係數。
於一實施例中，該第一有機材基板21之熱膨脹係數不同於該第二有機材基板22之熱膨脹係數。
請一併參見第4A及4B圖，本發明亦提供一種載板組件2a,3a,4a,4b，其配置有複數線路層，該載板組件2a,3a,4a,4b係包括：至少一第一有機材基板21以及至少一第二有機材基板22。
所述之第一有機材基板21係具有第一線路部21’。
所述之第二有機材基板22係具有第二線路部22’，且該第一有機材基板21藉由複數支撐體24堆疊於該第二有機材基板22上，其中，該載板組件2a,3a,4a,4b之複數線路層之層數係分配於該第一線路部21’及該第二線路部22’中。
於一實施例中，該第一線路部21’之線路層之層數係不同於該第二線路部22’之線路層之層數。
於一實施例中，該第一線路部21’之線路層之層數係相同於該第二線路部22’之線路層之層數。
於一實施例中，該第一有機材基板21係與複數該第二有機材基板22相堆疊，且各該第二有機材基板22之間係藉由複數支撐件30相堆疊。進一步，所述之載板組件4b復包括形成於各該第二有機材基板22之間的包覆層40，其包覆該複數支撐件30。具體地，該包覆層40係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)。
於一實施例中，該支撐體24係電性連接該第一有機材基板21與第二有機材基板22。
於一實施例中，該第一有機材基板21之熱膨脹係數不同於該第二有機材基板22之熱膨脹係數。
於一實施例中，所述之載板組件4b復包括包覆該複數支撐體24的包覆層40。具體地，該包覆層40係為絕緣材，如聚醯亞胺(PI)、乾膜、環氧樹脂之封裝膠體或封裝材。
綜上所述，本發明之封裝堆疊結構及其製法與載板組件，係藉由將預計層數之線路層分別佈設於該第一與第二有機材基板中，且該第一與第二有機材基板之CTE不相同，故本發明能藉由該第二有機材基板分散熱應力，以避免該第一有機材基板與該電路板之間因CTE不匹配而相分離之問題，因而該第二有機材基板能有效電性連接該電路板或該第一及第二有機材基板能通過可靠度測試，進而提高產品之良率。
再者，即使線路層之層數需求多，仍可藉由將預計層數之線路層分別佈設於多個第二有機材基板中，以提升各有機材基板之製程良率，故能有效降低各有機材基板之製作成本。
又，於該封裝堆疊結構中，有機材基板與電路板可依CTE之大小依序排設，以避免因熱應力變化過大而發生翹曲之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝堆疊結構
2a‧‧‧載板組件
20‧‧‧電子元件
21‧‧‧第一有機材基板
21’‧‧‧第一線路部
210‧‧‧第一絕緣層
211‧‧‧第一線路層
22‧‧‧第二有機材基板
22b‧‧‧第二側
22’‧‧‧第二線路部
220‧‧‧第二絕緣層
221‧‧‧第二線路層
23‧‧‧散熱件
25‧‧‧導電元件
26‧‧‧電路板
Claims (9)
- 一種封裝堆疊結構之製法，係包括：提供一具有第一線路部之第一有機材基板及至少一具有第二線路部之第二有機材基板，其中，先設定欲形成複數線路層之層數，再將該複數線路層依據該層數進行分配以分別佈設於該第一與第二線路部中，且該第一有機材基板係定義有相對之第一表面與第二表面，該第二有機材基板係定義有相對之第一側與第二側；將該第一有機材基板以其第二表面藉由複數支撐體堆疊於該第二有機材基板之第一側上，以構成具有複數該線路層之載板組件，其中，該第一有機材基板與第二有機材基板之間呈現有空曠空間；於構成該載板組件後，接置至少一電子元件於該第一有機材基板之第一表面上，且該電子元件係為半導體晶片，並令該電子元件電性連接該複數線路層；以及於接置該電子元件後，將該載板組件之第二有機材基板以其第二側藉由複數導電元件接置於一電路板上。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該第一線路部之線路層之層數係不同於該第二線路部之線路層之層數。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該第一線路部之線路層之層數係相同於該第二線路部之線路層之層數。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，復包括設置散熱件於該第一有機材基板上。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該第 一有機材基板係與複數該第二有機材基板相堆疊，且各該第二有機材基板之間係藉由複數支撐件相堆疊。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該支撐體係電性連接該第一有機材基板與第二有機材基板。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該導電元件係電性連接該電路板與該第二有機材基板。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該第二有機材基板之熱膨脹係數不同於該電路板之熱膨脹係數，且該第二有機材基板之熱膨脹係數介於該電路板之熱膨脹係數與該第一有機材基板之熱膨脹係數之間。
- 如申請專利範圍第1項所述之封裝堆疊結構之製法，其中，該第一有機材基板之熱膨脹係數不同於該第二有機材基板之熱膨脹係數。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910492840.7A CN111799242A (zh) | 2019-04-09 | 2019-06-06 | 封装堆叠结构及其制法与载板组件 |
| US16/538,286 US20200328142A1 (en) | 2019-04-09 | 2019-08-12 | Package stack structure, method for fabricating the same, and carrier component |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108112327 | 2019-04-09 | ||
| TW108112327 | 2019-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202038391A TW202038391A (zh) | 2020-10-16 |
| TWI778260B true TWI778260B (zh) | 2022-09-21 |
Family
ID=72805384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108115893A TWI778260B (zh) | 2019-04-09 | 2019-05-08 | 封裝堆疊結構及其製法與載板組件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111799182A (zh) |
| TW (1) | TWI778260B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI763319B (zh) * | 2021-02-22 | 2022-05-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI824414B (zh) * | 2022-02-16 | 2023-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012938A1 (en) * | 2001-08-24 | 2004-01-22 | Sylvester Mark F. | Interconnect module with reduced power distribution impedance |
| US20050189636A1 (en) * | 2003-12-17 | 2005-09-01 | Sergey Savastiouk | Packaging substrates for integrated circuits and soldering methods |
| US20080003716A1 (en) * | 2006-07-03 | 2008-01-03 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| US20080111226A1 (en) * | 2006-11-15 | 2008-05-15 | White George E | Integration using package stacking with multi-layer organic substrates |
| US20090267238A1 (en) * | 2008-04-28 | 2009-10-29 | Douglas James Joseph | Bridges for interconnecting interposers in multi-chip integrated circuits |
| US20100276794A1 (en) * | 2009-04-29 | 2010-11-04 | Bae Systems Information And Electronic Systems Integration Inc. | System and method for multi-chip module die extraction and replacement |
| US20130093097A1 (en) * | 2011-10-12 | 2013-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-On-Package (PoP) Structure and Method |
| US20170084548A1 (en) * | 2015-09-17 | 2017-03-23 | Dyi-chung Hu | Fabricating process for package substrate |
| US20180005989A1 (en) * | 2016-06-29 | 2018-01-04 | Intel Corporation | Integrated circuit package stack |
| TW201830606A (zh) * | 2016-09-20 | 2018-08-16 | 聯發科技股份有限公司 | 半導體封裝結構及其形成方法 |
| US20190006316A1 (en) * | 2014-04-17 | 2019-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
| US20190057931A1 (en) * | 2017-08-17 | 2019-02-21 | Powertech Technology Inc. | Package method for generating package structure with fan-out interfaces |
| US20190096791A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out packages and methods of forming the same |
| US10249596B1 (en) * | 2016-06-30 | 2019-04-02 | Juniper Networks, Inc. | Fan-out in ball grid array (BGA) package |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448883B (zh) * | 2014-08-12 | 2017-11-24 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板及、芯片封装结构及二者之制作方法 |
-
2019
- 2019-04-19 CN CN201910317853.0A patent/CN111799182A/zh active Pending
- 2019-05-08 TW TW108115893A patent/TWI778260B/zh active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012938A1 (en) * | 2001-08-24 | 2004-01-22 | Sylvester Mark F. | Interconnect module with reduced power distribution impedance |
| US20050189636A1 (en) * | 2003-12-17 | 2005-09-01 | Sergey Savastiouk | Packaging substrates for integrated circuits and soldering methods |
| US20080003716A1 (en) * | 2006-07-03 | 2008-01-03 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| US20080111226A1 (en) * | 2006-11-15 | 2008-05-15 | White George E | Integration using package stacking with multi-layer organic substrates |
| US20090267238A1 (en) * | 2008-04-28 | 2009-10-29 | Douglas James Joseph | Bridges for interconnecting interposers in multi-chip integrated circuits |
| US20100276794A1 (en) * | 2009-04-29 | 2010-11-04 | Bae Systems Information And Electronic Systems Integration Inc. | System and method for multi-chip module die extraction and replacement |
| US20130093097A1 (en) * | 2011-10-12 | 2013-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-On-Package (PoP) Structure and Method |
| US20190006316A1 (en) * | 2014-04-17 | 2019-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
| US20170084548A1 (en) * | 2015-09-17 | 2017-03-23 | Dyi-chung Hu | Fabricating process for package substrate |
| US20180005989A1 (en) * | 2016-06-29 | 2018-01-04 | Intel Corporation | Integrated circuit package stack |
| US10249596B1 (en) * | 2016-06-30 | 2019-04-02 | Juniper Networks, Inc. | Fan-out in ball grid array (BGA) package |
| TW201830606A (zh) * | 2016-09-20 | 2018-08-16 | 聯發科技股份有限公司 | 半導體封裝結構及其形成方法 |
| US20190057931A1 (en) * | 2017-08-17 | 2019-02-21 | Powertech Technology Inc. | Package method for generating package structure with fan-out interfaces |
| US20190096791A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out packages and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202038391A (zh) | 2020-10-16 |
| CN111799182A (zh) | 2020-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI645527B (zh) | 電子封裝件及其製法 | |
| US8916969B2 (en) | Semiconductor devices, packaging methods and structures | |
| TW201714275A (zh) | 半導體封裝結構及其形成方法 | |
| TWI791881B (zh) | 電子封裝件及其組合式基板與製法 | |
| TW201501265A (zh) | 層疊式封裝件及其製法 | |
| TW201901914A (zh) | 電子封裝件及其製法 | |
| TW201836078A (zh) | 電子封裝件及其基板構造 | |
| TWI778260B (zh) | 封裝堆疊結構及其製法與載板組件 | |
| TW202040760A (zh) | 電子封裝件及其製法與承載結構 | |
| TWI640068B (zh) | 電子封裝件及其製法 | |
| CN108987355B (zh) | 电子封装件及其制法 | |
| TWI734401B (zh) | 電子封裝件 | |
| TWI733142B (zh) | 電子封裝件 | |
| US20230163082A1 (en) | Electronic package and manufacturing method thereof | |
| TW201440184A (zh) | 半導體封裝件及其製法 | |
| TWI515865B (zh) | 多晶片堆疊封裝結構及其製造方法 | |
| TW202220139A (zh) | 電子封裝件及其線路結構 | |
| CN111799242A (zh) | 封装堆叠结构及其制法与载板组件 | |
| TWI824414B (zh) | 電子封裝件及其製法 | |
| TWI819440B (zh) | 電子封裝件及其製法 | |
| TWI573230B (zh) | 封裝件及其封裝基板 | |
| US9084341B2 (en) | Fabrication method of packaging substrate | |
| TWI773360B (zh) | 電子封裝件及其承載結構與製法 | |
| US20240079303A1 (en) | Semiconductor package substrate with hybrid core structure and methods for making the same | |
| TW202310218A (zh) | 半導體封裝及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |