CN105448883B - 芯片封装基板及、芯片封装结构及二者之制作方法 - Google Patents

芯片封装基板及、芯片封装结构及二者之制作方法 Download PDF

Info

Publication number
CN105448883B
CN105448883B CN201410393745.9A CN201410393745A CN105448883B CN 105448883 B CN105448883 B CN 105448883B CN 201410393745 A CN201410393745 A CN 201410393745A CN 105448883 B CN105448883 B CN 105448883B
Authority
CN
China
Prior art keywords
layer
chip
circuit layer
base plate
package base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410393745.9A
Other languages
English (en)
Other versions
CN105448883A (zh
Inventor
苏威硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201410393745.9A priority Critical patent/CN105448883B/zh
Priority to TW103132878A priority patent/TWI585919B/zh
Publication of CN105448883A publication Critical patent/CN105448883A/zh
Application granted granted Critical
Publication of CN105448883B publication Critical patent/CN105448883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种芯片封装基板，其包括：第一导电线路层、第一导电柱与第一封装胶体，该第一封装胶体包括顶面与底面，该第一导电线路层嵌设在第一封装胶体中，该第一导线线路层包括上表面与下表面，该上表面与该第一封装胶体的底面齐平，该第一导电柱自该下表面延伸至第一封装胶体的顶面，该第一导电柱的末端与该第一封装胶体的顶面齐平。本发明还提供一种上述芯片封装基板的制作方法、一种芯片封装结构及一种芯片封装结构的制作方法。

Description

芯片封装基板及、芯片封装结构及二者之制作方法
技术领域
本发明涉及一种芯片封装基板、芯片封装结构及二者之制作方法。
背景技术
芯片封装基板由于可为芯片提供电连接、保护、支撑、散热、组装等功效，在电子产品中得到广泛的应用。随着电子产品的轻薄化发展，芯片封装基板也日益轻薄化。芯片封装结构包括芯片封装基板以及设置在芯片封装基板上的芯片。然而，设计一种薄型化的芯片封装基板与高密集布线的芯片封装结构是本领域的技术人员函待解决的课题。
发明内容
有鉴于此，有必要提供一种能解决上述问题的芯片封装基板、芯片封装结构及二者之制作方法。
一种芯片封装基板，其包括：第一导电线路层、第一导电柱与第一封装胶体，该第一封装胶体包括顶面与底面，该第一导电线路层嵌设在第一封装胶体中，该第一导线线路层包括上表面与下表面，该上表面与该第一封装胶体的底面齐平，该第一导电柱自该下表面延伸至第一封装胶体的顶面，该第一导电柱的末端与该第一封装胶体的顶面齐平。
一种芯片封装结构，其包括：封装基板、至少一层增层线路层与芯片；该封装基板包括第一导电线路层、第一导电柱与第一封装胶体，该第一封装胶体包括顶面与底面，该第一导电线路层嵌设在第一封装胶体中，该第一导线线路层包括上表面与下表面，该上表面与该第一封装胶体的底面齐平，该第一导电柱自该下表面延伸至第一封装胶体的顶面，该第一导电柱的末端与该第一封装胶体的顶面齐平，该增层线路层设置在该第一封装胶体的底面并且与该第一导电线路层保持电性连接，该芯片设置在该第一封装胶体的顶面并且与该第一导电柱电性连接。
一种芯片封装基板的制作方法，包括步骤：
提供一个基板，包括承载板及位于所述承载板相对两侧的第一原铜层及第二原铜层；
分别在该第一原铜层与第二原铜层的表面形成第一导电线路层与第二导电线路层及分别在该第一导电线路层与第二导电线路层的表面形成第一导电柱与第二导电柱；
在所述第一原铜层上形成第一封装胶体，在所述第二原铜层上形成第二封装胶体，所述第一封装胶体包覆所述第一导电线路层与第一导电柱，所述第二封装胶体包覆所述第二导电线路层与所述第二导电柱，研磨第一封装胶体以暴露第一导电柱，研磨该第二封装胶体以包括第二导电柱；
拆板并且移除第一原铜层与第二原铜层得到第一芯片封装基板与第二芯片封装基板。
一种芯片封装结构的制作方法，包括步骤：提供如上所述的芯片封装基板的制作方法制作而成的芯片封装基板；
在封装基板的其中一个表面形成至少一层增层线路层；
在所述增层线路层的表面形成防焊层；
在封装基板的另外一个表面设置芯片，使芯片与封装基板电性连接。
与现有技术相比较，根据本发明提供的芯片封装基板制作方法制作的芯片封装基板，由于采用封装胶体作为后续芯片承载主体的一部分，可以实现芯片封装基板的薄型化；根据本发明提供的芯片封装基板与增层线路层的结合制作而成的芯片封装结构，增层线路层可以根据实际需要进行扩展，并且由于芯片封装基板与增层线路层中分别承载线路层所使用的材料不同，可以克服仅使用封装胶体作为芯片承载主体时出现的翘曲现象，由于可以将芯片封装基板的导电线路层向增层线路层扩张，还可以实现芯片封装结构的高密度布线需求。
附图说明
图1是本发明第一实施方式所提供的基板的俯视图。
图2是图1中的一个基板单元的剖面示意图。
图3是图2中的在第一原铜层上形成第一电镀阻挡层及在第二原铜层上形成第二电镀阻挡层的剖面示意图。
图4是在第一原铜层表面形成第一导电线路层、在第二原铜层表面形成第二导电线路层的剖面示意图。
图5是在部分第一导电线路层上形成第三电镀阻挡层、在部分第二导电线路层上形成第四电镀阻挡层的剖面示意图。
图6是在第一导电线路层上形成第一导电柱、在第二导电线路层上形成第二导电柱的剖面示意图。
图7是移除第一至第四电镀阻挡层后的剖面示意图。
图8是在第一原铜层表面形成第一封装胶体、在第二原铜层表面形成第二封装胶体并且经过研磨暴露第一导电柱、第二导电柱的剖面示意图。
图9是经过拆板后的剖面示意图。
图10是蚀刻第一原铜层与第二原铜层之后得到的第一芯片封装基板与第二芯片封装基板的剖面示意图。
图11是芯片封装基板与增层线路层相结合、并在增层线路层表面形成防焊层的剖面示意图。
图12是在图11的基础上设置芯片得到的芯片封装结构的剖面示意图。
主要元件符号说明
芯片封装结构 100
基板 11
基板单元 110
承载板 111
第一胶层 112
第二胶层 113
第一分离铜层 114
第二分离铜层 115
第一原铜层 116
第二原铜层 117
第一导电线路层 118
上表面 118a
下表面 118b
第二导电线路层 119
第一电镀阻挡层 123
第二电镀阻挡层 133
第一开孔 1231
第二开孔 1331
第一导电柱 128
第二导电柱 129
第三电镀阻挡层 143
贯通孔 141
第四电镀阻挡层 153
第三开孔 1431
第四开孔 1531
第一封装胶体 125
顶面 125a
底面 125b
第二封装胶体 135
第一芯片封装基板 13
第二芯片封装基板 14
介电层 140
增层线路层 15
防焊层 16
第三导电线路层 148
第三导电柱 149
防焊层开口 160
焊垫 162
芯片 17
第一焊球 170
第二焊球 172
第二表面 132
第一表面 131
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的电路板结构及其制作方法作进一步的详细说明。
本技术方案第一实施方式提供的芯片封装结构100的制作方法，包括步骤：
第一步，请参阅图1~2，提供一个基板11。所述基板11可被分为多个阵列排布的基板单元110。
请参阅图2，每个所述基板单元110在厚度方向上包括承载板111、第一胶层112、第二胶层113、第一分离铜层114、第二分离铜层115、第一原铜层116及第二原铜层117。所述第一胶层112、第二胶层113分别位于所述承载板111的相背两侧。所述第一分离铜层114内嵌在所述第一胶层112中。所述第二分离铜层115内嵌在所述第二胶层113中。所述第一原铜层116覆盖在所述第一胶层112及第一分离铜层114的表面。所述第二原铜层117覆盖在所述第二胶层113及第二分离铜层115的表面。所述第一胶层112及第二胶层113均为热塑性胶层。
第二步，请参阅图3及图4，分别在所述第一原铜层116与第二原铜层117的表面形成第一导电线路层118与第二导电线路层119。
形成所述第一导电线路层118与第二导电线路层119包括步骤：
首先，请参阅图3，分别在所述第一原铜层116及第二原铜层117表面形成第一电镀阻挡层123及第二电镀阻挡层133。所述第一电镀阻挡层123开设有多个第一开孔1231，露出部分第一原铜层116。所述第二电镀阻挡层133开设有多个第二开孔1331，露出部分第二原铜层117。
其次，请参阅图4，在从所述第一开孔1231露出的第一原铜层116上电镀形成多个第一导电线路层118；在从所述第二开孔1331露出的第二原铜层117上形成第二导电线路层119。
第三步，请参阅图5及图6，分别在所述第一导电线路层118与第二导电线路层119的表面形成第一导电柱128与第二导电柱129。
形成所述第一导电柱128与第二导电柱129包括步骤：
首先，在所述第一电镀阻挡层123与部分所述第一导电线路层118的表面形成第三电镀阻挡层143，在所述第二电镀阻挡层133与部分所述第二导电线路层119的表面形成第四电镀阻挡层153。在本实施方式中，所述第三电镀阻挡层143开设有多个第三开孔1431，露出部分第一导电线路层118。所述第四电镀阻挡层153开设有多个第四开孔1531，露出部分第二导电线路层119。
其次，在从所述第三开孔1431露出的所述第一导电线路层118上电镀形成第一导电柱128；在从所述第四开孔1531露出的所述第二导电线路层119上电镀形成第二导电柱129。最后，请参阅图7，移除所述第一至第四电镀阻挡层123、133、143、153。在本实施方式中，第一导电线路层118，所述第二导电线路层119，第一导电柱128，第二导电柱129均是采用电镀方式形成，相比现有技术以蚀刻铜箔所形成的导电线路层，具有更薄更细之线路结构。
第四步，请参阅图8，在所述第一原铜层116上形成第一封装胶体125，在所述第二原铜层117上形成第二封装胶体135。所述第一封装胶体125包覆所述第一导电线路层118与第一导电柱128，研磨所述第一封装胶体125，使所述第一封装胶体125远离所述第一原铜层116的表面与所述第一导电柱128远离第一原铜层116的表面位于同一平面内，以露出所述第一导电柱128。所述第二封装胶体135包覆所述第二导电线路层119与所述第二导电柱129，研磨所述第二封装胶体135，使所述第二封装胶体135远离所述第二原铜层117的表面与所述第二导电柱129远离所述第二原铜层117的表面位于同一平面内，以露出所述第二导电柱129。
第五步，请参阅图2、图9与图10，拆板并且移除第一原铜层116与第二原铜层117得到第一芯片封装基板13与第二芯片封装基板14。具体地，加热第一胶层112至其熔点，先使所述第一原铜层116与第一分离铜层114分离，较佳地，是使用研磨的方式移除第一原铜层116，当然，在其它实施方式中，也可以采用蚀刻技术移除第一原铜层116，从而暴露所述第一导电线路层118，进而得到第一芯片封装基板13；加热第二胶层113至其熔点，使所述第二原铜层117与第二分离铜层115分离再采用蚀刻技术移除第二原铜层117，从而暴露所述第二导电线路层119，进而得到第二芯片封装基板14。
第六步，请参阅图11，在所述第一芯片封装基板13或者第二芯片封装基板14的其中一个表面形成至少一层增层线路层15以及在所述增层线路层15远离所述第一芯片封装基板13或者第二芯片封装基板14的表面形成防焊层16。在本实施方式中，为了保证后续形成的芯片封装结构良好的导通，是在所述第一芯片封装基板13或者第二芯片封装基板14的导电线路层表面形成所述增层线路层15。所述增层线路层15的材料由聚合物（polymer）制成，譬如为聚乙烯（PE）、聚丙烯(PP)等，在本实施方式中，所述增层线路层15的材料为聚丙烯。由于芯片封装基板与增层线路层15中分别承载线路层所使用的材料不同，但他们具有较匹配之热膨胀系数（Coefficient of thermal expansion, CTE），具体地，后续在所述第一芯片封装基板13的表面焊接的芯片17的热膨胀系数约为2.6ppm/℃,第一封装胶体125与第二封装胶体135的材质是环氧树脂(Epoxy)，其热膨胀系数约为55 ppm/℃，而用于形成增层线路层15的聚丙烯(PP) 的热膨胀系数约为50-200 ppm/℃，也即第一封装胶体125或者第二封装胶体135的热膨胀系数介于芯片17与聚丙烯的热膨胀系数之间，从第一封装胶体125/第二封装胶体135到芯片17的热膨胀系数是利用增层线路层15实现渐进式的过渡，可以防止芯片封装基板与增层线路层15结合时翘曲。
由于第一芯片封装基板13与所述第二芯片封装基板14的结构相同，在此，以第一芯片封装基板13为例讲述形成所述增层线路层15的方法。所述第一芯片封装基板13包括相背的第一表面131与第二表面132。所述第一表面131暴露所述第一导电线路层118，所述第二表面132暴露所述第一导电柱128。在所述第一表面131形成一层包括有多个贯通孔141的介电层140。本实施例中，通过在所述第一表面131贴合胶片并热压合固化所述胶片形成所述介电层140。接着，在所述贯通孔141中形成第三导电柱149，以及在所述介电层140的部分表面形成第三导电线路层148，所述第三导电柱149及所述第二导电线路层119均通过电镀形成。第三导电线路层148通过所述第三导电柱149与第一导电线路层118相导通。
在本实施方式中，在所述第一芯片封装基板13的表面形成两层相叠的增层线路层15。所述增层线路层15包括介电层140以及形成在所述介电层140表面的第三导电线路层148。
在所述增层线路层15的第三导电线路层148侧形成一防焊层16，并在所述防焊层16形成多个防焊层开口160，以暴露出部分所述第三导电线路层148。所述防焊层16的作用为保护第三导电线路层148不被氧化。由于第一芯片封装基板13采用封装胶体包覆第一导电柱128与第一导电线路层118，第一导电柱128的表面后续会设置焊球，从而只需在第三导电线路层148表面形成防焊层16，相比现有技术，减少了一层防焊层16，也即减小了芯片封装结构的厚度，也相应地实现了芯片封装结构100的薄型化。
本实施例中，通过曝光及显影制程形成所述防焊层开口160。定义从所述防焊层16中暴露出来的所述第三导电线路层148为焊垫162，所述焊垫162用于与芯片进行电连接。
第七步，请参阅图12，在所述第一芯片封装基板13的表面焊接一芯片17，使所述芯片17与所述第一导电柱128电连接，从而形成所述芯片封装结构100。
本实施例中，首先在每个所述第一导电柱128远离所述第一导电线路层118的表面形成第一焊球170，在每个所述焊垫162表面形成第二焊球172。之后将所述芯片17焊接于所述第一焊球170上，从而使所述芯片17与所述第一导电柱128电连接。并且，焊接所述芯片17后还可在芯片17侧面及底部注入封装胶体（图未示），以加强固定所述芯片17。
本实施例中，在焊接所述芯片17后，沿各基板单元110边界裁切，从而形成多个独立的所述芯片封装结构100。当然，可以理解，也可以在完成第五步的动作之后即对基板单元110进行裁切，裁切完毕再在每个基板单元上焊接所述芯片形成所述芯片封装结构100。
请再次参阅图12，本发明还提供一种通过上述芯片封装结构的制作方法法制成的芯片封装结构100，其包括：第一芯片封装基板13、两层增层线路层15、防焊层16与芯片17。
所述第一芯片封装基板13包括第一导电线路层118、第一导电柱128与第一封装胶体125。所述第一封装胶体125包括顶面125a与底面125b，所述第一导电线路层118嵌设在第一封装胶体125中，所述第一导电线路层118包括上表面118a与下表面118b，所述上表面118a与所述第一封装胶体125的底面125b齐平。所述第一导电柱128自所述下表面118b延伸至第一封装胶体125的顶面125a，所述第一导电柱128的末端与所述第一封装胶体125的顶面125a齐平。
所述增层线路层15设置在所述第一封装胶体125的底面125b并且与所述第一导电线路层118保持电性连接。所述增层线路层15包括介电层140、第三导电线路层148与第三导电柱149。所述第三导电线路层148形成在所述介电层140的表面或者嵌设在所述介电层140中，若嵌设在所述介电层140中，则所述第三导电线路层148的表面与所述介电层140的表面齐平，所述第三导电线路层148通过所述第三导电柱149与所述第一导电线路层118电性连接。
所述防焊层16设置在该第三导电线路层148表面，所述防焊层16包括多个防焊层开口160，每个防焊层开口160位置处设置有第二焊球172。
所述芯片17设置在所述第一封装胶体125的顶面125a并通过第一焊球170与所述第一导电柱128电性连接。并且，焊接所述芯片17后还可在芯片17侧面及底部注入封装胶体（图未示），以加强固定所述芯片17。
综上所述，本发明提供的芯片封装基板由于采用封装胶体作为后续芯片的承载主体的一部分，可使所述芯片封装基板变得更薄；采用芯片封装基板与增层线路层的结合形成所述的芯片封装结构100，可以克服仅使用封装胶体作为芯片承载主体时出现的翘曲现象，由于可以将芯片封装基板的导电线路层向增层线路层扩张，增加了布线的空间，从而实现了芯片封装结构100的高密度布线需求。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (7)

1.一种芯片封装基板的制作方法，包括步骤：
提供基板，该基板包括承载板及位于所述承载板相对两侧的第一原铜层及第二原铜层；
分别在该第一原铜层与第二原铜层的表面形成第一导电线路层与第二导电线路层及分别在该第一导电线路层与第二导电线路层的表面形成第一导电柱与第二导电柱；
在所述第一原铜层上形成第一封装胶体，在所述第二原铜层上形成第二封装胶体，所述第一封装胶体包覆所述第一导电线路层与第一导电柱，所述第二封装胶体包覆所述第二导电线路层与所述第二导电柱，研磨第一封装胶体以暴露第一导电柱，研磨该第二封装胶体以暴露第二导电柱；
拆板并且移除第一原铜层与第二原铜层得到第一芯片封装基板与第二芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该基板还包括第一胶层、第二胶层、第一分离铜层、第二分离铜层，该第一胶层、第二胶层分别位于该承载板的相背两侧，该第一分离铜层内嵌在所述第一胶层中，该第二分离铜层内嵌在所述第二胶层中，该第一原铜层覆盖在该第一胶层及第一分离铜层的表面，该第二原铜层覆盖在该第二胶层及该第二分离铜层的表面。
3.如权利要求2所述的芯片封装基板的制作方法，其特征在于，拆板并且移除第一原铜层与第二原铜层的方法包括：加热第一胶层至其熔点，使所述第一原铜层与第一分离铜层分离，再蚀刻移除第一原铜层，从而暴露所述第一导电线路层，进而得到第一芯片封装基板；加热第二胶层至其熔点，使所述第二原铜层与第二分离铜层分离再蚀刻移除第二原铜层，从而暴露所述第二导电线路层，进而得到第二芯片封装基板。
4.一种芯片封装结构的制作方法，包括步骤：提供根据权利要求1-3任一一项所述的芯片封装基板的制作方法制作而成的芯片封装基板；
在该芯片封装基板的其中一个表面形成至少一层增层线路层；
在所述增层线路层的表面形成防焊层；
在封装基板的另外一个表面设置芯片，使芯片与封装基板电性连接。
5.如权利要求4所述的芯片封装结构的制作方法，其特征在于，所述芯片封装基板为第一芯片封装基板，该第一芯片封装基板包括相背的第一表面与第二表面，该第一表面暴露所述第一导电线路层，该第二表面暴露该第一导电柱；形成该增层线路层的方法包括：在该第一表面形成一层包括有多个贯通孔的介电层，在所述贯通孔中形成第三导电柱，以及在所述介电层的部分表面形成第三导电线路层；第三导电线路层通过所述第三导电柱与第一导电线路层相导通。
6.如权利要求5所述的芯片封装结构的制作方法，其特征在于，形成该防焊层的方法包括：该防焊层设置在该第三导电线路层表面，该防焊层包括多个防焊层开口，以暴露出部分该第三导电线路层。
7.如权利要求6所述的芯片封装结构的制作方法，其特征在于，该芯片封装结构的制作方法还包括在暴露的该第三导电线路层上设置焊球。
CN201410393745.9A 2014-08-12 2014-08-12 芯片封装基板及、芯片封装结构及二者之制作方法 Active CN105448883B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410393745.9A CN105448883B (zh) 2014-08-12 2014-08-12 芯片封装基板及、芯片封装结构及二者之制作方法
TW103132878A TWI585919B (zh) 2014-08-12 2014-09-23 晶片封裝基板、晶片封裝結構及二者之製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410393745.9A CN105448883B (zh) 2014-08-12 2014-08-12 芯片封装基板及、芯片封装结构及二者之制作方法

Publications (2)

Publication Number Publication Date
CN105448883A CN105448883A (zh) 2016-03-30
CN105448883B true CN105448883B (zh) 2017-11-24

Family

ID=55558912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410393745.9A Active CN105448883B (zh) 2014-08-12 2014-08-12 芯片封装基板及、芯片封装结构及二者之制作方法

Country Status (2)

Country Link
CN (1) CN105448883B (zh)
TW (1) TWI585919B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
CN110536538B (zh) * 2018-05-25 2020-11-20 何崇文 基板结构及其制作方法
CN111799182A (zh) * 2019-04-09 2020-10-20 矽品精密工业股份有限公司 封装堆叠结构及其制法
TWI794034B (zh) * 2022-03-04 2023-02-21 大陸商芯愛科技（南京）有限公司 基板結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN101197344A (zh) * 2007-12-27 2008-06-11 日月光半导体制造股份有限公司 封装基板及其制作方法
CN102867799A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 封装基板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN101197344A (zh) * 2007-12-27 2008-06-11 日月光半导体制造股份有限公司 封装基板及其制作方法
CN102867799A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 封装基板及其制造方法

Also Published As

Publication number Publication date
CN105448883A (zh) 2016-03-30
TW201606964A (zh) 2016-02-16
TWI585919B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
CN101115353B (zh) 多层印制布线板及其制造方法
CN103458628B (zh) 多层电路板及其制作方法
CN102986314B (zh) 层叠配线基板及其制造方法
CN105448883B (zh) 芯片封装基板及、芯片封装结构及二者之制作方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
CN105990159A (zh) 封装结构及其制作方法
CN102194703A (zh) 线路基板及其制作方法
CN107241876B (zh) 一种无芯板单面埋线印制电路板的加工方法
CN103681384B (zh) 芯片封装基板和结构及其制作方法
JP2006073763A (ja) 多層基板の製造方法
CN103681559B (zh) 芯片封装基板和结构及其制作方法
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
CN104902696B (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN102281725A (zh) 电路板的制作方法
JP2015035497A (ja) 電子部品内蔵配線板
TWI466610B (zh) 封裝結構及其製作方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
CN104299919B (zh) 无芯层封装结构及其制造方法
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
CN101242710A (zh) 一种多层电路板及其制造方法
CN103857204B (zh) 承载板及其制作方法
CN103582321B (zh) 多层线路板及其制作方法
JP6594947B2 (ja) コイル内蔵基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20161219

Address after: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240205

Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region after: China

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China

TR01 Transfer of patent right