CN101115353A - 多层印制布线板及其制造方法 - Google Patents

多层印制布线板及其制造方法 Download PDF

Info

Publication number
CN101115353A
CN101115353A CNA2007101367516A CN200710136751A CN101115353A CN 101115353 A CN101115353 A CN 101115353A CN A2007101367516 A CNA2007101367516 A CN A2007101367516A CN 200710136751 A CN200710136751 A CN 200710136751A CN 101115353 A CN101115353 A CN 101115353A
Authority
CN
China
Prior art keywords
mentioned
circuit board
electronic unit
printed wiring
multilayered printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101367516A
Other languages
English (en)
Other versions
CN101115353B (zh
Inventor
佐原隆广
小林厚志
竹内清
伊贺上真左彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of CN101115353A publication Critical patent/CN101115353A/zh
Application granted granted Critical
Publication of CN101115353B publication Critical patent/CN101115353B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的目的在于提供一种不选择所安装的部件而可以实现便携式设备的小型化、薄型化的多层印制布线板及其制造方法。该多层印制布线板的特征在于，具备电子部件安装用的空腔、及设置在与上述空腔分离的位置上且内置了电子部件的区域。根据本发明，不选择所安装的部件，也能将安装部位适当地分开使用为基板内部、空腔内、或基板表面，从而可以实现使用多层印制布线板的便携式设备的小型化、薄型化。

Description

多层印制布线板及其制造方法
本申请基于2006年7月28日提交的日本在先专利申请2006-205641，并要求享受其优先权，后一份申请以引用方式全部并入本申请。
技术领域
本发明涉及多层印制布线板，涉及例如在便携式设备内作为模块基板使用的多层印制布线板及其制造方法。
背景技术
近年来，例如以便携式电话机等为代表的便携式设备的小型化、薄型化、轻量化、高性能化、复合化正来发展。随之，对在便携式设备内作为模块基板使用的多层印制布线板，要求确保可以安装必要的电子部件的空间的同时还要求小型化、薄型化。
为了提高向这样的模块基板安装部件的密度并有益于设备的小型化，或者例如为了提高0402或0603等小型片式部件的连接可靠性，提出了在布线板中内置小型片式部件等电子部件的部件内置布线板(例如专利文献1)。
而且，为了抑制基板总厚度等目的，提出了具有用于埋入电子部件的凹部空间(空腔)的多层印制布线板(例如专利文献2)。在专利文献2中公开了如下技术：分别单独地准备具备埋入的电子部件的电路的下侧印制布线基板及具备包围电子部件的开口部的上侧印制布线基板，隔着粘接性树脂片将它们层叠成一体，从而制造带用于埋入电子部件的凹部空间的多层印制布线板。在这样的多层印制布线板的凹部内，以后安装部件，树脂密封该部件的周围等，在各种电子设备中使用。
专利文献1：日本特开2004-134424号公报
专利文献2：日本特开2005-32739号公报
但是，要安装到模块基板上的部件中例如也有发热的部件，若将这些发热性部件内置于基板中，则有可能发生依存于热的异常。而且，有时将通过引线接合安装、连接的部件内置于基板中是困难的事情。有时即使是不适于内置到基板上的部件，也想将部件安装到基板的凹部空间(空腔)内来抑制基板的总厚。
如上所述，在例如便携式设备内作为模块基板使用的多层印制布线板上所安装的部件是多种多样的，对于模块基板的要求也多种多样。因此，期待这样一种模块基板，不用选择部件而配合部件预先内置在基板中，或不内置而安装在凹部空间内，或安装在基板表面等，可以将安装部位适当地分开使用，但这样的模块基板不存在。
发明内容
本发明是考虑了这些事情而提出来的，其目的在于提供一种不选择所安装的部件而可以实现便携式设备的小型化、薄型化的多层印制布线板及其制造方法。
为了达成上述目的，本发明的一个方案涉及多层印制布线板，其具备电子部件安装用的空腔、及设置在与上述空腔分离的位置上且内置了电子部件的区域。
其中，所谓“电子部件安装用的空腔”是凹部，该凹部具有为了在其内部安装半导体器件或片式部件等预期的电子部件而必要大小的开口部、底面和内侧壁面。为了在空腔内部安装电子部件，除了需要在空腔底面放置电子部件，还需要与电子部件的电极端子连接的安装用端子。安装用端子不必必须设置在空腔底面，也可以设置在多层印制布线板的最上层的空腔侧壁附近等能与电子部件的电极连接的位置上。
本发明的其它方案为一种多层印制布线板的制造方法，包括以下工序：在作为下侧的第1印制布线基板的上表面，安装并连接要内置的电子部件的工序；在作为上侧的第2印制布线基板的与上述第1印制布线基板连接一侧的面上，形成作为层间连接导体的导电性凸起，层叠预浸料坯使上述导电性凸起的顶端从上述预浸料坯露出，设置作为电子部件安装用的空腔的第1窗口、及与要内置的电子部件的位置相对应的第2窗口的工序；在安装并连接了上述要内置的电子部件的第1印制布线基板之上，层叠使上述导电性凸起形成面向下的第2印制布线基板，加压加热，电气上且机械地成一体的工序。
在本发明的一个例子中，可以设置用于对覆盖上述空腔的内壁面的预浸料坯的树脂量进行调节的保形部件。而且，在本发明的其他例子中，可以具备用于对填埋上述电子部件的周围空间的预浸料坯的量进行调节的压板。
在本发明的其他例子中，上述第1印制布线基板和上述第2印制布线基板可以是等厚的刚性布线基板。
根据本发明，可以提供同时具有内置着部件的部分和部件安装用的空腔这两者的多层印制布线板及其制造方法。因此，根据本发明，不选择所安装的部件，也能将安装部位适当地分开使用为基板内部、空腔内、或基板表面，从而可以实现使用多层印制布线板的便携式设备的小型化、薄型化。
附图说明
图1A是示意地表示本发明的实施方式涉及的多层印制布线板的构成的一个例子的俯视图。
图1B是示意地表示本发明的实施方式涉及的多层印制布线板的构成的一个例子的仰视图。
图2是沿着图1的A-A线的示意性剖面图。
图3是表示图2所示的多层印制布线板的变化例的示意性剖面图。
图4是用于说明本发明的实施方式涉及的多层印制布线板的制造方法的示意性剖面图。
图5是用于说明本发明的实施方式涉及的多层印制布线板的制造方法的示意性剖面图。
图6是用于说明本发明的实施方式涉及的多层印制布线板的制造方法的示意性剖面图。
图7是用于说明本发明的实施方式涉及的多层印制布线板的制造方法的示意性剖面图。
图8是表示在本发明涉及的多层印制布线板的空腔内安装了电子部件的例子的图。
图9是表示在本发明涉及的多层印制布线板的空腔内安装了电子部件的例子的图。
图10是表示在本发明涉及的多层印制布线板的空腔内安装了电子部件的例子的图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。以下，原则上对同一或相当于同一的部件附带相同符号，并省略说明。而且，虽然根据附图说明本发明的实施方式，但这些附图是为了图解而提供的，本发明不限于这些附图。而且，各图是示意图，各部分的比例尺不必相同。
首先，根据图1～图3说明本发明的实施方式涉及的多层印制布线板及其制造方法的构成的一个例子。图1A是该多层印制布线板的俯视图。图1B是该多层印制布线板的仰视图。图2是沿着图1的A-A线的示意性剖面图。图3是表示其变化例的示意性剖面图。
如图1和图2所示，印制布线板100是8层布线板，其具备：具有用于在其内部安装预期的电子部件的开口部的空腔1；内置了电子部件4的区域5；具有预期的布线图形的布线层21～28(共8层)；绝缘层11～13；以及层间连接导体31～37。在这个例子中，设置了2个内置了电子部件4的区域5，在各区域5各埋设了1个电子部件4，电子部件4的上部被树脂覆盖。
空腔1的大小和深度被设定为在其内部以预期的方向放置并埋入预期的电子部件，其上部被开放。在空腔1的底面，露出用于电连接被放置在空腔内部的电子部件的安装用端子2。在多层印制布线板100的两外层面，两外层的布线图形的一部分作为安装用端子3露出。多层印制布线板100的外层面的其它区域，被阻焊剂等保护层6覆盖。如图所示，在内置了电子部件4的区域5的上表面，没有形成阻焊剂等保护层，但这依据于制造方法。
绝缘层11～13分别是例如在具有玻璃纤维、芳香族聚酰胺纤维等的有机纤维的无纺布、纸等基材中，含浸了未固化的环氧树脂、聚酰亚胺树脂、粘胶丝马来酰亚胺类树脂、酚醛类树脂等的预浸料坯(prepreg半固化浸胶物)(例如玻璃-环氧树脂类预浸料坯)的固化物。绝缘层11和绝缘层12优选由相同材质构成。在这个例子中，绝缘层11、绝缘层12皆因布线层的数量而各为3层，但并不限于此。配合内置的电子部件4的厚度和想安装在空腔1内的部件的厚度而适当选择绝缘层11的总厚。布线层21～28通过例如对厚度18μm的电解铜箔进行使用了公知的光刻技术的构图而形成。
在这个例子中，通过贯穿了层间绝缘层11的层间连接导体31电连接第1布线层21和第2布线层22。第2布线层22和第3布线层23被贯穿了层间绝缘层11的层间连接导体32电连接。第3布线层23和第4布线层24被贯穿了层间绝缘层11的层间连接导体33电连接。第4布线层24和第5布线层25被贯穿了层间绝缘层13的层间连接导体34电连接。第5布线层25和第6布线层26被贯穿了层间绝缘层12的层间连接导体35电连接。第7布线层27和第8布线层28被贯穿了层间绝缘层12的层间连接导体37电连接。
而且，包括在上述空腔1的底部露出的安装用端子2和在最外层露出的安装用端子3等的布线图形的构成、内置的电子部件4的个数或位置、内置了电子部件4的区域5的大小、形状等是任意的，当然不限于附图所示。而且，布线层也不必是附图所示的8层，几层都可以，但根据小型化、高密度化的要求而做成3层以上。
例如，为了在空腔内部安装电子部件，需要用于与该电子部件的电极电连接的安装用端子。该安装用端子优选像图1及图2所示的图号2那样地设置在空腔底面，但也不必在空腔底面，设置在多层印制布线板的最上层的空腔开口部的周边部等能与电子部件的电极连接的部位即可。
作为被内置在区域5中的电子部件4，例举片式电阻、片式电容器、片式电感器、片式二极管等无源部件、及能倒装片连接的类型的有源部件(裸片)。优选难以发热的部件。而且，作为电子部件4的尺寸，优选例如0.4mm×0.2mm(0402)或0.6mm×0.3mm(0603)等。由于这些片式部件的厚度与部件短边的长度基本相同，所以能内置在厚度0.5左右的基板内。而且，由于这些小型片式部件的电极端子的接地面积也小，所以与安装在基板表面或空腔内部相比较，内置可以防止部件的脱落事故。
如图2所示，在本实施方式的多层印制布线板100中，电子部件4被安装在安装用焊接区(1and)7上，该安装用焊接区7是位于多层印制布线板100的大致中央的布线层25的布线图形的一部分。也就是说，电子部件4位于与布线层25相对的位置、且位于与空腔1的开口部侧相同一侧(附图上侧)。再者，在空腔1的底部露出的安装用端子2与连接了被内置的电子部件4的安装用焊接区7一起被设置在同一布线层25上。也就是说，空腔1的底面和安装了被内置的电子部件4的面为同一平面。
也就是说，该多层印制布线板100如图1及图2所示为如下构成：由与作为空腔1的开口部及内置的电子部件的位置相对应地设置了区域5的上侧印制布线基板110、与安装并连接了电子部件4的下侧印制布线基板120，隔着作为绝缘层13的预浸料坯被层叠且成一体。由于是上述构成，可以上下单独地制造期望构成的印制布线基板，在分别确认导通之后，安装要内置的电子部件并内置。
电子部件4的各电极端子4a和各安装用焊接区7分别通过例如连接部(焊锡部)41电气上且机械地连接。而且，在此，连接部41使用熔点比用于之后安装并连接其它电子部件时等的焊锡高的膏状焊锡(例如熔点为200℃～240℃程度)。这样一来，在之后安装并连接其它电子部件时，可以避免连接部41的再熔融。
而且，如图1及图2所示，内置的电子部件4的上表面被从构成绝缘层13的预浸料坯的含浸树脂中浸出的合成树脂覆盖，但不限于此。如图3所示，绝缘层13至少覆盖电子部件4与布线层25的连接部41即可。这样一来，至少连接部41被保护，可以防止电子部件41脱落的事故。总之，电子部件4都被埋设在多层印制布线板100内。
而且，可以如图1及图2所示，绝缘层13可以构成为还覆盖电子部件4的上表面，也可以如图3所示，绝缘层13也可以构成为不覆盖电子部件4的上表面。总之，只要电子部件4的至少连接部41的周围被作为绝缘层13的预浸料坯的含浸树脂无间隙地覆盖即可。这样一来，可以保护电子部件4及连接部41。
在此，各层间连接导体31～37以通过浆状导电性组成物(也被称作导电性浆)的丝网印刷而形成的大致圆锥状的导电性凸起为由来，根据该制造工序，直径沿轴向(在图2的图示中上下的层叠方向)变化。该直径大的一侧(大径侧)表示是形成了导电性凸起的(焊接区)面侧，该直径小的一侧(小径侧)，表示是抵接了导电性凸起的头部的面(焊接区)一侧。
而且，该导电性浆是例如在浆状的树脂中分散了银、金、铜等具有良好导电性的金属微细粒的导电性浆。在用导电性浆形成导电性凸起的情况下，例如通过使用了较厚的金属掩模的丝网印刷法，可以形成高宽比高的突起。考虑布线间隔或贯穿的预浸料坯的厚度来适当决定导电性凸起形成时的底面的直径及高度。
通过由贯穿层间绝缘层的导电性凸起构成的层间连接导体电连接各布线层之间，从而与使用通孔、激光通路孔等孔并对其内壁进行镀覆的类型的层间连接法的情况相比较，具有可以对应于导体图形的微细化、也可以简化制造工序的优点。
如图2所示，层间连接导体34，其安装了电子部件4的布线层25侧(下侧印制布线基板120侧)为小径，布线层24侧(上侧印制布线基板110侧)为大径。如后所述，这是因为作为层间连接导体34的导电性凸起被形成设置在布线层24的连接焊接区8上。这样一来，将作为层间连接导体34的导电性凸起形成设置在不安装并连接电子部件4的布线层24的连接焊接区8上，比形成设置在与安装电子部件4的面相同的面上容易且效率高。例如，要在同一面上同时丝网印刷用于安装电子部件4的膏状焊锡和用于形成导电性凸起的银浆时，需要特殊的印刷装置等，制造的负担增大。而且，有关上侧印制布线基板110内的层间连接导体31～33及下侧印制布线基板120内的层间连接导体35～37，任一侧为大径即可，但是，优选形成为形成更微细的布线图形的一侧(通常为外层侧)为小径。而且，有关这些布线基板110、120内的层间连接导体，也可以使用公知的通孔等构成，来代替导电性凸起。有关这些布线基板110、120内，由导电性凸起进行层间连接的情况如图2所示，由于可以沿着板厚方向重叠布置层间连接导体(所谓堆叠通路孔(stacked via)结构)，所以能够高密度地安装。
如上所述，本实施方式的多层印制布线板100内置有0402片式部件等电子部件，所以不减少安装的电子部件就可以使基板小型化。而且，在多层印制布线板100的两外层面，可以安装其它电子部件，所以可以有效地灵活使用基板面。也就是说，虽然在埋设了部件的凹部空间的上表面没有设置安装用端子，但通过跨越凹部地设置，也可以在这些凹部空间的上部安装部件，在其它表面区域也可以安装部件。因此，可以充分实现小型化、薄型化。
这样一来，该多层印制布线板100同时具有内置着0402片式部件等电子部件4的区域5、以及作为用于安装其它部件的凹部的空腔1这两者。而且，还可以在这些凹部空间的上部，例如跨越凹部安装部件。因此，通过将要安装部件的安装部位，适当地分开使用为基板内部、空腔内、及基板表面，可以实现模块基板的小型化及薄型化。由此，可以适用于被要求小型化、轻量化、薄型化、高密度化的便携式电子设备的传感器模块或照相机模块等中使用的模块基板。
而且，在该例子中，空腔1的内侧壁面1a被树脂涂覆。这样一来，可以固定空腔1内侧壁的纤维，可以防止产生灰尘。也就是说，即使是通过挖掘(rooter)加工、钻孔加工、激光加工等对包含玻璃纤维或芳香族聚酰胺纤维等容易产生粉尘的材料的绝缘基板进行切断而形成空腔1时，也可以防止由该绝缘基板中所包含的材料引起的粉尘从空腔内侧壁面混入空腔内部。因此，即使被埋入空腔内的电子部件是对部件周围的粉尘等敏感的各种传感器，也可以防止因空腔内产生灰尘引起的误动作。而且，在该例子中，虽然空腔1的内侧壁面1a被树脂涂覆，但空腔1的内侧壁面1a也可以不被树脂涂覆。
而且，多层印制布线板100的具体尺寸没有特别限定，根据本实施方式，可以设定为适合作为被收容在方便携带的便携式设备中的模块基板的尺寸。
图4～图7是用于说明作为该多层印制布线板100的制造方法的最佳实施方式的一个例子的示意性剖面图。图4是用示意性的剖面示出制造安装了内置的电子部件的布线基板的工序的图。图5是用示意性的剖面示出制造设有埋入部件的空间用的窗口(贯穿孔)的布线基板的工序的图。图6是用示意性的剖面示出层叠布置图4C中得到的布线基板和图5C中得到的布线基板的图。图7是用示意性的剖面示出将图6所示的层叠布线基板层叠压制的状态的图。
如图4～图7所示，在该制造方法中，分别单独地制造在上表面安装了内置的电子部件的下侧印制布线基板120、及设有埋入部件的空间用的窗口(贯穿板厚方向的孔)的上侧印制布线基板110。然后，通过对它们进行预定的配置并层叠压制，来制造多层印制布线板100。
而且，上侧印制布线基板110和下侧印制布线基板120优选准备由同一材料形成、等宽、等长且等厚的印制布线基板。通过使上侧基板和下侧基板为同一材料且等厚，可以防止层叠时基板翘曲。通过使上侧基板和下侧基板为等宽等长，可以做成一体的多层印制布线板，可以使外层的安装面基本上平坦。
首先，从图4顺序地详细说明。如图4A所示，在此，作为安装内置的电子部件的基底的下侧印制布线基板，准备构成与在图2的下侧由符号120表示的基板相同的4层刚性布线基板。这样的4层刚性布线基板可以用公知的方法制造。而且，考虑必要的电路、为了埋入电子部件而需要的厚度及大小、作为模块基板要求的厚度(薄度)及大小、其他设计事项，来适当确定下侧印制布线基板120的构成。布线层为几层都可以，但要预先在内层及外层形成由导体图形形成的布线层，并由层间连接导体导通。
在此，如图2及图4A所示，作为多层印制布线板100，成为外层的一侧(附图下侧)残留着作为安装用端子3的导体图形区域，被阻焊剂等保护层6覆盖。作为空腔1的底面露出的区域，除去作为安装用焊接区2露出的部分，形成有阻焊剂等保护层6。如上所述，通过预先形成外层的布线图形和保护层，没有必要在与上述印制布线基板110层叠成一体之后进行构图。
而且，在与上侧印制布线基板110连接的一侧(附图上侧)，作为内层的布线层25例如通过基于公知的光刻进行的构图而形成。虽然该布线层25的构成是自由的，但至少用于连接安装在空腔内的部件的安装用焊接区2、用于安装内置的电子部件4的安装用焊接区7、用于与上侧印制布线基板110连接的连接焊接区9分别形成在规定的位置。而且，连接焊接区9被形成在与作为上侧印制布线基板110侧的连接端子的导电性凸起34(层间连接导体34)相对应的位置上(各多个)。
接着，如图4B所示，在安装用焊接区7上，例如通过丝网印刷来印刷膏状焊锡41A。若使用丝网印刷，则膏状焊锡41A可以容易地印刷为规定图形。也可以使用调和器(dispenser)来代替丝网印刷。而且，也可以使用导电性树脂来代替膏状焊锡41A。
接着，将电子部件4隔着膏状焊锡41A例如通过安装机放置在安装用焊接区上，再在之后例如通过回流焊炉使膏状焊锡41A回流焊。这样一来，如图4C所示，得到电子部件4通过连接部41被连接在布线层25的安装用焊接区7上的状态的下侧印制布线基板120。
另一方面，作为上侧印制布线基板110准备如图5A所示的4层刚性布线基板。而且，虽然上侧印制布线基板110的构成可以自由设计，但设定成埋入空腔1中安装的部件及内置的电子部件4所需的大小及厚度。预先在内层及外层形成由预期的导电图形构成的布线层，由层间连接导体导通。
如图2及图5A所示，作为多层印制布线板100，成为外层的一侧(附图上侧)残留着作为安装用端子3的导体图形区域，被阻焊剂等保护层6覆盖。而且，在与下侧印制布线基板120连接的一侧(附图下侧)，为了隔着绝缘层与下侧印制布线基板120导通，而在规定位置形成连接焊接区8，不形成阻焊剂等保护层6。在形成作为埋入电子部件的空腔1的窗口42及用于提供内置部件的空间的窗口43的区域，没有形成导体图形等。
接着，如图5B所示，在该上侧印制布线基板110的下表面(与下侧印制布线基板120连接的面)的布线层24的规定位置(连接焊接区8)，例如通过丝网印刷一起形成需要数量的大致圆锥形的导电性凸起34。在印刷为规定形状之后，使其干燥并固化。固化了的导电性凸起34是用于与下侧印制布线基板120的连接焊盘区9电气上且机械地连接的层间连接导体34。考虑布线间隔或贯穿的绝缘层的厚度来适当决定导电性凸起34的底面的直径及高度。而且，在图5中，由于配合图2的方向来表示，所以导电性凸起34向下，但实际形成时，以上下相反的状态形成。
接着，如图5C所示，在该上侧印制布线基板110的导电性凸起34形成面(导电性凸起34的顶端侧的面)上，层叠未固化(B阶段)的预浸料坯13A。然后，从两侧向板厚方向加压，将导电性凸起34的头部穿插预浸料坯13A，使顶端从预浸料坯13A露出。具体而言，与该预浸料坯13A抵接，隔着铝箔及橡胶片，配置在例如保持为100℃的热板之间，通过以1Mpa加热加压1分钟左右，使导电性凸起34的头部穿插到该预浸料坯13A中，得到导电性凸起34的顶端从该预浸料坯13A突出的上侧印制布线基板110。而且，在露出时或之后，使该导电性凸起34的顶端塑性变形弄坏也可以(图未示出)，不弄坏也可以(图5C)。总之，导电性凸起34的形状都是具有与层叠方向一致的轴且直径沿着该轴方向变化的形状。
然后，如图5D所示，在期望的部位以期望的大小及形状，一起形成预期个数的用作电子部件安装用空腔1的窗口42及用于提供内置部件的空间的窗口43。该窗口42及窗口43都是贯穿板厚方向的开口部(贯穿孔)。例如可以通过挖掘加工、钻孔加工、冲压加工、激光加工等公知的贯穿孔形成方法而容易地形成这些贯穿孔。优选不易发生粉尘的加工方法。优选在形成窗口42及窗口43之后，例如通过垃圾取出滚子、鼓风机、吸尘器等清扫，使上侧印制布线基板110的窗口42及窗口43的附近为没有粉尘的状态。另外，若以预先在预浸料坯13A的表面及从层间连接导体34的预浸料坯13A露出的顶端部附设了能剥离的保护膜的状态(图未示出)形成窗口42及窗口43，则可以防止伴随该加工的粉尘附着在预浸料坯13A及层间连接导体34的头部。
而且，如上述所说明的那样，可以从层叠上侧印制布线基板110和预浸料坯13A后开窗口42及43，也可以在印刷形成导电性凸起34以前(图5A)的上侧印制布线基板110上开窗口42及43，然后印刷形成导电性凸起34，层叠开设了窗口42及43的预浸料坯13A，贯穿导电性凸起34使其顶端露出。总之，如图5D所示，准备导电性凸起34的头部(顶端侧)从预浸料坯13A露出、且设有窗口42及43的状态的上侧印制布线基板110。
而且，在形成上侧印制布线基板110的窗口42及窗口43之后，通过丝网印刷形成导电性凸起34时，丝网印刷的丝网在上侧印制布线基板110的窗口42及窗口43弯曲，在印刷上发生异常。为了解除该异常，用工具(图未示出)填埋窗口42及窗口43使表面平滑后，丝网印刷导电性凸起34即可。
在此，预浸料坯13A例如是在玻璃纤维、芳香族聚酰胺纤维等的有机纤维的无纺布、纸等基材中，含浸了具有电绝缘性及热熔融性的未固化(B阶段)合成树脂的薄膜状片。作为预浸料坯13A，虽然可以使用不流动型(在成型加工温度中，含浸树脂基本不流动的类型)的玻璃-环氧树脂类的预浸料坯，但优选使用流动型(在成型加工温度中，含浸树脂流动的类型)的预浸料坯。通过使用流动型预浸料坯作为预浸料坯13A，可以通过该含浸树脂充分填埋内置的电子部件4的周围空间。
接着，如图6所示，在足够大的平板的压板61之上，将安装了电子部件4的面朝上来放置图4C中得到的下侧印制布线基板120。在其上，使窗口43与电子部件4嵌合且使顶端从该预浸料坯13A突出的导电性凸起34和下侧印制布线基板120的连接焊接区9相对地对图5C中得到的上侧印制布线基板110对准位置进行层叠布置。在其上，层叠布置第1压板62。该第1压板62是在与作为空腔1的窗口42相对应的位置开窗口、且在与作为内置部件的空间5的窗口43相对应的位置没有开窗口的板。在其上，层叠布置上下层叠了脱模薄膜52的低熔点树脂薄膜构成的保形件51。在最上层，层叠布置没有开窗口的平板的压板63。
在此，保形件51是用于控制流入到窗口42的空间内的树脂的流量，以使含浸在预浸料坯13A中的树脂主要流入电子部件4的周围空间(开口部43)内而填埋该空间的构件。而且，保形件51也是用于通过含浸在预浸料坯13A中的树脂沿着窗口42的内侧壁面的形状流动而在空腔1的内侧形成树脂的流路并控制树脂的流量的构件。作为保形件51，可以使用熔点低于预浸料坯13A的玻璃转移温度的树脂，例如熔点为90℃左右的低熔点的聚乙烯构成的薄膜。
作为压板61、62、63，可以使用尺寸或变形少的金属板或耐热性树脂板，例如不锈钢板、黄铜板、聚酰亚胺树脂板(片)、聚四氟乙烯树脂板(片)等。
此时，设置在压板62上的窗口(贯穿板厚方向的贯穿孔)如图6所示，优选比设置在上侧印制布线基板110上的窗口42少且小。例如，优选在开在压板62上的窗口形成为小于开在上侧印制布线基板110上的窗口(贯穿孔)42、且窗口彼此重合时，压板62的窗口与上侧印制布线基板110的窗口42的各边缘部之差，稍大于空腔内侧壁面1a的涂覆厚度。这样一来，可以沿着空腔内侧壁面1a以适当的厚度进行涂覆，而且对齐树脂的空腔内壁上部断面的位置。
然后，配置在保持该保形件51的熔点以上且比预浸料坯13A的含浸树脂变为可塑状态的温度低的温度、例如保持95±5℃的热板之间，例如以2MPa加热加压大约几十分钟。于是，保形件51得到流动性，利用自重，通过开在压板62上的窗口与层叠在下侧的脱模薄膜52一起落下，如图7所示，变形为大致沿着空腔1(由窗口42和构成空腔1的底面的下侧印制布线基板120的上表面形成的凹部)的内侧的形状。通过该变形，控制预浸料坯13A的含浸树脂的流路。
此时，如图6及图7所示，由于稍微设置了压板62的窗口和上侧印制布线基板110的窗口42的各边缘部之差，所以沿着空腔1的内侧壁面形成与保形件51之间的间隙。该间隙成为涂覆空腔1的内侧壁面的树脂的流路。另一方面，在与对应于所安装的部件4设置的区域5(窗口43)相对应的位置上，没有在压板62上开窗口，所以保形件51不落下。因此，该空间也成为预浸料坯13A的含浸树脂的流路。
然后，再提高温度加热加压。于是，如图7所示，从预浸料坯13A突出的导电性凸起34的顶端所相对的下侧印制布线基板120的连接焊接区8相抵接，该顶端塑性变形为圆锥台状，成为直接连接上侧布线基板110的连接焊接区7和下侧印制布线基板120的连接焊接区8的层间连接导体34，并成为可以导通的状态，而且全体成一体。
在全体成一体的同时，预浸料坯13A的含浸树脂得到流动性，上侧印制布线基板110的绝缘层11和下侧印制布线基板120的绝缘层120之间的间隙、及电子部件4的周围空间(区域5)被填埋。与此同时，沿着空腔1的内侧壁面，浸出到与变形的保形件51之间的间隙中，空腔1的内侧壁面被该树脂涂覆。而且，在没有设置压板62的窗口和上侧印制布线基板110的窗口42的各边缘部之差的情况下，空腔1的内侧壁面不被含浸树脂涂覆。即使此时安装的电子部件4的周围空间也被含浸树脂填埋。
然后，在使预浸料坯13A固化后，从冷却后开始剥离压板61、63、变形了的保形件51、层叠在该两面上的脱模薄膜52、及开有窗口的压板62，得到图1及图2所示的多层印制布线100。
如图1及图2所示的多层印制布线板100如上所述制造。也可以用同样的方法得到图3所示的多层印制布线板100。
而且，在本发明中，形成埋入了电子部件的空腔的方法、将电子部件安装在基板内进行内置的方法、涂覆空腔内侧壁面的方法等不限于上述方法。例如，能在预先制造了8层印制布线板之后，锪孔加工该上层部来形成空腔1或内置部件的区域5。另外，也能在区域5的内部安装了电子部件4之后，另外使用密封树脂，密封电子部件4的周围空间，内置电子部件4。而且，通过在形成空腔1后另外涂敷涂覆树脂，也能涂覆空腔1的内侧壁面。
但是，如上所述，在不是间隔预浸料坯13A层叠压制开了窗口的上侧印制布线基板和安装了部件的下侧印制布线基板，而是通过锪孔加工上层部形成用于埋入部件的凹部的情况下，由于需要考虑不伤害所形成的布线部，所以带来困难。而且，在通过形成空腔后另外涂敷涂覆树脂来涂覆内侧壁面的情况下，沿着垂直的内壁面均匀地涂敷树脂是困难的，还需要其它工序。而且，对在通过锪孔加工设置的凹部中，安装小型部件也带来困难。
根据上述实施方式中说明的多层印制布线板的制造方法，避免了这些困难。在此基础上，可以与上下的布线基板的层叠同时地完成电子部件安装用的空腔、内置了电子部件的空间。因此，上述实施方式中说明的多层印制布线板的制造方法最适合作为制造同时具有电子部件安装用的空腔和内置了电子部件的空间的多层印制布线板的方法。
而且，作为图2所示的层间连接导体31～37的导电性凸起，可以用将例如银、金、铜等具有良好导电性的金属粉末、这些合金粉末或复合(混合)金属粉末，与例如聚碳酸酯树脂、聚砜树脂、聚酯树脂、苯氧基树脂、酚醛树脂、聚酰亚胺树脂等粘合剂成分混合调制而成的浆状导电性组成物(导电性浆)、或导电性金属等构成。由导电性组成物形成导电性凸起的情况下，通过例如使用比较厚的金属掩模的印刷法，可以形成高宽比较高的凸起。
作为用导电性金属形成导电性凸起的方法，可以例举如下等方法：
(a)将形状或尺寸某种程度一定的微小金属块，散布在预先设置了粘接剂层的导电性金属层面上，选择性地固定粘接(此时也可以布置掩模来进行)；(b)对电解铜箔面进行镀覆，印刷并构图阻挡剂，镀铜、锡、金、银、焊锡等，选择性地形成微小的金属柱(凸起)；(c)在导电性金属面上进行焊锡阻挡剂的涂敷和构图，浸渍在焊锡浴中选择性地形成微小的金属柱(凸起)；(d)用阻挡剂覆盖金属板的一部分，进行刻蚀形成微小的金属凸起。其中，相当于导电性凸起的微小金属块或微小金属柱也可以是组合异种金属而成的多层结构、多层外壳结构。例如，以铜为芯，用金或银的层覆盖表面而赋予抗酸性，或以铜为芯，用焊锡层覆盖表面而赋予焊接性。而且，在本发明中，在用导电性组成物形成导电性凸起的情况下，与用镀覆法等方法进行的情况相比较，能进一步简化工序等，所以在低成本化这点上是有效的。
在本实施方式中，在不同于安装了部件的面(布线层25的上表面)的面(布线层24的虚拟面)上，形成作为层间连接导体34(也有上侧印制布线基板110和下侧印制布线基板120的连接端子)的导电性凸起34。虽然也可以与本实施方式相反，在下侧印制布线基板120侧形成导电性凸起34而层叠成一体，但基于上述理由，优选在上侧印制布线基板110侧形成导电性凸起34。
(其它)图8～图10是示意性地表示在上述实施方式中得到的多层印制布线板100的空腔1内安装了电子部件的状态的例子的剖面图。
在图8所示的例子中，在一个主面上具备多个电极端子71a的电子部件71，使电极端子71a面朝空腔1的开口部侧放置在空腔1的内部。该各电极端子71a通过接合引线81分别与设置在空腔1底面上的各安装用端子2连接。虽然电子部件71被埋设在空腔1内，但不是被树脂填埋。本发明的多层印制布线板也可以是以这样的构成将电子部件71安装在空腔1内的布线板。而且，在图8中，虽然部件71画得比电子部件4小，但这只是示意的图示，实际上部件71是比内置的电子部件4大、且厚的部件也没有关系。
在图9所示的例子中，在一个主面上具备多个电极端子71a的电子部件71，使电极端子71a面朝空腔1的开口部侧放置在空腔1的内部。各电极端子71a通过接合引线81分别与设置在外层面的空腔侧壁附近上的各安装用端子3连接。本发明的多层印制布线板可以是以这样的构成将电子部件71安装在空腔1内的布线板。也就是说，与电子部件71的各电极端子71a连接的安装用端子也可以不设置在空腔1的底面上。
在图10所示的例子中，在一个主面上具备多个电极端子71a的电子部件71，使电极端子71a面朝空腔1的底面侧放置在空腔1的内部，且与设置在空腔1的底面上的安装用端子2倒装片连接。在其上部，以堵塞空腔1的开口部的方式放置着其它电子部件72，该各电极端子72a通过接合引线81分别与设置在上侧印制布线基板110的最外层上的各安装用端子3连接。另一方面，在埋设了电子部件4的区域5的上部，也以堵塞该区域5的方式放置其它电子部件73，该各电极端子73a通过接合引线81分别与设置在上侧印制布线基板110的最外层上的各安装用端子3连接。本发明的多层印制布线板也可以是用这样的构成连接电子部件的布线板。
在空腔1内所安装的电子部件、或在内置了电子部件4的区域5的上部所安装的电子部件的连接方法不限于此，可以采用各种方式。而且，空腔1的尺寸或形状、内置了电子部件4的区域5的形状及个数也不限于此，可以采用各种方式。例如，在图1及图2中，虽然空腔1为1个、内置了电子部件4的区域5为2个，但分别在作为多层印制布线板100而被允许的平面尺寸的范围内，也可以设置更多的个数。而且，在空腔1内所安装的电子部件、在区域5中所内置的电子部件4也可以是多个，它们不必是同一种类的电子部件，其种类和尺寸等可以是多种多样。
如上所述，可以采用各种方式，但无论哪种情况，基于本实施方式的多层印制布线板100至少各具备一个具有在其内部埋入电子部件的开口部的空腔1、以及内置了电子部件4的区域5。另外，在外层面上具备可以分别安装期望的电子部件的安装用端子3。因此，例如，以容易落下的小型片式部件内置、发热性部件、有厚度的部件、或需要引线连接的部件等安装在空腔1内，而其它大型部件安装在表面上的方式，可以配合电子部件来适当选择安装部位。因此，可以不选择安装的部件地提供部件的安装部位，可以使基板充分小型化且薄型化。
另外，内置在区域5内的电子部件4的至少连接部41的周围空间，由从预浸料坯中的含浸树脂浸出的树脂，与介于上侧印制布线基板110和下侧印制布线基板120之间的绝缘层13一体地埋入。因此，不需要另外的密封树脂就可以内置并保护部件。
以上，参照附图说明了本发明的实施方式，但本发明不限于附图，可以在不脱离其宗旨的范围内进行变形。

Claims (11)

1.一种多层印制布线板，其特征在于，具备：
电子部件安装用的空腔；及
设置在与上述空腔分离的位置上且内置了电子部件的区域。
2.如权利要求1所记载的多层印制布线板，其特征在于，
上述内置的电子部件被安装并连接在与上述空腔的底面形成为同一平面的布线层上。
3.如权利要求1所记载的多层印制布线板，其特征在于，
内置了上述电子部件的上述区域的至少一部分，被从构成上述多层印制布线板的预浸料坯的含浸树脂中浸出的树脂填埋。
4.如权利要求1所记载的多层印制布线板，其特征在于，
上述空腔的内壁侧面被从构成上述多层印制布线板的预浸料坯的含浸树脂中浸出的树脂涂覆。
5.如权利要求1所记载的多层印制布线板，其特征在于，
将第1印制布线基板与第2印制布线基板隔着预浸料坯层叠成一体，
上述第1印制布线基板在上表面安装并连接了电子部件，
上述第2印制布线基板设置了作为电子部件安装用的空腔的贯穿板厚方向的第1窗口、及与上述连接的电子部件的位置相对应而贯穿板厚方向的第2窗口。
6.如权利要求5所记载的多层印制布线板，其特征在于，
还具备层间连接导体，该层间连接导体贯穿上述预浸料坯而被夹设在上述第1印制布线基板和上述第2印制布线基板的相对的布线图形之间，并具有与层叠方向一致的轴，该层间连接导体是直径变化为安装了上述电子部件的第1印制布线基板的面侧的直径比上述第2印制布线基板的面侧小的形状。
7.如权利要求5所记载的多层印制布线板，其特征在于，
上述第1印制布线基板和上述第2印制布线基板基本上是等厚的。
8.一种多层印制布线板的制造方法，包括以下工序：
在作为下侧的第1印制布线基板的上表面，安装并连接要内置的电子部件的工序；
在作为上侧的第2印制布线基板的与上述第1印制布线基板连接一侧的面上，形成作为层间连接导体的导电性凸起，层叠预浸料坯使上述导电性凸起的顶端从上述预浸料坯露出，设置作为电子部件安装用的空腔的第1窗口、及与要内置的电子部件的位置相对应的第2窗口的工序；
在安装并连接了上述要内置的电子部件的第1印制布线基板之上，层叠使上述导电性凸起形成面向下的第2印制布线基板，加压加热，电气上且机械地成一体的工序。
9.如权利要求8所记载的多层印制布线板的制造方法，其特征在于，将上述第1印制布线基板和上述第2印制布线基板层叠并加热加压时，在被层叠布置在上侧的第2印制布线基板之上，将设有对应于上述第1窗口的窗口且未设有对应于上述第2窗口的窗口的第1压板，使上述窗口彼此重合地对准位置来层叠，再在它们之上，隔着离模薄膜顺序层叠保形件和第2压板并加压加热。
10.如权利要求8所记载的多层印制布线板的制造方法，其特征在于，具备用于对填埋上述电子部件的周围空间的预浸料坯的量进行调节的压板。
11.如权利要求8所记载的多层印制布线板的制造方法，其特征在于，上述第1印制布线基板和上述第2印制布线基板是等厚的刚性布线基板。
CN2007101367516A 2006-07-28 2007-07-27 多层印制布线板及其制造方法 Expired - Fee Related CN101115353B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006205641A JP5082321B2 (ja) 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法
JP205641/2006 2006-07-28

Publications (2)

Publication Number Publication Date
CN101115353A true CN101115353A (zh) 2008-01-30
CN101115353B CN101115353B (zh) 2012-11-28

Family

ID=39023369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101367516A Expired - Fee Related CN101115353B (zh) 2006-07-28 2007-07-27 多层印制布线板及其制造方法

Country Status (5)

Country Link
US (2) US8400776B2 (zh)
JP (1) JP5082321B2 (zh)
KR (1) KR101497689B1 (zh)
CN (1) CN101115353B (zh)
TW (1) TWI501714B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765295B (zh) * 2008-12-24 2012-10-17 揖斐电株式会社 线路板及其制造方法
CN104952865A (zh) * 2014-03-28 2015-09-30 英特尔公司 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法
CN105027691A (zh) * 2012-12-26 2015-11-04 Lg伊诺特有限公司 印刷电路板及其制造方法
CN108770236A (zh) * 2018-05-23 2018-11-06 高德（无锡）电子有限公司 一种co2镭射钻孔代替机械盲捞软硬结合板的加工工艺
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
CN110461084A (zh) * 2019-07-19 2019-11-15 恩达电路(深圳)有限公司 厚铜金属基板压铜块方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US8432485B1 (en) * 2007-12-19 2013-04-30 Logitech Europe S.A. Optimized designs for embedding webcam modules with superior image quality in electronics displays
JP2009218553A (ja) * 2008-02-12 2009-09-24 Panasonic Corp プレスシートおよびこれを用いた立体プリント配線板の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP5858630B2 (ja) * 2011-03-14 2016-02-10 日本碍子株式会社 インダクタ内蔵基板及び当該基板を含んでなる電気回路
US9258897B2 (en) 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
US8946562B2 (en) * 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8766104B2 (en) * 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR101538544B1 (ko) * 2013-08-23 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지
KR20150026053A (ko) * 2013-08-30 2015-03-11 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 그 제조방법
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
JP2015138957A (ja) * 2014-01-24 2015-07-30 クローバー電子工業株式会社 多層プリント配線基板の製造方法
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP6329250B2 (ja) * 2014-03-28 2018-05-23 株式会社Ｆｕｊｉ キャビティ付き多層配線基板の部品実装方法
KR102222604B1 (ko) * 2014-08-04 2021-03-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
WO2017010228A1 (ja) * 2015-07-13 2017-01-19 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
US10418707B2 (en) 2016-09-06 2019-09-17 Skyworks Solutions, Inc. Planar end fire antenna for wideband low form factor applications
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
US10986739B2 (en) 2017-05-05 2021-04-20 Skyworks Solutions, Inc. Method of making printed circuit board structure including a closed cavity
US10700424B2 (en) 2017-05-05 2020-06-30 Skyworks Solutions, Inc. Printed circuit board structure including a closed cavity
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
TWI680706B (zh) * 2018-10-01 2019-12-21 健鼎科技股份有限公司 電路板及其製造方法
KR102679995B1 (ko) 2018-11-13 2024-07-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
KR20200070773A (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN216531888U (zh) * 2019-02-05 2022-05-13 株式会社村田制作所 树脂多层基板
CN216849940U (zh) * 2019-07-09 2022-06-28 株式会社村田制作所 电路基板
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法
KR20220033234A (ko) * 2020-09-09 2022-03-16 삼성전기주식회사 인쇄회로기판 및 전자부품 내장기판
KR20220058187A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 인쇄회로기판
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4737208A (en) * 1986-09-29 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating multilayer structures with nonplanar surfaces
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH098175A (ja) * 1995-06-14 1997-01-10 Fuji Kiko Denshi Kk 多層プリント基板のボンディング用棚形成方法
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
TW587412B (en) 2001-09-25 2004-05-11 Daiwa Kk Interlayer connection structure and its forming method
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP4717316B2 (ja) 2002-10-08 2011-07-06 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP4279089B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP4279090B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
WO2004034759A1 (ja) 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005032739A (ja) * 2003-07-07 2005-02-03 Shinko Seisakusho:Kk 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4039363B2 (ja) * 2003-12-11 2008-01-30 日立化成工業株式会社 多層配線板用接着フィルム
TW200612792A (en) 2005-12-29 2006-04-16 Mutual Tek Ind Co Ltd Concave forming method of a rigid-flex board
TWI592968B (zh) * 2016-05-23 2017-07-21 致伸科技股份有限公司 薄型按鍵結構

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765295B (zh) * 2008-12-24 2012-10-17 揖斐电株式会社 线路板及其制造方法
CN105027691A (zh) * 2012-12-26 2015-11-04 Lg伊诺特有限公司 印刷电路板及其制造方法
CN105027691B (zh) * 2012-12-26 2018-10-12 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104952865A (zh) * 2014-03-28 2015-09-30 英特尔公司 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
CN108770236A (zh) * 2018-05-23 2018-11-06 高德（无锡）电子有限公司 一种co2镭射钻孔代替机械盲捞软硬结合板的加工工艺
CN110461084A (zh) * 2019-07-19 2019-11-15 恩达电路(深圳)有限公司 厚铜金属基板压铜块方法

Also Published As

Publication number Publication date
US20080049405A1 (en) 2008-02-28
JP2008034589A (ja) 2008-02-14
CN101115353B (zh) 2012-11-28
US20130220686A1 (en) 2013-08-29
TWI501714B (zh) 2015-09-21
US8400776B2 (en) 2013-03-19
JP5082321B2 (ja) 2012-11-28
KR20080011106A (ko) 2008-01-31
KR101497689B1 (ko) 2015-03-02
US8942003B2 (en) 2015-01-27
TW200816898A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN101115353B (zh) 多层印制布线板及其制造方法
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
CN100527394C (zh) 芯片内置基板和芯片内置基板的制造方法
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US10290570B2 (en) Wiring substrate
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
CN101364586B (zh) 封装基板结构
CN107919334A (zh) 组件埋入式电路板结构及其制造方法
KR101156917B1 (ko) 반도체 패키지 기판 및 그 제조방법
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
CN110167254A (zh) 印刷电路板和包括该印刷电路板的半导体封装件
JP2009212160A (ja) 配線基板およびその製造方法
CN101411253B (zh) 多层布线基板及其制造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
CN103390598A (zh) 半导体封装件及其制法
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JP2010157628A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20160727

CF01 Termination of patent right due to non-payment of annual fee