JP6329250B2 - キャビティ付き多層配線基板の部品実装方法 - Google Patents

キャビティ付き多層配線基板の部品実装方法 Download PDF

Info

Publication number
JP6329250B2
JP6329250B2 JP2016509823A JP2016509823A JP6329250B2 JP 6329250 B2 JP6329250 B2 JP 6329250B2 JP 2016509823 A JP2016509823 A JP 2016509823A JP 2016509823 A JP2016509823 A JP 2016509823A JP 6329250 B2 JP6329250 B2 JP 6329250B2
Authority
JP
Japan
Prior art keywords
component mounting
surface layer
cavity
substrate surface
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016509823A
Other languages
English (en)
Other versions
JPWO2015145728A1 (ja
Inventor
桂資 太田
桂資 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2015145728A1 publication Critical patent/JPWO2015145728A1/ja
Application granted granted Critical
Publication of JP6329250B2 publication Critical patent/JP6329250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/048Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Description

本発明は、キャビティ付き多層配線基板の基板表層のランドとキャビティ内のランドにそれぞれ半田を印刷して部品を実装するキャビティ付き多層配線基板の部品実装方法に関する発明である。
近年、部品実装基板の小型化、高集積化のために、配線基板を多層化し、更に、その多層配線基板にキャビティを形成して、基板表層のパッドとキャビティ内のパッドにそれぞれ半田を印刷して半導体チップ等の部品を実装する部品実装構造が多用されるようになってきている。一般に、多層配線基板は、特許文献1(特開2008−34589号公報)に記載されているように、複数枚のプリント配線板をプリプレグ(接着シート)を挟んで積層接着して多層化したものが多い。
このような多層配線基板のキャビティ内のランドに半田を印刷する場合は、特許文献2(特開2010−143227号公報)や、特許文献3(特開2010−253785号公報)に記載されているように、スクリーン印刷マスクのうちの多層配線基板のキャビティに対応する部分に、下方に突出する凹陥部を形成して、その凹陥部を多層配線基板のキャビティに嵌合させてキャビティ内のランドに半田を印刷するようにしている。この半田印刷工程で、キャビティ内のランドとキャビティ外側の基板表層のランドの両方に同じスクリーン印刷マスクで一括して半田を印刷する場合もあるし、キャビティ内のランドと基板表層のランドにそれぞれ別のスクリーン印刷マスク(別の半田印刷機)を用いて別々に印刷する場合もある。
また、特許文献4(特開2009−4453号公報)に記載されているように、半田印刷工程及び部品実装工程で、ランドに半田を印刷する位置及び部品を実装する位置を決める際に、プリント配線基板の表面にプリント配線技術によりランドと一定の位置関係で形成された基準マーク(フィデューシャルマーク)をカメラで撮像して画像処理により基準マークを認識することで、その基準マークの位置を基準にして、ランドに半田を印刷する位置及び部品を実装する位置を決めて半田印刷及び部品実装を行うことが一般的である。従って、従来のキャビティ付き多層配線基板の半田印刷工程及び部品実装工程では、画像処理により基板表層の基準マークを認識することで、その基板表層の基準マークの位置を基準にして、基板表層のランドとキャビティ内のランドに半田を印刷する位置及び部品を実装する位置を決めて半田印刷及び部品実装を行うようにしている。
特開2008−34589号公報 特開2010−143227号公報 特開2010−253785号公報 特開2009−4453号公報
ところで、キャビティ付き多層配線基板の製造工程で、基板表層と基板下層を積層接着する際に、基板表層に対してキャビティ内のランドを形成した基板下層が位置ずれすることがある。このため、従来のように、画像処理で認識した基板表層の基準マークの位置を基準にして、基板表層のランドとキャビティ内のランドに半田を印刷する位置及び部品を実装する位置を決めて半田印刷及び部品実装を行うと、キャビティ内のランドに対して半田印刷位置と部品実装位置が位置ずれすることがある。また、半田印刷位置と部品実装位置は別々の機械(半田印刷機と部品実装機)で位置決めされるため、各機械で基板表層の基準マークの位置を基準にしても、各機械の位置決め誤差によりキャビティ内の半田印刷位置と部品実装位置との間に位置ずれが生じることがある。これらの原因により、多層配線基板のキャビティ内のランドの位置と半田印刷位置と部品実装位置との間に位置ずれが生じて、多層配線基板のキャビティ内のランドへの部品の半田付け信頼性が低下する可能性があった。
そこで、本発明が解決しようとする課題は、多層配線基板の基板表層とキャビティ内の両方のランドに部品を半田付けする場合に、多層配線基板の基板表層のランドへの部品の半田付け信頼性を確保しながら、キャビティ内のランドへの部品の半田付け信頼性も向上できるキャビティ付き多層配線基板の部品実装方法を提供することである。
上記課題を解決するために、本発明は、キャビティ付き多層配線基板の基板表層のランドとキャビティ内のランドにそれぞれ半田を印刷して部品を実装するキャビティ付き多層配線基板の部品実装方法において、半田印刷機で前記基板表層の基準位置部を画像処理により認識して該基板表層の基準位置部の位置を基準にして半田印刷位置を決めて該基板表層のランドと前記キャビティ内のランドに半田を一括して又は別々に印刷する半田印刷工程と、部品実装機で前記基板表層の基準位置部を画像処理により認識して該基板表層の基準位置部の位置を基準にして該基板表層の部品実装位置を決めてその部品実装位置に部品を実装する基板表層部品実装工程と、前記部品実装機又は別の部品実装機で前記キャビティ内で他の半田印刷部と画像処理により区別可能な形状又はパターンを持つ特定の半田印刷部を画像処理により認識して該キャビティ内の特定の半田印刷部の位置を基準にして該キャビティ内の部品実装位置を決めてその部品実装位置に部品を実装するキャビティ内部品実装工程とを含むことを特徴とするものである。ここで、基板表層部品実装工程とキャビティ内部品実装工程は、どちらを先に行っても良い。
要するに、本発明では、基板表層のランドへの部品実装は、従来同様に、基板表層の基準位置部を画像処理により認識して該基板表層の基準位置部の位置を基準にして行うことで、基板表層のランドへの部品の半田付け信頼性を確保できる。一方、多層配線基板のキャビティ内のランドへの部品実装は、キャビティ内の特定の半田印刷部を画像処理により認識して該キャビティ内の特定の半田印刷部の位置を基準にして行うため、キャビティ内の半田印刷部と部品の端子との位置合せ精度を向上させて、部品実装後のリフロー時に溶解した半田の表面張力により部品の端子をランドの中心へ引き寄せるセルフアライメント効果を十分に発揮させることが可能となり、キャビティ内のランドに部品の端子を確実に半田付けすることができて、キャビティ内のランドへの部品の半田付け信頼性も向上できる。
この場合、基板表層の基準位置部は、該基板表層に設けられた基準マークであっても良いし、基板表層のパッドと一定の位置関係で形成された配線パターン等の導体パターンのうちの画像処理により区別可能な部分を基準位置部としても良い。
また、本発明は、基板表層部品実装工程において、部品実装機で基板表層の特定の半田印刷部を画像処理により認識する動作を追加し、該基板表層の基準位置部の位置を基準にして決められた該基板表層の部品実装位置を該基板表層の特定の半田印刷部の位置に基づいて補正し、補正後の部品実装位置に部品を実装するようにしても良い。このようにすれば、基板表層の半田印刷位置と部品実装位置との間の位置ずれをより小さくできるため、セルフアライメント効果を十分に発揮させて、基板表層のパッドへの部品の半田付け信頼性を更に向上できる。
図1は本発明の一実施例におけるキャビティ付き多層配線基板を示す縦断面図である。 図2はキャビティ付き多層配線基板の積層工程を説明する縦断面図である。 図3は部品実装ラインの一例を示すブロック図である。 図4は半田印刷工程実行プログラムの処理の流れを示すフローチャートである。 図5は部品実装工程実行プログラムの処理の流れを示すフローチャートである。
以下、本発明を実施するための形態を具体化した一実施例を説明する。
まず、図1及び図2に基づいて本実施例のキャビティ付き多層配線基板11の構成を説明する。
本実施例の多層配線基板11は、例えば2枚のプリント配線板12,13をプリプレグ14を挟んで積層接着して多層化したものである。以下の説明では、上側のプリント配線板12を「基板表層12」と呼び、下側のプリント配線板13を「基板下層13」と呼んで説明する。基板表層12には、キャビティ15を形成するための開口部が形成され、更に、基板表層12の表面には、部品を実装するためのランド16と配線パターン17と基準位置部となる基準マーク18(図3参照)がプリント配線技術により一定の位置関係で形成されている。基板表層12の表面には、ランド16を除く部分にソルダーレジスト19がコーティングされている。基板表層12の所定位置には、上下に貫通するスルーホール20が形成され、このスルーホール20に充填した導体21により基板表層12表面の配線パターン17とランド16が基板表層12下面に形成された配線パターン22と接続されている。尚、基板表層12の下面には、配線パターン22を形成しない構成としても良い。
一方、基板下層13の上下両面にも配線パターン25,26がプリント配線技術により形成され、該基板下層13の所定位置には、上下に貫通するスルーホール27が形成され、このスルーホール27に充填した導体28により基板下層13の上下両面の配線パターン25,26が接続されている。基板下層13上面の配線パターン25と基板表層12下面の配線パターン22との間は、両者間に挟み込まれたプリプレグ14によって絶縁されている。また、基板下層13のうちのキャビティ15の底面となる部分には、部品を実装するためのランド29が形成され、このランド29を除く部分にはソルダーレジスト30がコーティングされている。
以上のように構成された多層配線基板11の基板表層12のランド16とキャビティ15内のランド29には、後述する半田印刷工程で半田が印刷されて半田印刷部31,32が形成される。
次に、図3を用いて、後述する半田印刷工程、基板表層部品実装工程及びキャビティ内部品実装工程を実行する部品実装ライン40の構成を説明する。
多層配線基板11を搬送する搬送ライン41の最上流(先頭)には、半田印刷工程を実行する半田印刷機42が配置されている。この半田印刷機42には、多層配線基板11の基板表層12のランド16とキャビティ15内のランド29に半田を印刷するためのスクリーン印刷マスク(図示せず)が設けられ、このスクリーン印刷マスクのうちの多層配線基板11のキャビティ15に対応する部分には、下方に突出する凹陥部(図示せず)が形成され、その凹陥部を多層配線基板11のキャビティ15に嵌合させてキャビティ15内のランド29に半田を印刷するようにしている。
また、半田印刷機42は、多層配線基板11の基板表層12の基準マーク18を撮像する撮像装置(図示せず)と、この撮像装置の画像を処理する画像処理装置等を搭載し、画像処理により基板表層12の基準マーク18を認識することで、その基準マーク18の位置を基準にして、多層配線基板11の基板表層12のランド16とキャビティ15内のランド29に半田を印刷する位置を決めて半田印刷を行うようにしている。この半田印刷機42は、スクリーン印刷マスクの下面のマスク基準マークを上記撮像装置で撮像してそのマスク基準マークを認識することで、マスク基準マークの位置を基にスクリーン印刷マスクの位置を認識して、スクリーン印刷マスクと多層配線基板11とを位置合わせする機能を搭載している。
搬送ライン41のうちの半田印刷機42の下流側には、後述する基板表層部品実装工程及びキャビティ内部品実装工程を実行する1台又は複数台の部品実装機43が配列されている。各部品実装機43には、それぞれ部品を供給する複数のフィーダ44が交換可能にセットされている。図示はしないが、各部品実装機43は、フィーダ44から供給される部品を吸着して多層配線基板11に実装する吸着ノズルを保持する実装ヘッドと、多層配線基板11の基板表層12の基準マーク18とキャビティ15内の特定の半田印刷部32を撮像する撮像装置と、この撮像装置の画像を処理する画像処理装置等を搭載し、画像処理により基板表層12の基準マーク18を認識して該基板表層12の基準マーク18の位置を基準にして該基板表層12の部品実装位置を決めてその部品実装位置に部品を実装すると共に、キャビティ15内の特定の半田印刷部32を画像処理により認識して該キャビティ15内の特定の半田印刷部32の位置を基準にして該キャビティ15内の部品実装位置を決めてその部品実装位置に部品を実装するようにしている。この際、認識対象となる特定の半田印刷部32は、画像処理により他の半田印刷部32と区別可能な形状やパターンの半田印刷部32である。
搬送ライン41のうちの部品実装機43の下流側には、リフロー装置45が設けられ、部品実装機43で部品を実装した多層配線基板11をリフロー装置45に搬入して、該リフロー装置45内で該多層配線基板11の基板表層12のランド16の半田印刷部31とキャビティ15内のランド29の半田印刷部32を加熱して、これらのランド16,29に部品の端子をリフロー半田付けするようにしている。
ところで、キャビティ15付き多層配線基板11の製造工程で、基板表層12と基板下層13を積層接着する際に、基板表層12に対してキャビティ15内のランド29を形成した基板下層13が位置ずれすることがある。このため、従来のように、画像処理で認識した基板表層12の基準マーク18の位置を基準にして、基板表層12のランド16とキャビティ15内のランド29に半田を印刷する位置及び部品を実装する位置を決めて半田印刷及び部品実装を行うと、キャビティ15内のランド29に対して半田印刷位置と部品実装位置が位置ずれすることがある。また、半田印刷位置と部品実装位置は別々の機械(半田印刷機42と部品実装機43)で位置決めされるため、各機械42,43で基板表層12の基準マーク18の位置を基準にしても、各機械42,43の位置決め誤差によりキャビティ15内の半田印刷位置と部品実装位置との間に位置ずれが生じることがある。これらの原因により、多層配線基板11のキャビティ15内のランド29の位置と半田印刷位置と部品実装位置との間に位置ずれが生じて、多層配線基板11のキャビティ15内のランド29への部品の半田付け信頼性が低下する可能性があった。
このような課題を解決するために、本実施例では、半田印刷機42で多層配線基板11の基板表層12の基準マーク18を画像処理により認識して該基板表層12の基準マーク18の位置を基準にして半田印刷位置を決めて該基板表層12のランド16とキャビティ15内のランド29に半田を一括して又は別々に印刷する半田印刷工程を実行した後、部品実装機43で基板表層12の基準マーク18を画像処理により認識して該基板表層12の基準マーク18の位置を基準にして該基板表層12の部品実装位置を決めてその部品実装位置に部品を実装する基板表層部品実装工程と、多層配線基板11のキャビティ15内の特定の半田印刷部32を画像処理により認識して該キャビティ15内の特定の半田印刷部32の位置を基準にして該キャビティ15内の部品実装位置を決めてその部品実装位置に部品を実装するキャビティ内部品実装工程とを実行するようにしている。ここで、基板表層部品実装工程とキャビティ内部品実装工程とは、同じ部品実装機43で実行しても良いし、別々の部品実装機43で実行しても良い。
上述した半田印刷工程は、半田印刷機42によって図4の半田印刷工程実行プログラムに従って次のようにして自動的に実行される。まず、ステップ101で、多層配線基板11をコンベア(図示せず)により半田印刷機42内に搬入して、クランプ装置(図示せず)で該多層配線基板11をクランプする。この後、ステップ102に進み、多層配線基板11の基板表層12の基準マーク18を撮像装置で撮像して、画像処理により基板表層12の基準マーク18の位置を認識すると共に、スクリーン印刷マスクの下面のマスク基準マークを上記撮像装置で撮像してそのマスク基準マークを認識する。
この後、ステップ103に進み、多層配線基板11の基板表層12の基準マーク18を基準にして半田印刷位置を決定すると共に、スクリーン印刷マスクの下面のマスク基準マークの位置を基にスクリーン印刷マスクの位置を認識して、スクリーン印刷マスクと多層配線基板11とを位置合わせする。
この後、ステップ104に進み、多層配線基板11の基板表層12のランド16とキャビティ15内のランド29にそれぞれ半田を印刷して半田印刷部31,32を形成する。この際、基板表層12のランド16への半田印刷とキャビティ15内のランド29への半田印刷は、同じスクリーン印刷マスクで一括して行っても良いし、別々のスクリーン印刷マスク(別々の半田印刷機)で別々に行うようにしても良い。この後、ステップ105に進み、半田印刷後の多層配線基板11をコンベア(図示せず)により半田印刷機42から搬出して部品実装機43へ送る。以後、半田印刷機42は、上記ステップ101〜105の動作を繰り返すことで、搬入される多層配線基板11のランド16,29に半田を印刷して搬出する動作を繰り返す。
一方、基板表層部品実装工程及びキャビティ内部品実装工程は、部品実装機43によって図5の部品実装工程実行プログラムに従って次のようにして自動的に実行される。尚、図5の部品実装工程実行プログラムは、基板表層部品実装工程及びキャビティ内部品実装工程を同じ部品実装機43で実行するプログラムである。
図5の部品実装工程実行プログラムでは、まず、ステップ201で、半田印刷機42から搬出された半田印刷後の多層配線基板11をコンベア(図示せず)により部品実装機43内に搬入して、クランプ装置(図示せず)で該多層配線基板11をクランプする。この後、ステップ202に進み、多層配線基板11の基板表層12の基準マーク18を撮像装置で撮像して、画像処理により基板表層12の基準マーク18の位置を認識し、次のステップ203で、キャビティ15内の特定の半田印刷部32を撮像装置で撮像して、画像処理により特定の半田印刷部32の位置を認識する。
この後、ステップ204に進み、多層配線基板11の基板表層12の基準マーク18の位置を基準にして該基板表層12の部品実装位置を決定し、次のステップ205で、キャビティ15内の特定の半田印刷部32の位置を基準にして該キャビティ15内の部品実装位置を決定する。
この後、ステップ206に進み、上記ステップ204で決定した基板表層12の部品実装位置に部品を実装し、次のステップ207で、上記ステップ205で決定したキャビティ15内の部品実装位置に部品を実装する。尚、上記ステップ202〜207の動作の順序は適宜変更しても良い。この後、ステップ208に進み、部品実装後の多層配線基板11をコンベア(図示せず)により部品実装機43から搬出してリフロー装置45へ送り、リフロー半田付けする。以後、部品実装機43は、上記ステップ201〜208の動作を繰り返すことで、搬入される半田印刷後の多層配線基板11に部品を実装して搬出する動作を繰り返す。
尚、基板表層部品実装工程とキャビティ内部品実装工程とを別々の部品実装機43で実行する場合は、一方の部品実装機43で、上記ステップ201→202→204→206→208の順序で基板表層部品実装工程を実行し、他方の部品実装機43で、上記ステップ201→203→205→207→208の順序でキャビティ内部品実装工程を実行するようにすれば良い。
以上説明した本実施例では、多層配線基板11の基板表層12のランド16への部品実装は、従来同様に、基板表層12の基準マーク18を画像処理により認識して該基板表層12の基準マーク18の位置を基準にして行うことで、基板表層12のランド16への部品の半田付け信頼性を確保できる。一方、多層配線基板11のキャビティ15内のランド29への部品実装は、キャビティ15内の特定の半田印刷部32を画像処理により認識して該キャビティ15内の特定の半田印刷部32の位置を基準にして行うため、キャビティ15内の半田印刷部32と部品の端子との位置合せ精度を向上させて、部品実装後のリフロー時に溶解した半田の表面張力により部品の端子をランド29の中心へ引き寄せるセルフアライメント効果を十分に発揮させることが可能となり、キャビティ15内のランド29に部品の端子を確実に半田付けすることができて、キャビティ15内のランド29への部品の半田付け信頼性を向上できる。
尚、基板表層12の基準位置部は、該基板表層12に設けられた基準マーク18に限定されず、プリント配線技術により基板表層12のパッド16と一定の位置関係で形成された配線パターン17等の導体パターンのうちの画像処理により区別可能な部分を基準位置部としても良い。
また、基板表層部品実装工程において、部品実装機43で基板表層12の特定の半田印刷部31を撮像装置で撮像して、画像処理により該基板表層12の特定の半田印刷部31の位置を認識する動作を追加し、該基板表層12の基準マーク18(基準位置部)の位置を基準にして決められた該基板表層12の部品実装位置を該基板表層12の特定の半田印刷部31の位置に基づいて補正し、補正後の部品実装位置に部品を実装するようにしても良い。このようにすれば、基板表層12の半田印刷位置と部品実装位置との間の位置ずれをより小さくできるため、セルフアライメント効果を十分に発揮させて、基板表層12のパッド16への部品の半田付け信頼性を更に向上できる利点がある。尚、認識対象となる特定の半田印刷部31は、画像処理により他の半田印刷部31と区別可能な形状やパターンの半田印刷部31である。
その他、本発明は、上記実施例に限定されず、例えば、多層配線基板11の積層数を3層以上に構成したり、1枚の多層配線基板11に複数のキャビティ15を形成したり、多層配線基板11の製造方法を適宜変更しても良い等、要旨を逸脱しない範囲内で種々変更して実施できることは言うまでもない。
11…多層配線基板、12…基板表層(プリント配線板)、13…基板下層(プリント配線板)、14…プリプレグ、15…キャビティ、16…ランド、17…配線パターン、18…基準マーク(基準位置部)、29…ランド、31,32…半田印刷部、40…部品実装ライン、41…搬送ライン、42…半田印刷機、43…部品実装機、45…リフロー装置

Claims (3)

  1. キャビティ付き多層配線基板の基板表層のランドとキャビティ内のランドに半田を印刷して部品を実装するキャビティ付き多層配線基板の部品実装方法において、
    半田印刷機で前記基板表層の基準位置部を画像処理により認識して該基板表層の基準位置部の位置を基準にして半田印刷位置を決めて該基板表層のランドと前記キャビティ内のランドに半田を一括して又は別々に印刷する半田印刷工程と、
    部品実装機で前記基板表層の基準位置部を画像処理により認識して該基板表層の基準位置部の位置を基準にして該基板表層の部品実装位置を決めてその部品実装位置に部品を実装する基板表層部品実装工程と、
    前記部品実装機又は別の部品実装機で前記キャビティ内で他の半田印刷部と画像処理により区別可能な形状又はパターンを持つ特定の半田印刷部を画像処理により認識して該キャビティ内の特定の半田印刷部の位置を基準にして該キャビティ内の部品実装位置を決めてその部品実装位置に部品を実装するキャビティ内部品実装工程と
    を含むことを特徴とするキャビティ付き多層配線基板の部品実装方法。
  2. 前記基板表層の基準位置部は、該基板表層に設けられた基準マーク又は前記基板表層のパッドと一定の位置関係で形成された導体パターンのうちの画像処理により区別可能な部分であることを特徴とする請求項1に記載のキャビティ付き多層配線基板の部品実装方法。
  3. 前記基板表層部品実装工程において、前記部品実装機で前記基板表層の特定の半田印刷部を画像処理により認識する動作を追加し、該基板表層の基準位置部の位置を基準にして決められた該基板表層の部品実装位置を該基板表層の特定の半田印刷部の位置に基づいて補正し、補正後の部品実装位置に部品を実装することを特徴とする請求項1又は2に記載のキャビティ付き多層配線基板の部品実装方法。
JP2016509823A 2014-03-28 2014-03-28 キャビティ付き多層配線基板の部品実装方法 Active JP6329250B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/059157 WO2015145728A1 (ja) 2014-03-28 2014-03-28 キャビティ付き多層配線基板の部品実装方法

Publications (2)

Publication Number Publication Date
JPWO2015145728A1 JPWO2015145728A1 (ja) 2017-04-13
JP6329250B2 true JP6329250B2 (ja) 2018-05-23

Family

ID=54194317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016509823A Active JP6329250B2 (ja) 2014-03-28 2014-03-28 キャビティ付き多層配線基板の部品実装方法

Country Status (2)

Country Link
JP (1) JP6329250B2 (ja)
WO (1) WO2015145728A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056897B2 (ja) 2017-03-17 2022-04-19 株式会社イシダ 搬送装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685035B2 (ja) * 2000-10-25 2005-08-17 松下電器産業株式会社 電子部品実装システムおよび電子部品実装方法
JP4237158B2 (ja) * 2005-04-01 2009-03-11 ヤマハ発動機株式会社 実装基板製造装置および製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2010118389A (ja) * 2008-11-11 2010-05-27 Yamaha Motor Co Ltd 部品実装方法および部品実装システム
JP2010143227A (ja) * 2010-02-05 2010-07-01 Bonmaaku:Kk スクリーン印刷版

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056897B2 (ja) 2017-03-17 2022-04-19 株式会社イシダ 搬送装置

Also Published As

Publication number Publication date
WO2015145728A1 (ja) 2015-10-01
JPWO2015145728A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
KR101189685B1 (ko) 전자부품 실장 시스템 및 전자부품 실장 방법
JP6155468B2 (ja) 電子部品実装方法及び電子部品実装システム
US20100288818A1 (en) Bump printing apparatus
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JP2011029254A (ja) 電子部品実装方法
JP2006261478A (ja) プリント配線基板およびその製造方法と実装方法ならびにプログラム
US7827681B2 (en) Method of manufacturing electronic component integrated substrate
KR20040105625A (ko) 실장기판의 제조방법
JP2007027510A (ja) 実装基板及び電子部品の実装方法
JP6329250B2 (ja) キャビティ付き多層配線基板の部品実装方法
US20090224026A1 (en) Electronic component mounting method
JP2007027538A (ja) 回路基板
JP2014107522A (ja) 部品実装システムおよび部品実装方法
KR102510457B1 (ko) 표면실장 장치 및 방법
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP2014041892A (ja) スクリーン印刷装置およびスクリーン印刷方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4925347B2 (ja) スクリーン印刷方法及びスクリーン印刷システム
US20130125392A1 (en) Mounting of Components Using Solder Paste Fiducials
JP5990775B2 (ja) 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2008300690A (ja) 表面部品実装方法および表面部品実装用基板
JP2007258637A (ja) 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP5106774B2 (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180419

R150 Certificate of patent or registration of utility model

Ref document number: 6329250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250