JP5106774B2 - 電子部品実装方法 - Google Patents

電子部品実装方法 Download PDF

Info

Publication number
JP5106774B2
JP5106774B2 JP2005359959A JP2005359959A JP5106774B2 JP 5106774 B2 JP5106774 B2 JP 5106774B2 JP 2005359959 A JP2005359959 A JP 2005359959A JP 2005359959 A JP2005359959 A JP 2005359959A JP 5106774 B2 JP5106774 B2 JP 5106774B2
Authority
JP
Japan
Prior art keywords
solder
mounting
component
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005359959A
Other languages
English (en)
Other versions
JP2007165580A (ja
Inventor
祐介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005359959A priority Critical patent/JP5106774B2/ja
Publication of JP2007165580A publication Critical patent/JP2007165580A/ja
Application granted granted Critical
Publication of JP5106774B2 publication Critical patent/JP5106774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、複数の電子部品を積層したスタック実装部品を基板に半田接合により実装する電子部品実装方法に関するものである。
近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる半導体パッケージなどの電子部品は小型化・薄化するとともに、実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、基板に電子部品を実装した基板モジュールを積層したスタック実装構造が採用されるようになっている(例えば特許文献1参照)。この特許文献例では、半田バンプが形成された半導体パッケージを複数個積層して基板に実装することにより、基板サイズを増大することなく高実装密度の実装基板を製造することが可能となる。
特開2005−26648号公報
ところでスタック実装構造に用いられる半導体パッケージは薄型であるため剛性が低く半田接合のためのリフロー時の加熱によって反り変形を生じやすいという特性がある。このため、リフロー時に半田バンプが反り変形により浮き上がって、半田バンプが基板の接続用電極に正常に半田接合されず、導通不良や接合強度不足などの接合不良が生じやすい。
そこで本発明は、複数の電子部品を積層したスタック実装部品を半田接合によって実装する場合における接合不良を防止することができる電子部品実装方法を提供することを目的とする。
本発明の電子部品実装方法は、複数の電子部品を積層して成り最下層の前記電子部品の下面に外部接続用の半田バンプが形成されたスタック実装部品及びリードを有する電子部品を基板に実装する電子部品実装方法であって、前記基板の接続用電極に予め半田ペーストを印刷する半田印刷工程と、前記半田バンプに半田ペーストを転写により供給する半田転写工程と、前記スタック実装部品を前記基板に搭載して前記半田バンプを前記基板の接続用電極に前記半田ペーストを介して着地させるとともに、前記電子部品の前記リードを前記基板の接続用電極に位置合わせして搭載する搭載工程と、前記基板を前記スタック実装部品及び前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記スタック実装部品及び前記電子部品を前記基板に半田接合するリフロー工程とを含み、前記スタック実装部品を構成する前記複数の電子部品は、半導体素子を樹脂封止して形成された薄型のパッケージ部品である
本発明によれば、半田バンプに半田ペーストを転写により供給した状態で電子部品を基板に搭載して半田バンプを基板の接続用電極に半田ペーストを介して着地させることにより、半田バンプと接続用電極との間に隙間がある場合にあっても、半田ペースト中の半田成分によって溶融半田量を増加させるとともに溶融半田の濡れ拡がりを確保して、スタック実装部品を半田接合によって実装する場合における接合不良を防止することができる。
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の実装基板製造ラインの構成図、図2は本発明の一実施の形態の電子部品実装装置の平面図、図3は本発明の一実施の形態の実装基板に実装される電子部品の構造説明図、図4は本発明の一実施の形態の電子部品実装方法の工程説明図、図5は本発明の一実施の形態の電子部品実装方法における半田接合過程の説明図である。
まず図1を参照して、実装基板製造ラインについて説明する。図1において、実装基板製造ラインは、スクリーン印刷機M1、電子部品実装機M2,リフロー装置M3を直列に接続して構成されている。スクリーン印刷機M1は基板に電子部品接合用の半田ペーストを印刷する。電子部品実装機M2は半田ペーストが印刷された基板に電子部品を搭載する。リフロー装置M3は、電子部品が搭載された基板を加熱することにより、半田ペースト中の半田成分を溶融させて電子部品を基板に半田接合する。
次に、図2を参照して電子部品実装機M2の構造を説明する。図2において、基台1の中央部には搬送路2がX方向に配列されている。搬送路2は、電子部品が実装される基板3を搬送し、電子部品実装位置に基板3を位置決めする。搬送路2の手前側には第1の部品供給部4Aが配設されており、第1の部品供給部4Aに備えられた部品トレイには、複数の電子部品を積層して成るスタック実装部品11が保持されている。搬送路2の後方側には第2の部品供給部4Bが配設されており、第2の部品供給部4Bに配列されたテープフィーダ5は、リード型の電子部品19(図4参照)を保持したテープをピッチ送りして以下に説明する搭載ヘッドのピックアップ位置に供給する。
基台1のX方向の両端部には、Y軸テーブル6AおよびY軸ガイド6Bが配設されており、Y軸テーブル6A,Y軸ガイド6BにはX軸テーブル7が架設されている。X軸テーブル7には搭載ヘッド8が装着されている。搭載ヘッド8は複数の単位搭載ヘッド8aを備えた多連型の搭載ヘッドであり、基板認識カメラ9と一体的に移動する。X軸テーブル7、Y軸テーブル6Aを駆動することにより搭載ヘッド8はXY方向に移動し、第1の部品供給部4Aからスタック実装部品11を、また第2の部品供給部4Bから電子部品19を単位搭載ヘッド8aの吸着ノズル20(図4(c)参照)によって取り出して、搬送路2上に位置決めされた基板3に搭載する。
搬送路2と第1の部品供給部4Aとの間には、ラインカメラ10,ノズルストッカ14,半田ペースト転写テーブル15が配設されている。それぞれの部品供給部から電子部品をピックアップした搭載ヘッド8が基板3へ移動する途中で、搭載ヘッド8がラインカメラ10の上方を通過することにより、搭載ヘッド8に保持された状態の電子部品を認識する。
ノズルストッカ14は、基板3に搭載される電子部品の種類に応じた吸着ノズルを複数種類収納しており、搭載ヘッド8がノズルストッカ14にアクセスすることにより、搭載対象の電子部品に応じた吸着ノズルを選択して装着することができるようになっている。ペースト転写テーブル15は、半田成分をフラックスに混入して粘性体とした半田ペーストをテーブル上に薄膜状態にして供給する。電子部品を保持した搭載ヘッド8をペースト転写テーブル15に対して昇降させることにより、電子部品の下面に形成された半田バンプには半田ペーストが転写により供給される。
次に図3を参照して、スタック実装部品11について説明する。図3に示すように、スタック実装部品11は、下面にバンプ16が形成された電子部品12の上面に、電子部品13の下面に形成されたバンプ17を接合することにより、電子部品12および電子部品13を積層した構成となっている。電子部品12、電子部品13はいずれも、半導体素子を樹脂封止して形成された薄型のパッケージ部品である。スタック実装部品11を基板に実装する際には、最下層の電子部品12の下面に形成された外部接続用の半田バンプ16を基板の電極に半田接合することにより行われる。
次に、基板3にスタック実装部品11を実装する電子部品実装方法について、図4,図
5を参照して説明する。図4(a)において、基板3の上面には、電極3a、3b(接続用電極)が形成されている。電極3aはスタック実装部品11のバンプ16の配列と同じ配列になっており、電極3bは電子部品19のリード19aの配列と同じ配列で形成されている。基板3は、まず図1に示すスクリーン印刷機M1に搬入され、ここで図4(b)に示すように、基板3の電極3a、3bにスクリーン印刷により半田ペースト18を供給する(半田印刷工程)。次いで半田供給後の基板3は電子部品実装機M2に搬入され、搬送路2上の実装位置に位置決めされる。そして搭載ヘッド8を基板3上に移動させ、基板認識カメラ9で基板3を撮像することにより、基板3の位置を認識する(第1の認識工程)。
この後、スタック実装部品11への半田ペースト転写が行われる。すなわち、第1の部品供給部4Aから搭載ヘッド8によって取り出されたスタック実装部品11は、吸着ノズル20に保持された状態でペースト転写テーブル15に移動する。そして図4(c)に示すように、半田ペースト18の塗膜に対してスタック実装部品11を昇降させることにより、半田バンプ16の下面側には半田ペースト18が転写により供給される(半田転写工程)。
次に搭載ヘッド8によって、図4(d)に示すように、半田印刷後の基板3に半田ペースト転写後の電子部品を搭載する。まずスタック実装部品11を、第1の認識工程の認識結果に基づいて基板3の電極3aに対して位置合わせし、次いで半田バンプ16を電極3a上に半田ペースト18を介して着地させて搭載する(搭載工程)。この搭載工程においては、電子部品19の搭載も実行され、リード19aを電極3bに位置合わせして搭載する。
この後、基板3はリフロー装置M3に搬入される。ここでは、スタック実装部品11,電子部品19が搭載された基板3を、これらの電子部品とともに半田溶融温度より高いリフロー温度まで加熱することにより、スタック実装部品11の半田バンプ16を基板3の電極3aに、また電子部品19のリード19aを電極3bに半田接合する(リフロー工程)。この半田接合は、半田バンプ16および半田ペースト18中の半田成分を溶融させることにより行われる。これにより、複数の電子部品12,13を積層して成り最下層の電子部品12の下面に外部接続用の半田バンプ16が形成されたスタック実装部品11を基板3に実装した構成の高実装密度の実装基板が完成する。
上述のリフロー工程における半田接合過程について、図5を参照して説明する。ここでは、スタック実装部品11の半田バンプ16を基板3の電極3a半田接合する例について説明している。前述のように、スタック実装部品11は薄型の半導体パッケージであることから、スタック実装部品11を基板3に搭載した時点において、さらにはリフロー時に半田バンプ16がパッケージ本体の上向きの反り変形により浮き上がって、図5(a)に示すように、半田バンプ16と電極3aとの間に隙間dが生じやすい。
このように半田バンプ16と電極3aとの間に隙間が存在する場合にあっても、本実施の形態においては部品搭載に先立って半田バンプ16にさらに半田ペースト18を転写するようにしており、さらには電極3aにも半田ペースト18を印刷により供給するようにしていることから、接合対象となる電極3aの上面と半田バンプ16の下面とは、周囲を十分な量の半田ペースト18によって覆われた状態となっている。
そしてリフローはこのような状態で行われる。すなわち加熱によって半田が溶融する過程において、半田ペースト18の半田成分が溶融した溶融半田18aは十分な量を有しており、図5(b)に示すように、半田バンプ16の下端部と電極3aの表面とを連結した状態で、粘性液状の樹脂成分18b中で濡れ拡がる。このとき、溶融半田18aの表面張
力によって半田バンプ16を電極3a側に引き寄せて、当初存在した隙間dを狭めるような力が作用する。
この後、さらに加熱を継続することにより、半田バンプ16が溶融して溶融半田18aと一体となり、図5(c)に示すように、スタック実装部品11と電極3aとを連結する半田接合部16aが形成される。そしてこの後冷却されて半田接合部16aが固化することにより、スタック実装部品11の基板3への半田接合が完了する。この半田接合部16aは、半田バンプ16が溶融した半田量に半田ペースト18中の半田量が加えられたものとなることから、スタック実装部品11と基板3とは十分な半田量の半田接合部によって半田接合され、十分な接合強度と導通性が確保される。
なお上記実施の形態においては、基板3の接続用電極3aにも予め印刷により半田を供給する例を示したが、パッケージの反り変形の程度が比較的小さく、半田バンプに追加的に供給する半田量が少なくて済むような場合には、接合用電極への半田の供給は省略しても良い。
本発明の電子部品実装方法は、複数の電子部品を積層したスタック実装部品を半田接合によって実装する場合における接合不良を防止することができるという効果を有し、半導体素子を樹脂封止して形成された薄型のパッケージ部品を基板に半田接合により実装する分野に有用である。
本発明の一実施の形態の実装基板製造ラインの構成図 本発明の一実施の形態の電子部品実装装置の平面図 本発明の一実施の形態の実装基板に実装されるスタック実装部品の構造説明図 本発明の一実施の形態の実装基板の製造方法の工程説明図 本発明の一実施の形態の電子部品実装方法における半田接合過程の説明図
符号の説明
3 基板
3a、3b 電極
11 スタック実装部品
12,13、19 電子部品
16 半田バンプ
18 半田ペースト

Claims (1)

  1. 複数の電子部品を積層して成り最下層の前記電子部品の下面に外部接続用の半田バンプが形成されたスタック実装部品及びリードを有する電子部品を基板に実装する電子部品実装方法であって、
    前記基板の接続用電極に予め半田ペーストを印刷する半田印刷工程と、
    前記半田バンプに半田ペーストを転写により供給する半田転写工程と、
    前記スタック実装部品を前記基板に搭載して前記半田バンプを前記基板の接続用電極に前記半田ペーストを介して着地させるとともに、前記電子部品の前記リードを前記基板の接続用電極に位置合わせして搭載する搭載工程と、
    前記基板を前記スタック実装部品及び前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記スタック実装部品及び前記電子部品を前記基板に半田接合するリフロー工程とを含み、
    前記スタック実装部品を構成する前記複数の電子部品は、半導体素子を樹脂封止して形成された薄型のパッケージ部品であることを特徴とする電子部品実装方法。
JP2005359959A 2005-12-14 2005-12-14 電子部品実装方法 Active JP5106774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005359959A JP5106774B2 (ja) 2005-12-14 2005-12-14 電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005359959A JP5106774B2 (ja) 2005-12-14 2005-12-14 電子部品実装方法

Publications (2)

Publication Number Publication Date
JP2007165580A JP2007165580A (ja) 2007-06-28
JP5106774B2 true JP5106774B2 (ja) 2012-12-26

Family

ID=38248147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359959A Active JP5106774B2 (ja) 2005-12-14 2005-12-14 電子部品実装方法

Country Status (1)

Country Link
JP (1) JP5106774B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JP2000286380A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP2001102738A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 電子部品実装半田付け方法
JP4357940B2 (ja) * 2003-06-09 2009-11-04 パナソニック株式会社 実装基板の製造方法

Also Published As

Publication number Publication date
JP2007165580A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
KR101053091B1 (ko) 실장기판의 제조방법
KR101292634B1 (ko) 전자부품 탑재장치 및 전자부품 실장방법
JP4907500B2 (ja) 導電性バンプの形成方法
US20140231492A1 (en) Electronic component mounting method, electronic component placement machine, and electronic component mounting system
JP5603496B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP2007059652A (ja) 電子部品実装方法
JP5526285B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP5106774B2 (ja) 電子部品実装方法
JP3666468B2 (ja) 電子部品実装装置および電子部品実装方法
JP4797895B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4595857B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP6329250B2 (ja) キャビティ付き多層配線基板の部品実装方法
JP3266414B2 (ja) はんだ供給法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2000353717A (ja) 半導体装置の製造方法及び半導体製造装置
JP2014041893A (ja) 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法
JP3925252B2 (ja) 電子部品実装方法
JP2006012883A (ja) 電子部品はんだ接合方法,エリアアレイ型電子部品,電子回路基板および電子部品ユニット
JPH09260825A (ja) 半田供給装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R151 Written notification of patent or utility model registration

Ref document number: 5106774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3