JP2006012883A - 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット - Google Patents

電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット Download PDF

Info

Publication number
JP2006012883A
JP2006012883A JP2004183428A JP2004183428A JP2006012883A JP 2006012883 A JP2006012883 A JP 2006012883A JP 2004183428 A JP2004183428 A JP 2004183428A JP 2004183428 A JP2004183428 A JP 2004183428A JP 2006012883 A JP2006012883 A JP 2006012883A
Authority
JP
Japan
Prior art keywords
electronic component
area array
electrode
circuit board
array type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004183428A
Other languages
English (en)
Inventor
Masahito Mori
将人 森
Kazuto Nishida
一人 西田
Masato Hirano
正人 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004183428A priority Critical patent/JP2006012883A/ja
Publication of JP2006012883A publication Critical patent/JP2006012883A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 エリアアレイ型電子部品を、電気的に接合される電子回路基板の接合位置に対して高精度に位置決め可能にする。
【解決手段】 電子回路基板１は、エリアアレイ型電子部品４の突起電極６に接続される複数個の電極ランド２を有し、最外周の少なくとも４隅に他の電極ランド２に比較して大きなアライメントランド２ａを設ける。一方、エリアアレイ型電子部品４は前記アライメントランド２ａに接合される低融点のはんだ材料からなるアライメント電極５を有し、それ以外の突起電極６を高融点のはんだ材料で構成する。リフローはんだ付け工程において、電子回路基板１とエリアアレイ型電子部品４間で、融点の差により、前記低融点のはんだ材料が先に溶融し、この優先溶融はんだ７の表面張力の作用により、エリアアレイ型電子部品４の接合位置決めが行われる。
【選択図】 図１

Description

本発明は、はんだバンプによってエリアアレイ型電子部品と電子回路基板との電気的接合を行うための電子部品はんだ接合方法、および当該電子部品はんだ接合方法に適用されるエリアアレイ型電子部品、および電子回路基板、およびエリアアレイ型電子部品と電子回路基板とからなる電子部品ユニットに関するものである。
ＢＧＡ（Ball Grid Array），ＣＳＰ（Chip Size Package）などのエリアアレイ型電子部品のはんだ接合方法では、マトリクス状に複数配列された突起電極に対応した電子回路基板におけるランドの全てにメタルマスク開口を通して、はんだペーストを印刷供給して、部品実装機にてエリアアレイ型電子部品をマウントし、その後、リフロー装置にて接合材であるはんだペーストを加熱、溶融させ電子回路基板と接合を行っている。
しかしながら、エリアアレイ型電子部品のバンプ電極の狭ピッチ化にともない、精度よくエリアアレイ型電子部品と電子回路基板との接続を行うには、部品装着機の部品装着精度の更なる向上が求められる。
また、電子回路基板のランド電極も減少することから、微小電極へのメタルマスクを用いたはんだペーストの安定印刷供給が困難となっている。
従来の技術としては、エリアアレイ型電子部品、および電子回路基板の接合部最外周の突起電極、およびランド電極を、その他の電極に比較して大きく形成するようにした接合構造が一般的に知られている。
このような接合構造の一例として、特許文献１には、エリアアレイ型電子部品、および電子回路基板の最外周の接合部に、他のランドに比較して大きな突起電極、およびランドを設けるようにした構造が記載されている。
特開２００２−３２９８１２号公報
しかしながら、特許文献１に記載された構造は、エリアアレイ型電子部品の補強を目的としており、アライメント材料を用いて位置決めするための構造を目的とするものではない。
本発明の目的は、エリアアレイ型電子部品を、電子回路基板の適正な接合位置に対して高精度に位置決めを行い、電子回路基板に対して確実に電気的接合を行うことを可能にする電子部品はんだ接合方法、エリアアレイ型電子部品、電子回路基板、電子部品ユニットを提供することにある。
前記目的を達成するため、本発明の電子部品はんだ接合方法は、複数の突起電極がマトリクス状に配列されたエリアアレイ型電子部品と、前記突起電極に対応して電極ランドが形成されている電子回路基板とをはんだ接合する電子部品はんだ接合方法であって、接合に用いられるはんだ材料の融点の差、およびはんだ材料の表面張力を利用し、アライメント電極の接合に用いられる低融点はんだを、他の突起電極の接合に用いられるはんだよりも優先して溶融させ、エリアアレイ型電子部品の位置決めを行うことを特徴とする。
この方法により、エリアアレイ型電子部品と電子回路基板の接合を、精度よく接合することが可能である。すなわち、エリアアレイ型電子部品の装着の際、電子回路基板の適正なエリアアレイ型電子部品装着位置に対して、エリアアレイ型電子部品がずれて装着されたとしても、リフローはんだ付けプロセスにおいて、アライメント電極の接合に用いられる低融点はんだ材料が優先溶解し、はんだ材料の表面張力の作用によって、エリアアレイ型電子部品が適正な装着位置に移動して補正されることになる。その後、他の電極接合に用いられたはんだ材料が溶融することによって、はんだ接合が行われ、エリアアレイ型電子部品の初期装着ずれが補正された接合が可能となる。
さらに、本発明の電子部品はんだ接合方法において、電子回路基板におけるアライメントランドとなる電極ランドにのみ、はんだペーストの印刷供給を行うことにより、突起電極の全てにはんだペーストを印刷供給する必要がなくなり、部品装着時の部品保持を行うことが可能になる。
また、本発明のエリアアレイ型電子部品は、複数の突起電極がマトリクス上に配列されたエリアアレイ型電子部品であって、アライメント突起電極を、他の突起電極の接合に用いられるはんだ材料に比較して、低い融点のはんだ材料で形成したものである。
この構成により、エリアアレイ型電子部品を電子基板回路の適正な接合位置に対して、精度よく位置決めをすることが可能である。すなわち、エリアアレイ型電子部品の装着の際、電子回路基板の適正なエリアアレイ型電子部品装着位置に対して、エリアアレイ型電子部品がずれて装着されたとしても、リフローはんだ付けプロセスにおいて、エリアアレイ型電子部品のアライメント電極の低融点はんだ材料が優先溶解し、はんだ材料の表面張力によって、エリアアレイ型電子部品が適正な装着位置まで補正することができ、精度よく位置決めを行うことが可能となる。
さらに、本発明のエリアアレイ型電子部品において、最外周の少なくとも４隅の接合部分に、他の突起電極に比較して、大きなアライメント突起電極を設けることにより、はんだの表面張力によるエリアアレイ型電子部品の位置決めを効果的にかつ精度よく行うことが可能となる。
また、本発明の電子基板回路は、エリアアレイ型電子部品の突起電極に接合する複数個の電極ランドが設けられた電子回路基板であって、最外周の少なくとも４隅の電極ランドを、他の電極ランドに比較して大きなアライメントランドとしたものである。
この構成により、メタルマスクを通して電子回路基板のアライメントランドにはんだペーストを印刷する際、はんだペーストの転写率を向上させることができる。すなわち、電子基板回路における電極ランドの最外周の少なくとも４隅に大きなアライメントランド電極を備えることで、メタルマスクを通して電子回路基板のアライメントランドにはんだペーストを印刷する際、はんだペーストの供給量を安定させることができる。
さらに、印刷されたはんだペーストが、装着時にエリアアレイ型電子部品を保持する機能有するようになり、エリアアレイ型電子部品を保持するために、塗布機などによって接着剤などを塗布するなどの、部品を保持するための手段を講ずる必要がなくなる。
さらに、本発明の電子部品ユニットは、突起電極を備えたエリアアレイ型電子部品と、前記突起電極に接合する複数個の電極ランドが設けられた電子回路基板とからなる電子部品ユニットであって、最外周の少なくとも４隅の接合部分に、低融点はんだを備えたアライメント電極が設けられた前記電子回路基板と、前記電子回路基板のアライメント電極に対応する部位に、はんだを備えないアライメント電極が設けられた前記エリアアレイ型電子部品とからなることを特徴とする。
この構成により、前記はんだ接合方法において用いられるエリアアレイ型電子部品の突起電極において、融点の異なる２種類のはんだ材料を必要としない。すなわち、エリアアレイ型電子部品のアライメント電極以外、全ての突起電極を同一のはんだ材料で構成でき、工程を増やすことなく、エリアアレイ型電子部品を作成することができる。
以上説明したように、本発明によれば、エリアアレイ型電子部品と電子回路基板の接合を、精度よく接合することが可能になる。すなわち、エリアアレイ型電子部品の装着の際、電子回路基板の適正なエリアアレイ型電子部品装着位置に対して、エリアアレイ型電子部品がずれて装着されたとしても、リフローはんだ付けプロセスにおいて、アライメント電極の接合に用いられる低融点はんだ材料が優先溶解し、はんだ材料の表面張力の作用によって、エリアアレイ型電子部品が適正な装着位置に移動して補正され、その後、他の電極接合に用いられたはんだ材料が溶融することによって、全体のはんだ接合が行われるため、エリアアレイ型電子部品の初期装着ずれが補正される接合が実現する。
以下、本発明の実施の形態を図面を参照して説明する。
図１（ａ）〜（ｅ）は本発明の実施形態を説明するためのエリアアレイ型電子部品を電子回路基板に電気的接合を行う方法のプロセスの説明図、図２は図１の実施形態において用いられるエリアアレイ型電子部品の構成を示す斜視図である。
図１（ａ）に示すように、電子回路基板１には、めっき接合されるエリアアレイ型電子部品（後述する）の突起電極に対応して複数の電極ランド（接合ランド）２が設けられており、それらの電極ランド２の中で電子回路基板１の４隅（図１では２隅が示されている）のアライメントランド２ａとなる電極ランドは、他の電極ランド２よりも面積が大きいものにしている。
図２に示すように、エリアアレイ型電子部品４は、実装接続面にエリアアレイ状に配列された突起電極６を有する電子部品である。このようなエリアアレイ型電子部品としては、ＢＧＡ（Ball Grid Array），ＣＳＰ（Chip Size Package）などの半導体パッケージ、あるいはＭＣＭ（Multi Chip Module）などの複数の電子部品が搭載されたモジュール基板などがある。
また、エリアアレイ型電子部品４の最外周における４隅の突起電極は、他の突起電極６に比較して、大きな面積のアライメント電極５としている。なお、本実施形態では、４隅のみに４つのアライメント電極５を設けているが、さらに多くのアライメント電極５を形成してもよい。
さらに、前記アライメント電極５のはんだ材料は、他の突起電極６のはんだ材料に比較して低融点のはんだ材料で形成している。例えば、アライメント電極５以外の突起電極６のはんだ材料として、Ｓｎ‐Ａｇ‐Ｃｕ系（ＭＰ：２１４〜２１９℃）の組成を持つはんだ材料を用いたとき、アライメント電極５のはんだ材料としては、Ｓｎ‐３７Ｐｂ（ＭＰ：１８３℃），Ｓｎ‐Ａｇ‐Ｉｎ‐Ｂｉ系（ＭＰ：２０６〜２１４℃）、あるいはＳｎ‐Ｚｎ系（ＭＰ：１９９℃）などの低融点のはんだを用いることができる。
次に、図１（ａ）〜（ｅ）を参照して本実施形態におけるはんだ接合方法を説明する。
電子回路基板１の構成は、電極ランド２の中で電子回路基板１の４隅の電極ランド（アライメントランド）２ａが他の電極ランド２よりも面積が大きいものである（図１（ａ））。この電子回路基板１のアライメントランド２ａに対して、上述したようにエリアアレイ型電子部品４のアライメント電極５以外の突起電極６のはんだ材料に比較して、融点の低いはんだペースト３を印刷供給する（図１（ｂ））。
次に、図示しない部品装着機にてエリアアレイ型電子部品４を、電子回路基板１に装着する（図１（ｃ））。このとき、電子回路基板１に、既に印刷供給されたはんだペースト３が、エリアアレイ型電子部品４を保持するように作用する。
次に、リフローはんだ付け装置にて電子回路基板１とエリアアレイ型電子部品４とがはんだ接合される。本実施形態におけるリフローはんだ付け方法においては、はんだペースト３に含まれるフラックス成分を活性させるブリヒート（１００〜２００℃）工程と、その後の本加熱（１５０〜２５０℃）工程との２つの工程を通して、徐々に温度を昇温させることによって、はんだを溶融させはんだ接合を行う。
そして、本実施形態では、前記リフローはんだ付けの加熱工程において、エリアアレイ型電子部品４のアライメント電極５と、電子回路基板１のアライメントランド２ａとの接合に用いられる低融点のはんだが、他の部位のはんだより優先的に溶融（優先溶融はんだ７）することになる（図１（ｄ））。このとき、優先溶融はんだ７の溶融したはんだ材料の表面張力の作用によって、エリアアレイ型電子部品４は電子回路基板１に接合されるべき適正な位置に移動し、位置決めされることになる。
そして、さらに加熱が進み、アライメント電極５とアライメントランド２ａ以外の接合に用いられているはんだ材料が溶融することにより、全てのはんだ接合部９において電気的接合が行われ、その後、冷却されることによって、はんだ接合が完了してはんだ接合完成品８となる（図１（ｅ））。
なお、図３に示す斜視図のように、エリアアレイ型電子部品４の最外周における４隅に形成されるアライメント電極１１としては、大きさが他の突起電極６と同じて、既述したように同様に、アライメント電極１１のはんだ材料は、既述したと同様に他の突起電極６のはんだ材料に比較して低融点のはんだ材料で形成するようにしてもよい。
また、電子回路基板１側におけるアライメントランドに、はんだが供給された突起電極（低融点はんだを備えたアライメント電極）が形成されている場合は、図４に示す斜視図のように、エリアアレイ型電子部品４に形成されるアライメント電極１２として、はんだを備えない、すなわち、突起電極の形態をなさない電極とすることも可能である。
このようなアライメント電極１２とすることにより、エリアアレイ型電子部品４の突起電極およびアライメント電極を、２種類のはんだ材料を使用して形成する必要がなく、エリアアレイ型電子部品の作成がより容易となる。
本実施形態では、リフローはんだ付け方法による接合方法を説明したが、はんだ材料を加熱溶融させてはんだ接合を行う方法であれば他の接合方法を採用することができる。
また、接合に使用されるはんだ材料の量であるが、はんだ接合完了時に、はんだの高さが均一となるように形成、供給されることが好ましい。
このように、本実施形態による電子回路基板１の電極に、エリアアレイ型電子部品４をはんだ接合するとき、接合に用いられるはんだ材料の融点の差を利用して、アライメント電極の接合に用いられる低融点はんだを優先溶融させ、この溶融の際に、はんだ材料の表面張力の作用を受けて、エリアアレイ型電子部品４が位置決めされるようになることにより、エリアアレイ型電子部品４を電子回路基板１に対して、精度よくはんだ接合されることになる。
すなわち、電子回路基板１に対してエリアアレイ型電子部品４がずれて装着されたとしても、アライメント電極５，１１とアライメントランド２ａに形成あるいは供給された低融点はんだ材料の優先溶解時に、はんだ材料の表面張力によってエリアアレイ型電子部品４の位置ずれが補正されることになる。
また、電子回路基板１のアライメントランド２ａにのみ、はんだペースト３の印刷供給を行うはんだ供給にしたことにより、エリアアレイ型電子部品４の突起電極６に対応する、電子回路基板１の電極ランド２全てに、はんだペースト３を印刷供給する必要がなくなり、部品装着時のエリアアレイ型電子部品４の保持を行うことが可能になる。
また、エリアアレイ型電子部品の電極ピッチが狭くなるに従い、電子回路基板のランドランド電極も減少することから、微小電極へのメタルマスクを用いたはんだペーストの安定印刷供給が困難となるが、本実施形態では、電子回路基板１は、最外周の少なくとも４隅のアライメントランド２ａを、他の電極ランド（接合ランド）２に比較して接合面の面積を大きくしたことにより、安定したはんだペースト３の供給を行うことが可能となる。
以上のように、本発明は、はんだバンプによってエリアアレイ型電子部品と電子回路基板との電気的接合を行うための電子部品はんだ接合方法、および当該電子部品はんだ接合方法に適用されるエリアアレイ型電子部品、および電子回路基板に適用され、特にエリアアレイ型電子部品のバンプピッチが微小になり、電子回路基板の電極ランドが微小になっても、精度よくはんだ接合を行おうとする場合に適している。
（ａ）〜（ｅ）は本発明の実施形態を説明するためのエリアアレイ型電子部品を電子回路基板に電気的接合を行う方法のプロセスの説明図 図１の実施形態において用いられるエリアアレイ型電子部品の構成を示す斜視図 本発明のエリアアレイ型電子部品における他の実施形態の構成を示す斜視図 本発明のエリアアレイ型電子部品における他の実施形態の構成を示す斜視図
符号の説明
１ 電子回路基板
２ 電極ランド（接合ランド）
３ はんだペースト
４ エリアアレイ型電子部品
５ アライメント電極（接合面積大，低融点はんだ）
６ 突起電極
７ 優先溶融はんだ
８ はんだ接合完成品
９ はんだ接合部
１１ アライメント電極（はんだ有り）
１２ アライメント電極（はんだ無し）

Claims (6)

  1. 複数の突起電極がマトリクス状に配列されたエリアアレイ型電子部品と、前記突起電極に対応して電極ランドが形成されている電子回路基板とをはんだ接合する電子部品はんだ接合方法であって、接合に用いられるはんだ材料の融点の差、およびはんだ材料の表面張力を利用し、アライメント電極の接合に用いられる低融点はんだを、他の突起電極の接合に用いられるはんだよりも優先して溶融させ、エリアアレイ型電子部品の位置決めを行うことを特徴とする電子部品はんだ接合方法。
  2. 前記電子回路基板におけるアライメントランドとなる電極ランドにのみ、はんだペーストの印刷供給を行うことを特徴とする請求項１記載の電子部品はんだ接合方法。
  3. 複数の突起電極がマトリクス状に配列されたエリアアレイ型電子部品であって、アライメント突起電極を、他の突起電極の接合に用いられるはんだ材料に比較して、低い融点のはんだ材料で形成したことを特徴とするエリアアレイ型電子部品。
  4. 最外周の少なくとも４隅の接合部分に、他の突起電極に比較して、大きなアライメント突起電極を設けたことを特徴とする請求項３記載のエリアアレイ型電子部品。
  5. エリアアレイ型電子部品の突起電極に接合する複数個の電極ランドが設けられた電子回路基板であって、最外周の少なくとも４隅の電極ランドを、他の電極ランドに比較して大きなアライメントランドとしたことを特徴とする電子回路基板。
  6. 突起電極を備えたエリアアレイ型電子部品と、前記突起電極に接合する複数個の電極ランドが設けられた電子回路基板とからなる電子部品ユニットであって、最外周の少なくとも４隅の接合部分に、低融点はんだを備えたアライメント電極が設けられた前記電子回路基板と、前記電子回路基板のアライメント電極に対応する部位に、はんだを備えないアライメント電極が設けられた前記エリアアレイ型電子部品とからなることを特徴とする電子部品ユニット。
JP2004183428A 2004-06-22 2004-06-22 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット Pending JP2006012883A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004183428A JP2006012883A (ja) 2004-06-22 2004-06-22 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004183428A JP2006012883A (ja) 2004-06-22 2004-06-22 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット

Publications (1)

Publication Number Publication Date
JP2006012883A true JP2006012883A (ja) 2006-01-12

Family

ID=35779796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004183428A Pending JP2006012883A (ja) 2004-06-22 2004-06-22 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット

Country Status (1)

Country Link
JP (1) JP2006012883A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
US9985008B2 (en) 2016-04-28 2018-05-29 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
US9985008B2 (en) 2016-04-28 2018-05-29 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Similar Documents

Publication Publication Date Title
JP2002361832A (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
KR101053091B1 (ko) 실장기판의 제조방법
JP2007059652A (ja) 電子部品実装方法
JP2005203693A (ja) 接続シートおよび実装部品の実装方法
JP4040644B2 (ja) 半田付け実装構造の製造方法および半田付け実装方法
WO2005081602A1 (ja) 電子部品実装方法とそれに用いる回路基板及び回路基板ユニット
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット
JPH11163044A (ja) プリント配線板および電子部品実装方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP3266414B2 (ja) はんだ供給法
JP2003243818A (ja) 半導体電子部品の実装方法
JP2004080024A (ja) はんだボール配置シート、その製造方法およびはんだバンプ形成方法
JP2010034168A (ja) 電子部品ハンダ付け方法
JPH0969680A (ja) 電子部品の実装方法
JP2005243726A (ja) 電子部品の接合方法とそれに用いる電子回路基板
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP3214009B2 (ja) 半導体素子の実装基板および方法
JPH11233568A (ja) ハンダボール・キャリアテープ及びその製作方法
JP2006351901A (ja) 電子部品のバンプ形成方法および電子部品の基板への実装方法
JP5106774B2 (ja) 電子部品実装方法
JP2003046230A (ja) 構造体及びこの構造体を用いた実装方法
JP2005203664A (ja) 半導体装置の実装方法
JP2021114495A (ja) モジュール及びその製造方法