JP2007059652A - 電子部品実装方法 - Google Patents

電子部品実装方法 Download PDF

Info

Publication number
JP2007059652A
JP2007059652A JP2005243866A JP2005243866A JP2007059652A JP 2007059652 A JP2007059652 A JP 2007059652A JP 2005243866 A JP2005243866 A JP 2005243866A JP 2005243866 A JP2005243866 A JP 2005243866A JP 2007059652 A JP2007059652 A JP 2007059652A
Authority
JP
Japan
Prior art keywords
solder
electronic component
substrate
mounting
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005243866A
Other languages
English (en)
Inventor
Yusuke Yamamoto
祐介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005243866A priority Critical patent/JP2007059652A/ja
Priority to DE112006001849T priority patent/DE112006001849T5/de
Priority to US11/993,918 priority patent/US20090224026A1/en
Priority to CNA2006800251963A priority patent/CN101218862A/zh
Priority to KR1020077029719A priority patent/KR20080036557A/ko
Priority to PCT/JP2006/316436 priority patent/WO2007023825A1/en
Priority to TW095131350A priority patent/TW200735737A/zh
Publication of JP2007059652A publication Critical patent/JP2007059652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる電子部品実装方法を提供することを目的とする。
【解決手段】下面に半田バンプ１６が形成された電子部品１１を基板３に実装する電子部品実装方法において、基板３の電極３ａに半田ペースト１９を印刷し、さらに半田バンプ１６に半田ペースト１９を転写により供給した後、半田バンプ１６を半田ペースト１９を介して電極３ａに着地させる。これにより、半田バンプ１６と電極３ａとの間に隙間がある場合にあっても、半田ペースト１９中の半田成分によって溶融半田量を増加させるとともに溶融半田の濡れ拡がりを確保して、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる。
【選択図】図５

Description

本発明は、半田バンプが形成された電子部品を基板に半田接合により実装する電子部品実装方法に関するものである。
近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる半導体パッケージなどの電子部品は小型化・薄化するとともに、実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、基板に電子部品を実装した基板モジュールを積層した構造が採用されるようになっている（例えば特許文献１参照）。この特許文献例では、半田バンプが形成された半導体パッケージを複数個積層して基板に実装することにより、基板サイズを増大することなく高実装密度の実装基板を製造することが可能となる。
特開２００５−２６６４８号公報
ところで積層構造に用いられる半導体パッケージは薄型であるため剛性が低く半田接合のためのリフロー時の加熱によって反り変形を生じやすいという特性がある。このため、リフロー時に半田バンプが反り変形により浮き上がって、半田バンプが基板の接続用電極に正常に半田接合されず、導通不良や接合強度不足などの接合不良が生じやすい。そしてこの課題は、複数の半導体パッケージを積層した構成に限らず、薄型の半導体パッケージを半田接合によって実装する場合に共通に存在する。
そこで本発明は、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる電子部品実装方法を提供することを目的とする。
本発明の電子部品実装方法は、下面に半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、前記半田バンプに半田ペーストを転写により供給する半田転写工程と、前記電子部品を前記基板に搭載して前記半田バンプを前記基板の接続用電極に前記半田ペーストを介して着地させる搭載工程と、前記基板を前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより前記電子部品を前記基板に半田接合するリフロー工程とを含む。
本発明によれば、半田バンプに半田ペーストを転写により供給した状態で電子部品を基板に搭載して半田バンプを基板の接続用電極に半田ペーストを介して着地させることにより、半田バンプと接続用電極との間に隙間がある場合にあっても、半田ペースト中の半田成分によって溶融半田量を増加させるとともに溶融半田の濡れ拡がりを確保して、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の実装基板製造ラインの構成図、図２は本発明の一実施の形態の電子部品実装装置の平面図、図３、図４は本発明の一実施の形態の実装基板に実装される電子部品の構造説明図、図５、図６は本発明の一実施の形態の電子部品実装方法の工程説明図、図７は本発明の一実施
の形態の電子部品実装方法における半田接合過程の説明図である。
まず図１を参照して、実装基板製造ラインについて説明する。図１において、実装基板製造ラインは、スクリーン印刷機Ｍ１、電子部品実装機Ｍ２，リフロー装置Ｍ３を直列に接続して構成されている。スクリーン印刷機Ｍ１は基板に電子部品接合用の半田ペーストを印刷する。電子部品実装機Ｍ２は半田ペーストが印刷された基板に電子部品を搭載する。リフロー装置Ｍ３は、電子部品が搭載された基板を加熱することにより、半田ペースト中の半田成分を溶融させて電子部品を基板に半田接合する。
次に、図２を参照して電子部品実装機Ｍ２の構造を説明する。図２において、基台１の中央部には搬送路２がＸ方向に配列されている。搬送路２は、電子部品が実装される基板３を搬送し、電子部品実装位置に基板３を位置決めする。搬送路２の手前側には第１の部品供給部４Ａおよび第２の部品供給部４ＢがＸ方向に並列して配設されており、第１の部品供給部４Ａおよび第２の部品供給部４Ｂに備えられた部品トレイには、それぞれ第１の電子部品１１，第２の電子部品１２が保持されている。搬送路２の後方側には第３の部品供給部４Ｃが配設されており、第３の部品供給部４Ｃに配列されたテープフィーダ５は、第３の電子部品１３（図５参照）を保持したテープをピッチ送りして以下に説明する搭載ヘッドのピックアップ位置に供給する。
基台１のＸ方向の両端部には、Ｙ軸テーブル６ＡおよびＹ軸ガイド６Ｂが配設されており、Ｙ軸テーブル６Ａ，Ｙ軸ガイド６ＢにはＸ軸テーブル７が架設されている。Ｘ軸テーブル７には搭載ヘッド８が装着されている。搭載ヘッド８は複数の単位搭載ヘッド８ａを備えた多連型の搭載ヘッドであり、基板認識カメラ９と一体的に移動する。
Ｘ軸テーブル７、Ｙ軸テーブル６Ａを駆動することにより搭載ヘッド８はＸＹ方向に移動し、第１の部品供給部４Ａから第１の電子部品１１を、また第２の部品供給部４Ｂから第２の電子部品１２を、さらに第３の部品供給部４Ｃから第３の電子部品１３を単位搭載ヘッド８ａの吸着ノズルによって取り出して、搬送路２上に位置決めされた基板３に搭載する。
搬送路２と第１の部品供給部４Ａ、第２の部品供給部４Ｂとの間には、ラインカメラ１０，ノズルストッカ１４，半田ペースト転写テーブル１５が配設されており、搬送路２と第３の部品供給部４Ｃとの間には、ラインカメラ１０，ノズルストッカ１４が配設されている。それぞれの部品供給部から電子部品をピックアップした搭載ヘッド８が基板３へ移動する途中で、搭載ヘッド８がラインカメラ１０の上方を通過することにより、搭載ヘッド８に保持された状態の電子部品を認識する。
ノズルストッカ１４は、基板３に搭載される電子部品の種類に応じた吸着ノズルを複数種類収納しており、搭載ヘッド８がノズルストッカ１４にアクセスすることにより、搭載対象の電子部品に応じた吸着ノズルを選択して装着することができるようになっている。ペースト転写テーブル１５は、半田成分をフラックスに混入して粘性体とした半田ペーストをテーブル上に薄膜状態にして供給する。電子部品を保持した搭載ヘッドをペースト転写テーブル１５に対して昇降させることにより、電子部品の下面に形成された半田バンプには半田ペーストが転写により供給される。
次に図３，図４を参照して、第１の電子部品１１および第２の電子部品１２について説明する。第１の電子部品１１（電子部品）は、半導体素子を樹脂封止して形成された薄型のパッケージ部品である。図３に示すように、下面１１ａには基板３との接続用の半田バンプ１６が形成されており、また上面１１ｂには、第１の電子部品１１に積層して実装される電子部品との接続用の電極１７（第２の接続用電極）が形成されている。第２の電子
部品１２も同様に半導体素子を樹脂封止して形成された薄型のパッケージ部品であり、図４に示すように、下面１２ａには第１の電子部品１１との接続用の半田バンプ１８が、第１の電子部品１２の電極１７と同じ配列で形成されている。これらの薄型のパッケージ部品は剛性が低く、半田バンプを介して半田接合する場合には、リフロー時の加熱によって反り変形を生じやすいという特性がある。
次に、基板３に第１の電子部品１１および第２の電子部品を実装する電子部品実装方法について説明する。この電子部品実装方法により、下面に半田バンプが形成された第１の電子部品１１や第２の電子部品１２を、基板３に複数段に積層して実装して、高実装密度の実装基板を製造することができる。
図５（ａ）において、基板３の上面には、電極３ａ、３ｂ（接続用電極）が形成されている。電極３ａは第１の電子部品１１のバンプ１６の配列と同じ配列になっており、電極３ｂは第３の電子部品１３のリード１３ａの配列と同じ配列で形成されている。基板３は、まず図１に示すスクリーン印刷機Ｍ１に搬入され、ここで図５（ｂ）に示すように、基板３の電極３ａ、３ｂにスクリーン印刷により半田ペースト１９を供給する（半田印刷工程）。次いで半田供給後の基板３は電子部品実装機Ｍ２に搬入され、搬送路２上の実装位置に位置決めされる。そして搭載ヘッド８を基板３上に移動させ、基板認識カメラ９で基板３を撮像することにより、基板３の位置を認識する（第１の認識工程）。
この後、第１の電子部品１１への半田ペースト転写が行われる。すなわち、第１の部品供給部４Ａから搭載ヘッド８によって取り出された第１の電子部品１１は、吸着ノズル２０に保持された状態でペースト転写テーブル１５に移動する。そして図５（ｃ）に示すように、半田ペースト１９の塗膜に対して第１の電子部品１１を昇降させることにより、半田バンプ１６の下面側には半田ペースト１９が転写により供給される（半田転写工程）。
次に搭載ヘッド８によって、図５（ｄ）に示すように、半田印刷後の基板３に半田ペースト転写後の電子部品を搭載する。まず第１の電子部品１１（第１段目の電子部品）を、第１の認識工程の認識結果に基づいて基板３の電極３ａに対して位置合わせし、次いで半田バンプ１６を電極３ａ上に着地させて搭載する（搭載工程）。この搭載工程においては、第３の電子部品１３の搭載も実行され、リード１３ａを電極３ｂに位置合わせして搭載する。
この後、第２段目の電子部品の搭載が行われる。まず、第１の電子部品１１の位置認識を基板認識カメラ９によって行う。ここでは、第１の電子部品１１の上面１１ｂに形成された電極１５のうち、最外周の対角位置に形成された電極１６を電子部品の特徴部として認識することにより位置を認識する（第２の認識工程）。
次に、第２の部品供給部４Ｂから第２の電子部品１２をピックアップした搭載ヘッド８は、半田ペースト転写テーブル１５に移動し、ここで、図６（ａ）に示すように、半田ペースト１９の塗膜に対して第２の電子部品１２を昇降させることにより、半田バンプ１８の下面側には半田ペースト１９が転写により供給される（第２の半田転写工程）。次に、第１の電子部品１１に第２の電子部品１２を第２の認識工程における認識結果に基づいて位置合わせし、第１の電子部品１２の上面に形成された電極１７に、第２の電子部品１２の半田バンプ１８を着地させて搭載する（第２の搭載工程）。
この後、基板３はリフロー装置Ｍ３に搬入される。ここでは、第１の電子部品１１，第２の電子部品１２，第３の電子部品１３が搭載された基板３を、これらの電子部品とともに半田溶融温度より高いリフロー温度まで加熱することにより、第１の電子部品１１の半田バンプ１６を基板３の電極３ａに、また第３の電子部品１３のリード１３ａを電極３ｂ
に半田接合するとともに、第２の電子部品１２の半田バンプ１８を第１の電子部品１１の電極１７に半田接合する（リフロー工程）。この半田接合は、半田バンプ１６，１８および半田ペースト１９中の半田成分を溶融させることにより行われる。これにより、半導体素子を樹脂封止して形成された第１の電子部品１１、第２の電子部品１２などのパッケージ部品を積層した構成の高実装密度の実装基板が完成する。
上述のリフロー工程における半田接合過程について、図７を参照して説明する。ここでは、第１の電子部品１１の半田バンプ１６を基板３の電極３ａ半田接合する例について説明しているが、第２の電子部品１２の半田バンプ１８を第１の電子部品１１の電極１７に半田接合する場合についても同様である。前述のように、第１の電子部品１１は薄型の半導体パッケージであることから、第１の電子部品１１を基板３に搭載した時点において、さらにはリフロー時に半田バンプ１６がパッケージ本体の上向きの反り変形により浮き上がって、図７（ａ）に示すように、半田バンプ１６と電極３ａとの間に隙間ｄが生じやすい。
このように半田バンプ１６と電極３ａとの間に隙間が存在する場合にあっても、本実施の形態においては部品搭載に先立って半田バンプ１６にさらに半田ペースト１９を転写するようにしており、さらには電極３ａにも半田ペースト１９を印刷により供給するようにしていることから、接合対象となる電極３ａの上面と半田バンプ１６の下面とは、周囲を十分な量の半田ペースト１９によって覆われた状態となっている。
そしてリフローはこのような状態で行われる。すなわち加熱によって半田が溶融する過程において、半田ペースト１９の半田成分が溶融した溶融半田１９ａは十分な量を有しており、図７（ｂ）に示すように、半田バンプ１６の下端部と電極３ａの表面とを連結した状態で、粘性液状の樹脂成分１９ｂ中で濡れ拡がる。このとき、溶融半田１９ａの表面張力によって半田バンプ１６を電極３ａ側に引き寄せて、当初存在した隙間ｄを狭めるような力が作用する。
この後、さらに加熱を継続することにより、半田バンプ１６が溶融して溶融半田１９ａと一体となり。図７（ｃ）に示すように、第１の電子部品１１と電極３ａとを連結する半田接合部１６ａが形成される。そしてこの後冷却されて半田接合部１６ａが固化することにより、第１の電子部品１１の基板３への半田接合が完了する。この半田接合部１６ａは、半田バンプ１６が溶融した半田量に半田ペースト１９中の半田量が加えられたものとなることから、第１の電子部品１１と基板３とは十分な半田量の半田接合部によって半田接合され、十分な接合強度と導通性が確保される。
なお上記実施の形態においては、基板３に第１の電子部品１１、第２の電子部品１２を積層して実装する構造を示したが、本発明の適用は積層構造以外の一般の電子部品実装構造についても、パッケージが薄型で反り変形を生じやすく、半田バンプと接続用電極との間に隙間が生じるような実装形態であれば本発明を適用することができる。また上記実施の形態においては、基板３の接続用電極３Ａにも予め印刷により半田を供給する例を示したが、パッケージの反り変形の程度が比較的小さく、半田バンプに追加的に供給する半田量が少なくて済むような場合には、接合用電極への半田の供給は省略しても良い。
本発明の電子部品実装方法は、薄型の半導体パッケージの半田接合による実装における接合不良を防止することができるという効果を有し、半田バンプが形成された薄型の電子部品を基板に半田接合により実装する分野に有用である。
本発明の一実施の形態の実装基板製造ラインの構成図 本発明の一実施の形態の電子部品実装装置の平面図 本発明の一実施の形態の実装基板に実装される電子部品の構造説明図 本発明の一実施の形態の実装基板に実装される電子部品の構造説明図 本発明の一実施の形態の実装基板の製造方法の工程説明図 本発明の一実施の形態の実装基板の製造方法の工程説明図 本発明の一実施の形態の電子部品実装方法における半田接合過程の説明図
符号の説明
３ 基板
３ａ、３ｂ 電極
１１ 第１の電子部品
１２ 第２の電子部品
１６、１８ 半田バンプ
１７ 電極
１９ 半田ペースト

Claims (3)

  1. 下面に半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、
    前記半田バンプに半田ペーストを転写により供給する半田転写工程と、前記電子部品を前記基板に搭載して前記半田バンプを前記基板の接続用電極に前記半田ペーストを介して着地させる搭載工程と、前記基板を前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記電子部品を前記基板に半田接合するリフロー工程とを含むことを特徴とする電子部品実装方法。
  2. 前記接続用電極に予め半田ペーストを印刷する半田印刷工程を含むことを特徴とする請求項１記載の電子部品実装方法。
  3. 前記基板に搭載された電子部品の上面には、下面に第２の半田バンプが形成された第２の電子部品を実装するための第２の接続用電極が形成されており、
    前記第２の半田バンプに半田ペーストを転写により供給する第２の半田転写工程と、前記第２の電子部品を前記基板に搭載して前記第２の半田バンプを前記電子部品の第２の接続用電極に前記半田ペーストを介して着地させる第２の搭載工程とをさらに含み、
    前記リフロー工程において、前記基板を前記電子部品および第２の電子部品とともに加熱して前記第２の半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記第２の電子部品を前記電子部品に半田接合することを特徴とする請求項１記載の電子部品実装方法。
JP2005243866A 2005-08-25 2005-08-25 電子部品実装方法 Pending JP2007059652A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005243866A JP2007059652A (ja) 2005-08-25 2005-08-25 電子部品実装方法
DE112006001849T DE112006001849T5 (de) 2005-08-25 2006-08-16 Verfahren zum Montieren von elektronischen Bauelementen
US11/993,918 US20090224026A1 (en) 2005-08-25 2006-08-16 Electronic component mounting method
CNA2006800251963A CN101218862A (zh) 2005-08-25 2006-08-16 电子元件安装方法
KR1020077029719A KR20080036557A (ko) 2005-08-25 2006-08-16 전자 부품 실장 방법
PCT/JP2006/316436 WO2007023825A1 (en) 2005-08-25 2006-08-16 Electronic component mounting method
TW095131350A TW200735737A (en) 2005-08-25 2006-08-25 Electronic component mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243866A JP2007059652A (ja) 2005-08-25 2005-08-25 電子部品実装方法

Publications (1)

Publication Number Publication Date
JP2007059652A true JP2007059652A (ja) 2007-03-08

Family

ID=37638603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243866A Pending JP2007059652A (ja) 2005-08-25 2005-08-25 電子部品実装方法

Country Status (7)

Country Link
US (1) US20090224026A1 (ja)
JP (1) JP2007059652A (ja)
KR (1) KR20080036557A (ja)
CN (1) CN101218862A (ja)
DE (1) DE112006001849T5 (ja)
TW (1) TW200735737A (ja)
WO (1) WO2007023825A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
WO2009025016A1 (ja) * 2007-08-17 2009-02-26 Fujitsu Limited 部品実装装置及び方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
JP5445534B2 (ja) * 2011-08-08 2014-03-19 パナソニック株式会社 電子部品実装装置および電子部品実装方法ならびに下受けピンモジュールの配置変更方法
KR20140099818A (ko) * 2011-12-08 2014-08-13 파나소닉 주식회사 전자 부품 실장 라인 및 전자 부품 실장 방법
KR20140099178A (ko) * 2011-12-08 2014-08-11 파나소닉 주식회사 전자 부품 실장 라인 및 전자 부품 실장 방법
JP5895131B2 (ja) * 2012-12-25 2016-03-30 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
JPH10125727A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd パッケージの実装方法
JP3279940B2 (ja) * 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
US6193143B1 (en) * 1998-08-05 2001-02-27 Matsushita Electric Industrial Co., Ltd. Solder bump forming method and mounting apparatus and mounting method of solder ball
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6333210B1 (en) * 2000-05-25 2001-12-25 Advanced Micro Devices, Inc. Process of ensuring detect free placement by solder coating on package pads
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
WO2009025016A1 (ja) * 2007-08-17 2009-02-26 Fujitsu Limited 部品実装装置及び方法
JP4883181B2 (ja) * 2007-08-17 2012-02-22 富士通株式会社 部品実装方法
US8769810B2 (en) 2007-08-17 2014-07-08 Fujitsu Limited Part mounting method

Also Published As

Publication number Publication date
CN101218862A (zh) 2008-07-09
DE112006001849T5 (de) 2008-06-26
US20090224026A1 (en) 2009-09-10
KR20080036557A (ko) 2008-04-28
TW200735737A (en) 2007-09-16
WO2007023825A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
KR101053091B1 (ko) 실장기판의 제조방법
KR101292634B1 (ko) 전자부품 탑재장치 및 전자부품 실장방법
JP6057224B2 (ja) 部品実装構造体
JP2007059652A (ja) 電子部品実装方法
JP5603496B2 (ja) 電子部品実装ライン及び電子部品実装方法
US20140231492A1 (en) Electronic component mounting method, electronic component placement machine, and electronic component mounting system
JP5526285B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4769697B2 (ja) プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法
JP4797895B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2004006510A (ja) 部品実装基板生産装置及び方法
JP5106774B2 (ja) 電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP6329250B2 (ja) キャビティ付き多層配線基板の部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット
WO2020021617A1 (ja) 部品実装方法、および作業システム
JP2001326454A (ja) 半田付け方法及び装置
JP2006093178A (ja) 電子機器の製造方法
JP2005353720A (ja) ベアチップのマウント方法
JPH08195416A (ja) チップの実装構造および実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005