JP3239335B2 - 電気的接続用構造体の形成方法およびはんだ転写用基板 - Google Patents

電気的接続用構造体の形成方法およびはんだ転写用基板

Info

Publication number
JP3239335B2
JP3239335B2 JP23101599A JP23101599A JP3239335B2 JP 3239335 B2 JP3239335 B2 JP 3239335B2 JP 23101599 A JP23101599 A JP 23101599A JP 23101599 A JP23101599 A JP 23101599A JP 3239335 B2 JP3239335 B2 JP 3239335B2
Authority
JP
Japan
Prior art keywords
solder
forming
core
electrical connection
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23101599A
Other languages
English (en)
Other versions
JP2001077523A (ja
Inventor
政紀 多久島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP23101599A priority Critical patent/JP3239335B2/ja
Priority to US09/638,145 priority patent/US6454159B1/en
Publication of JP2001077523A publication Critical patent/JP2001077523A/ja
Application granted granted Critical
Publication of JP3239335B2 publication Critical patent/JP3239335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装において、電子部品に突設された電極に、実質的に金
属から構成される電気的接続用構造体を形成する方法に
関する。
【０００２】
【従来の技術】電子部品を基板に実装する方法として、
フリップチップ方式が広く採用されている。フリップチ
ップ方式では、はんだバンプや銅バンプを電子部品の入
出力端子に形成し、そのバンプを介して、基板の電極パ
ッドと電子部品とを接合する。
【０００３】電子部品の電極部に形成される電気的接続
用構造体は、近年の回路素子の小型化に伴い、微小化
し、形成ピッチも狭くなる傾向にある。このような電気
的接続用構造体は、転写法や金属ワイヤーを用いた方法
などによって形成される。転写法では、例えば、転写用
基板上にはんだを突出させ、突出したはんだを電子部品
に転写する方法（特開平１−５０３９）などが採用され
る。
【０００４】得られた電気的接続用構造体は、そのまま
基板の電極パッドと接合することもできるが、さらに、
低融点はんだと組み合わせることで、コアを有するバン
プを形成し、低融点はんだを基板の電極パッドとの接合
に利用する方法もある（米国特許第５２３３５０４
号）。
【０００５】銅バンプなどの単一金属バンプを用いる場
合、従来より、メッキ法、真空蒸着法、スパッタリング
法などで、金属バンプ上にはんだを付着させる方法が知
られている。このような方法では、専用の設備が必要と
なり、ステップも複雑である。従って、製造コストが高
くなるという問題があった。また、特開平８−２０３９
０４では、製造コストの低減を目的として、突設された
銅バンプの電極を加熱して、加熱された電極にシート上
のはんだを当接させ、はんだを電極表面に付着させるよ
うにする方法が開示されている。しかしながら、この方
法では、電気的接続用構造体上のはんだ量を一定にする
ことが困難となり、隣接する構造体同士の接合も起こり
易い状況となる。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題点
を解決する為になされた発明である。本発明の第一の目
的は、電子部品をフリップチップ接合させる為に、低コ
ストで、確実に、電子部品に電気的接続用構造体を形成
する方法を提供することにある。
【０００７】本発明の第二の目的は、電子部品の電気的
接続用構造体のピッチが狭くなっても、一定量のはんだ
を表面に有する電気的接続用構造体を形成する方法を提
供することにある。
【０００８】本発明の第三の目的は、このような電気的
接続用構造体を形成する方法において使用される、はん
だ転写用基板を提供することにある。
【０００９】
【課題を解決するための手段】本発明の電気的接続用構
造体の形成方法においては、まず、電子部品の複数の電
極上に、それぞれコアバンプを形成する。一方、はんだ
転写用基板表面に複数の凹部を形成する。次に、凹部に
コアバンプを形成する金属とは異なる金属を含むはんだ
を凹部に入れ、コアバンプと凹部内のはんだとが接触す
るように、電子部品とはんだ転写用基板とを接合する。
これにより、コアバンプの少なくとも一部が凹部内のは
んだで被覆され、電子部品をはんだ転写用基板から離隔
させることにより、凹部内のはんだが転写される。はん
だ転写用基板の表面の凹部の数および位置は、電子部品
のコアバンプの数および位置と一致させることが好まし
い。
【００１０】コアバンプの少なくとも一部を凹部内のは
んだで被覆せしめるためには、凹部内のはんだに含まれ
る金属が溶融状態となり、しかもコアバンプの金属はほ
とんど溶融しないような状態にすることが必要である。
【００１１】このような本発明に係る電気的接続用構造
体の形成方法では、コアバンプが異金属を含むはんだに
よって容易に被覆されて簡単に電気的接続用構造体であ
るバンプが形成される。さらに、被覆するはんだの量が
バンプごとにばらつかず、バンプのはんだ量を一定にす
ることができる。
【００１２】さらに、本発明に係る電気的接続用構造体
の形成方法では、転写用基板における凹部の深さおよび
／あるいは開口部の面積を設定することにより、凹部に
入れるはんだの量を適宜調節できる為、コアバンプを被
覆するはんだの量を容易に調整できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて詳細に説明する。
【００１４】図１の（ａ）〜（ｃ）は、本発明の一実施
例に係る電気的接続用構造体の形成方法を示す断面図で
ある。
【００１５】図１（ａ）に示すように、電子部品の一例
である半導体チップ１０には、半導体素子の各端子に接
続した電極に予め核となるコアバンプ１４が突設されて
いる。コアバンプ１４は、当業者に公知の種々の方法で
取り付けられる。特に限定されないが、例えば、金属ワ
イヤーを用いる方法、蒸着法、フラックスなどを用いて
直接載置する方法が例示される。金属ワイヤーを用いる
方法では、図５に示すようなバンプ形成装置５０を利用
する方法がある。バンプ形成装置５０は、金属ワイヤー
５２、金属ワイヤー５２を通すための細穴を軸心に有す
るキャピラリー５４、キャピラリー５４の軸心に通され
た金属ワイヤー５２をクランプするクランパー５６、金
属ワイヤー５２を溶融させるためのトーチ５８、および
半導体チップ１０を加熱することができるプレート６２
を備えて構成されている。
【００１６】この装置５０において、まず、図６に示す
ように金属ボール６４を形成するためにキャピラリー５
４の先端部から金属ワイヤー５２を所定の長さだけ突き
出す。所定の長さだけ突き出された金属ワイヤー５２
は、図のようにクランパー５６を閉じることによって固
定される。その金属ワイヤー５２の先端部に放電を行な
うためにトーチ５８と呼んでいる電極が接近して、約
１，０００〜４，０００ボルトの放電を行なうことによ
り瞬時に金属ワイヤー５２を溶融させて、金属ボール６
４を形成する。
【００１７】金属ボール６４が形成された後、図７に示
すように、クランパー５６を開き、半導体チップ１０上
の電極にキャピラリー５４ごと移動させて、キャピラリ
ー５４の先端に形成された金属ボール６４をキャピラリ
ー５４の先端で、加圧、超音波振動、加熱を併用しなが
ら半導体チップ１０の電極部と接合させる。このとき、
プレート６２により半導体チップ１０を加熱しておき、
金属ボール６４が半導体チップ１０に被着形成されやす
いようにするのが好ましい。
【００１８】次に、金属小塊６４を金属ワイヤー５２か
ら切断して、コアバンプ１４が形成される。
【００１９】一方、図１（ａ）のはんだ転写用基板１６
には、半導体チップ１０の各コアバンプ１４に対応する
複数の凹部１８が設けられる。凹部１８の形成方法は特
に限定されないが、多数の凹部１８を所望の位置に正確
に設ける為に、フォトリソグラフィー法を用いて形成す
ることが好ましい。
【００２０】リソグラフィー法によるはんだ転写用基板
の凹部の形成方法として、例えば、図８（ａ）から
（ｅ）に示すような方法を用いることができる。まず、
図８（ａ）に示すように、ガラスエポキシ製基板７０の
表面に、接着剤等を介して、ソルダーレジスト層７２を
設ける。次に、図８（ｂ）に示すように、ソルダーレジ
スト層７２上にフォトレジストを塗布して、加熱硬化さ
せ、フォトレジスト７４を形成する。図８（ｃ）に示す
ように、その上に透明フィルムに遮光部を設けたフォト
マスク７６をセットして、フォトレジストを感光させ、
露光あるいは遮光したフォトレジストをエッチングする
（図８（ｄ））。更に、露出したソルダーレジスト層７
２をウエットエッチングして、凹部１８を形成し、その
後で凹部１８上のフォトレジスト７４をウエットエッチ
ングで除去する（図８（ｅ））。このような構成は、凹
部１８の深さを一定にしたい場合に特に都合がよい。こ
の方法において、フォトマスク７６を、フォトレジスト
７４から一定の間隔をおいて配置してもよい。一定間隔
をおいてフォトマスク７６を配置すれば、フォトマスク
７６上のパターンは、光学的に縮小されてフォトレジス
ト７４に反映される。
【００２１】はんだ転写用基板１６の凹部は、例えば半
導体チップなどの電子部品の電極上に形成されたコアバ
ンプに対応した位置および大きさで設けられる。
【００２２】次に、コアバンプ１４を形成する金属とは
異なる種類の金属のはんだ２０が、転写用基板１６の凹
部１８に注入される。ここで、はんだ２０は、単体金属
または合金のみからなる粉末状または塊状はんだでもよ
いが、特定組成の金属にフラックス等の添加物を混合し
て、フラックス等の添加物中に金属粉末が分散したペー
スト状のはんだでもよい。以下、いずれの形態であって
も「はんだ」と称する。はんだ２０をはんだ転写用基板
１６の凹部１８に注入する方法としては、例えばフラッ
クスを含むはんだペーストを、ペーストプリンターなど
の印刷機を用いて注入する方法があるが、これに限定さ
れない。凹部１８に注入されるはんだ２０は、コアバン
プ１４を形成する金属より低融点の金属を含む。
【００２３】次に、図１（ｂ）に示す通り、半導体チッ
プ１０の各コアバンプ１４が、転写用基板１６の凹部１
８内のはんだ２０に、それぞれ正確に当接するようにす
る。このとき、例えば、ＦＣＡプレーサーなどの高精度
搭載機を用いてもよい。凹部１８は四角柱であり、開口
部は、正四角形あるいは長方形をしている。開口部の面
積は、コアバンプ１４の最大断面積を受け入れることが
できる程の大きさである。また、凹部１８の深さは、コ
アバンプ１４の突出部の高さより小さいサイズである。
この半導体チップ１０とはんだ転写用基板１６とを、は
んだ２０に含まれる金属粒子の融点を超えるが、コアバ
ンプ１４を形成する金属の融点を超えない温度の炉に入
れ、はんだ２０中の金属粒子を溶融させる。このとき、
はんだ２０の濡れ性によって、半導体チップ１０のコア
バンプ１４の少なくとも一部が、はんだ２０によって被
覆される。
【００２４】半導体チップ１０と転写用基板１６とを炉
から取り出し、図１（ｃ）に示すように半導体チップ１
０と転写用基板１６とを離隔する。このようにして、コ
アバンプ１４の突出部の下半分にはんだ２０が転写さ
れ、はんだ２０に覆われた電気的接続用構造体２２が得
られる。はんだ２０は、個々のコアバンプ１４に対し
て、ほぼ一定量ずつ付着する。また、はんだ２０は、確
実にこのコアバンプ１４の少なくとも一部を覆い、隣り
合うコアバンプ１４にまたがって付着してブリッジを形
成することはない。
【００２５】半導体チップ１０とはんだ転写用基板１６
とは、熱膨張係数が異なるので、はんだ転写用基板１６
に凹部１８を設けるに際しては、それぞれの材質の熱膨
張係数の違いをあらかじめ考慮して、半導体チップ１０
のコアバンプが、はんだ転写用基板１６の凹部１８に正
確に対応するように設計する。あるいは、はんだ転写用
基板を、ガラスエポキシ製基板以外の材質であって、半
導体チップの熱膨張係数と同じか又は近い値を有する材
質で形成することもできる。例えば、半導体チップ上
に、特定のピッチで特定の数のコアバンプが取り付けら
れる場合、はんだ転写用基板には、コアバンプと同数の
凹部が設けられ、凹部間のピッチは、加熱後に半導体チ
ップのコアバンプ間のピッチと一致するように設定され
る。
【００２６】上記で説明したコアバンプ１４を構成する
金属は、特に限定はされないが、金、銀、銅、パラジウ
ム、白金などの金属及びそれらの合金であることが好ま
しく、また、高融点はんだとして知られている鉛と錫の
合金であってもよい。凹部１８に注入されるはんだ２０
は、インジュウム、スズ、鉛、アンチモン、ビスマスな
どの金属およびそれらの合金を含むことが好ましい。
【００２７】いずれにしても、コアバンプ１４を形成す
る金属は、凹部１８に注入されるはんだ２０よりも高い
融点を有しさえすれば、特に限定されない。コアバンプ
１４を形成する金属として、はんだ２０をはんだ付けす
る際に溶融しないような材料金属が選定される。コアバ
ンプ１４は、例えば、金ボール、銅ボール、高融点のＰ
ｂ−Ｓｎ系合金であることが好ましい。
【００２８】一方はんだ２０を構成する金属は、単一の
金属であってもよいが、合金がより好ましい。例えば、
２元系の共晶組成のはんだや、３元系の共晶組成のはん
だが挙げられる。特に低融点のＰｂ−Ｓｎ系合金が好ま
しい。
【００２９】以上の方法により形成された、はんだでコ
アバンプの少なくとも一部が被覆された構成の電気的接
続用構造体を備えた半導体チップ１０は、常法により、
実装基板にリフローによって接続される。このとき、被
覆はんだ２０の中に含まれる金属は完全に溶融させられ
るが、コアバンプ１４はほとんど溶融させられることは
なく、はんだ付け後の半導体チップ１０と実装基板との
間隔は確保される。
【００３０】転写用基板１６の凹部１８に注入されるは
んだが、フラックスを含むはんだペーストである場合に
は、半導体チップを実装基板にはんだ付けする前に、フ
ラックスを除去する為の洗浄を行なうことが好ましい。
【００３１】以上、本発明に係るバンプ及びその説明し
たところから明らかなように、半導体チップなどの電子
部品に、コアバンプを異金属のはんだで被覆して形成さ
れる電気的接続用構造体が容易に形成される。
【００３２】本発明に係る電気的接続用構造体の形成方
法の一実施形態を説明したが、本発明は上述の形態に限
定されない。なお、以下、上記の実施形態とは異なる形
態を説明するが、同一の構成に係る部分は、同一の符号
を付して説明を省略する。
【００３３】本発明においては、図２に示すように、は
んだ転写用基板２６の凹部２８を、先細りの四角錐台形
状に形成することもできる。また、図には示さないが、
転写用基板の凹部は、円柱形状でも、先細り円錐台形状
でもよい。
【００３４】本発明においてはまた、はんだ転写用基板
の凹部の開口部の面積および深さは、適宜変化させるこ
とができる。凹部の開口部の面積は、図１に示すように
コアバンプ１４の最大断面積より大きいことが好ましい
が、これに限定されない。例えば、図３に示すように、
コアバンプ１４の最大断面積より小さい開口部を有する
凹部３８を有するはんだ転写用基板３６を用いて、本発
明の電気的接続用構造体の形成方法を実施することもで
きる。本明細書において、「はんだ転写用基板の凹部の
開口部がコアバンプの最大断面積より大きい」とは、開
口部の内接円の面積が、コアバンプの最大断面積より大
きく、開口部がコアバンプを挿入できる程の大きさであ
ることを指す。逆に、「はんだ転写用基板の凹部の開口
部がコアバンプの最大断面積より小さい」とは、開口部
の内接円の面積が、コアバンプの最大断面積より小さい
ことをいう。はんだ転写用基板の凹部の深さは、コアバ
ンプが半導体チップから突出した高さ以下であれば特に
限定されない。例えば、コアバンプ１４の直径を約１０
０μｍであり、突出部の高さを約９０μｍとした場合、
凹部は、長さ１５０μｍで幅１２０μｍの長方形の底面
とし、深さ２５μｍ程度に設定できるが、被覆する金属
の量を増やしたい場合は、溝の深さをさらに大きくする
こともできるし、反対に、被覆する金属の量が少なくて
すむ場合であれば、溝の深さを小さくして調整できる。
【００３５】図４に示すように、はんだ転写用基板４６
の凹部４８の溝の深さを溝毎に変化させて、各コアバン
プ１４ごとに被覆する金属の量を変えることも可能であ
る。
【００３６】はんだ転写用基板に凹部を形成させる際の
フォトリソグラフィー法は、例えば図９（ａ）から
（ｄ）に示すような、当業者に公知の方法で行なうこと
もできる。まず、図９（ａ）に示すように、ガラスエポ
キシ製基板７０の表面にフォトレジスト液を塗布して、
加熱硬化などによって硬化させ、フォトレジスト７４を
形成する。次に、図９（ｂ）に示すように、フォトレジ
スト７４から一定の間隔をおいて、透明フィルムに遮光
部を設けたフォトマスク７６をセットして、フォトレジ
スト７４を感光させ、露光または遮光したフォトレジス
ト７４をエッチングする（図９（ｃ））。このとき、フ
ォトマスク７６のパターンは、光学的手段によって、縮
小されてフォトレジスト７４上に反映する。さらに、露
出したガラスエポキシ製基板７０の表面をエッチングし
て凹部１８を形成し、その後に凹部１８上のフォトレジ
スト７４をウエットエッチング法で除去する（図８
（ｄ））。この方法において、フォトマスク７６は、フ
ォトレジスト７４に密着させてもよい。密着させること
により、フォトマスク７６のパターンは、光学的に縮小
されることなく、そのままフォトレジスト上に反映され
る。
【００３７】以上、本発明の実施形態を図面を参照しつ
つ説明したが、本発明は図示した形態に限定されるもの
ではない。
【００３８】例えば、電子部品にコアバンプを形成する
方法は、金属ワイヤーを用いる方法に限定されない。蒸
着法、あるいは直接載置法といった他の方法によってコ
アバンプを形成することもできる。
【００３９】例えばはんだ転写用基板の材質は、ガラス
エポキシに限定されず、耐熱性に優れたセラミックスな
どの材質でもあり得る。
【００４０】さらに、はんだ転写用基板に凹部を形成す
る際に用いられるフォトレジストの代わりに、感光性樹
脂シートを用いることもできる。
【００４１】また、はんだ転写用基板に凹部を形成する
方法は、フォトリソグラフィー法に限定されず、他の方
法を用いることもできる。
【００４２】さらに、上記半導体チップのコアバンプと
はんだ転写用基板の凹部内のはんだとを接触させたまま
炉に入れ、コアバンプの融点未満ではんだの金属粒子の
融点以上で加熱処理する方法の代わりに、転写用基板の
みを炉に入れて、はんだの金属粒子を十分に溶融させた
後、素早く半導体チップ上のコアバンプと接触させ、は
んだをコアバンプの所望の部分に被覆させることもでき
る。また、炉を使わず、はんだ転写用基板を熱して、凹
部内のはんだを溶融させてから、コアバンプと接触させ
る方法もある。このような場合、はんだ転写用基板は、
耐熱性の高い材質で構成されることが好ましい。
【００４３】さらに、図面においては、１つの半導体チ
ップに１枚のはんだ転写用基板を対応させているが、複
数の半導体チップを、１枚のはんだ転写用基板に対応さ
せてたり、１枚の半導体チップを複数のはんだ転写用基
板に対応させたりして、半導体チップ上のコアバンプを
はんだ転写用基板のはんだに接触させて、本発明の方法
を実施することも可能である。
【００４４】さらに、上記の実施態様では、電子部品と
して半導体チップを例にとって説明したが、本発明の方
法を用いることにより、半導体チップ以外の電子部品に
電気的接続用構造体を形成することもできる。
【００４５】その他、本発明は、その趣旨を逸脱しない
範囲内で、当業者の知識に基づき種々なる改良、修正、
および変形を加えた態様で実施することができ、それら
はすべて本発明の範囲である。
【００４６】
【発明の効果】本発明に係る電気的接続用構造体の形成
方法では、電子部品の電極上に取り付けられたコアバン
プに、凹部を有する転写用基板内に注入されたはんだを
接触させることによって、コアバンプにはんだを被覆さ
せて電気的接続用構造体を得る。この為、電気的接続用
構造体の形成が、蒸着法などに比べ、簡単にまた正確に
行なえる。はんだ被覆が正確に行なわれることから、コ
アバンプ同士をはんだでつないでしまうブリッジが起こ
らなくなり、ショートが発生しない。
【００４７】はんだ転写用基板の凹部は、高さ、深さ、
あるいは基板上のピッチを自由に調節できる。従って、
本発明の電気的接続用構造体の形成方法によれば、バン
プ表面のはんだの量を一定化したり、微妙に調整したり
できる為、特に狭ピッチの電気的接続用構造体を正確に
形成できる。
【００４８】本発明に係る電気的接続用構造体の形成方
法では、コアバンプを形成する金属として、転写用基板
の凹部に供給されるはんだより高融点の金属を選択でき
る。この為、電子部品のはんだ付けの際に、コアバンプ
をほとんど溶融させず、被覆はんだのみが溶融して他の
電子部品の電極と電気的に接続するように調節すること
ができる。このように調節することによって、はんだ付
け後の電子部品同士の間隔が確保される。
【００４９】本発明に係る電気的接続用構造体の形成方
法で、例えば電子部品として半導体チップが得られた場
合、半導体チップを基板にはんだ付けするに際して、接
続される基板側にはんだを必要としない。従って、はん
だ付けされる基板側には、はんだを供給する必要がなく
なり、はんだ付けのステップの１つを省略できるように
なる。
【００５０】
【図面の簡単な説明】
【図１】本発明に係る電気的接続用構造体の形成方法
を、工程順に示す概略図である。
【図２】本発明に係る電気的接続用構造体の形成におい
て使用されるはんだ転写用基板の一実施形態を示す断面
図である。
【図３】本発明に係る電気的接続用構造体の形成におい
て使用されるはんだ転写用基板と電子部品の一例である
半導体チップの別の一実施形態を示す断面図である。
【図４】本発明に係る電気的接続用構造体の形成におい
て使用されるはんだ転写用基板のさらに別の態様を示す
断面図である。
【図５】本発明の電気的接続用構造体の形成において使
用される、コアバンプの製造に使用される装置の一実施
態様を示す概念説明図である。
【図６】本発明の電気的接続用構造体の形成において、
コアバンプの形成工程の一実施態様を示す概念説明図で
ある。
【図７】本発明の電気的接続用構造体の形成において、
コアバンプを接合させる工程の一実施形態を示す概念説
明図である。
【図８】本発明のはんだ転写用基板の凹部を形成する一
つの方法を工程順に示す説明図である。
【図９】本発明のはんだ転写用基板の凹部を形成する別
の方法を工程順に示す説明図である。
【符号の説明】
１０；半導体チップ １４；コアバンプ １６，２６，３６，４６；はんだ転写用基板 １８，２８，３８，４８；凹部 ２０；はんだ ２２；電気的接続用構造体 ５０；コアバンプ形成装置 ５２；金属ワイヤー ５４；キャピラリー ５６；クランパー ５８；トーチ ６２；プレート ６４；金属ボール ７０；ガラスエポキシ基板 ７２；ソルダーレジスト層 ７４；フォトレジスト ７６；フォトマスク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−163624（ＪＰ，Ａ) 特開 平８−340001（ＪＰ，Ａ) 特開 平11−145613（ＪＰ，Ａ) 特開 平７−183305（ＪＰ，Ａ) 特開 平９−36532（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/34 H01L 21/60

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品に電気的接続用構造体を形成
    する方法であって、電子部品の複数の電極上にコアバン
    プをそれぞれ形成するステップと、 はんだ転写用基板の表面に該コアバンプのそれぞれに対
    応する複数の凹部を形成するステップと、 該複数の凹部に該コアバンプを形成する高融点の金属と
    は異なる低融点の金属を含むはんだを充填するステップ
    と、前記複数の凹部に充填されたはんだを溶融するステップ
    と、 該コアバンプと該凹部内のはんだとが接触するように、
    電子部品とはんだ転写用基板を接合するステップと、 電子部品と転写用基板を離隔して、複数のコアバンプそ
    れぞれの少なくとも一部が前記はんだで被覆されるよう
    に該コアバンプに該凹部内のはんだを転写させるステッ
    プと、 を含む電子部品に電気的接続用構造体を形成する方法。
  2. 【請求項２】 電子部品に電気的接続用構造体を形成す
    る方法であって、 電子部品の複数の電極上にコアバンプをそれぞれ形成す
    るステップと、 はんだ転写用基板の表面に該コアバンプのそれぞれに対
    応する複数の凹部を形成するステップと、 該複数の凹部に該コアバンプを形成する高融点の金属と
    は異なる低融点の金属を含むはんだを充填するステップ
    と、 該コアバンプと該凹部内のはんだとが接触するように、
    電子部品とはんだ転写用基板を接合するステップと、 前記電子部品とはんだ転写用基板を接合するステップの
    後において、少なくとも前記はんだを溶融するステップ
    と、 電子部品と転写用基板を離隔して、複数のコアバンプそ
    れぞれの少なくとも一部が前記はんだで被覆されるよう
    に該コアバンプに該凹部内のはんだを転写させるステッ
    プと、 を含む 電子部品に電気的接続用構造体を形成する方法。
  3. 【請求項３】 前記コアバンプを形成する金属が、電子
    部品の実装はんだ付けの際に溶融しない金属であり、前
    記凹部に供給されるはんだが、電子部品の実装はんだ付
    けの際に溶融して実装基板の電極と電気的に接続する、
    請求項１又は２に記載の電気的接続用構造体を形成する
    方法。
  4. 【請求項４】 前記コアバンプを形成する金属と前記凹
    部に充填されるはんだが、それぞれ組成比の異なるＰｂ
    −Ｓｎ合金であり、該コアバンプを形成する金属の融点
    が、該凹部に充填されるはんだの金属の融点より高い、
    請求項１から３までのいずれかに記載の電気的接続用構
    造体を形成する方法。
  5. 【請求項５】 前記コアバンプを形成するステップにお
    いて、金属ワイヤーを使用してコアバンプが形成され
    る、請求項１から４までのいずれかに記載の電気的接続
    用構造体を形成する方法。
  6. 【請求項６】 前記はんだ転写用基板の表面の凹部が、
    フォトリソグラフィー法によって形成される、請求項１
    から５までのいずれかに記載の電気的接続用構造体を形
    成する方法。
  7. 【請求項７】 前記凹部に充填されたはんだを溶融する
    ステップにおいて、前記はんだ転写用基板を加熱して凹
    部内のはんだを溶融させることを含む、請求項１から６
    までのいずれかに記載の電気的接続用構造体を形成する
    方法。
  8. 【請求項８】 前記はんだ転写用基板を加熱する温度
    が、前記コアバンプを形成する金属の融点未満で、かつ
    前記凹部に供給されるはんだの金属の融点以上である、
    請求項７に記載の電気的接続用構造体を形成する方法。
  9. 【請求項９】 前記凹部が、四角柱、円柱、および円錐
    台形状からなる群より選択される形状である、請求項１
    から８までのいずれかに記載の電気的接続用構造体を形
    成する方法。
  10. 【請求項１０】 前記凹部の深さが、前記コアバンプが
    電子部品から突出した高さ以下である、請求項１から９
    までのいずれかに記載の電気的接続用構造体を形成する
    方法。
  11. 【請求項１１】 前記凹部の開口部が、前記コアバンプ
    の最大断面積より大きい、請求項１から１０までのいず
    れかに記載の電気的接続用構造体を形成する方法。
  12. 【請求項１２】 はんだ転写用基板であって、 基板表面に形成された複数の凹部を有し、該凹部の位置
    と数が、はんだが転写される電子部品上に設けられた複
    数のコアバンプの位置と数に対応しており、 該凹部内に充填されたはんだが、該コアバンプそれぞれ
    の表面の少なくとも一部を被覆するよう該コアバンプに
    転写するためのはんだ転写用基板。
  13. 【請求項１３】 前記凹部が、四角柱、円柱、および円
    錐台形状からなる群より選択される形状である、請求項
    １２に記載のはんだ転写用基板。
  14. 【請求項１４】 前記凹部の深さが、前記コアバンプが
    電子部品から突出した高さ以下である、請求項１２また
    は１３に記載のはんだ転写用基板。
  15. 【請求項１５】 前記凹部の開口部が、前記コアバンプ
    より大きい、請求項１２から１４までのいずれかに記載
    のはんだ転写用基板。
JP23101599A 1999-08-18 1999-08-18 電気的接続用構造体の形成方法およびはんだ転写用基板 Expired - Fee Related JP3239335B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23101599A JP3239335B2 (ja) 1999-08-18 1999-08-18 電気的接続用構造体の形成方法およびはんだ転写用基板
US09/638,145 US6454159B1 (en) 1999-08-18 2000-08-11 Method for forming electrical connecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23101599A JP3239335B2 (ja) 1999-08-18 1999-08-18 電気的接続用構造体の形成方法およびはんだ転写用基板

Publications (2)

Publication Number Publication Date
JP2001077523A JP2001077523A (ja) 2001-03-23
JP3239335B2 true JP3239335B2 (ja) 2001-12-17

Family

ID=16916921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23101599A Expired - Fee Related JP3239335B2 (ja) 1999-08-18 1999-08-18 電気的接続用構造体の形成方法およびはんだ転写用基板

Country Status (2)

Country Link
US (1) US6454159B1 (ja)
JP (1) JP3239335B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG99877A1 (en) * 2001-01-04 2003-11-27 Inst Materials Research & Eng Forming an electrical contact on an electronic component
JP2004221502A (ja) * 2003-01-17 2004-08-05 Nec Electronics Corp バンプ電極付き配線基板及びその製造方法
US8238696B2 (en) 2003-08-21 2012-08-07 Microsoft Corporation Systems and methods for the implementation of a digital images schema for organizing units of information manageable by a hardware/software interface system
US8166101B2 (en) 2003-08-21 2012-04-24 Microsoft Corporation Systems and methods for the implementation of a synchronization schemas for units of information manageable by a hardware/software interface system
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
US7644239B2 (en) 2004-05-03 2010-01-05 Microsoft Corporation Non-volatile memory cache performance improvement
US7366740B2 (en) * 2004-05-03 2008-04-29 Microsoft Corporation Systems and methods for automatic maintenance and repair of enitites in a data model
US7490197B2 (en) 2004-10-21 2009-02-10 Microsoft Corporation Using external memory devices to improve system performance
US7273806B2 (en) * 2004-12-09 2007-09-25 International Business Machines Corporation Forming of high aspect ratio conductive structure using injection molded solder
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
WO2007031298A1 (de) * 2005-09-14 2007-03-22 Htc Beteiligungs Gmbh Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
US8914557B2 (en) 2005-12-16 2014-12-16 Microsoft Corporation Optimizing write and wear performance for a memory
JPWO2008088069A1 (ja) * 2007-01-19 2010-05-13 国立大学法人 東京大学 微小構造体の集積方法，微小構造体およびマイクロデバイス
JP5066935B2 (ja) * 2007-02-22 2012-11-07 富士通株式会社 電子部品および電子装置の製造方法
US7820543B2 (en) 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US20090004840A1 (en) * 2007-06-27 2009-01-01 Farinelli Matthew J Method of Creating Molds of Variable Solder Volumes for Flip Attach
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US8631203B2 (en) 2007-12-10 2014-01-14 Microsoft Corporation Management of external memory functioning as virtual cache
US8032707B2 (en) 2008-09-15 2011-10-04 Microsoft Corporation Managing cache data and metadata
US9032151B2 (en) 2008-09-15 2015-05-12 Microsoft Technology Licensing, Llc Method and system for ensuring reliability of cache data and metadata subsequent to a reboot
US7953774B2 (en) 2008-09-19 2011-05-31 Microsoft Corporation Aggregation of write traffic to a data store
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI462676B (zh) * 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) * 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
TWI500134B (zh) * 2010-11-26 2015-09-11 財團法人工業技術研究院 矽穿孔基板結構及其堆疊組合
WO2012136733A1 (en) * 2011-04-08 2012-10-11 Micronic Mydata AB Method and fluid transfer unit having squeegees for providing a smooth surface of fluid
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645039A (en) 1987-06-27 1989-01-10 Nippon Denso Co Manufacture of protruding electrode
US5233504A (en) 1990-12-06 1993-08-03 Motorola, Inc. Noncollapsing multisolder interconnection
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JPH07183305A (ja) 1993-12-24 1995-07-21 Sharp Corp バンプ電極形成方法
JP3305162B2 (ja) 1995-06-13 2002-07-22 富士通株式会社 はんだバンプ形成方法及び装置
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
CA2135508C (en) 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
JPH08203904A (ja) 1995-01-25 1996-08-09 Toshiba Corp はんだバンプ形成方法
JP2870456B2 (ja) 1995-07-21 1999-03-17 カシオ計算機株式会社 電子部品の接合方法
GB2307446A (en) 1995-11-25 1997-05-28 Ibm Solder paste deposition
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
US5762258A (en) 1996-07-23 1998-06-09 International Business Machines Corporation Method of making an electronic package having spacer elements
JP3279940B2 (ja) 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
JPH11145613A (ja) 1997-11-07 1999-05-28 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法

Also Published As

Publication number Publication date
US6454159B1 (en) 2002-09-24
JP2001077523A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
JP3239335B2 (ja) 電気的接続用構造体の形成方法およびはんだ転写用基板
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US20060065978A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7410090B2 (en) Conductive bonding material fill techniques
JP2008205232A (ja) 導体パターンの形成方法
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
KR100418059B1 (ko) 반도체소자의범프형성방법
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JPH10256307A (ja) 半導体素子付き配線基板、配線基板及びその製造方法
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
JP2003243448A (ja) 半導体装置及びその製造方法並びに電子機器
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
KR100715410B1 (ko) 혼성 집적 회로
JPH11176879A (ja) 半導体装置の実装方法およびこれに用いる異方性導電接着剤
US6281445B1 (en) Device and method for connecting two electronic components
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
KR100269032B1 (ko) 전극으로의 플럭스 트랜스퍼 및 전극상의 범프형성
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP3173109B2 (ja) 半導体素子及びその製造方法
JPH09326412A (ja) ハンダボールの取り付け方法
JPH11243274A (ja) はんだバンプの形成方法およびはんだバンプ形成用マスク
JPH1079403A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees