JPH11145613A - 半導体装置およびその製造方法ならびに電子装置 - Google Patents
半導体装置およびその製造方法ならびに電子装置Info
- Publication number
- JPH11145613A JPH11145613A JP30512697A JP30512697A JPH11145613A JP H11145613 A JPH11145613 A JP H11145613A JP 30512697 A JP30512697 A JP 30512697A JP 30512697 A JP30512697 A JP 30512697A JP H11145613 A JPH11145613 A JP H11145613A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- point solder
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを高融点はんだと低融点はんだ
とを組み合わせて形成されるはんだバンプを介して絶縁
性基板にフリップチップ接続する場合に、接続信頼性の
向上を図る技術を提供する。 【解決手段】 半導体チップ２を支持基板４にフリップ
チップ接続する半田バンプ３は、例えばＰｂ９８．２
（ｗｔ：重量）％−Ｓｎ１．８（ｗｔ）％のはんだ（融
点約３１６℃）からなる高融点はんだ８と、例えばＰｂ
３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約
１８３℃）からなる低融点はんだ１０とが組み合わさ
れ、高融点はんだ８の供給量に対して低融点はんだ１０
の供給量が１乃至４（ｖｏｌ：体積）％に設定されたも
のから形成される。
とを組み合わせて形成されるはんだバンプを介して絶縁
性基板にフリップチップ接続する場合に、接続信頼性の
向上を図る技術を提供する。 【解決手段】 半導体チップ２を支持基板４にフリップ
チップ接続する半田バンプ３は、例えばＰｂ９８．２
（ｗｔ：重量）％−Ｓｎ１．８（ｗｔ）％のはんだ（融
点約３１６℃）からなる高融点はんだ８と、例えばＰｂ
３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約
１８３℃）からなる低融点はんだ１０とが組み合わさ
れ、高融点はんだ８の供給量に対して低融点はんだ１０
の供給量が１乃至４（ｖｏｌ：体積）％に設定されたも
のから形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法ならびに電子装置に関し、特に、半導体チ
ップを高融点はんだと低融点はんだとを組み合わせて形
成されるはんだバンプを介して絶縁性基板にフリップチ
ップ接続する場合に、接続信頼性の向上に適用して有効
な技術に関する。
その製造方法ならびに電子装置に関し、特に、半導体チ
ップを高融点はんだと低融点はんだとを組み合わせて形
成されるはんだバンプを介して絶縁性基板にフリップチ
ップ接続する場合に、接続信頼性の向上に適用して有効
な技術に関する。
【０００２】
【従来の技術】半導体装置の代表として知られているＬ
ＳＩは、半導体製造技術の発展につれて集積度は飛躍的
に高まってきており、これに伴って性能も一段と向上し
てきている。このようなＬＳＩが広範囲に適用されてい
るエレクトロニクス分野での最近の課題は、各種電子機
器やシステムの小型化、高性能化を実現することであ
る。従って、ＬＳＩにおいても、それらの要望が実現可
能となるように、パッケージの小型化、高密度化、多ピ
ン化が図られている。
ＳＩは、半導体製造技術の発展につれて集積度は飛躍的
に高まってきており、これに伴って性能も一段と向上し
てきている。このようなＬＳＩが広範囲に適用されてい
るエレクトロニクス分野での最近の課題は、各種電子機
器やシステムの小型化、高性能化を実現することであ
る。従って、ＬＳＩにおいても、それらの要望が実現可
能となるように、パッケージの小型化、高密度化、多ピ
ン化が図られている。
【０００３】ここで、多ピン化に対応するパッケージ技
術の一例として、例えば、日経ＢＰ社発行、「日経エレ
クトロニクス」、１９９４、２−１４号、Ｐ５９〜Ｐ７
３に記載されているようなＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）構造が知られている。このＢＧＡ構造
は、表面実装型のＬＳＩにおいて、パッケージの配線基
板に接続する実装用の電極としてはんだバンプを用いる
ようにしたものであり、このはんだバンプはチップを取
り付けた絶縁性の支持基板の表面と反対の裏面に格子状
に多数個が配置されている。完成されたＬＳＩは、ユー
ザサイドにおいて前記はんだバンプを介して電子機器等
を構成するプリント基板からなる配線基板に実装される
ことになる。
術の一例として、例えば、日経ＢＰ社発行、「日経エレ
クトロニクス」、１９９４、２−１４号、Ｐ５９〜Ｐ７
３に記載されているようなＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）構造が知られている。このＢＧＡ構造
は、表面実装型のＬＳＩにおいて、パッケージの配線基
板に接続する実装用の電極としてはんだバンプを用いる
ようにしたものであり、このはんだバンプはチップを取
り付けた絶縁性の支持基板の表面と反対の裏面に格子状
に多数個が配置されている。完成されたＬＳＩは、ユー
ザサイドにおいて前記はんだバンプを介して電子機器等
を構成するプリント基板からなる配線基板に実装される
ことになる。
【０００４】このようなＢＧＡ構造によれば、パッケー
ジの配線基板に対向した面の全面に実装用の電極である
はんだバンプが多数個配置されているので、多ピン化に
適した構造になっており、高集積化された場合のピンピ
ッチを小さくでき、同じピン数の場合にはパッケージの
面積を小さくできるという利点がある。
ジの配線基板に対向した面の全面に実装用の電極である
はんだバンプが多数個配置されているので、多ピン化に
適した構造になっており、高集積化された場合のピンピ
ッチを小さくでき、同じピン数の場合にはパッケージの
面積を小さくできるという利点がある。
【０００５】一方、ＢＧＡ構造においてはチップは支持
基板の表面にフリップチップ接続によって取り付けられ
ており、予めチップの表面に前記配線基板のはんだバン
プに対応して設けられた別のはんだバンプを介して支持
基板の表面に取り付けられている。ここで、チップに設
けられるはんだバンプは、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅ
ｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）技術を利用し
て形成され、チップの表面に引き出されている電極端部
を覆うように形成される。そのようなはんだバンプはい
ずれも、一般に、取扱易さ、コスト等の点で優れている
Ｐｂ−Ｓｎ合金が用いられる。
基板の表面にフリップチップ接続によって取り付けられ
ており、予めチップの表面に前記配線基板のはんだバン
プに対応して設けられた別のはんだバンプを介して支持
基板の表面に取り付けられている。ここで、チップに設
けられるはんだバンプは、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅ
ｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）技術を利用し
て形成され、チップの表面に引き出されている電極端部
を覆うように形成される。そのようなはんだバンプはい
ずれも、一般に、取扱易さ、コスト等の点で優れている
Ｐｂ−Ｓｎ合金が用いられる。
【０００６】さらに、このようなパッケージを備えたＬ
ＳＩにおいては、商品力を高めてより高シェアで半導体
市場を確保できるように、パッケージは低価格化の傾向
にあり、この点でパッケージを安価なプラスチック基板
で形成したＰ（Ｐｌａｓｔｉｃ）−ＢＧＡが開発されて
いる。すなわち、チップははんだバンプを介してプラス
チックからなる支持基板にフリップチップ接続される。
また、フリップチップ接続終了後に、チップと支持基板
との間の空間には両者の熱膨張係数の違いを緩和する目
的で樹脂が注入されて、パッケージはいわゆるアンダー
フィル構造に形成されている。
ＳＩにおいては、商品力を高めてより高シェアで半導体
市場を確保できるように、パッケージは低価格化の傾向
にあり、この点でパッケージを安価なプラスチック基板
で形成したＰ（Ｐｌａｓｔｉｃ）−ＢＧＡが開発されて
いる。すなわち、チップははんだバンプを介してプラス
チックからなる支持基板にフリップチップ接続される。
また、フリップチップ接続終了後に、チップと支持基板
との間の空間には両者の熱膨張係数の違いを緩和する目
的で樹脂が注入されて、パッケージはいわゆるアンダー
フィル構造に形成されている。
【０００７】ところで、Ｐ−ＢＧＡ構造のパッケージを
備えたＬＳＩでは、重要なポイントとして、チップを支
持基板にフリップチップ接続するために用いるはんだバ
ンプの融点があげられる。このはんだバンプの融点は、
支持基板の耐熱温度及び配線基板の実装温度との関連で
決定され、前記耐熱温度より低くて、前記実装温度より
高くなるように選ばれる。もしはんだバンプの融点が支
持基板の耐熱温度より高くなっていると、チップを支持
基板にフリップチップ接続する（チップマウントする）
熱処理時に、支持基板を破壊するおそれがある。一方、
はんだバンプの融点が配線基板の実装温度より低くなっ
ていると、ＬＳＩを配線基板へ実装する熱処理時に、既
にフリップチップ接続されているはんだバンプが溶融し
て、ピン間ショート不良が発生するようになる。
備えたＬＳＩでは、重要なポイントとして、チップを支
持基板にフリップチップ接続するために用いるはんだバ
ンプの融点があげられる。このはんだバンプの融点は、
支持基板の耐熱温度及び配線基板の実装温度との関連で
決定され、前記耐熱温度より低くて、前記実装温度より
高くなるように選ばれる。もしはんだバンプの融点が支
持基板の耐熱温度より高くなっていると、チップを支持
基板にフリップチップ接続する（チップマウントする）
熱処理時に、支持基板を破壊するおそれがある。一方、
はんだバンプの融点が配線基板の実装温度より低くなっ
ていると、ＬＳＩを配線基板へ実装する熱処理時に、既
にフリップチップ接続されているはんだバンプが溶融し
て、ピン間ショート不良が発生するようになる。
【０００８】しかしながら、前記のような関係を満足す
る温度の範囲は狭いので、この温度関係を満足するには
特殊のはんだ材料を用いなければならないという欠点が
ある。このため、はんだバンプを一種類のはんだ材料で
はなく、高融点はんだと低融点はんだとの二種類を用い
て組み合わせて使用する考えがある。例えば、特開昭５
９−７２７９５号公報には、電子部品を配線基板に実装
する場合に、予め電子部品側に高融点はんだを設けてお
くとともに配線基板側には低融点はんだを設けておい
て、この後に低融点はんだのみが溶融する温度で熱処理
して、電子部品を配線基板に実装する接続方法が示され
ている。
る温度の範囲は狭いので、この温度関係を満足するには
特殊のはんだ材料を用いなければならないという欠点が
ある。このため、はんだバンプを一種類のはんだ材料で
はなく、高融点はんだと低融点はんだとの二種類を用い
て組み合わせて使用する考えがある。例えば、特開昭５
９−７２７９５号公報には、電子部品を配線基板に実装
する場合に、予め電子部品側に高融点はんだを設けてお
くとともに配線基板側には低融点はんだを設けておい
て、この後に低融点はんだのみが溶融する温度で熱処理
して、電子部品を配線基板に実装する接続方法が示され
ている。
【０００９】
【発明が解決しようとする課題】しかしながら、前記し
たような従来技術では、高融点はんだに対して低融点は
んだの適正量を選ぶことが困難になるので、一度接続さ
れたはんだバンプが以後の工程の熱処理によって溶融す
るという問題がある。
たような従来技術では、高融点はんだに対して低融点は
んだの適正量を選ぶことが困難になるので、一度接続さ
れたはんだバンプが以後の工程の熱処理によって溶融す
るという問題がある。
【００１０】一般に、フリップチップ接続に用いるはん
だバンプの融点は、支持基板の耐熱温度を重視してこれ
よりも低くなるように選ぶために、特に低融点はんだの
量を多めに供給しがちになる。この結果としてはんだバ
ンプの融点が低くなる方向に変化するので、以後に配線
基板に実装用のはんだバンプを設ける熱処理時や、完成
したＬＳＩを配線基板へ実装する熱処理時に、既にフリ
ップチップ接続されているはんだバンプが溶融するよう
になるので、ピン間ショート不良が避けられなくなる。
一方、低融点はんだの供給量が少ない場合には、高融点
はんだとの接続不良が発生し易くなるので、接続信頼性
が低下するようになる。
だバンプの融点は、支持基板の耐熱温度を重視してこれ
よりも低くなるように選ぶために、特に低融点はんだの
量を多めに供給しがちになる。この結果としてはんだバ
ンプの融点が低くなる方向に変化するので、以後に配線
基板に実装用のはんだバンプを設ける熱処理時や、完成
したＬＳＩを配線基板へ実装する熱処理時に、既にフリ
ップチップ接続されているはんだバンプが溶融するよう
になるので、ピン間ショート不良が避けられなくなる。
一方、低融点はんだの供給量が少ない場合には、高融点
はんだとの接続不良が発生し易くなるので、接続信頼性
が低下するようになる。
【００１１】本発明者の実験結果によると、高融点はん
だとして例えばＰｂ９８．２（ｗｔ：重量）％−Ｓｎ
１．８（ｗｔ）％のはんだ（融点約３１６℃）を用い、
低融点はんだとして例えばＰｂ３７（ｗｔ）％−Ｓｎ６
３（ｗｔ）％のはんだ（融点約１８３℃）を用いてこれ
らを組み合わせてはんだバンプを形成したとすると、低
融点はんだの供給量が高融点はんだの約６０（ｖｏｌ：
体積）％を越えると、実装のための熱処理時に既にフリ
ップチップ接続されているはんだバンプが溶融、膨張し
て、チップとアンダーフィル樹脂間に剥離が生ずること
が明らかになった。そして、その剥離部分に溶融したは
んだが流れ込んでピン間ショート不良を引き起こすよう
になる。
だとして例えばＰｂ９８．２（ｗｔ：重量）％−Ｓｎ
１．８（ｗｔ）％のはんだ（融点約３１６℃）を用い、
低融点はんだとして例えばＰｂ３７（ｗｔ）％−Ｓｎ６
３（ｗｔ）％のはんだ（融点約１８３℃）を用いてこれ
らを組み合わせてはんだバンプを形成したとすると、低
融点はんだの供給量が高融点はんだの約６０（ｖｏｌ：
体積）％を越えると、実装のための熱処理時に既にフリ
ップチップ接続されているはんだバンプが溶融、膨張し
て、チップとアンダーフィル樹脂間に剥離が生ずること
が明らかになった。そして、その剥離部分に溶融したは
んだが流れ込んでピン間ショート不良を引き起こすよう
になる。
【００１２】本発明の目的は、半導体チップを高融点は
んだと低融点はんだとを組み合わせて形成されるはんだ
バンプを介して絶縁性基板にフリップチップ接続する場
合に、接続信頼性の向上を図る技術を提供することにあ
る。
んだと低融点はんだとを組み合わせて形成されるはんだ
バンプを介して絶縁性基板にフリップチップ接続する場
合に、接続信頼性の向上を図る技術を提供することにあ
る。
【００１３】また、本発明の目的は、半導体チップを絶
縁性基板にフリップチップ接続する高融点はんだと低融
点はんだとを組み合わせて形成されるはんだバンプが、
以後の工程の熱処理によって溶融しない技術を提供する
ことにある。
縁性基板にフリップチップ接続する高融点はんだと低融
点はんだとを組み合わせて形成されるはんだバンプが、
以後の工程の熱処理によって溶融しない技術を提供する
ことにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】（１）本発明の半導体装置は、半導体チッ
プが高融点はんだと低融点はんだとを組み合わせて形成
されるはんだバンプを介して絶縁性基板にフリップチッ
プ接続される半導体装置であって、高融点はんだの供給
量に対する低融点はんだの供給量を１乃至４（ｖｏｌ）
％に設定してある。
プが高融点はんだと低融点はんだとを組み合わせて形成
されるはんだバンプを介して絶縁性基板にフリップチッ
プ接続される半導体装置であって、高融点はんだの供給
量に対する低融点はんだの供給量を１乃至４（ｖｏｌ）
％に設定してある。
【００１７】このような半導体装置によれば、はんだバ
ンプを形成する高融点はんだの供給量に対する低融点は
んだの供給量が最適範囲に選ばれているので、フリップ
チップ接続する熱処理時に、低融点はんだは高融点はん
だに反応するようになってその融点が高融点化される。
この結果、フリップチップ接続時に高融点はんだと低融
点はんだとの組み合わせからなるはんだバンプの全体は
溶融しないので、ピン間ショート不良が発生するおそれ
はなくなる。従って、接続信頼性の向上を図ることがで
きる。また、配線基板に実装するような以後の工程の熱
処理によっても、はんだバンプは溶融しない。
ンプを形成する高融点はんだの供給量に対する低融点は
んだの供給量が最適範囲に選ばれているので、フリップ
チップ接続する熱処理時に、低融点はんだは高融点はん
だに反応するようになってその融点が高融点化される。
この結果、フリップチップ接続時に高融点はんだと低融
点はんだとの組み合わせからなるはんだバンプの全体は
溶融しないので、ピン間ショート不良が発生するおそれ
はなくなる。従って、接続信頼性の向上を図ることがで
きる。また、配線基板に実装するような以後の工程の熱
処理によっても、はんだバンプは溶融しない。
【００１８】（２）また、本発明の半導体装置は、半導
体チップが高融点はんだと低融点はんだとを組み合わせ
て形成されるはんだバンプを介して絶縁性基板の表面に
フリップチップ接続され、基板の裏面にはんだバンプと
導通する実装用の別のはんだバンプが設けられた半導体
装置であって、高融点はんだの供給量に対する低融点は
んだの供給量を１乃至４（ｖｏｌ）％に設定してある。
体チップが高融点はんだと低融点はんだとを組み合わせ
て形成されるはんだバンプを介して絶縁性基板の表面に
フリップチップ接続され、基板の裏面にはんだバンプと
導通する実装用の別のはんだバンプが設けられた半導体
装置であって、高融点はんだの供給量に対する低融点は
んだの供給量を１乃至４（ｖｏｌ）％に設定してある。
【００１９】このような半導体装置によれば、実装用の
別のはんだバンプが設けられた半導体装置においても、
高融点はんだの供給量に対する低融点はんだの供給量が
最適範囲に選ばれているので、接続信頼性の向上を図る
ことができる。また、以後の工程の熱処理によっても、
はんだバンプは溶融しない。
別のはんだバンプが設けられた半導体装置においても、
高融点はんだの供給量に対する低融点はんだの供給量が
最適範囲に選ばれているので、接続信頼性の向上を図る
ことができる。また、以後の工程の熱処理によっても、
はんだバンプは溶融しない。
【００２０】（３）また、本発明の半導体装置は、
（２）記載の半導体装置において、高融点はんだと低融
点はんだとを組み合わせて形成されるはんだバンプの融
点が、実装用の別のはんだバンプの融点よりも高く設定
されている。
（２）記載の半導体装置において、高融点はんだと低融
点はんだとを組み合わせて形成されるはんだバンプの融
点が、実装用の別のはんだバンプの融点よりも高く設定
されている。
【００２１】このような半導体装置によれば、実装用の
別のはんだバンプが設けられた半導体装置において、こ
のはんだバンプの融点は前記はんだバンプの融点よりも
低くなっているので、実装時の熱処理によってはんだバ
ンプが溶融することはない。
別のはんだバンプが設けられた半導体装置において、こ
のはんだバンプの融点は前記はんだバンプの融点よりも
低くなっているので、実装時の熱処理によってはんだバ
ンプが溶融することはない。
【００２２】（４）また、本発明の半導体装置は、
（１）乃至（３）のいずれか１項記載の半導体装置にお
いて、半導体チップと絶縁性基板との間の空間に樹脂が
注入されている。
（１）乃至（３）のいずれか１項記載の半導体装置にお
いて、半導体チップと絶縁性基板との間の空間に樹脂が
注入されている。
【００２３】このような半導体装置によれば、いわゆる
アンダーフィル構造のパッケージを備えた半導体装置に
おいても、フリップチップ接続する場合に、接続信頼性
の向上を図ることができる。また、以後の工程の熱処理
によっても、はんだバンプは溶融しない。
アンダーフィル構造のパッケージを備えた半導体装置に
おいても、フリップチップ接続する場合に、接続信頼性
の向上を図ることができる。また、以後の工程の熱処理
によっても、はんだバンプは溶融しない。
【００２４】（５）また、本発明の半導体装置は、
（１）乃至（４）のいずれか１項記載の半導体装置にお
いて、高融点はんだおよび低融点はんだが、Ｐｂ−Ｓｎ
合金からなっている。
（１）乃至（４）のいずれか１項記載の半導体装置にお
いて、高融点はんだおよび低融点はんだが、Ｐｂ−Ｓｎ
合金からなっている。
【００２５】このような半導体装置によれば、高融点は
んだおよび低融点はんだとしては特殊の材料を用いるこ
となく、ありふれた材料を用いてフリップチップ接続を
行うことができるので、コストアップを伴うことなく、
接続信頼性の向上を図ることができ、また、はんだバン
プは溶融しない。
んだおよび低融点はんだとしては特殊の材料を用いるこ
となく、ありふれた材料を用いてフリップチップ接続を
行うことができるので、コストアップを伴うことなく、
接続信頼性の向上を図ることができ、また、はんだバン
プは溶融しない。
【００２６】（６）また、本発明の半導体装置の製造方
法は、半導体チップを高融点はんだと低融点はんだとを
組み合わせて形成されるはんだバンプを介して絶縁性基
板にフリップチップ接続する半導体装置の製造方法であ
って、（ａ）半導体チップの表面の電極端部を覆うよう
に高融点はんだを供給する工程、（ｂ）絶縁性基板の表
面の電極端部に対応する位置に、高融点はんだの供給量
の１乃至４（ｖｏｌ）％の低融点はんだを供給する工
程、（ｃ）高融点はんだと低融点はんだとを位置決めし
て接触させた状態で、高融点はんだの融点以下でかつ低
融点はんだの融点以上で熱処理してはんだバンプを形成
することによりフリップチップ接続する工程、（ｄ）半
導体チップの表面と絶縁性基板の表面との間の空間に樹
脂を注入する工程、を含んでいる。
法は、半導体チップを高融点はんだと低融点はんだとを
組み合わせて形成されるはんだバンプを介して絶縁性基
板にフリップチップ接続する半導体装置の製造方法であ
って、（ａ）半導体チップの表面の電極端部を覆うよう
に高融点はんだを供給する工程、（ｂ）絶縁性基板の表
面の電極端部に対応する位置に、高融点はんだの供給量
の１乃至４（ｖｏｌ）％の低融点はんだを供給する工
程、（ｃ）高融点はんだと低融点はんだとを位置決めし
て接触させた状態で、高融点はんだの融点以下でかつ低
融点はんだの融点以上で熱処理してはんだバンプを形成
することによりフリップチップ接続する工程、（ｄ）半
導体チップの表面と絶縁性基板の表面との間の空間に樹
脂を注入する工程、を含んでいる。
【００２７】このような半導体装置の製造方法によれ
ば、高融点はんだの供給量に対する低融点はんだの供給
量を最適量に選んで、両はんだを組み合わせて半田バン
プを形成できるので、フリップチップ接続時にはんだバ
ンプの全体は溶融しないので、ピン間ショート不良が発
生するおそれはなくなる。従って、接続信頼性の向上を
図る半導体装置を製造することができる。また、配線基
板に実装するような以後の工程の熱処理によっても、は
んだバンプを溶融させることはない。
ば、高融点はんだの供給量に対する低融点はんだの供給
量を最適量に選んで、両はんだを組み合わせて半田バン
プを形成できるので、フリップチップ接続時にはんだバ
ンプの全体は溶融しないので、ピン間ショート不良が発
生するおそれはなくなる。従って、接続信頼性の向上を
図る半導体装置を製造することができる。また、配線基
板に実装するような以後の工程の熱処理によっても、は
んだバンプを溶融させることはない。
【００２８】（７）また、本発明の半導体装置の製造方
法は、（６）記載の半導体装置の製造方法において、
（ｃ）工程が、低融点はんだのみを溶融させて高融点は
んだに反応させることにより低融点はんだを高融点化す
る。
法は、（６）記載の半導体装置の製造方法において、
（ｃ）工程が、低融点はんだのみを溶融させて高融点は
んだに反応させることにより低融点はんだを高融点化す
る。
【００２９】このような半導体装置の製造方法によれ
ば、熱処理時に低融点はんだが溶融して高融点はんだに
反応するようになって、徐々に組成が変化するようにな
るのでその融点は高融点化される。この結果、はんだバ
ンプの全体は溶融しないので、ピン間ショート不良が発
生するおそれはなくなる。従って、接続信頼性の向上を
図る半導体装置を製造することができ、また、配線基板
に実装するような以後の工程の熱処理によっても、はん
だバンプは溶融しない。
ば、熱処理時に低融点はんだが溶融して高融点はんだに
反応するようになって、徐々に組成が変化するようにな
るのでその融点は高融点化される。この結果、はんだバ
ンプの全体は溶融しないので、ピン間ショート不良が発
生するおそれはなくなる。従って、接続信頼性の向上を
図る半導体装置を製造することができ、また、配線基板
に実装するような以後の工程の熱処理によっても、はん
だバンプは溶融しない。
【００３０】（８）また、本発明の半導体装置の製造方
法は、（６）または（７）記載の半導体装置の製造方法
において、（ｄ）工程の後に、（ｅ）絶縁性基板の裏面
にはんだバンプと導通しはんだバンプの融点よりも低い
融点を有する別のはんだバンプを設ける工程、を含んで
いる。
法は、（６）または（７）記載の半導体装置の製造方法
において、（ｄ）工程の後に、（ｅ）絶縁性基板の裏面
にはんだバンプと導通しはんだバンプの融点よりも低い
融点を有する別のはんだバンプを設ける工程、を含んで
いる。
【００３１】このような半導体装置の製造方法によれ
ば、実装用の別のはんだバンプを必要とする半導体装置
を製造することができ、また、接続信頼性の向上を図る
ことができるとともに、はんだバンプを溶融させること
もない。
ば、実装用の別のはんだバンプを必要とする半導体装置
を製造することができ、また、接続信頼性の向上を図る
ことができるとともに、はんだバンプを溶融させること
もない。
【００３２】（９）また、本発明の電子装置は、半導体
チップが、高融点はんだおよびこの高融点はんだの供給
量に対し１乃至４（ｖｏｌ）％が供給された低融点はん
だとを組み合わせて形成されるはんだバンプを介して支
持基板の表面にフリップチップ接続され、支持基板の裏
面にははんだバンプの融点よりも低い融点を有する別の
はんだバンプが設けられ、半導体チップと絶縁性基板と
の間の空間に樹脂が注入されてなる半導体装置が、別の
はんだバンプを介して配線基板上に表面実装されてい
る。
チップが、高融点はんだおよびこの高融点はんだの供給
量に対し１乃至４（ｖｏｌ）％が供給された低融点はん
だとを組み合わせて形成されるはんだバンプを介して支
持基板の表面にフリップチップ接続され、支持基板の裏
面にははんだバンプの融点よりも低い融点を有する別の
はんだバンプが設けられ、半導体チップと絶縁性基板と
の間の空間に樹脂が注入されてなる半導体装置が、別の
はんだバンプを介して配線基板上に表面実装されてい
る。
【００３３】このような電子装置によれば、配線基板上
には接続信頼性の向上が図られて半導体チップが絶縁性
基板にフリップチップ接続された半導体装置が表面実装
されているので、安定した動作が可能になる。
には接続信頼性の向上が図られて半導体チップが絶縁性
基板にフリップチップ接続された半導体装置が表面実装
されているので、安定した動作が可能になる。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００３５】（実施の形態１）図１は、実施の形態１で
あるＰ（Ｐｌａｓｔｉｃ）−ＢＧＡ構造のパッケージを
備えたＬＳＩを示す断面図である。本実施の形態１のＬ
ＳＩ１は、Ｓｉ単結晶等からなる半導体チップ２がはん
だバンプ３を介して、パッケージを構成するプラスチッ
クからなる支持基板４の表面にフリップチップ接続され
（チップマウントされ）、支持基板４の裏面にははんだ
バンプ３と導通する実装用のはんだバンプ５が設けら
れ、半導体チップ２と支持基板４との間の空間には樹脂
６が注入されている。
あるＰ（Ｐｌａｓｔｉｃ）−ＢＧＡ構造のパッケージを
備えたＬＳＩを示す断面図である。本実施の形態１のＬ
ＳＩ１は、Ｓｉ単結晶等からなる半導体チップ２がはん
だバンプ３を介して、パッケージを構成するプラスチッ
クからなる支持基板４の表面にフリップチップ接続され
（チップマウントされ）、支持基板４の裏面にははんだ
バンプ３と導通する実装用のはんだバンプ５が設けら
れ、半導体チップ２と支持基板４との間の空間には樹脂
６が注入されている。
【００３６】はんだバンプ３は、ＣＣＢ技術を利用する
ことにより、半導体チップ２の表面に引き出されている
電極端部７に供給された、例えばＰｂ９８．２（ｗｔ：
重量）％−Ｓｎ１．８（ｗｔ）％のはんだ（融点約３１
６℃）からなる高融点はんだ８と、支持基板４の表面に
設けられている導電層９に供給された、例えばＰｂ３７
（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約１８
３℃）からなる低融点はんだ１０とを組み合わせて形成
されており、高融点はんだ８の供給量に対して低融点は
んだ１０の供給量は１乃至４（ｖｏｌ：体積）％に設定
されている。
ことにより、半導体チップ２の表面に引き出されている
電極端部７に供給された、例えばＰｂ９８．２（ｗｔ：
重量）％−Ｓｎ１．８（ｗｔ）％のはんだ（融点約３１
６℃）からなる高融点はんだ８と、支持基板４の表面に
設けられている導電層９に供給された、例えばＰｂ３７
（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約１８
３℃）からなる低融点はんだ１０とを組み合わせて形成
されており、高融点はんだ８の供給量に対して低融点は
んだ１０の供給量は１乃至４（ｖｏｌ：体積）％に設定
されている。
【００３７】ここで、はんだバンプ３を形成している高
融点はんだ８の融点は、支持基板４の耐熱温度よりも高
く、また低融点はんだ１０の融点は、支持基板４の耐熱
温度よりも低く設定されている。後述するように、半導
体チップ２を支持基板４にフリップチップ接続するため
の熱処理により、低融点はんだ１０のみが溶融されて高
融点はんだ８に反応するようになって、低融点はんだ１
０は徐々に組成が変化するようになる結果、高融点化さ
れている。従って、半田バンプ３の融点は低融点はんだ
１０の融点（約１８３℃）よりも高い融点（約２４０℃
以上）に変化している。
融点はんだ８の融点は、支持基板４の耐熱温度よりも高
く、また低融点はんだ１０の融点は、支持基板４の耐熱
温度よりも低く設定されている。後述するように、半導
体チップ２を支持基板４にフリップチップ接続するため
の熱処理により、低融点はんだ１０のみが溶融されて高
融点はんだ８に反応するようになって、低融点はんだ１
０は徐々に組成が変化するようになる結果、高融点化さ
れている。従って、半田バンプ３の融点は低融点はんだ
１０の融点（約１８３℃）よりも高い融点（約２４０℃
以上）に変化している。
【００３８】低融点はんだ１０の供給量を高融点はんだ
８の供給量の４（ｖｏｌ）％を越える量に設定した場合
には、半導体チップ２をフリップチップ接続する熱処理
時に、低融点はんだ１０の一部が高融点はんだ８に反応
しないで残るようになるために、これが以後の工程の熱
処理によって溶融するようになり、ピン間ショート不良
を引き起こす原因になる。一方、低融点はんだ１０の供
給量を高融点はんだ８の供給量の１（ｖｏｌ）％未満に
設定した場合には、半導体チップ２をフリップチップ接
続する熱処理時に、低融点はんだ１０と高融点はんだ８
との未接続不良が発生し易くなる。これは、支持基板４
が何らかの外的要因で反ったような場合に、低融点はん
だ１０が剥がれる原因となり、あるいは元々両はんだ
８、１０の接続面積が小さくなっているので、接続信頼
性が低下するようになる。
８の供給量の４（ｖｏｌ）％を越える量に設定した場合
には、半導体チップ２をフリップチップ接続する熱処理
時に、低融点はんだ１０の一部が高融点はんだ８に反応
しないで残るようになるために、これが以後の工程の熱
処理によって溶融するようになり、ピン間ショート不良
を引き起こす原因になる。一方、低融点はんだ１０の供
給量を高融点はんだ８の供給量の１（ｖｏｌ）％未満に
設定した場合には、半導体チップ２をフリップチップ接
続する熱処理時に、低融点はんだ１０と高融点はんだ８
との未接続不良が発生し易くなる。これは、支持基板４
が何らかの外的要因で反ったような場合に、低融点はん
だ１０が剥がれる原因となり、あるいは元々両はんだ
８、１０の接続面積が小さくなっているので、接続信頼
性が低下するようになる。
【００３９】実装用の半田バンプ５は、導電層８と導通
する支持基板４の裏面に設けられている導電層１１に供
給された、例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗ
ｔ）％のはんだ（融点約１８３℃）が用いられている。
このはんだバンプ５は、フリップチップ接続に用いられ
た半田バンプ３の低融点はんだ１０が、前記のように高
融点化されているので、半田バンプ３よりも低い融点に
なっている。従って、完成されたＬＳＩ１を配線基板に
実装するために半田バンプ５を溶融する熱処理を施して
も、半田バンプ３は溶融しない。半田バンプ３、５とし
て用いられるＰｂ−Ｓｎ合金は、取扱易さ、コスト等の
点で優れている材料であり、ろう材として一般に広く用
いられている。
する支持基板４の裏面に設けられている導電層１１に供
給された、例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗ
ｔ）％のはんだ（融点約１８３℃）が用いられている。
このはんだバンプ５は、フリップチップ接続に用いられ
た半田バンプ３の低融点はんだ１０が、前記のように高
融点化されているので、半田バンプ３よりも低い融点に
なっている。従って、完成されたＬＳＩ１を配線基板に
実装するために半田バンプ５を溶融する熱処理を施して
も、半田バンプ３は溶融しない。半田バンプ３、５とし
て用いられるＰｂ−Ｓｎ合金は、取扱易さ、コスト等の
点で優れている材料であり、ろう材として一般に広く用
いられている。
【００４０】このような本実施の形態によれば、はんだ
バンプ３を形成する高融点はんだ８の供給量に対する低
融点はんだ１０の供給量を１乃至４（ｖｏｌ）％の最適
範囲に設定することにより、半導体チップ２をフリップ
チップ接続する熱処理時に、低融点はんだ１０は高融点
はんだ８に反応するようになってその融点が高融点化さ
れる結果、フリップチップ接続時に高融点はんだ８と低
融点はんだ１０との組み合わせからなるはんだバンプ３
の全体は溶融しないので、ピン間ショート不良が発生す
るおそれはなくなる。また、支持基板４の裏面に実装用
の半田バンプ５を設けたり、完成したＬＳＩ１を配線基
板に実装するような以後の工程の熱処理によっても、は
んだバンプ３は溶融しない。従って、接続信頼性の向上
を図ることができる。
バンプ３を形成する高融点はんだ８の供給量に対する低
融点はんだ１０の供給量を１乃至４（ｖｏｌ）％の最適
範囲に設定することにより、半導体チップ２をフリップ
チップ接続する熱処理時に、低融点はんだ１０は高融点
はんだ８に反応するようになってその融点が高融点化さ
れる結果、フリップチップ接続時に高融点はんだ８と低
融点はんだ１０との組み合わせからなるはんだバンプ３
の全体は溶融しないので、ピン間ショート不良が発生す
るおそれはなくなる。また、支持基板４の裏面に実装用
の半田バンプ５を設けたり、完成したＬＳＩ１を配線基
板に実装するような以後の工程の熱処理によっても、は
んだバンプ３は溶融しない。従って、接続信頼性の向上
を図ることができる。
【００４１】樹脂６は、半導体チップ２と支持基板４と
の熱膨張係数の違いを緩和する目的で設けられており、
例えばエポキシ系樹脂をベースとしてフィラー、ゴム材
等が混入されたものが用いられていて、これによって、
アンダーフィル構造のパッケージが形成されている。
の熱膨張係数の違いを緩和する目的で設けられており、
例えばエポキシ系樹脂をベースとしてフィラー、ゴム材
等が混入されたものが用いられていて、これによって、
アンダーフィル構造のパッケージが形成されている。
【００４２】次に、本実施の形態のＬＳＩの製造方法の
一例を図２乃至図６を参照して工程順に説明する。
一例を図２乃至図６を参照して工程順に説明する。
【００４３】まず、図２に示すように、半導体チップ２
を用いてこの表面に引き出されている電極端部７に、例
えばＰｂ９８．２（ｗｔ：重量）％−Ｓｎ１．８（ｗ
ｔ）％のはんだ（融点約３１６℃）からなる高融点はん
だ８を供給する。この高融点はんだ８を供給する方法
は、予め形成されたボール状はんだを付着する方法、リ
フトオフ法による方法、ペースト印刷による方法等を用
いることができる。
を用いてこの表面に引き出されている電極端部７に、例
えばＰｂ９８．２（ｗｔ：重量）％−Ｓｎ１．８（ｗ
ｔ）％のはんだ（融点約３１６℃）からなる高融点はん
だ８を供給する。この高融点はんだ８を供給する方法
は、予め形成されたボール状はんだを付着する方法、リ
フトオフ法による方法、ペースト印刷による方法等を用
いることができる。
【００４４】次に、図３に示すように、プラスチックか
らなる支持基板４の表面に設けられている導電層９に、
例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはん
だ（融点約１８３℃）からなる低融点はんだ１０を、高
融点はんだ８の供給量に対して１乃至４（ｖｏｌ：体
積）％の量で供給する。この低融点はんだ１０を供給す
る方法は、メッキ法、ディップ法、ペースト印刷法等を
用いることができる。高融点はんだ８および低融点はん
だ１０は、いずれもＣＣＢ技術を利用して形成される。
らなる支持基板４の表面に設けられている導電層９に、
例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはん
だ（融点約１８３℃）からなる低融点はんだ１０を、高
融点はんだ８の供給量に対して１乃至４（ｖｏｌ：体
積）％の量で供給する。この低融点はんだ１０を供給す
る方法は、メッキ法、ディップ法、ペースト印刷法等を
用いることができる。高融点はんだ８および低融点はん
だ１０は、いずれもＣＣＢ技術を利用して形成される。
【００４５】続いて、図４に示すように、半導体チップ
２の表面と支持基板４の表面を対向させ、高融点はんだ
８と低融点はんだ１０とを位置決めして接触させた状態
で、不活性雰囲気内で約２００乃至２４０℃で熱処理を
施す。この熱処理の温度は、支持基板４の耐熱温度以下
に選ばれ、かつ、高融点はんだ８の融点（約３１６℃）
以下で、低融点はんだ１０の融点（１８３℃）以上に選
ばれる。この熱処理によって、低融点はんだ１０が溶融
して高融点はんだ８に反応するようになり、徐々に組成
が変化する。この結果、低融点はんだ１０の融点は高温
側に変化して、約２４０℃以上にアップする。このよう
にして、高融点はんだ８と低融点はんだ１０との組合せ
によって半田バンプ３が形成され、半導体チップ２は半
田バンプ３を介して支持基板４にフリップチップ接続さ
れる。半田バンプ３を形成する際、低融点はんだ１０の
組成を積極的に変えるために、支持基板４の耐熱温度を
越えない範囲で可能な限り高い温度で熱処理を施した
り、低融点はんだ１０の溶融時間を長くすべく熱処理を
長時間にわたり行う等の方法をとるようにしてもよい。
２の表面と支持基板４の表面を対向させ、高融点はんだ
８と低融点はんだ１０とを位置決めして接触させた状態
で、不活性雰囲気内で約２００乃至２４０℃で熱処理を
施す。この熱処理の温度は、支持基板４の耐熱温度以下
に選ばれ、かつ、高融点はんだ８の融点（約３１６℃）
以下で、低融点はんだ１０の融点（１８３℃）以上に選
ばれる。この熱処理によって、低融点はんだ１０が溶融
して高融点はんだ８に反応するようになり、徐々に組成
が変化する。この結果、低融点はんだ１０の融点は高温
側に変化して、約２４０℃以上にアップする。このよう
にして、高融点はんだ８と低融点はんだ１０との組合せ
によって半田バンプ３が形成され、半導体チップ２は半
田バンプ３を介して支持基板４にフリップチップ接続さ
れる。半田バンプ３を形成する際、低融点はんだ１０の
組成を積極的に変えるために、支持基板４の耐熱温度を
越えない範囲で可能な限り高い温度で熱処理を施した
り、低融点はんだ１０の溶融時間を長くすべく熱処理を
長時間にわたり行う等の方法をとるようにしてもよい。
【００４６】次に、図５に示すように、半導体チップ２
の表面と支持基板４の表面との間の空間に、半導体チッ
プ２と支持基板４との熱膨張係数の違いを緩和する目的
で、例えばエポキシ系樹脂をベースとしてフィラー、ゴ
ム材等の混入物を混入した樹脂６を注入して、アンダー
フィル構造のパッケージを形成する。
の表面と支持基板４の表面との間の空間に、半導体チッ
プ２と支持基板４との熱膨張係数の違いを緩和する目的
で、例えばエポキシ系樹脂をベースとしてフィラー、ゴ
ム材等の混入物を混入した樹脂６を注入して、アンダー
フィル構造のパッケージを形成する。
【００４７】続いて、図６に示すように、支持基板４の
裏面に設けられた導電層９と導通している導電層１１
に、例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％の
はんだ（融点約１８３℃）からなる実装用の半田バンプ
５を設ける。この半田バンプ５の形成には、はんだバン
プ３の融点（低融点はんだ１０が高融点化された融点で
ある約２４０℃以上）よりも低い融点を有する材料を選
び、予め形成されたボール状はんだを付着する方法、ペ
ースト印刷による方法、ディップ法等を用いて、不活性
雰囲気内で約２００乃至２４０℃で熱処理を施す。この
ような、半田バンプ３を形成した以後の工程である実装
用の半田バンプ５を設ける熱処理においても、半田バン
プ３は溶融しない。以上の各工程によって、図１に示し
たようなＬＳＩ１が完成する。
裏面に設けられた導電層９と導通している導電層１１
に、例えばＰｂ３７（ｗｔ）％−Ｓｎ６３（ｗｔ）％の
はんだ（融点約１８３℃）からなる実装用の半田バンプ
５を設ける。この半田バンプ５の形成には、はんだバン
プ３の融点（低融点はんだ１０が高融点化された融点で
ある約２４０℃以上）よりも低い融点を有する材料を選
び、予め形成されたボール状はんだを付着する方法、ペ
ースト印刷による方法、ディップ法等を用いて、不活性
雰囲気内で約２００乃至２４０℃で熱処理を施す。この
ような、半田バンプ３を形成した以後の工程である実装
用の半田バンプ５を設ける熱処理においても、半田バン
プ３は溶融しない。以上の各工程によって、図１に示し
たようなＬＳＩ１が完成する。
【００４８】このようなＬＳＩ１の製造方法によれば、
半導体チップ２側への高融点はんだ８の供給量に対す
る、支持基板４側への低融点はんだ１０の供給量を１乃
至４（ｖｏｌ）％の最適範囲に設定して熱処理を施すこ
とにより、熱処理時に低融点はんだ１０が溶融して高融
点はんだ８に反応するようになって、徐々に組成が変化
するようになるので、その融点は高融点化される。この
結果、高融点はんだ８と低融点はんだ１０との組み合わ
せによって形成されるはんだバンプ３の全体は溶融しな
い。また、支持基板４の裏面に実装用の半田バンプ５を
設けるような以後の工程の熱処理によっても、はんだバ
ンプ３は溶融しない。
半導体チップ２側への高融点はんだ８の供給量に対す
る、支持基板４側への低融点はんだ１０の供給量を１乃
至４（ｖｏｌ）％の最適範囲に設定して熱処理を施すこ
とにより、熱処理時に低融点はんだ１０が溶融して高融
点はんだ８に反応するようになって、徐々に組成が変化
するようになるので、その融点は高融点化される。この
結果、高融点はんだ８と低融点はんだ１０との組み合わ
せによって形成されるはんだバンプ３の全体は溶融しな
い。また、支持基板４の裏面に実装用の半田バンプ５を
設けるような以後の工程の熱処理によっても、はんだバ
ンプ３は溶融しない。
【００４９】（実施の形態２）本実施の形態では、実施
の形態１で製造されたＬＳＩをユーザサイドで配線基板
に実装して電子装置を組み立てる例を示すもので、その
組立て方法を図７および図８を参照して説明する。
の形態１で製造されたＬＳＩをユーザサイドで配線基板
に実装して電子装置を組み立てる例を示すもので、その
組立て方法を図７および図８を参照して説明する。
【００５０】まず、図７に示すように、例えばムライト
基板からなる配線基板１２を用意して、この配線基板１
２の表面に設けられている配線層１３に対して、ＬＳＩ
１の実装用の半田バンプ５を位置決めする。次に、この
状態で不活性雰囲気内で約２１５乃至２４０℃で熱処理
を施す。この熱処理によって半田バンプ５（融点：約１
８３℃）は溶融するので、ＬＳＩ１は配線基板１２に表
面実装される。このような、半田バンプ３を形成した以
後の工程であるＬＳＩ１の実装時の熱処理においても、
半田バンプ３はこの熱処理温度よりも高融点化されてい
るので溶融しない。
基板からなる配線基板１２を用意して、この配線基板１
２の表面に設けられている配線層１３に対して、ＬＳＩ
１の実装用の半田バンプ５を位置決めする。次に、この
状態で不活性雰囲気内で約２１５乃至２４０℃で熱処理
を施す。この熱処理によって半田バンプ５（融点：約１
８３℃）は溶融するので、ＬＳＩ１は配線基板１２に表
面実装される。このような、半田バンプ３を形成した以
後の工程であるＬＳＩ１の実装時の熱処理においても、
半田バンプ３はこの熱処理温度よりも高融点化されてい
るので溶融しない。
【００５１】次に、図８に示すように、配線基板１２の
表面の他の配線層１３に対してＬＳＩ１以外のＬＳＩ、
抵抗、コンデンサ、インダクタ等のその他の回路部品１
４をはんだ１５を介して実装することにより、所望の機
能を有する電子装置１６が組み立てられる。
表面の他の配線層１３に対してＬＳＩ１以外のＬＳＩ、
抵抗、コンデンサ、インダクタ等のその他の回路部品１
４をはんだ１５を介して実装することにより、所望の機
能を有する電子装置１６が組み立てられる。
【００５２】このような本実施の形態によれば、配線基
板１２には接続信頼性の向上が図られて半導体チップ２
が支持基板４にフリップチップ接続されたＬＳＩ１が表
面実装されているので、安定に動作する電子装置が得ら
れる。
板１２には接続信頼性の向上が図られて半導体チップ２
が支持基板４にフリップチップ接続されたＬＳＩ１が表
面実装されているので、安定に動作する電子装置が得ら
れる。
【００５３】（実施の形態３）本実施の形態では、半導
体チップを配線基板に直接実装するベアチップ実装によ
り電子装置を組み立てる例を示すもので、その組立て方
法を図９乃至図１３を参照して説明する。
体チップを配線基板に直接実装するベアチップ実装によ
り電子装置を組み立てる例を示すもので、その組立て方
法を図９乃至図１３を参照して説明する。
【００５４】まず、図９に示すように、実施の形態１に
おける図２に示した工程と同様に、半導体チップ２の表
面に引き出されている電極端部７に、例えばＰｂ９８．
２（ｗｔ：重量）％−Ｓｎ１．８（ｗｔ）％のはんだ
（融点約３１６℃）からなる高融点はんだ８を供給す
る。この高融点はんだ８を供給する方法は、図２と同様
に行うことができる。
おける図２に示した工程と同様に、半導体チップ２の表
面に引き出されている電極端部７に、例えばＰｂ９８．
２（ｗｔ：重量）％−Ｓｎ１．８（ｗｔ）％のはんだ
（融点約３１６℃）からなる高融点はんだ８を供給す
る。この高融点はんだ８を供給する方法は、図２と同様
に行うことができる。
【００５５】次に、図１０に示すように、配線基板１７
の表面に設けられている導電層１８に、例えばＰｂ３７
（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約１８
３℃）からなる低融点はんだ１０を、高融点はんだ８の
供給量に対して１乃至４（ｖｏｌ：体積）％の量で供給
する。
の表面に設けられている導電層１８に、例えばＰｂ３７
（ｗｔ）％−Ｓｎ６３（ｗｔ）％のはんだ（融点約１８
３℃）からなる低融点はんだ１０を、高融点はんだ８の
供給量に対して１乃至４（ｖｏｌ：体積）％の量で供給
する。
【００５６】続いて、図１１に示すように、半導体チッ
プ２の表面と配線基板１７の表面を対向させ、高融点は
んだ８と低融点はんだ１０とを位置決めして接触させた
状態で、不活性雰囲気内で約２００乃至２４０℃で熱処
理を施す。この熱処理の温度は、高融点はんだ８の融点
（約３１６℃）以下で、低融点はんだ１０の融点（１８
３℃）以上に選ばれる。この熱処理によって、低融点は
んだ１０が溶融して高融点はんだ８に反応するようにな
り、徐々に組成が変化する。この結果、低融点はんだ１
０の融点は高温側に変化して、約２４０℃以上にアップ
する。このようにして、高融点はんだ８と低融点はんだ
１０との組合せによって半田バンプ３が形成され、半導
体チップ２は半田バンプ３を介して配線基板１７にフリ
ップチップ接続される。半田バンプ３を形成する際、低
融点はんだ１０の組成を積極的に変えるために、支持基
板４の耐熱温度を越えない範囲で可能な限り高い温度で
熱処理を施したり、低融点はんだ１０の溶融時間を長く
すべく熱処理を長時間にわたり行う等の方法をとるよう
にしてもよい。
プ２の表面と配線基板１７の表面を対向させ、高融点は
んだ８と低融点はんだ１０とを位置決めして接触させた
状態で、不活性雰囲気内で約２００乃至２４０℃で熱処
理を施す。この熱処理の温度は、高融点はんだ８の融点
（約３１６℃）以下で、低融点はんだ１０の融点（１８
３℃）以上に選ばれる。この熱処理によって、低融点は
んだ１０が溶融して高融点はんだ８に反応するようにな
り、徐々に組成が変化する。この結果、低融点はんだ１
０の融点は高温側に変化して、約２４０℃以上にアップ
する。このようにして、高融点はんだ８と低融点はんだ
１０との組合せによって半田バンプ３が形成され、半導
体チップ２は半田バンプ３を介して配線基板１７にフリ
ップチップ接続される。半田バンプ３を形成する際、低
融点はんだ１０の組成を積極的に変えるために、支持基
板４の耐熱温度を越えない範囲で可能な限り高い温度で
熱処理を施したり、低融点はんだ１０の溶融時間を長く
すべく熱処理を長時間にわたり行う等の方法をとるよう
にしてもよい。
【００５７】次に、図１２に示すように、半導体チップ
２の表面と配線基板１７の表面との間の空間に、半導体
チップ２と支持基板４との熱膨張係数の違いを緩和する
目的で、例えばエポキシ系樹脂をベースとしてフィラ
ー、ゴム材等の混入物を混入した樹脂６を注入して、ア
ンダーフィル構造のパッケージを形成する。以上によっ
て、配線基板１７に半導体チップ２を含んだＬＳＩ１９
がベアチップ実装される。
２の表面と配線基板１７の表面との間の空間に、半導体
チップ２と支持基板４との熱膨張係数の違いを緩和する
目的で、例えばエポキシ系樹脂をベースとしてフィラ
ー、ゴム材等の混入物を混入した樹脂６を注入して、ア
ンダーフィル構造のパッケージを形成する。以上によっ
て、配線基板１７に半導体チップ２を含んだＬＳＩ１９
がベアチップ実装される。
【００５８】このようにベアチップ実装により製造され
たＬＳＩ１９においても、はんだバンプ３を形成する高
融点はんだ８の供給量に対する低融点はんだ１０の供給
量を１乃至４（ｖｏｌ）％の最適範囲に設定することに
より、半導体チップ２をフリップチップ接続によってベ
アチップ実装する熱処理時に、低融点はんだ１０は高融
点はんだ８に反応するようになってその融点が高融点化
される結果、フリップチップ接続時に高融点はんだ８と
低融点はんだ１０との組み合わせからなるはんだバンプ
３の全体は溶融しないので、ピン間ショート不良が発生
するおそれはなくなる。従って、接続信頼性の向上を図
ることができる。
たＬＳＩ１９においても、はんだバンプ３を形成する高
融点はんだ８の供給量に対する低融点はんだ１０の供給
量を１乃至４（ｖｏｌ）％の最適範囲に設定することに
より、半導体チップ２をフリップチップ接続によってベ
アチップ実装する熱処理時に、低融点はんだ１０は高融
点はんだ８に反応するようになってその融点が高融点化
される結果、フリップチップ接続時に高融点はんだ８と
低融点はんだ１０との組み合わせからなるはんだバンプ
３の全体は溶融しないので、ピン間ショート不良が発生
するおそれはなくなる。従って、接続信頼性の向上を図
ることができる。
【００５９】続いて、図１３に示すように、配線基板１
７の表面の他の配線層２０に対してＬＳＩ１９以外のＬ
ＳＩ、抵抗、コンデンサ、インダクタ等のその他の回路
部品２１をはんだ２２を介して実装することにより、所
望の機能を有する電子装置２３が組み立てられる。
７の表面の他の配線層２０に対してＬＳＩ１９以外のＬ
ＳＩ、抵抗、コンデンサ、インダクタ等のその他の回路
部品２１をはんだ２２を介して実装することにより、所
望の機能を有する電子装置２３が組み立てられる。
【００６０】このような本実施の形態によれば、配線基
板１７には接続信頼性の向上が図られて半導体チップ２
がフリップチップ接続によってベアチップ実装されてい
るので、安定に動作する電子装置が得られる。
板１７には接続信頼性の向上が図られて半導体チップ２
がフリップチップ接続によってベアチップ実装されてい
るので、安定に動作する電子装置が得られる。
【００６１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。
【００６２】例えば、前記実施の形態では、Ｐ−ＢＧＡ
構造のパッケージを備えたＬＳＩに例をあげて説明した
が、実装用の電極としてボールに代えてピンを用いたＰ
−Ｐ（Ｐｉｎ）ＧＡ構造のパッケージを備えたＬＳＩに
対して適用することができる。
構造のパッケージを備えたＬＳＩに例をあげて説明した
が、実装用の電極としてボールに代えてピンを用いたＰ
−Ｐ（Ｐｉｎ）ＧＡ構造のパッケージを備えたＬＳＩに
対して適用することができる。
【００６３】また、高融点はんだおよび低融点はんだに
関しても、前記実施の形態で示した例に限らず他の材料
を用いることもできる。他の材料例として、高融点はん
だとして例えばＰｂ９５．０（ｗｔ）％−Ｓｎ５．０
（ｗｔ）％のはんだ（融点約３００℃）、低融点はんだ
として例えばＳｎ９６．５（ｗｔ）％−Ａｇ３．５（ｗ
ｔ）％のはんだ（融点約２２１℃）をあげることができ
る。なお、高融点はんだ及び低融点はんだは、Ｐｂ−Ｓ
ｎ合金に限ることはない。
関しても、前記実施の形態で示した例に限らず他の材料
を用いることもできる。他の材料例として、高融点はん
だとして例えばＰｂ９５．０（ｗｔ）％−Ｓｎ５．０
（ｗｔ）％のはんだ（融点約３００℃）、低融点はんだ
として例えばＳｎ９６．５（ｗｔ）％−Ａｇ３．５（ｗ
ｔ）％のはんだ（融点約２２１℃）をあげることができ
る。なお、高融点はんだ及び低融点はんだは、Ｐｂ−Ｓ
ｎ合金に限ることはない。
【００６４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００６５】（１）半導体チップを高融点はんだと低融
点はんだとを組み合わせて形成されるはんだバンプを介
して絶縁性基板にフリップチップ接続する場合に、接続
信頼性の向上を図ることができる。
点はんだとを組み合わせて形成されるはんだバンプを介
して絶縁性基板にフリップチップ接続する場合に、接続
信頼性の向上を図ることができる。
【００６６】（２）半導体チップを絶縁性基板にフリッ
プチップ接続する高融点はんだと低融点はんだとを組み
合わせて形成されるはんだバンプが、以後の工程の熱処
理によって溶融しないようにすることができる。
プチップ接続する高融点はんだと低融点はんだとを組み
合わせて形成されるはんだバンプが、以後の工程の熱処
理によって溶融しないようにすることができる。
【図１】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩを示す断面図である。
パッケージを備えたＬＳＩを示す断面図である。
【図２】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
【図３】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
【図４】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
【図５】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
【図６】本発明の実施の形態１であるＰ−ＢＧＡ構造の
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
パッケージを備えたＬＳＩの製造方法を示す要部断面図
である。
【図７】本発明の実施の形態２である電子装置の組立て
方法を示す要部断面図である。
方法を示す要部断面図である。
【図８】本発明の実施の形態２である電子装置の組立て
方法を示す要部断面図である。
方法を示す要部断面図である。
【図９】本発明の実施の形態３である電子装置の組立て
方法を示す要部断面図である。
方法を示す要部断面図である。
【図１０】本発明の実施の形態３である電子装置の組立
て方法を示す要部断面図である。
て方法を示す要部断面図である。
【図１１】本発明の実施の形態３である電子装置の組立
て方法を示す要部断面図である。
て方法を示す要部断面図である。
【図１２】本発明の実施の形態３である電子装置の組立
て方法を示す要部断面図である。
て方法を示す要部断面図である。
【図１３】本発明の実施の形態３である電子装置の組立
て方法を示す要部断面図である。
て方法を示す要部断面図である。
【符号の説明】 １ ＬＳＩ ２ 半導体チップ ３ はんだバンプ（フリップチップ接続用） ４ 支持基板 ５ はんだバンプ（実装用） ６ 樹脂 ７ 電極端部 ８ 高融点はんだ ９ 導電層 １０ 低融点はんだ １１ 導電層 １２ 配線基板 １３ 配線層 １４ 回路部品 １５ はんだ １６ 電子装置 １７ 配線基板 １８ 導電層 １９ ＬＳＩ ２０ 配線層 ２１ 回路部品 ２２ はんだ ２３ 電子装置
Claims (9)
- 【請求項１】 半導体チップが高融点はんだと低融点は
んだとを組み合わせて形成されるはんだバンプを介して
絶縁性基板にフリップチップ接続される半導体装置であ
って、 前記高融点はんだの供給量に対する前記低融点はんだの
供給量を１乃至４（ｖｏｌ）％に設定したことを特徴と
する半導体装置。 - 【請求項２】 半導体チップが高融点はんだと低融点は
んだとを組み合わせて形成されるはんだバンプを介して
絶縁性基板の表面にフリップチップ接続され、前記基板
の裏面に前記はんだバンプと導通する実装用の別のはん
だバンプが設けられた半導体装置であって、 前記高融点はんだの供給量に対する前記低融点はんだの
供給量を１乃至４（ｖｏｌ）％に設定したことを特徴と
する半導体装置。 - 【請求項３】 前記高融点はんだと前記低融点はんだと
を組み合わせて形成されるはんだバンプの融点が、前記
実装用の別のはんだバンプの融点よりも高く設定された
ことを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記半導体チップと前記絶縁性基板との
間の空間に樹脂が注入されたことを特徴とする請求項１
乃至３のいずれか１項記載の半導体装置。 - 【請求項５】 前記高融点はんだおよび前記低融点はん
だが、Ｐｂ−Ｓｎ合金からなることを特徴とする請求項
１乃至４のいずれか１項記載の半導体装置。 - 【請求項６】 半導体チップを高融点はんだと低融点は
んだとを組み合わせて形成されるはんだバンプを介して
絶縁性基板にフリップチップ接続する半導体装置の製造
方法であって、 （ａ）前記半導体チップの表面の電極端部を覆うように
高融点はんだを供給する工程、 （ｂ）前記絶縁性基板の表面の前記電極端部に対応する
位置に、前記高融点はんだの供給量の１乃至４（ｖｏ
ｌ）％の低融点はんだを供給する工程、 （ｃ）前記高融点はんだと前記低融点はんだとを位置決
めして接触させた状態で、前記高融点はんだの融点以下
でかつ前記低融点はんだの融点以上で熱処理して前記は
んだバンプを形成することにより前記フリップチップ接
続する工程、 （ｄ）前記半導体チップの表面と前記絶縁性基板の表面
との間の空間に樹脂を注入する工程、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記（ｃ）工程が、前記低融点はんだの
みを溶融させて前記高融点はんだに反応させることによ
り低融点はんだを高融点化すること、を特徴とする請求
項６記載の半導体装置の製造方法。 - 【請求項８】 前記（ｄ）工程の後に、（ｅ）前記絶縁
性基板の裏面に前記はんだバンプと導通し前記はんだバ
ンプの融点よりも低い融点を有する別のはんだバンプを
設ける工程、を含むことを特徴とする請求項６または７
記載の半導体装置の製造方法。 - 【請求項９】 半導体チップが、高融点はんだと前記高
融点はんだの供給量に対し１乃至４（ｖｏｌ）％が供給
された低融点はんだとを組み合わせて形成されるはんだ
バンプを介して支持基板の表面にフリップチップ接続さ
れ、前記支持基板の裏面には前記はんだバンプの融点よ
りも低い融点を融点を有する別のはんだバンプが設けら
れ、前記半導体チップと前記絶縁性基板との間の空間に
樹脂が注入されてなる半導体装置が、前記別のはんだバ
ンプを介して配線基板に表面実装されたことを特徴とす
る電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30512697A JPH11145613A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置およびその製造方法ならびに電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30512697A JPH11145613A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置およびその製造方法ならびに電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145613A true JPH11145613A (ja) | 1999-05-28 |
Family
ID=17941416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30512697A Pending JPH11145613A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置およびその製造方法ならびに電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6454159B1 (en) | 1999-08-18 | 2002-09-24 | International Business Machines Corporation | Method for forming electrical connecting structure |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
-
1997
- 1997-11-07 JP JP30512697A patent/JPH11145613A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6454159B1 (en) | 1999-08-18 | 2002-09-24 | International Business Machines Corporation | Method for forming electrical connecting structure |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| US7026188B2 (en) | 2001-06-22 | 2006-04-11 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6689678B2 (en) | Process for fabricating ball grid array package for enhanced stress tolerance | |
| JP3352970B2 (ja) | 複数の相互接続基板の組立方法 | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US6994243B2 (en) | Low temperature solder chip attach structure and process to produce a high temperature interconnection | |
| US20040177997A1 (en) | Electronic apparatus | |
| JPH0992685A (ja) | 半導体装置およびその製造方法 | |
| EP1440469A2 (en) | Electronic assembly with filled no-flow underfill and methods of manufacture | |
| JPH10256429A (ja) | 半導体パッケージ | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US20030193093A1 (en) | Dielectric interposer for chip to substrate soldering | |
| JPH11145613A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH0637438A (ja) | 混成集積回路 | |
| KR20070063119A (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0680701B2 (ja) | ピン付チツプキヤリア | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A02 | Decision of refusal |
Effective date: 20060620 Free format text: JAPANESE INTERMEDIATE CODE: A02 |