JP2692522B2 - パッケージモジュール基板 - Google Patents
パッケージモジュール基板Info
- Publication number
- JP2692522B2 JP2692522B2 JP5026587A JP2658793A JP2692522B2 JP 2692522 B2 JP2692522 B2 JP 2692522B2 JP 5026587 A JP5026587 A JP 5026587A JP 2658793 A JP2658793 A JP 2658793A JP 2692522 B2 JP2692522 B2 JP 2692522B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- pitch
- wiring board
- board
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多ピン・狭ピッチのＬ
ＳＩパッケージを搭載したパッケージモジュール基板に
関する。
ＳＩパッケージを搭載したパッケージモジュール基板に
関する。
【０００２】
【従来の技術】近年、ＬＳＩパッケージは小型化、多ピ
ン化、狭ピッチ化が進み、このＬＳＩパッケージを実装
するプリント基板（以下ＰＣＢという）の配線も、微細
化が要求されるようになってきている。これに対応して
ＰＣＢの製造技術は年々、高度なものとなり、印刷法か
らホトレジスト法等に移行してきている。また、この種
のＰＣＢはＬＳＩパッケージの能動素子とダイオードや
抵抗体の受動素子とが混成されており、通常、受動素子
搭載部は粗い配線パターンで済むが、ＬＳＩパッケージ
搭載部は前述したように、微細パターンが要求される。
ン化、狭ピッチ化が進み、このＬＳＩパッケージを実装
するプリント基板（以下ＰＣＢという）の配線も、微細
化が要求されるようになってきている。これに対応して
ＰＣＢの製造技術は年々、高度なものとなり、印刷法か
らホトレジスト法等に移行してきている。また、この種
のＰＣＢはＬＳＩパッケージの能動素子とダイオードや
抵抗体の受動素子とが混成されており、通常、受動素子
搭載部は粗い配線パターンで済むが、ＬＳＩパッケージ
搭載部は前述したように、微細パターンが要求される。
【０００３】
【発明が解決しようとする課題】しかしながら、従来、
ＰＣＢは、粗い配線パターンで済む受動素子搭載部と微
細パターンを要するＬＳＩパッケージ搭載部とが混在す
るため、ＰＣＢ製造上及びこのＰＣＢに部品を搭載する
アッセンブリ工程上において次のような問題点があっ
た。
ＰＣＢは、粗い配線パターンで済む受動素子搭載部と微
細パターンを要するＬＳＩパッケージ搭載部とが混在す
るため、ＰＣＢ製造上及びこのＰＣＢに部品を搭載する
アッセンブリ工程上において次のような問題点があっ
た。
【０００４】（１）ＰＣＢの製造において、ＰＣＢの一
部のみに形成される多ピンＬＳＩパッケージ（能動素
子）搭載部のためにＰＣＢの全体を技術的に高度なホト
レジスト法により製造する必要がある。また、微細パタ
ーンである一部の多ピンＬＳＩパッケージ搭載部のみの
欠陥がＰＣＢ全体の不良となり、歩留りが低い。これら
の点から従来では、ＰＣＢの量産化が困難であった。
部のみに形成される多ピンＬＳＩパッケージ（能動素
子）搭載部のためにＰＣＢの全体を技術的に高度なホト
レジスト法により製造する必要がある。また、微細パタ
ーンである一部の多ピンＬＳＩパッケージ搭載部のみの
欠陥がＰＣＢ全体の不良となり、歩留りが低い。これら
の点から従来では、ＰＣＢの量産化が困難であった。
【０００５】（２）前記アッセンブリ工程では、例え
ば、部品を搭載するＰＣＢの表面銅パターンに対して厚
さ５０〜１００μｍの半田ペーストを印刷し、その上に
部品を自動マウントしてリフロー炉に入れる。その結
果、半田ペーストが溶融して冷却ゾーンで固まり、部品
が固定される（半田ペースト印刷法）。
ば、部品を搭載するＰＣＢの表面銅パターンに対して厚
さ５０〜１００μｍの半田ペーストを印刷し、その上に
部品を自動マウントしてリフロー炉に入れる。その結
果、半田ペーストが溶融して冷却ゾーンで固まり、部品
が固定される（半田ペースト印刷法）。
【０００６】このようなアッセンブリ工程においては、
前記多ピン・狭ピッチのＬＳＩパッケージ搭載部におけ
る半田ペーストの印刷は、技術的に難しく、印刷不良が
生ずると、修正や再印刷等を行って補償しているが、余
分な労力の消費と歩留りの低下を招くことになる。この
点がＰＣＢの小型化を阻害し、しかもアセンブリコスト
の上昇の原因ともなっていた。
前記多ピン・狭ピッチのＬＳＩパッケージ搭載部におけ
る半田ペーストの印刷は、技術的に難しく、印刷不良が
生ずると、修正や再印刷等を行って補償しているが、余
分な労力の消費と歩留りの低下を招くことになる。この
点がＰＣＢの小型化を阻害し、しかもアセンブリコスト
の上昇の原因ともなっていた。
【０００７】例えば、ＬＳＩパッケージにおいて、３０
０ピンクラスのアウターリードのパターンピッチは、
０．３ｍｍピッチであり、従来の０．５ｍｍ以上のパタ
ーンピッチと同一条件で印刷した場合に、半田ペースト
の塗布量が多過ぎて、パターン間がショートする恐れが
ある。
０ピンクラスのアウターリードのパターンピッチは、
０．３ｍｍピッチであり、従来の０．５ｍｍ以上のパタ
ーンピッチと同一条件で印刷した場合に、半田ペースト
の塗布量が多過ぎて、パターン間がショートする恐れが
ある。
【０００８】ショートが発生した場合はショート部分の
補修等が必要になる。補修が不可能のときには部品交換
等を行うが、これにはかなりの熟練が必要であるばかり
か、取り外した部品を他の用途に再利用することもほと
んど不可能である。また、取り外した部品を再度搭載す
る場合は、再び半田ペーストを印刷することが必要とな
るが、これは他の部品が既に搭載されていることから不
可能であり、従って半田ごて等で部分的に加熱して搭載
をやり直すようにしている。これもかなりの熟練作業と
なっており、いずれの場合でも、品質や信頼性上に問題
がある。
補修等が必要になる。補修が不可能のときには部品交換
等を行うが、これにはかなりの熟練が必要であるばかり
か、取り外した部品を他の用途に再利用することもほと
んど不可能である。また、取り外した部品を再度搭載す
る場合は、再び半田ペーストを印刷することが必要とな
るが、これは他の部品が既に搭載されていることから不
可能であり、従って半田ごて等で部分的に加熱して搭載
をやり直すようにしている。これもかなりの熟練作業と
なっており、いずれの場合でも、品質や信頼性上に問題
がある。
【０００９】前記ショートを防止するためには、アウタ
ーリードが０．３ｍｍピッチの場合、３０〜５０μｍ程
度の薄膜の半田ペーストの印刷を行う必要があるが、こ
の場合、０．３ｍｍピッチのパターンと０．５ｍｍピッ
チ以上のパターンとが混在することになり、このような
区域を分けた半田ペーストの印刷は非常に困難である。
即ち、印刷用のマスクはメタルマスク（ステンレス製あ
るいはニッケル製）であり、半田ペーストの印刷の厚さ
はメタルマスクの厚さで決まるが、この場合は部分的に
薄くしたようなマスクを作製しなければならない。この
部分的に薄い肉厚のマスクを作製することは、エッチン
グ等で部分的に板厚を薄くする必要があるため、非常に
難しい。また、仮にこのようなマスクを作製できたとし
ても、板厚の異なる平面でないマスクを用いてどの様に
印刷するかは大きな問題である。
ーリードが０．３ｍｍピッチの場合、３０〜５０μｍ程
度の薄膜の半田ペーストの印刷を行う必要があるが、こ
の場合、０．３ｍｍピッチのパターンと０．５ｍｍピッ
チ以上のパターンとが混在することになり、このような
区域を分けた半田ペーストの印刷は非常に困難である。
即ち、印刷用のマスクはメタルマスク（ステンレス製あ
るいはニッケル製）であり、半田ペーストの印刷の厚さ
はメタルマスクの厚さで決まるが、この場合は部分的に
薄くしたようなマスクを作製しなければならない。この
部分的に薄い肉厚のマスクを作製することは、エッチン
グ等で部分的に板厚を薄くする必要があるため、非常に
難しい。また、仮にこのようなマスクを作製できたとし
ても、板厚の異なる平面でないマスクを用いてどの様に
印刷するかは大きな問題である。
【００１０】このため、現在、このような粗ピッチと微
細ピッチの混合部品を混載する方法として、微細ピッチ
部分に厚さ１０μｍ程度の半田メッキを施しておき、そ
の他の部分のみ半田ペーストを印刷した後、粗ピッチの
部品をまず搭載してリフローを行い、その後、微細ピッ
チ部品を個別実装方式、つまり、１個毎にヒートツール
方式で実装する方法が提案されている。しかし、この方
法においても、ＰＣＢの生産時において、粗ピッチ部と
微細ピッチ部とが混在する上での前記問題点、つまり印
刷不良か生じて歩留りが悪化する等の点は依然解決でき
ないままである。
細ピッチの混合部品を混載する方法として、微細ピッチ
部分に厚さ１０μｍ程度の半田メッキを施しておき、そ
の他の部分のみ半田ペーストを印刷した後、粗ピッチの
部品をまず搭載してリフローを行い、その後、微細ピッ
チ部品を個別実装方式、つまり、１個毎にヒートツール
方式で実装する方法が提案されている。しかし、この方
法においても、ＰＣＢの生産時において、粗ピッチ部と
微細ピッチ部とが混在する上での前記問題点、つまり印
刷不良か生じて歩留りが悪化する等の点は依然解決でき
ないままである。
【００１１】以上のように、粗い配線パターンで済む受
動素子と微細パターンを要する多ピン・狭ピッチＬＳＩ
パッケージとを同一基板状に搭載することは、上記した
ような多くの問題があり、今後、益々ＬＳＩパッケージ
の小型化、多ピン化および狭ピッチ化が進むなかにあっ
て、技術的に大きな課題となっていた。
動素子と微細パターンを要する多ピン・狭ピッチＬＳＩ
パッケージとを同一基板状に搭載することは、上記した
ような多くの問題があり、今後、益々ＬＳＩパッケージ
の小型化、多ピン化および狭ピッチ化が進むなかにあっ
て、技術的に大きな課題となっていた。
【００１２】本発明は、上記問題点に鑑みて勘案された
ものであって、その目的は、微細ピッチパッケージのみ
を別実装した配線基板（モジュール基板）を作製した
後、この配線基板を通常部品と一緒に一括リフローで実
装することを可能とすることにより、ＰＣＢの量産化及
び小型化を可能とし、しかもアセンブリコストを低下さ
せることが可能なパッケージモジュール基板を提供する
ことにある。
ものであって、その目的は、微細ピッチパッケージのみ
を別実装した配線基板（モジュール基板）を作製した
後、この配線基板を通常部品と一緒に一括リフローで実
装することを可能とすることにより、ＰＣＢの量産化及
び小型化を可能とし、しかもアセンブリコストを低下さ
せることが可能なパッケージモジュール基板を提供する
ことにある。
【００１３】
【課題を解決するめの手段】上記目的を達成するため
に、本発明は、多ピン・狭ピッチの半導体パッケージを
搭載可能な配線基板と、前記配線基板に接合されプリン
ト基板接続用の接続端子とを備えたパッケージモジュー
ル基板を提供するものである。
に、本発明は、多ピン・狭ピッチの半導体パッケージを
搭載可能な配線基板と、前記配線基板に接合されプリン
ト基板接続用の接続端子とを備えたパッケージモジュー
ル基板を提供するものである。
【００１４】そして、前記配線基板と前記接続端子との
接合は、半田ペーストよりも高い融点を有するか、ある
いは半田ペーストのリフロー温度よりも高い耐熱性を有
する接合部材で行う。
接合は、半田ペーストよりも高い融点を有するか、ある
いは半田ペーストのリフロー温度よりも高い耐熱性を有
する接合部材で行う。
【００１５】また、上記パッケージモジュール基板にお
いて、さらに前記配線基板に放熱用板材を設けるように
してもよい。
いて、さらに前記配線基板に放熱用板材を設けるように
してもよい。
【００１６】
【作用】本発明のパッケージモジュール基板では、以上
のような構成により多ピン・狭ピッチの半導体パッケー
ジのみを搭載する配線基板をＰＣＢとは別に作製してお
き、その配線基板の外周囲を、例えばリードフレームに
連結してこのリードフレームを接続端子として使用し、
前記半導体パッケージが搭載されたパッケージモジュー
ル基板を作製する。その後、前記接続端子とＰＣＢを接
続すれば、ＰＣＢの製造が、従来一般的に行われている
簡易な印刷法等で行うことが可能となり、さらに歩留り
が向上する。
のような構成により多ピン・狭ピッチの半導体パッケー
ジのみを搭載する配線基板をＰＣＢとは別に作製してお
き、その配線基板の外周囲を、例えばリードフレームに
連結してこのリードフレームを接続端子として使用し、
前記半導体パッケージが搭載されたパッケージモジュー
ル基板を作製する。その後、前記接続端子とＰＣＢを接
続すれば、ＰＣＢの製造が、従来一般的に行われている
簡易な印刷法等で行うことが可能となり、さらに歩留り
が向上する。
【００１７】前記微細ピッチパッケージを別実装した配
線基板と前記リードフレームとの接合は、半田ペースト
の融点よりも高い金属ロウ材、または半田ペーストのリ
フロー温度（２３０℃）よりも高い耐熱性をもつ導電性
接着剤で行う。例えば、この接合は、Ａｕ−Ｓｎ共晶接
合法や異方性導電膜等で行うことができる。また、多ピ
ン・狭ピッチの半導体パッケージの配線基板への接合
も、例えばＡｕ−Ｓｎ共晶接合法など上記と同様の手段
により行う。これらにより上記各接合部がパッケージモ
ジュール基板をＰＣＢに実装する際の一括リフローに耐
えて接合歩留りが飛躍的に向上する。
線基板と前記リードフレームとの接合は、半田ペースト
の融点よりも高い金属ロウ材、または半田ペーストのリ
フロー温度（２３０℃）よりも高い耐熱性をもつ導電性
接着剤で行う。例えば、この接合は、Ａｕ−Ｓｎ共晶接
合法や異方性導電膜等で行うことができる。また、多ピ
ン・狭ピッチの半導体パッケージの配線基板への接合
も、例えばＡｕ−Ｓｎ共晶接合法など上記と同様の手段
により行う。これらにより上記各接合部がパッケージモ
ジュール基板をＰＣＢに実装する際の一括リフローに耐
えて接合歩留りが飛躍的に向上する。
【００１８】さらに、多ピン・狭ピッチのＬＳＩパッケ
ージの搭載が可能となるので、小型ＬＳＩパッケージの
搭載モジュールを有するＰＣＢとなり、ＰＣＢが著しく
小型化される。また、配線基板に放熱用板材を設けたの
で、ＬＳＩパッケージで生ずる熱は的確に放熱される。
ージの搭載が可能となるので、小型ＬＳＩパッケージの
搭載モジュールを有するＰＣＢとなり、ＰＣＢが著しく
小型化される。また、配線基板に放熱用板材を設けたの
で、ＬＳＩパッケージで生ずる熱は的確に放熱される。
【００１９】従来のモジュールは、半導体チップをベア
の状態でモジュール構成用配線基板の上に搭載して、３
〜４ケのＬＳＩを搭載後、セラミック封止したパッケー
ジが知られている。これに対し、本発明のモジュール
は、パッケージされたＬＳＩを搭載するパッケージモジ
ュール基板である点で異なっている。
の状態でモジュール構成用配線基板の上に搭載して、３
〜４ケのＬＳＩを搭載後、セラミック封止したパッケー
ジが知られている。これに対し、本発明のモジュール
は、パッケージされたＬＳＩを搭載するパッケージモジ
ュール基板である点で異なっている。
【００２０】
【実施態様】本発明に係るパッケージモジュール基板を
添付の図面に示す好適実施例に基づいて詳細に説明す
る。
添付の図面に示す好適実施例に基づいて詳細に説明す
る。
【００２１】図１は本発明のパッケージモジュール基板
の一実施例の概略外観を示す斜視図であり、本発明のパ
ッケージモジュール基板をＰＣＢに搭載した場合の状態
を示している。なお、このパッケージモジュール基板
は、パッケーシングモールドを施したＬＳＩを搭載する
モジュール基板であり、既存のベアチップを搭載するマ
ルチチップモジュールとは異なるものである。
の一実施例の概略外観を示す斜視図であり、本発明のパ
ッケージモジュール基板をＰＣＢに搭載した場合の状態
を示している。なお、このパッケージモジュール基板
は、パッケーシングモールドを施したＬＳＩを搭載する
モジュール基板であり、既存のベアチップを搭載するマ
ルチチップモジュールとは異なるものである。
【００２２】図１において、所定の配線パターンが形成
されたＰＣＢ２上には、パッケージモジュール基板４が
搭載されている。このパッケージモジュール基板４の配
線基板６に形成された配線パターン８は、例えば０．３
ｍｍピッチ以下の狭ピッチのアウターリードを有する多
ピンＬＳＩパッケージ１０を搭載するために非常に微細
である。これに対してＰＣＢ２の配線パターン１２は、
例えば１．２５ｍｍピッチ程度の粗ピッチパッケージ１
８等の部品を搭載したり、あるいは抵抗器やコンデン
サ、ダイオード、トランジスタ等を接続したりするた
め、粗い引回しとなっている。
されたＰＣＢ２上には、パッケージモジュール基板４が
搭載されている。このパッケージモジュール基板４の配
線基板６に形成された配線パターン８は、例えば０．３
ｍｍピッチ以下の狭ピッチのアウターリードを有する多
ピンＬＳＩパッケージ１０を搭載するために非常に微細
である。これに対してＰＣＢ２の配線パターン１２は、
例えば１．２５ｍｍピッチ程度の粗ピッチパッケージ１
８等の部品を搭載したり、あるいは抵抗器やコンデン
サ、ダイオード、トランジスタ等を接続したりするた
め、粗い引回しとなっている。
【００２３】一方、配線基板６は、接合部１４を介して
接続端子１６に接合され、その接続端子１６がＰＣＢ２
の配線パターン１２に接続されている。
接続端子１６に接合され、その接続端子１６がＰＣＢ２
の配線パターン１２に接続されている。
【００２４】パッケージモジュール基板４のＰＣＢ２へ
の搭載方法は通常の半田ペースト印刷法が応用できる。
狭ピッチ多ピンパッケージ１０のパッケージモジュール
基板４への搭載方法は、半田（例えば半田ペーストの半
田組成Ｓｎ６０：Ｐｂ４０）の融点よりも高い必要があ
るので、Ａｕ−Ｓｎ共晶接合で接続する。この方法はパ
ッケージ１０のアウターリードに例えば１〜１０μｍの
Ｓｎめっきを施しておき、配線基板６のパターン８の表
面にはＮｉ下地（例えば厚さ１〜２μｍの）金めっき
（例えば、厚さ０．５〜１．０μｍ）を施して、ヒート
ツール法によりＡｕとＳｎを融かし、共晶合金として冷
却し接合する方法である。この方法は半田ペーストと異
なりめっき層が薄いために接続時に短絡する心配がな
い。また接続端子１６と配線基板６との接合もＡｕ−Ｓ
ｎ共晶接合でおこなう方法が適用できる。この場合には
接続端子１６側に、例えば７〜１０μｍの錫めっきを施
す。または、導電性の接着剤や異方性導電性膜等も応用
できるが、ＰＣＢ２へ搭載する時のリフロー温度２３０
℃で例えば５分程度の処理時間に耐えなければならな
い。
の搭載方法は通常の半田ペースト印刷法が応用できる。
狭ピッチ多ピンパッケージ１０のパッケージモジュール
基板４への搭載方法は、半田（例えば半田ペーストの半
田組成Ｓｎ６０：Ｐｂ４０）の融点よりも高い必要があ
るので、Ａｕ−Ｓｎ共晶接合で接続する。この方法はパ
ッケージ１０のアウターリードに例えば１〜１０μｍの
Ｓｎめっきを施しておき、配線基板６のパターン８の表
面にはＮｉ下地（例えば厚さ１〜２μｍの）金めっき
（例えば、厚さ０．５〜１．０μｍ）を施して、ヒート
ツール法によりＡｕとＳｎを融かし、共晶合金として冷
却し接合する方法である。この方法は半田ペーストと異
なりめっき層が薄いために接続時に短絡する心配がな
い。また接続端子１６と配線基板６との接合もＡｕ−Ｓ
ｎ共晶接合でおこなう方法が適用できる。この場合には
接続端子１６側に、例えば７〜１０μｍの錫めっきを施
す。または、導電性の接着剤や異方性導電性膜等も応用
できるが、ＰＣＢ２へ搭載する時のリフロー温度２３０
℃で例えば５分程度の処理時間に耐えなければならな
い。
【００２５】
【実施例】以下に、本発明のパッケージモジュール基板
を実施例につき具体的に説明する。
を実施例につき具体的に説明する。
【００２６】（実施例１）図２は、前記配線基板６の外
周囲をリードフレームに連結した状態を示す図である。
同図において、リードフレームは、外枠部２０と、その
外枠部２０に０．６５ｍｍピッチで４００本連結された
接続端子部１６Ａとで構成されている。各接続端子部１
６Ａは、厚さ０．１５ｍｍの銅合金から成り、接合部１
４を介して配線基板６の配線パターン８に接続されてい
る。配線基板６は、例えば１２５μｍの厚さであり、６
０×８０ｍｍ角のポリイミドに厚さ１８μｍの銅箔の配
線パターン（エッチングパターン）８が形成されている
他、多ピンＬＳＩパッケージ１０を搭載するためのパッ
ケージ搭載部１０Ａを有する。パッケージ搭載部１０Ａ
のピッチは１００μｍであり、また配線パターン８の引
回し部のピッチは最小７０μｍであり、微細パターンと
なっている。そして、この配線パターン１０Ａの表面上
に厚さ１．０μｍのニッケル（Ｎｉ）メッキと厚さ１．
０μｍの金（Ａｕ）メッキとが順次施されている。な
お、パッケージ搭載部１０Ａ内には配線パターン８が形
成されていない。
周囲をリードフレームに連結した状態を示す図である。
同図において、リードフレームは、外枠部２０と、その
外枠部２０に０．６５ｍｍピッチで４００本連結された
接続端子部１６Ａとで構成されている。各接続端子部１
６Ａは、厚さ０．１５ｍｍの銅合金から成り、接合部１
４を介して配線基板６の配線パターン８に接続されてい
る。配線基板６は、例えば１２５μｍの厚さであり、６
０×８０ｍｍ角のポリイミドに厚さ１８μｍの銅箔の配
線パターン（エッチングパターン）８が形成されている
他、多ピンＬＳＩパッケージ１０を搭載するためのパッ
ケージ搭載部１０Ａを有する。パッケージ搭載部１０Ａ
のピッチは１００μｍであり、また配線パターン８の引
回し部のピッチは最小７０μｍであり、微細パターンと
なっている。そして、この配線パターン１０Ａの表面上
に厚さ１．０μｍのニッケル（Ｎｉ）メッキと厚さ１．
０μｍの金（Ａｕ）メッキとが順次施されている。な
お、パッケージ搭載部１０Ａ内には配線パターン８が形
成されていない。
【００２７】配線パターン８と接続端子部１６Ａの接合
方法は、Ａｕ−Ｓｎ共晶接合により行った。即ち、接続
端子部１６Ａの接合側の面のみに７〜１０μｍの錫メッ
キを施して、その接続端子部１６Ａの先端位置を配線パ
ターン８の接合部１４のパットと位置合わせした。そし
て、加熱ツールを上部より当接して（接続端子部１６Ａ
の錫メッキが施されていない面側から）、錫メッキを溶
融させた。この錫メッキの溶融に伴って、融けた錫は配
線基板６の金メッキ層と瞬時に反応し、Ａｕ−Ｓｎの共
晶組成（つまり、９０％錫Ｓｎ相当の組成の第１共晶点
２３２°Ｃ）の接合層を形成させた。加熱ツールが離れ
ると、接合部１４は冷却されて接合が完了した。
方法は、Ａｕ−Ｓｎ共晶接合により行った。即ち、接続
端子部１６Ａの接合側の面のみに７〜１０μｍの錫メッ
キを施して、その接続端子部１６Ａの先端位置を配線パ
ターン８の接合部１４のパットと位置合わせした。そし
て、加熱ツールを上部より当接して（接続端子部１６Ａ
の錫メッキが施されていない面側から）、錫メッキを溶
融させた。この錫メッキの溶融に伴って、融けた錫は配
線基板６の金メッキ層と瞬時に反応し、Ａｕ−Ｓｎの共
晶組成（つまり、９０％錫Ｓｎ相当の組成の第１共晶点
２３２°Ｃ）の接合層を形成させた。加熱ツールが離れ
ると、接合部１４は冷却されて接合が完了した。
【００２８】配線パターン８と接続端子部１６Ａとの接
合が完了した後、金型を使用してリードフレームの外枠
部２０を切除して配線基板６の部分を取り出し、さらに
別の金型によって接続端子部１６Ａに対して曲げ加工を
行えば、図３に示すように前記接続端子１６が接合され
た配線基板６が作製された。
合が完了した後、金型を使用してリードフレームの外枠
部２０を切除して配線基板６の部分を取り出し、さらに
別の金型によって接続端子部１６Ａに対して曲げ加工を
行えば、図３に示すように前記接続端子１６が接合され
た配線基板６が作製された。
【００２９】その後、パッケージ搭載部１０Ａに多ピン
ＬＳＩパッケージ１０を搭載して本発明のパッケージモ
ジュール基板４を完成した。その際、パッケージ搭載部
１０Ａのピッチは、前述のように最も狭ピッチ部で１０
０μｍであり、このパッケージ搭載部には１００μｍの
アウターリードピッチをもったＴＡＢパッケージの搭載
が可能であった。また、他のパッケージ搭載部のピッチ
は３００μｍであり、この部分には３００μｍピッチの
アウターリードを持つＱＦＰが搭載できた。
ＬＳＩパッケージ１０を搭載して本発明のパッケージモ
ジュール基板４を完成した。その際、パッケージ搭載部
１０Ａのピッチは、前述のように最も狭ピッチ部で１０
０μｍであり、このパッケージ搭載部には１００μｍの
アウターリードピッチをもったＴＡＢパッケージの搭載
が可能であった。また、他のパッケージ搭載部のピッチ
は３００μｍであり、この部分には３００μｍピッチの
アウターリードを持つＱＦＰが搭載できた。
【００３０】多ピンＬＳＩパッケージ１０のパッケージ
搭載部１０Ａへの搭載方法は、Ａｕ−Ｓｎ共晶結合で行
った。これは、後述するように半田ペースト印刷法によ
りパッケージモジュール基板４をＰＣＢ２に実装するに
際し、これらを一括してリフローするため、多ピンＬＳ
Ｉパッケージ１０と配線基板６との接続部の融点は、半
田（半田ぺーストの半田組成は例えばＳｎ：６０％，Ｐ
ｂ：４０％とする）の融点よりも高くする必要があるた
めである。
搭載部１０Ａへの搭載方法は、Ａｕ−Ｓｎ共晶結合で行
った。これは、後述するように半田ペースト印刷法によ
りパッケージモジュール基板４をＰＣＢ２に実装するに
際し、これらを一括してリフローするため、多ピンＬＳ
Ｉパッケージ１０と配線基板６との接続部の融点は、半
田（半田ぺーストの半田組成は例えばＳｎ：６０％，Ｐ
ｂ：４０％とする）の融点よりも高くする必要があるた
めである。
【００３１】このＡｕ−Ｓｎ共晶接合は、多ピンＬＳＩ
パッケージ１０のアウターリードにこの７〜１０μｍの
錫メッキを施しておき、配線基板６の表面にはニッケル
（Ｎｉ）下地の金メッキを施してヒートツール法により
金（Ａｕ）と錫（Ｓｎ）を融解し、共晶合金として冷却
して接合するものである。この方法によれば、半田ペー
ストと異なりメッキ層が薄いため、接続時に短絡する恐
れがなく、しかも０．１ｍｍピッチまでの多ピン・狭ピ
ッチＬＳＩパッケージの搭載が可能となる。
パッケージ１０のアウターリードにこの７〜１０μｍの
錫メッキを施しておき、配線基板６の表面にはニッケル
（Ｎｉ）下地の金メッキを施してヒートツール法により
金（Ａｕ）と錫（Ｓｎ）を融解し、共晶合金として冷却
して接合するものである。この方法によれば、半田ペー
ストと異なりメッキ層が薄いため、接続時に短絡する恐
れがなく、しかも０．１ｍｍピッチまでの多ピン・狭ピ
ッチＬＳＩパッケージの搭載が可能となる。
【００３２】こうして、完成したパッケージモジュール
基板４は、４辺合計で４００本の接続端子１６を持つも
のとなり、その各接続端子１６のピッチは０．６５ｍｍ
程度であるので、ＰＣＢ２に対しての表面実装は、比較
的容易である前述の半田ペースト印刷法により行うこと
が可能となった。即ち、パッケージモジュール基板４
を、通常の粗ピッチＬＳＩパッケージ１８が搭載されて
いるＰＣＢ２と一緒にリフロー（例えば２３０°Ｃを５
分間）すれば、図１に示すようにＰＣＢ２上にパッケー
ジモジュール基板４を実装することができる。
基板４は、４辺合計で４００本の接続端子１６を持つも
のとなり、その各接続端子１６のピッチは０．６５ｍｍ
程度であるので、ＰＣＢ２に対しての表面実装は、比較
的容易である前述の半田ペースト印刷法により行うこと
が可能となった。即ち、パッケージモジュール基板４
を、通常の粗ピッチＬＳＩパッケージ１８が搭載されて
いるＰＣＢ２と一緒にリフロー（例えば２３０°Ｃを５
分間）すれば、図１に示すようにＰＣＢ２上にパッケー
ジモジュール基板４を実装することができる。
【００３３】（実施例２）実施例２においては、上記実
施例１の配線基板６の裏面に厚さ０．１５ｍｍの銅箔を
貼り合わせて放熱性を向上させた。搭載されたＬＳＩパ
ッケージ１０から発する熱は、ポトイミド絶縁層を通し
て裏面の銅箔に伝播し、面方向に拡がる。この銅箔は、
いわゆるヒートスプレッダーの役目を果たすことにな
る。ポトイミド絶縁層はの厚さは、伝熱を考慮して好ま
しくは５０μｍ程度に設定した。
施例１の配線基板６の裏面に厚さ０．１５ｍｍの銅箔を
貼り合わせて放熱性を向上させた。搭載されたＬＳＩパ
ッケージ１０から発する熱は、ポトイミド絶縁層を通し
て裏面の銅箔に伝播し、面方向に拡がる。この銅箔は、
いわゆるヒートスプレッダーの役目を果たすことにな
る。ポトイミド絶縁層はの厚さは、伝熱を考慮して好ま
しくは５０μｍ程度に設定した。
【００３４】（実施例３）上記実施例では、配線基板６
と接続端子部１６Ａとの接合をＡｕ−Ｓｎ共晶接合で行
ったが、本実施例３では、その代りに導電性の接着剤や
異方性導電膜を使用した。この場合、ＰＣＢ２へ搭載す
る際のリフロー温度（例えば２３０°Ｃ×５分）に耐え
うる耐熱性をもったものを使用する必要がある。ここで
は、接合前に配線基板６の接合部１４のパットにテープ
状の異方性導電膜を貼り合わせておき、接続端子部１４
と位置合わせを行い、加熱ツールにより加圧接合した。
と接続端子部１６Ａとの接合をＡｕ−Ｓｎ共晶接合で行
ったが、本実施例３では、その代りに導電性の接着剤や
異方性導電膜を使用した。この場合、ＰＣＢ２へ搭載す
る際のリフロー温度（例えば２３０°Ｃ×５分）に耐え
うる耐熱性をもったものを使用する必要がある。ここで
は、接合前に配線基板６の接合部１４のパットにテープ
状の異方性導電膜を貼り合わせておき、接続端子部１４
と位置合わせを行い、加熱ツールにより加圧接合した。
【００３５】なお、本発明は図示の実施例に限定されず
種々の変形が可能である。例えば、配線基板６の配線パ
ターン８について、上記実施例では１層配線で構成した
が、パターンが微細で複雑な場合は２層あるいは３層配
線とすることも可能である。
種々の変形が可能である。例えば、配線基板６の配線パ
ターン８について、上記実施例では１層配線で構成した
が、パターンが微細で複雑な場合は２層あるいは３層配
線とすることも可能である。
【００３６】
【発明の効果】以上、説明したように本発明によれば、
多ピン・狭ピッチの半導体パッケージを搭載可能な配線
基板と、前記配線基板に接合されたプリント基板接合用
の接続端子とを備え、かつ、前記多ピン・狭ピッチの半
導体パッケージと前記配線基板との接合及び前記配線基
板と前記接続端子との接合は、半田ペーストよりも高い
融点を有するか、あるいは半田ペーストのリフロー温度
よりも高い耐熱性を有する接合部材で行われるようにし
たので、次のような効果がある。
多ピン・狭ピッチの半導体パッケージを搭載可能な配線
基板と、前記配線基板に接合されたプリント基板接合用
の接続端子とを備え、かつ、前記多ピン・狭ピッチの半
導体パッケージと前記配線基板との接合及び前記配線基
板と前記接続端子との接合は、半田ペーストよりも高い
融点を有するか、あるいは半田ペーストのリフロー温度
よりも高い耐熱性を有する接合部材で行われるようにし
たので、次のような効果がある。
【００３７】（１）ＰＣＢの製造が、従来一般的に行わ
れている簡易な印刷法等で行うことが可能となり、さら
に歩留りが向上するため、ＰＣＢの量産化が可能とな
る。
れている簡易な印刷法等で行うことが可能となり、さら
に歩留りが向上するため、ＰＣＢの量産化が可能とな
る。
【００３８】（２）例えばＡｕ−Ｓｎ接合法により多ピ
ン・狭ピッチの半導体パッケージと配線基板との接合お
よび配線基板と接続端子との接合を行えば、ＰＣＢへの
一括リフローが可能となり接合歩留りが飛躍的に向上す
るので、アセンブリコストにおいて著しい改善が得られ
る。
ン・狭ピッチの半導体パッケージと配線基板との接合お
よび配線基板と接続端子との接合を行えば、ＰＣＢへの
一括リフローが可能となり接合歩留りが飛躍的に向上す
るので、アセンブリコストにおいて著しい改善が得られ
る。
【００３９】（３）ＰＣＢの小型化が図れる。即ち、従
来では、０．５ｍｍピッチのアウターリードを有する半
導体パッケージの搭載が限度であったが、本発明では、
０．１ｍｍピッチのアウターリードを有する多ピン・狭
ピッチのＬＳＩパッケージの搭載が可能となるので、小
型ＬＳＩパッケージの搭載モジュールを有するＰＣＢと
なり、ＰＣＢを著しく小型化できる。
来では、０．５ｍｍピッチのアウターリードを有する半
導体パッケージの搭載が限度であったが、本発明では、
０．１ｍｍピッチのアウターリードを有する多ピン・狭
ピッチのＬＳＩパッケージの搭載が可能となるので、小
型ＬＳＩパッケージの搭載モジュールを有するＰＣＢと
なり、ＰＣＢを著しく小型化できる。
【００４０】また、配線基板に放熱用板材を設けたの
で、ＬＳＩパッケージで生ずる熱を的確に放熱できる。
で、ＬＳＩパッケージで生ずる熱を的確に放熱できる。
【図１】本発明に係るパッケージモジュール基板の一実
施例の概略外観を示す斜視図である。
施例の概略外観を示す斜視図である。
【図２】本発明のパッケージモジュール基板の配線基板
の外周囲をリードフレームに連結した状態の一例を示す
図である。
の外周囲をリードフレームに連結した状態の一例を示す
図である。
【図３】本発明のパッケージモジュール基板のリードフ
レームに対して切断曲げ加工を施した後の配線基板の断
面図である。
レームに対して切断曲げ加工を施した後の配線基板の断
面図である。
２ ＰＣＢ ４ パッケージモジュール基板 ６ 配線基板 １６ 接続端子 １０ 多ピン・狭ピッチＬＳＩパッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米 本 隆 治 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (72)発明者 山 口 健 司 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 実開 平２−8167（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】多ピン・狭ピッチの半導体パッケージを搭
載可能な配線基板と、前記配線基板に接合されたプリン
ト基板接続用の接続端子とを備えたパッケージモジュー
ル基板であって、 前記多ピン・狭ピッチの半導体パッケージと前記配線基
板との接合及び前記配線基板と前記接続端子との接合
は、半田ペーストよりも高い融点を有するか 、あるいは
半田ペーストのリフロー温度よりも高い耐熱性を有する
接合部材で行われることを特徴とするパッケージモジュ
ール基板。 - 【請求項２】請求項１に記載のパッケージモジュール基
板であって、さらに前記配線基板に放熱用板材を設けた
ことを特徴とするパッケージモジュール基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026587A JP2692522B2 (ja) | 1993-02-16 | 1993-02-16 | パッケージモジュール基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026587A JP2692522B2 (ja) | 1993-02-16 | 1993-02-16 | パッケージモジュール基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244522A JPH06244522A (ja) | 1994-09-02 |
| JP2692522B2 true JP2692522B2 (ja) | 1997-12-17 |
Family
ID=12197683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026587A Expired - Fee Related JP2692522B2 (ja) | 1993-02-16 | 1993-02-16 | パッケージモジュール基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692522B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4209130B2 (ja) * | 2002-04-09 | 2009-01-14 | 株式会社ザナヴィ・インフォマティクス | 多層モジュール基板 |
| US6833997B1 (en) | 2003-05-27 | 2004-12-21 | Yazaki North America, Inc. | Combination terminal/leadframe for heat sinking and electrical contacts |
| JP2016051847A (ja) * | 2014-09-01 | 2016-04-11 | イビデン株式会社 | プリント配線板、その製造方法及び半導体装置 |
| JP2019040936A (ja) * | 2017-08-23 | 2019-03-14 | 田淵電機株式会社 | 基板組立体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH028167U (ja) * | 1988-06-28 | 1990-01-19 |
-
1993
- 1993-02-16 JP JP5026587A patent/JP2692522B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244522A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| US5893725A (en) | C4 substrate contact pad which has a layer of NI-B plating | |
| JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| US5337219A (en) | Electronic package | |
| JP2006303392A (ja) | プリント配線板と電子回路基板及びその製造方法 | |
| JP3521341B2 (ja) | 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH11168171A (ja) | 混成集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |