JP2006303392A - プリント配線板と電子回路基板及びその製造方法 - Google Patents

プリント配線板と電子回路基板及びその製造方法 Download PDF

Info

Publication number
JP2006303392A
JP2006303392A JP2005127019A JP2005127019A JP2006303392A JP 2006303392 A JP2006303392 A JP 2006303392A JP 2005127019 A JP2005127019 A JP 2005127019A JP 2005127019 A JP2005127019 A JP 2005127019A JP 2006303392 A JP2006303392 A JP 2006303392A
Authority
JP
Japan
Prior art keywords
land
heat sink
solder
electrode
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005127019A
Other languages
English (en)
Inventor
Masahiko Hirata
昌彦 平田
Jinko Watanabe
仁孝 渡邊
Masato Komada
正人 駒田
Yoshio Nishiyama
嘉穂 西山
Shigeru Kojima
茂 児島
Hiroaki Nakayama
浩晃 中山
Jujiro Ono
十二郎 小野
Takeshi Ishii
健史 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005127019A priority Critical patent/JP2006303392A/ja
Publication of JP2006303392A publication Critical patent/JP2006303392A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 放熱板を備えた電子部品の接合不良を抑えつつ、放熱効果も確保できるプリント配線板と電子回路基板及びその製造方法を提供する。
【解決手段】 電子部品5に設けた放熱板16を接続するための放熱板接続用ランド8と、電子部品5の電極6を接続するための電極接続用ランド7とを備え、放熱板接続用ランド8と電極接続用ランド7との間に、さらにランド9を備えている。この構成によれば、ランド9に、接合材料を供給しないことにより、電子部品を接合材料13で接合するときの、だれ広がった接合材料15をランド9に接合させることができる。このことにより、だれ広がった接合材料15が電極接続用ランド7に達するのを防止できる。あわせて、だれ広がる接合材料を減らすために塗布量少なくすることも抑えられ、放熱効果も確保することができる。
【選択図】図4

Description

本発明は、電子部品を実装するプリント配線板に関し、さらに詳しくは、放熱板を有する半導体装置を実装するプリント配線板のランドに関する。
近年、電子機器の小型軽量化に伴い、プリント配線板への電子部品の実装形態も挿入タイプから表面実装タイプに代わり、高密度実装化が進んでいる。また、電子機器のデジタル化に伴い半導体装置の消費電力が大きくなっている。このため、動作性能を確保するために、半導体装置の裏面に放熱板を埋め込みプリント配線板に熱を逃がす半導体装置の構造が提案されている。
このような形態の表面実装型電子部品を、プリント配線板にはんだ付けし実装する工程を以下に説明する。プリント配線板には電子部品の端子部を接続するために、電極形状と相似形のランドが形成されている。まず、はんだペースト(以下、単に「はんだ」という。)を、メタルマスクを用いてスキージングによりプリント配線板上のランドに印刷供給する。
次に、プリント配線板のランドに印刷されたはんだの上に電子部品を装着し、加熱装置によりはんだの融点以上に加熱した後、冷却しはんだ付けが完了する。
前記のはんだ付けでは、はんだの塗布量、塗布位置精度により、接続信頼性に影響を及ぼす可能性がある。例えば、表面実装型抵抗器では、はんだの塗布量が左右の電極で異なると、はんだの濡れが同時に開始しないことになる。この場合、抵抗器が立ち上がるいわゆるマンハッタン現象を生じ、導通がなく動作不良となる。
また、はんだの塗布位置が所定位置よりずれていても、同様にマンハッタン現象を起こす。さらに、はんだ塗布量が所定量より多いと余分なはんだが電極部よりはみだし、抵抗器の側面部に余剰はんだとして接合し、いわゆるはんだボールが形成され、これが動作中に落下しショートの原因等になる。反対にはんだ量が少ないとはんだボールの発生はないが、電極部の接続に必要なはんだが不足しているために十分なフィレットを形成できないことになる。この場合は、長期使用中の熱応力によりはんだ部にクラックが生じ動作不良となる可能性がある。
これらの問題を解決するために、例えば、電子部品の電極形状に関係なくランド形状、およびはんだ印刷形状を設定し、はんだボールの抑制、マンハッタン現象の抑制を図る方法が提案されている(例えば、特許文献1参照)。この方法においては、表面実装型抵抗器の電極部は長方形であるが、プリント配線板上に形成したランドを二等辺三角形と長方形を組み合わせた五角形で形成している。さらに、印刷するはんだ形状も五角形をしている。
このはんだ付け条件により、はんだ印刷の精度がばらついても、はんだ溶融時のセルフアライメント効果によりマンハッタン現象を抑制している。あわせて、抵抗器の電極部の裏面のはんだは三角形状に印刷しはんだ量を少なくしているのではんだボールの発生を抑制している。
はんだ接合状態では、部品電極側面とプリント配線板ランド部はフィレットを形成し、部品電極裏面とプリント配線板ランド部もはんだで接合し、十分な接合信頼性を確保している。これにより、長期使用中の熱応力に対してもクラックの発生を抑制でき接続信頼性の高いはんだ付けを実現している。
ここで、半導体装置は、動作とともに温度上昇し、一定温度以上になると素子が動作不良を起こす可能性がある。このため、放熱板を設けてプリント配線板に熱を逃がす構造になっている。
図5は、このような従来の半導体装置を実装するプリント配線板の一例の平面図である。図5において、プリント配線板51上には、放熱板用ランド52とリード接続用ランド53とが形成されている。プリント配線板51上には、放熱板付の半導体装置54が実装されることになる。本図では、放熱板用ランド52の形成範囲を分かり易くするために、半導体装置54については、本体の外形形状を破線で示すに止めている。
放熱板用ランド52は、半導体装置54に設けた放熱板と接続するためのランドであり、リード接続用ランド53は、半導体装置54に設けた電気接続用端子と接続するためのランドである。各ランド52、53は、それぞれ放熱板、電気接続用端子の形状に応じた形状にしている。
放熱板用ランド52には、ランド52形状と相似形状のはんだ55が印刷塗布されている。また、リード接続用ランド53に重なり合うように、はんだ56が印刷塗布されている。
このようにはんだ55、56を印刷塗布したプリント配線板51に、半導体装置54を装着し、加熱装置で過熱した後、冷却するとはんだ付けが完了することになる。
特開平7−212024号公報
しかしながら、前記のような従来の技術では、実装時の接続不良や、長期間使用時の動作不良を引き起こす可能性があるという問題があった。このことについて、図6を参照しながら説明する。
図6は、半導体装置54を実装した後の状態をX線装置で観察した模式図を示している。図5と同様に、半導体装置54は本体部の外形を破線で示すに止めている。半導体装置54のリード(図示せず)は、はんだ56により、リード接続用ランド53に接続されている。半導体装置54の放熱板(図示せず)は、はんだ55により放熱板用ランド52に接続されている。
この場合、はんだ55の溶融時に発生したガスがボイド61としてはんだ55内に残ることになる。また、はんだ55溶融時にはんだ55がぬれ広がり、はんだ55の一部が放熱板用ランド52よりはみ出すことになる。はみ出したはんだは、冷却時に戻らずその場所で固化してはんだボール62を形成したり、リード部まで達したショートはんだ63が形成される場合がある。ショートはんだ63が形成されると、リード端子間で導通が生じ動作不良の原因となる。また、はんだボール62が形成されても、図6の状態では動作不良は生じないが、長期使用中に剥離し、リード間に移動すると動作不良を引き起こす可能性がある。
これらの対策として、従来のランド設計のように放熱板部のはんだ塗布形状を三角にするなど塗布量を少なくすると、はんだボールやショートの発生を抑制することができる。しかしながら、この方法では放熱板とランドとの間の接続体積も小さくなるので、動作時に半導体装置で生じる熱を十分に逃がすことができなくなる。
また、半導体装置のリードは、プレス加工により形成される。このため、リード底面から放熱板底面までの間の高さには部品ごとにばらつきがあり、例えば100μmのばらつきがある。この場合、リード底面から放熱板底面までの高さが大きくなると、放熱板とランドとの間の接合が不十分になり、前記の塗布量が少ない場合と同様に、放熱効果が低下するという問題があった。
すなわち前記のような従来技術では、放熱板を備えた電子部品のはんだ付けにおいて、はんだ付け不良の抑制と信頼性の確保とを両立させることが困難であった。
本発明は、前記のような従来の問題を解決するものであり、放熱板を備えた電子部品の接合不良を抑えつつ、放熱効果も確保できるプリント配線板と電子回路基板及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明のプリント配線板は、電子部品を実装するプリント配線板であって、前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、前記電子部品の電極を接続するための電極接続用ランドとを備え、前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたことを特徴とする。
本発明の電子回路基板は、プリント配線板に電子部品を実装した電子回路基板であって、前記プリント配線板は、前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、前記電子部品の電極を接続するための電極接続用ランドとを備え、前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたものであり、前記放熱板は前記放熱板接続用ランドに、前記電極は前記電極接続用ランドにそれぞれ接合材料により接続されており、前記放熱板接続用ランドと前記電極接続用ランドとの間に備えたランドは、接合材料を供給していない部分があることを特徴とする。
本発明の電子回路基板の製造方法は、プリント配線板に電子部品を実装した電子回路基板の製造方法であって、前記プリント配線板は、前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、前記電子部品の電極を接続するための電極接続用ランドとを備え、前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたものであり、前記放熱板接続用ランドと前記電極接続用ランドとの間に設けられたランドには、接合材料を供給していない部分を残した状態で、前記放熱板を前記放熱板接続用ランドに、前記電極を前記電極接続用ランドにそれぞれ接合材料により接続することを特徴とする。
本発明によれば、放熱板を備えた電子部品の接合不良を抑えつつ、放熱効果も確保することができる。
本発明によれば、放熱板接続用ランドと電極接続用ランドとの間にランドを設け、このランドに、だれ広がった接合材料を接合させることができる。このことにより、だれ広がった接合材料が電極接続用ランドに達するのを防止でき、ショートやはんだボールの発生も防止できる。このため、だれ広がる接合材料を減らすために塗布量を少なくすることを抑えられ、放熱効果の確保にも有利になる。
また、前記放熱板接続用ランドの表面は、レジストインクを塗布した部分と塗布しない部分とに分かれていることが好ましい。この構成によれば、放熱板接続用ランドのレジストインクを塗布しない部分にも、接合材を塗布することにより、接合材料が溶融時に表面張力で盛り上がる効果が得られる。このことにより、電子部品の電極から放熱板までの高さが、部品毎にばらついても、放熱板とランドとを確実に接続でき、放熱効果の確保により有利になる。
また、前記レジストインクを塗布しない部分は、複数に分離していることが好ましい。この構成によれば、接合材料のボイドの発生を抑制できる。
また、前記レジストインクを塗布しない部分は、略円形状であることが好ましい。この構成によれば、接合材料の溶融時の表面張力が大きくなるので、接合材料が盛り上がる効果も大きくなる。
前記電子回路基板の製造方法においては、前記放熱板接続用ランドの表面に、レジストインクを塗布した部分と塗布しない部分とを設け、これらの双方の部分に接合材料を供給した状態で、前記接合材料を介して前記放熱板を前記放熱板接続用ランドに接続することが好ましい。この構成によれば、溶融時に接合材が表面張力で盛り上がる効果が得られる。このことにより、電子部品の電極から放熱板までの高さが、部品毎にばらついても、放熱板とランドとを確実に接続でき、放熱効果の確保により有利になる。
以下、本発明の一実施の形態について図面を参照しながら説明する。図1は、本発明の一実施の形態に係る電子回路基板の構成を示す平面図である。本図に示した電子回路基板20は、プリント配線板1に各種電子部品を実装したものである。プリント配線板1は、回路を形成する銅箔、電子部品を実装するランド、及び絶縁材料のレジストを備えている。この構成において、ランドと電子部品の電極部とが接続材料で接合されて回路を形成している。図1の例では、プリント配線板1には、電子部品として電解コンデンサ2、半導体装置3、チップ抵抗器4、放熱板付の半導体装置5が実装されている。
以下、電子部品の実装状態について、放熱板付の半導体装置5を例として詳細に説明する。半導体装置5は、半導体チップを樹脂でカバーし、電極をリード6により形成し、動作時に半導体チップで発生する熱を放熱するために放熱板16を形成したものである。
プリント配線板1上には、リード接続用ランド7、放熱板用ランド8、及びショート防止用ランド9をエッチング等により形成している。各ランドには、銅箔や銅箔の表面に金めっきを施したものが用いられる。
リード接続用ランド7は、リード形状に対応するように形成しており、接続材料が印刷塗布される。放熱板用ランド8は、半導体装置5の放熱板16と同面積である。このため、図1の図示では、放熱板用ランド8と放熱板16とが重なり合っている。
リード6とリード用ランド7とが接合材料により接合され、放熱板16と放熱板用ランド8とが接合材料により接合されて、半導体装置5とプリント配線板1との間の電気的接合と強度的接合とを実現している。放熱板用ランド8、及びショート防止用ランド9の詳細は、図2を参照しながら説明する。
図2は、本発明の一実施の形態に係るプリント配線板のうち、放熱板付の半導体装置のランド部の平面図である。本図は、図1において半導体装置5の配置部分の拡大図に相当し、半導体装置5の実装前の状態を示している。また、ランドの仕様を分かり易くするために、半導体装置5については、本体の外形形状を破線で示すに止めている。
放熱板用ランド8上は、接合材料が付着しないようにレジストインクを塗布硬化させた部分であるレジスト10と、接合材料が付着するようにレジストインクを塗布していない部分であるランド11とに分かれている。詳細は後に説明するが、接合材料は放熱板用ランド8上の全体に亘り印刷塗布することになり、接合材料を溶融させると、接合材料はレジスト10には付着せず、レジスト10上の接合材料は、ランド11に引き寄せられることになる。また、ランド11の形状は、放熱板用ランド8の表面を複数領域に分割する仮想正方形を想定し、これらの各仮想正方形に内接する円の形状にしている。
なお、レジスト10は、放熱板用ランド8上のレジストの意味であるが、放熱板用ランド8の外側についても、ランドや配線パターン以外の部分には、レジストインクを塗布硬化させている。
ショート防止用ランド9は、接合材料を印刷塗布しないランドである。ショート防止用ランド9は、図2のように、リード接続用ランド7と放熱板用ランド8との間にのみに形成してもよいが、放熱板用ランド8の外周全体を囲むように形成してもよい。
図2において、リード接続用ランド7上及び放熱板用ランド8上に、接合材料が印刷塗布される。本実施の形態では、接合材料は、はんだ合金粉末とフラックスとを混錬したペースト状のはんだであるはんだペースト(以下、単に「はんだ」という。)の例で説明する。
放熱板用ランド8上へのはんだの印刷塗布には、メタルマスク等用いる。この場合、はんだは放熱板用ランド8と同形状の面積に印刷塗布する。すなわち、放熱板用ランド8上へのはんだの印刷塗布は、ランド11の形状に関係なく、放熱板用ランド8上の全体に亘り印刷塗布することになる。
なお、メタルマスクとは、金属製で厚みが150μm程度の薄板状ではんだを塗布する部分にランドとほぼ同形状の開口を設けたものである。開口形状は、プリント配線板上のランド(図2の例では、ランド11ではなく放熱板用ランド8)に対応した形状であり、エッチングやレーザーにより加工される。
次に、半導体装置5をプリント配線板1の所定の位置に装着する。そして加熱装置ではんだの融点以上に加熱し、さらに冷却するとはんだが固化し、半導体装置5がプリント配線板1に接続される。
この加熱工程において、レジスト10上に印刷塗布されたはんだは、レジスト10に接合することはできないので、ランド11に移動し、詳細は後に説明する表面張力によるはんだの盛り上がり効果が得られ、この現象により、放熱板16とはんだとが接合がされる。
図3は、半導体装置5の実装後において、半導体装置5の実装部をX線検査装置で観察した模式図である。図4は、図3のA−A線における断面図である。図4に示したように、リード接続用ランド7上に付着したはんだ12により、半導体装置5のリード6が、リード接続用ランド7に接続されている。また、放熱板用ランド8上に付着したはんだ13を介して半導体装置5の放熱板16を、放熱板用ランド8に接続している。
放熱板用ランド8上には、放熱板16と同面積のはんだを印刷しているので、放熱板16へのはんだ13の接合面積は不足せず、半導体装置5で発生する熱を効率良くプリント配線板1に移動させることが可能である。このため、長期間使用中におけるはんだ部への熱応力によるはんだクラックについても抑制することができる。
また、図3、4において、放熱板16の接続部におけるはんだ13が、加熱時に溶融し、だれ広がり、固化時に戻らない余剰はんだ15が、レジスト10と連設した放熱板用ランド8の外側のレジスト(図4)を経て、ショート防止用ランド9に付着している。このことにより、放熱板用ランド8上のはんだ13の印刷位置が設計値よりずれたり、塗布量が多くなっても、接続不良になることなく、半導体装置5を実装することが可能になる。
具体的には、はんだ13がずれて印刷されたり、塗布量が多くなった場合に、これらの余剰はんだは、加熱時に放熱板用ランド8からだれ広がり、冷却時の元の位置に戻ることはない。しかしながら、これらの余剰はんだは、放熱板用ランド8の周りに形成したショート防止ランド9と接合するので、半導体装置5に設けたリード6の位置までだれ広がることはなく、リード6が他のリード6とつながるショートの発生を防止できる。
さらに、本実施の形態では、半導体装置5の寸法精度、特にリード6の底面から放熱板16底面までの高さがばらついても、半導体装置5で生じる熱を放熱するために必要なはんだとの接合面積を確保することが可能になり、放熱効果の低下を防ぎ長期信頼性の高い実装が可能になる。
具体的には、半導体装置5に設けたリード6は、はんだとの接合を容易にするために表面にめっき(例えば合金組成SnBi)を行い、プレス加工により成型する。このため、ロット毎に、リード16の底面から放熱板16底面までの高さの精度にばらつきを生じる。そのばらつきは、例えば100μm程度である。
ここで、前記のように、加熱前においては、放熱板用ランド8には、放熱板用ランド8と同形状の面積に、はんだを印刷塗布している。半導体装置5を装着せず加熱した場合は、レジスト10上の溶融したはんだは、レジスト10には付着せず、レジストを形成していないランド11に移動し、かつ表面張力により外形が丸くなるように変形する。
このことにより、はんだは、印刷塗布時に比べ盛り上がることになる。実際には、半導体装置5を装着して加熱するので、はんだの厚さは、リード6の底面から放熱板16底面までの高さで規制され、はんだはレジスト10上にも広がることになり、余分なはんだは放熱板用ランド8からだれ広がることになる。
このため、ばらつきによりリード6の底面から放熱板16底面までの高さが大きくなった半導体装置5を載置した場合であっても、前記の盛り上がり効果により、放熱板16へのはんだ13の接合面積の減少を抑えることができる。
この場合、はんだペーストの印刷塗布量は一定であるので、リード6の底面から放熱板16底面までの高さが小さくなるにつれて、放熱板用ランド14の外側にだれ広がる余剰はんだ15の量も増加する。しかしながら、放熱板16へのはんだ13の接合面積が減少することはないので、放熱効果が低下することはない。また、これらの余剰はんだ15は、ショート防止用のランド9に接合するので、リード間のショートは防止することができる。
また、図3に示したように、はんだ13の内部には、はんだが溶融し固化するときに生じるガスがボイド14となって存在する。本実施の形態では、放熱板用のランド8をレジスト10で分割しているのでボイドの発生を抑制でき、接続信頼性の高いはんだ付けが可能である。
具体的には、はんだペーストが溶融するときに、はんだ中に含まれている溶剤が気化する。このガスは、レジスト10によりランド8が分割されているので、その隙間をガスが移動しやすくなり、ボイドの発生も抑制されることになる。
なお、レジストインクを塗布しないランド11の形状を円形としたが、これははんだの表面張力は円形であるときに大きく、はんだが盛り上がる効果も大きくなるためである。しかしながら、レジストインクを塗布したレジスト10と塗布しないランド11とに分けることにより、レジスト10上面のはんだがランド11に引き寄せられる効果は発揮できる。このため、ランド11の形状は円形に限るものではなく、例えば正方形や正三角形でもよい。
なお、接続材料としてはんだの例で説明したが、導電性接着剤を用いても同様に、加熱溶融時にだれ広がるので、同様の効果を発揮できる。
また、メタルマスクを用いてはんだを印刷塗布する例で説明したが、ディスペンサー等により塗布しても、部品を装着した状態は同様であり、同様の効果を発揮できる。
また、放熱板用のランド8へのはんだの印刷塗布は、放熱板と同形状の面積に印刷塗布する例で説明したが、これより面積を大きくしても小さくしても、レジスト上にはんだを印刷塗布していれば、同様の効果を発揮できる。
なお、本実施の形態で具体的に示した構造はあくまで一例であり、本発明はこれらの具体例のみに限定されるものではない。例えば、実装する電子部品は、放熱板付のものであればよく、半導体装置に限るものではない。また、各ランドの形状についても、各部品に応じて適宜変更すればよい。
(実施例)
以下、本発明の実施例を示す。実装する放熱板付の半導体装置は、外形サイズが14×8mmであり、電極は両側面から設けており、ピッチ0.5mm、片側が28ピンである。またリード底面から放熱板底面までの高さは60μmで、ばらつきは±50μmである。放熱板サイズは、6.9×3.7mmである。
プリント配線板は、材質がガラスエポキシで厚さが1.2mmである。ショート防止ランドの幅は0.2mm、放熱板ランドとショート防止ランドとの間の隙間は0.3mmである。
はんだペーストは、Agが3wt%、Cuが0.5wt%、残りがSnからなる合金とフラックス12wt%を混ぜ合わせたものである。メタルマスクは材質がステンレスで、厚みが120μmとし、放熱板ランドの開口はレーザーにより加工し、形状は放熱板と同じにした。
はんだ付けは、プリヒートが170℃60秒、ピーク温度が240℃のプロファイルを形成したリフロー炉において大気中で行った。
プリント配線板に形成するランド形状とショートの発生状況および動作時の半導体装置の表面温度を以下の表1に示す。判定基準は、ショートの発生数が0でかつ半導体装置の温度が100℃以下のものを良品とした。
Figure 2006303392
表1から分かるように、実施例1−6はすべて良品となり、良好な結果が得られた。特に、実施例5、6は、リード底面から放熱板底面までの高さが設計値から上下に外れたものであるが、いずれも結果は良好であった。
ショート防止ランドのない比較例1−4は、いずれもショートが発生した。このうち、レジストがなく、リード底面から放熱板底面までの高さが設計値より大きい比較例2は、半導体装置温度が特に高くなっている。これは、はんだの盛り上がり効果が得られず、放熱板底面へのはんだの接合面積が十分でないためと考えられる。
また、比較例3はショート数が特に多くなっている。これは、リード底面から放熱板底面までの高さが設計値より小さいため、余剰はんだのはみ出し量が多くなり、しかもショート防止ランドを設けていなため、リード部に達するはんだの量が多くなったためと考えられる。
本発明によれば、放熱板付の電子部品の接合不良を防止でき、放熱効果も確保できる。このため、本発明は、例えば、デジタル化で半導体チップの動作周波数が高くなり、放熱が必要となる部品を多数使用する、DVDレコーダー、デジタルカメラ、ノートパソコンといった製品に用いることができる。
本発明の一実施の形態に係る電子回路基板の構成を示す平面図。 本発明の一実施の形態に係るプリント配線板の放熱板付半導体装置のランド部の拡大図。 本発明の一実施の形態に係るプリント配線板の放熱板付半導体装置の実装部をX線検査装置で観察した模式図。 図3のA−A線における断面図。 従来のプリント配線板の一例の構成を示す平面図。 従来のプリント配線板の放熱板付半導体装置の実装部の一例をX線検査装置で観察した模式図。
符号の説明
1 プリント配線板
2 電解コンデンサ
3 半導体装置
4 チップ抵抗器
5 放熱板付半導体装置
6 リード
7 リード用ランド
8 放熱板用ランド
9 ショート防止ランド
10 レジスト
11 ランド
12,13 はんだ
14 ボイド
15 余剰はんだ
16 放熱板


Claims (7)

  1. 電子部品を実装するプリント配線板であって、
    前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、
    前記電子部品の電極を接続するための電極接続用ランドとを備え、
    前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたことを特徴とするプリント配線板。
  2. 前記放熱板接続用ランドの表面は、レジストインクを塗布した部分と塗布しない部分とに分かれている請求項1に記載のプリント配線板。
  3. 前記レジストインクを塗布しない部分は、複数に分離している請求項2に記載のプリント配線板。
  4. 前記レジストインクを塗布しない部分は、略円形状である請求項2に記載のプリント配線板。
  5. プリント配線板に電子部品を実装した電子回路基板であって、
    前記プリント配線板は、前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、前記電子部品の電極を接続するための電極接続用ランドとを備え、前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたものであり、
    前記放熱板は前記放熱板接続用ランドに、前記電極は前記電極接続用ランドにそれぞれ接合材料により接続されており、
    前記放熱板接続用ランドと前記電極接続用ランドとの間に備えたランドは、接合材料を供給していない部分があることを特徴とする電子回路基板。
  6. プリント配線板に電子部品を実装した電子回路基板の製造方法であって、
    前記プリント配線板は、前記電子部品に設けた放熱板を接続するための放熱板接続用ランドと、前記電子部品の電極を接続するための電極接続用ランドとを備え、前記放熱板接続用ランドと前記電極接続用ランドとの間に、さらにランドを備えたものであり、
    前記放熱板接続用ランドと前記電極接続用ランドとの間に設けられたランドには、接合材料を供給していない部分を残した状態で、前記放熱板を前記放熱板接続用ランドに、前記電極を前記電極接続用ランドにそれぞれ接合材料により接続することを特徴とする電子回路基板の製造方法。
  7. 前記放熱板接続用ランドの表面に、レジストインクを塗布した部分と塗布しない部分とを設け、これらの双方の部分に接合材料を供給した状態で、前記接合材料を介して前記放熱板を前記放熱板接続用ランドに接続する請求項6に記載の電子回路基板の製造方法。



JP2005127019A 2005-04-25 2005-04-25 プリント配線板と電子回路基板及びその製造方法 Withdrawn JP2006303392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005127019A JP2006303392A (ja) 2005-04-25 2005-04-25 プリント配線板と電子回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005127019A JP2006303392A (ja) 2005-04-25 2005-04-25 プリント配線板と電子回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006303392A true JP2006303392A (ja) 2006-11-02

Family

ID=37471287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005127019A Withdrawn JP2006303392A (ja) 2005-04-25 2005-04-25 プリント配線板と電子回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006303392A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219087A (ja) * 2009-03-13 2010-09-30 Omron Corp 表面実装部品の実装構造および実装方法
DE202014102541U1 (de) 2013-06-06 2014-09-08 Fanuc Corporation Gedruckte Leiterplatte zur Unterdrückung von Montagefehlern aufgrund von überschüssigem Lötmittel
JP2015023108A (ja) * 2013-07-18 2015-02-02 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
WO2016067748A1 (ja) * 2014-10-31 2016-05-06 カルソニックカンセイ株式会社 電子部品の実装構造
US9474166B2 (en) 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
JP2017117824A (ja) * 2015-12-21 2017-06-29 日立オートモティブシステムズ株式会社 電子制御装置
JP2017195298A (ja) * 2016-04-21 2017-10-26 三菱電機株式会社 電子部品装置および電子部品装置の製造方法
JP2020047867A (ja) * 2018-09-20 2020-03-26 Fdk株式会社 モジュール及びプリント基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219087A (ja) * 2009-03-13 2010-09-30 Omron Corp 表面実装部品の実装構造および実装方法
US9474166B2 (en) 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
DE202014102541U1 (de) 2013-06-06 2014-09-08 Fanuc Corporation Gedruckte Leiterplatte zur Unterdrückung von Montagefehlern aufgrund von überschüssigem Lötmittel
JP2015023108A (ja) * 2013-07-18 2015-02-02 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
US10224261B2 (en) 2014-10-31 2019-03-05 Calsonic Kansei Corporation Electronic component mounting structure
JP2016092138A (ja) * 2014-10-31 2016-05-23 カルソニックカンセイ株式会社 電子部品の実装構造
CN108029199A (zh) * 2014-10-31 2018-05-11 卡森尼可关精株式会社 电子部件的贴装结构
WO2016067748A1 (ja) * 2014-10-31 2016-05-06 カルソニックカンセイ株式会社 電子部品の実装構造
CN108029199B (zh) * 2014-10-31 2020-02-21 卡森尼可关精株式会社 电子部件的贴装结构
JP2017117824A (ja) * 2015-12-21 2017-06-29 日立オートモティブシステムズ株式会社 電子制御装置
JP2017195298A (ja) * 2016-04-21 2017-10-26 三菱電機株式会社 電子部品装置および電子部品装置の製造方法
JP2020047867A (ja) * 2018-09-20 2020-03-26 Fdk株式会社 モジュール及びプリント基板
CN110931447A (zh) * 2018-09-20 2020-03-27 Fdk株式会社 模块及印刷基板
JP7194542B2 (ja) 2018-09-20 2022-12-22 Fdk株式会社 モジュール及びプリント基板
CN110931447B (zh) * 2018-09-20 2023-10-10 Fdk株式会社 控制用模块及印刷基板

Similar Documents

Publication Publication Date Title
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
WO2002087296A1 (fr) Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
JP2005095977A (ja) 回路装置
US10843284B2 (en) Method for void reduction in solder joints
JP2011193008A (ja) 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2014045190A (ja) 印刷回路基板の製造方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2008227310A (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2006100845A (ja) バンプ電極付き電子部品の製造方法
JP2006100844A (ja) バンプ電極付き電子部品
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2692522B2 (ja) パッケージモジュール基板
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2013055208A (ja) プリント基板
JP2008218483A (ja) 半導体装置及びその製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006310415A (ja) モジュール
JP2006216843A (ja) メモリカードおよびプリント配線板
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조
JP2004172426A (ja) 電子装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701