JP2015023108A - プリント配線板、プリント回路板及びプリント回路板の製造方法 - Google Patents

プリント配線板、プリント回路板及びプリント回路板の製造方法 Download PDF

Info

Publication number
JP2015023108A
JP2015023108A JP2013149064A JP2013149064A JP2015023108A JP 2015023108 A JP2015023108 A JP 2015023108A JP 2013149064 A JP2013149064 A JP 2013149064A JP 2013149064 A JP2013149064 A JP 2013149064A JP 2015023108 A JP2015023108 A JP 2015023108A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solder
electronic component
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013149064A
Other languages
English (en)
Other versions
JP2015023108A5 (ja
JP6153406B2 (ja
Inventor
啓悟 中澤
Keigo Nakazawa
啓悟 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013149064A priority Critical patent/JP6153406B2/ja
Priority to US14/103,608 priority patent/US9474166B2/en
Priority to CN201310692958.7A priority patent/CN103889143B/zh
Publication of JP2015023108A publication Critical patent/JP2015023108A/ja
Publication of JP2015023108A5 publication Critical patent/JP2015023108A5/ja
Application granted granted Critical
Publication of JP6153406B2 publication Critical patent/JP6153406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】はんだによる放熱板と各接続用ランドとの未接合を解消すること。【解決手段】プリント回路板300は、放熱板202を有する半導体パッケージ200が実装される表層において放熱板202に相対する位置に配置された伝熱パターン111と、伝熱パターン111の表面に形成されたソルダーレジスト140と、を備える。伝熱パターン111は、ソルダーレジスト140から露出する複数の接続用ランド160を有している。各接続用ランド160は、円形状に形成された円形部161と、円形部161の外縁161aから突出する突出部162と、を有する。【選択図】図1

Description

本発明は、プリント配線板、電子部品を備えたプリント回路板、及びプリント回路板の製造方法に関する。
QFP型、SOP型等のリード電極を有する電子部品では、電子部品の発熱を外部に逃がすため裏面(実装面)に放熱板が設けられている。この放熱板を電子部品が実装されるプリント配線板の表面の伝熱パターンとはんだにより接合することにより、電子部品の熱が放熱される。この時、電子部品のリード端子(電極)の底面から放熱板の底面までの間には所定の隙間(スタンドオフ)が形成されている。一般的にJEDECのパッケージ規格などにより、スタンドオフは100±50μmである。
この放熱板付き電子部品は、端子数を多くすることが可能なため、比較的高密度実装に用いられる。電子部品を実装するためのはんだを供給する際には、メタルマスクを使用して所定の領域にクリームはんだが塗布される。また製造上の効率化を図るため、電子部品の電極が接合されるランドに供給されるクリームはんだと、電子部品の放熱板とプリント配線板の伝熱パターンとを接合するクリームはんだは、同じマスクを使用して、同じ工程で供給されることとなる。
しかしながら、電子部品の電極間のピッチが0.4mm程度になると、電極間のはんだのブリッジを防止するため、電極を接合する際のクリームはんだの厚みをできるだけ薄くしなければならない。しかしながら、前述のスタンドオフには±50μmの公差があり、クリームはんだの厚みが薄くなると、スタンドオフが大きい場合は、電子部品の放熱板とプリント配線板の伝熱パターンとの未接合が発生することがあった。
そこで、伝熱パターンの表面にソルダーレジストを塗布した部分と塗布しない部分(レジスト開口)とを設け、そのレジスト開口を円形状にして伝熱パターン上に複数の接続用ランドを形成する技術が提案されている(特許文献1参照)。特許文献1では、クリームはんだは、電子部品の放熱板と同一形状かつ同一面積でソルダーレジストと複数の接続用ランドの双方に塗布する。クリームはんだの溶融時にソルダーレジストの部分に塗布されたクリームはんだが表面張力で各接続用ランドに移動して盛り上がる凝集効果が得られる。電子部品のスタンドオフが生産時の公差でばらつき、クリームはんだの厚み以上となった場合でも、電子部品の放熱板と伝熱パターンの各接続用ランドとの未接合を抑制しようとしている。
特開2006−303392号公報
しかしながら、前記特許文献1では、伝熱パターンの表面の全面(はんだを接続用ランドとそれ以外のレジスト領域)にクリームはんだを塗布している。伝熱パターン表面に生成されたソルダーレジストの厚みには、製造上の理由からばらつきが生じる。即ち、ソルダーレジストの厚い部分と薄い部分とが生じる。
検討の結果、クリームはんだ印刷時に、ソルダーレジストの薄い部分に対応する接続用ランドでは、クリームはんだの供給不足が起きることが分かった。即ち、クリームはんだを塗布した後には、クリームはんだを均すために、スキージによりクリームはんだをかき取る必要がある。その際にクリームはんだは、ソルダーレジストの開口部の側壁面のうち、クリームはんだをかき取る方向の終端側の側壁面に引っ掛かることで、接続用ランドに留まることとなる。そのため、ソルダーレジストの厚みが薄い部分の側壁面があると、クリームはんだが引っ掛かりにくくなってしまい、ソルダーレジストの厚みが薄い部分に対応する接続用ランドでは、クリームはんだの供給不足が生じる。クリームはんだの供給不足が生じると、電子部品の放熱板と伝熱パターンの各接続用ランドとの間で未接合が発生してしまい、電子部品の放熱効果が低下する問題があった。
そこで、本発明は、はんだによる放熱板と各接続用ランドとの未接合を解消できるプリント配線板、プリント回路板及びプリント回路板の製造方法を提供する。
本発明のプリント配線板は、放熱板を有する電子部品が実装される表層において前記電子部品の前記放熱板に相対する位置に配置された伝熱パターンと、前記伝熱パターンの表面に形成されたソルダーレジストと、を備えたプリント配線板において、前記伝熱パターンは、前記ソルダーレジストから露出する複数の接続用ランドを有し、前記各接続用ランドは、円形状に形成された円形部と、前記円形部の外縁から突出する突出部と、を有することを特徴とする。
本発明によれば、放熱板と各接続用ランドとの未接合が解消され、プリント配線板に実装される電子部品を効果的に放熱することができる。
第1実施形態に係るプリント回路板の概略構成を示す図である。 第1実施形態のプリント配線板の接続用ランドを示す平面図である。 第2実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 第3実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 第4実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 第5実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 第6実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 第7実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。 実施例のプリント配線板と比較例のプリント配線板においてクリームはんだを印刷したときの結果を示す説明図である。 比較例のプリント配線板を示す説明図である。
まず本発明の実施の形態を説明する前に、クリームはんだをプリント配線板に印刷する時に生じるはんだの供給が不足する現象について説明する。
図10は、比較例のプリント配線板を示す説明図である。図10(a)は、円形状の接続用ランドとソルダーレジストを示したプリント配線板の平面図である。図10(b)は、図10(a)のZ−Z線に沿うプリント配線板の断面図である。図10(c)は、図10(b)において、不図示のスキージを用いて矢印V方向にクリームはんだを塗布した状態を示すプリント配線板の断面図である。
図10(b)に示すように、比較例のプリント配線板100Zは、伝熱パターン111Zと、伝熱パターン111Z上に形成されたソルダーレジスト140Zとを備えている。伝熱パターン111Zは、図10(a)に示すように、ソルダーレジスト140Zに形成された各開口部から外部に露出する複数の円形状の接続用ランド160Zを有する。図10(b)に示すように、ソルダーレジスト140Zの厚み(高さ)は、製造上の理由により、位置によってばらつきがある。図10(b)では、ソルダーレジスト140Zの厚みが、側壁面141Zの部分よりも側壁面142Zの部分の方が薄い。
クリームはんだ150Aを塗布した後、図10(c)に示すように、右側から左側に矢印V方向に不図示のスキージを用いて均す。クリームはんだ150Aは、ソルダーレジスト140Zにおける開口部の側壁面141Z,142Zに引っ掛かり、接続用ランド160Zに供給される。
しかし、図10(c)のように、クリームはんだ150Aは、ソルダーレジスト140Zの厚みが相対的に薄い部分の側壁面142Zには引っ掛かりにくくなる。そのため、クリームはんだ150Aの印刷時に、ソルダーレジスト140Zの薄い部分に近接する接続用ランド160Zで、はんだの供給不足が起きる。即ち、クリームはんだ150Aを印刷する時に生じるはんだの供給が不足する理由は、ソルダーレジスト140Zの厚さのばらつきにあると考えられる。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、第1実施形態に係るプリント回路板の概略構成を示す図である。図1(a)は、プリント配線板における電子部品が搭載される部分を示す平面図、図1(b)は、図1(a)のA−A線に沿うプリント回路板の断面図である。
プリント回路板300は、電子部品としての半導体パッケージ200と、プリント配線板100とを備えている。半導体パッケージ200は、プリント配線板100に実装されている。
半導体パッケージ200は、QFP(Quad Flat Package)型の半導体パッケージである。半導体パッケージ200は、パッケージ本体201と、パッケージ本体201の底面に設けられた四角形状の放熱板202と、パッケージ本体201から突出する複数のリード(電極)203と、を備えている。
プリント配線板100は、第1表層である表層101と、表層101に対して裏側の第2表層である表層102とが、誘電体層103を介して積層された2層構造のプリント配線板である。表層101,102は、導体パターンが配置される導体層である。なお、第1実施形態では、導体層が2層のプリント配線板100の場合について説明するが、導体層が3層以上のプリント配線板であってもよい。その際、プリント配線板は、表層101と表層102との間に内層(導体層)が誘電体層を介して積層された多層構造となる。なお、プリント配線板100は、図示は省略するが、厚み方向(積層方向)にみて、四角形状に形成されている。
半導体パッケージ200は、プリント配線板100の表層101に実装される。つまり、表層101は、半導体パッケージ200が実装される実装面である。
プリント配線板100は、表層101において半導体パッケージ200の放熱板202に相対する位置に配置された伝熱パターン111を有している。伝熱パターン111は、放熱板202と略同一形状かつ略同一面積の四角形状の板状の導体パターンである。第1実施形態では、この伝熱パターン111は、正方形状の板状の導体パターンである。
また、プリント配線板100は、表層101において伝熱パターン111の外周に伝熱パターン111と間隔をあけて配置され、半導体パッケージ200のリード203がはんだで接合される複数のリード用ランド(電極用ランド)112を有している。これら複数のリード用ランド112は、互いに間隔をあけて直線状に配列されている。
第1実施形態では、半導体パッケージ200がQFP型であるため、複数のリード用ランド112は、伝熱パターン111の四辺に沿って配列されている。したがって、リード用ランド112の配列方向は、伝熱パターン111の1辺に沿う矢印X方向と、矢印X方向に直交する矢印Y方向の2方向ある。そして、伝熱パターン111は、複数のリード用ランド112に囲われている。
半導体パッケージ200の各リード203は、はんだで各リード用ランド112に接合される。このとき、半導体パッケージ200の放熱板202とプリント配線板100の伝熱パターン111とは、互いに対向している。また、半導体パッケージ200の放熱板202とプリント配線板100の伝熱パターン111との間には、スタンドオフ(リード203の底面と放熱板202の底面との間の距離)dがある。放熱板202と伝熱パターン111との間には、これらを熱的に接続するために、はんだ接合部としてのはんだ150が設けられている。
各表層101,102には、配線パターンなどを保護するために、ソルダーレジスト140,145がそれぞれ設けられている。ソルダーレジスト140は、表層101に配置された伝熱パターン111の表面にも形成されている。ソルダーレジスト140は、電極用ランドであるリード用ランド112を露出するように形成されている。
ここで、伝熱パターン111の表面において、ソルダーレジスト140が存在する部分と存在しない部分(開口部)とがある。ソルダーレジスト140に複数の開口部を形成することで、伝熱パターン111における複数の接続用ランド160が露出する。
即ち、伝熱パターン111は、ソルダーレジスト140の複数の開口部を通じてソルダーレジスト140から外部に露出する複数(図1(a)では16個)の接続用ランド160を有している。これら複数の接続用ランド160と半導体パッケージ200の放熱板202とが、複数のはんだ接合部としてのはんだ150で接合されている。
各接続用ランド160は、円形状に形成された円形部161と、円形部161の外縁161aから突出する突出部162とを有している。突出部162は、円形部161の直径よりも狭い幅のスリットであり、直線状に延びている。
第1実施形態では、複数の接続用ランド160が、表層101において、正方格子状に配列されている。各接続用ランド160は、互いに同一面積、同一形状に形成されている。つまり、接続用ランド160は、円形部161の中心点が正方格子の格子点に位置するように整列して配置されている。なお、正方格子の辺の延びる方向は、矢印X,Y方向と平行な方向である。
各接続用ランド160は、突出部162を複数有しているのが好ましく、第1実施形態における各接続用ランド160は、突出部162を2つ有している。
これら突出部162は、互いに離間して配置されている。突出部162は、円形部161の外縁161a全体のうち、互いに繋がらないように任意の位置から突出するように形成されている。
図2は、プリント配線板100の接続用ランド160を示す平面図である。第1実施形態では、図2に示すように、接続用ランド160の形状は、円の一部の円弧から突起が出ている形状である。
図2の右側から左側に矢印V方向に、不図示のスキージによりクリームはんだをかき取ると、クリームはんだは、ソルダーレジスト140の各開口部における側壁面141,142に引っ掛かり、各接続用ランド160上に供給される。
ここで、ソルダーレジスト140の開口部における側壁面141は、接続用ランド160の円形部161の外縁に接する部分であり、ソルダーレジスト140の開口部における側壁面142は、接続用ランド160の突出部162の外縁に接する部分である。
このように、第1実施形態の接続用ランド160は、突出部162を有しているので、突出部162に接するソルダーレジスト140の側壁面142において、クリームはんだが引っ掛かり易くなる。これにより、図10に示す円形状の接続用ランド160Zに比べ、クリームはんだが引っ掛かるソルダーレジスト140の側壁面の面積が増える。したがって、ソルダーレジストの厚みが、製造バラツキによって薄い部分が生じた場合でも、クリームはんだが引っ掛かり易くなることで、クリームはんだが接続用ランド160に不足無く供給される。つまり、クリームはんだの印刷時に、ソルダーレジスト140の薄い部分に近接する接続用ランド160にてクリームはんだの供給不足が抑制される。
ここで、プリント回路板300の製造時には、リード用ランド112及び伝熱パターン111の全面に一括してクリームはんだを印刷する。次いで、プリント配線板100上に半導体パッケージ200を載置する。次いで、リフロー工程ではんだを加熱溶融して、リード203とリード用ランド112とをはんだで接合させると共に、放熱板202と伝熱パターン111とをはんだ150で接合させる。このとき、放熱板202と伝熱パターン111との接合不良を抑制するために、伝熱パターン111上に印刷したクリームはんだの溶融時に、伝熱パターン111上にもソルダーレジスト140を形成している。
伝熱パターン111(ソルダーレジスト140)及びリード用ランド112上に一括して印刷されたクリームはんだは、溶融することにより、複数の接続用ランド160に表面張力により凝集する。そのとき、各接続用ランド160の突出部162により、溶融したはんだが突出部162に案内されて円形部161に凝集しやすくなる。この凝集効果により、クリームはんだを塗布した状態よりも溶融した後のはんだの高さがアップする。そして、凝集したはんだが半導体パッケージ200の放熱板202に接触し、凝集したはんだ(及びリード用ランド112に供給したはんだ)が冷却により固化することで、プリント配線板100に対する半導体パッケージ200の実装が完了する。
以上、第1実施形態によれば、各接続用ランド160においてクリームはんだの供給不足が抑制されるので、各接続用ランド160に凝集するはんだ150の高さを確保することができる。これにより、はんだ150による放熱板202と各接続用ランド160との未接合を解消することができる。よって、プリント配線板100に実装される半導体パッケージ200を効果的に放熱することができる。また、印刷検査での良品、不良品の判断が容易になる。
また、第1実施形態では、突出部162は、リード用ランド112の配列方向(矢印X方向及び矢印Y方向の2方向)に対して交差する方向に直線状に延びて形成されている。つまり、突出部162は、プリント配線板100の外縁の辺に対して斜めに配置されている。これにより、スキージによるかき取り方向が矢印X,Y方向のいずれかに平行な方向である場合に、突出部162に対応する側壁面142において効果的にクリームはんだが引っ掛かり易くなる。したがって、クリームはんだの供給不足をより効果的に抑制することができ、放熱板202と各接続用ランド160との未接合をより効果的に解消することができる。
また、各接続用ランド160が突出部162を複数有するので、クリームはんだが引っ掛かる側壁面の面積が更に増加させることができる。したがって、クリームはんだの供給不足をより効果的に抑制することができ、放熱板202と各接続用ランド160との未接合をより効果的に解消することができる。
なお、第1実施形態では、突出部162は、ソルダーレジスト140において直線状に延びたスリットにより形成される場合について説明したが、この形状に限定するものではなく、例えばC字形状等、クリームはんだが引っ掛かる形状であればよい。
[第2実施形態]
次に、本発明の第2実施形態に係るプリント回路板について説明する。図3は、本発明の第2実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、第2実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部であるはんだは、前記第1実施形態と同様であるため、図示を省略している。第2実施形態において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第2実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第2実施形態のプリント配線板100Aの第1表層に実装される。
第2実施形態では、接続用ランド160Aの構成が、前記第1実施形態の接続用ランド160と異なる。なお、図3では接続用ランド160Aは16個図示してある。
第2実施形態の各接続用ランド160Aは、上記第1実施形態と同様の円形状の円形部161と、上記第1実施形態と配置が異なる突出部162Aを有する。第2実施形態でも前記第1実施形態と同様に、各接続用ランド160Aは、突出部162Aを複数(2つ)有する。
複数の接続用ランド160Aは、前記第1実施形態と同様、第1表層において、正方格子状に配列されている。各接続用ランド160Aは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Aは、その円形部161の中心点が正方格子の格子点Pに位置するように整列して配置されている。
各接続用ランド160Aにおける2つの突出部162Aのそれぞれは、リード用ランド112の配列方向(第2実施形態では、矢印X方向及び矢印Y方向の2方向)に対して交差する方向に直線状に延びて形成されている。これにより、スキージによるかき取り方向が矢印X,Y方向のいずれかに平行な方向である場合に、突出部162Aに対応するソルダーレジスト140の側壁面において効果的にクリームはんだが引っ掛かり易くなる。したがって、クリームはんだの供給不足をより効果的に抑制することができ、放熱板202と各接続用ランド160Aとの未接合をより効果的に解消することができる。よって、プリント配線板100Aに実装される半導体パッケージ200を効果的に放熱することができる。また、印刷検査での良品、不良品の判断が容易になる。
各接続用ランド160Aにおける2つの突出部162Aのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Aにおける2つの突出部162Aのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
そして、各突出部162Aは、正方格子の格子点Pの対角を結ぶように形成されている。具体的に説明すると、各突出部162Aが沿う直線L1は、正方格子の対角の2つの格子点Pを通過する対角線、即ち、矢印X,Y方向に対して45度傾いた直線である。したがって、各突出部162Aは、矢印X,Y方向に対して45度傾いて形成されている。これにより、スキージによるかき取り方向が矢印X,Y方向と平行ないずれの方向であっても、各突出部162Aにおいてクリームはんだが効果的に引っ掛かり、クリームはんだの供給不足をより効果的に抑制することができる。したがって、放熱板202と各接続用ランド160Aとの未接合をより効果的に解消することができる。
なお、直線L1の延びる方向(即ち、突出部162Aの突出方向)は、正方格子の対角を結ぶ方向に限らず、任意の方向に設定可能である。
[第3実施形態]
次に、本発明の第3実施形態に係るプリント回路板について説明する。図4は、本発明の第3実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、第3実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部であるはんだは、前記第1実施形態と同様であるため、図示を省略している。第3実施形態において、前記第1,第2実施形態と同様の構成については、同一符号を付して説明を省略する。
第3実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第3実施形態のプリント配線板100Bの第1表層に実装される。
第3実施形態では、接続用ランド160Bの構成が、前記第1実施形態の接続用ランド160と異なる。なお、図4では接続用ランド160Bは16個図示してある。
第3実施形態の各接続用ランド160Bは、上記第1実施形態と同様の円形状の円形部161と、上記第1実施形態と配置が異なる突出部162Bを有する。第3実施形態でも前記第1実施形態と同様に、各接続用ランド160Bは、突出部162Bを複数(2つ)有する。
複数の接続用ランド160Bは、前記第1実施形態と同様、第1表層において、正方格子状に配列されている。各接続用ランド160Bは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Bは、その円形部161の中心点が正方格子の格子点Pに位置するように整列して配置されている。
各接続用ランド160Bにおける2つの突出部162Bのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Bにおける2つの突出部162Bのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
そして、各突出部162Bは、正方格子の格子点Pの対角を結ぶように形成されている。具体的に説明すると、各突出部162Bが沿う直線L1は、正方格子の対角の2つの格子点Pを通過する対角線、即ち、矢印X,Y方向に対して45度傾いた直線である。したがって、各突出部162Bは、矢印X,Y方向に対して45度傾いて形成されている。これにより、スキージによるかき取り方向が矢印X,Y方向と平行ないずれの方向であっても、各突出部162Bにおいてクリームはんだが効果的に引っ掛かり、クリームはんだの供給不足をより効果的に抑制することができる。したがって、放熱板202と各接続用ランド160Bとの未接合をより効果的に解消することができる。よって、プリント配線板100Bに実装される半導体パッケージ200を効果的に放熱することができる。また、印刷検査での良品、不良品の判断が容易になる。
第3実施形態では、互いに隣接する2つの接続用ランド160Bの突出部同士、つまり互いに隣接する2つの接続用ランド160Bそれぞれの1つの突出部162B同士が連結されている。
これにより、突出部162B同士が繋がっているため、溶融後のはんだの高さが各接続用ランド160B間で均一化される。これにより半導体パッケージ200(図1(b)参照)の傾きを効果的に抑制することができ、はんだ凝集のばらつきによる接合面積減少を効果的に抑制することができる。
また、第3実施形態では、直線L1上に位置する全ての接続用ランド160Bの突出部162B同士が連結されている。したがって、溶融後のはんだの高さが各接続用ランド160B間でより効果的に均一化される。
[第4実施形態]
次に、本発明の第4実施形態に係るプリント回路板について説明する。図5は、本発明の第4実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、第4実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部であるはんだは、前記第1実施形態と同様であるため、図示を省略している。第4実施形態において、前記第1〜第3実施形態と同様の構成については、同一符号を付して説明を省略する。
第4実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第4実施形態のプリント配線板100Cの第1表層に実装される。
第4実施形態では、接続用ランド160Cの構成が、前記第1実施形態の接続用ランド160と異なる。なお、図5では接続用ランド160Cは16個図示してある。
第4実施形態の各接続用ランド160Cは、上記第1実施形態と同様の円形状の円形部161と、4つの突出部162Cとを有する。
複数の接続用ランド160Cは、前記第1実施形態と同様、第1表層において、正方格子状に配列されている。各接続用ランド160Cは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Cは、その円形部161の中心点が正方格子の格子点Pに位置するように整列して配置されている。
4つの突出部162Cのうち、2つの突出部162Cのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Cにおける2つの突出部162Cのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
また、4つの突出部162Cのうち、別の2つの突出部162Cのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第2直線である直線L2に沿って突出するように形成されている。つまり、各接続用ランド160Cにおける別の2つの突出部162Cのそれぞれは、円形部161の外縁161aと直線L2とが交差する各交差点から直線L2に沿って突出するように形成されている。
ここで、直線L2は、直線L1に対して交差(第4実施形態では直交)する直線である。また、直線L2は、正方格子の対角のうち、直線L1と交差しない対角を結ぶ対角線である。
第4実施形態では、互いに隣接する4つの接続用ランド160Cの突出部162Cが連結されている。そして、第4実施形態では、全ての接続用ランド160Cが突出部162Cで連結されている。換言すると、第4実施形態では、突出部162Cがつづら折り状に形成されている。
以上、第4実施形態によれば、各接続用ランド160Cが、直線L1に沿う2つの突出部162Cとは別の直線L2沿う2つの突出部162Cを有する。これら4つの突出部162Cにより、伝熱パターン111の表面に塗布されたソルダーレジスト140の厚みが薄い部分があり、クリームはんだがどの方向から印刷されても、ソルダーレジスト140の側壁面にクリームはんだがより引っかかり易くなる。これにより、はんだ接合部による放熱板と各接続用ランド160Cとの未接合を解消することができる。よって、プリント配線板100に実装される半導体パッケージ200(図1(b))を効果的に放熱することができる。また、印刷検査での良品、不良品の判断が容易になる。
また、突出部162C同士が繋がっているため、溶融後のはんだの高さが各接続用ランド160C間で均一化される。これにより半導体パッケージ200の傾きを効果的に抑制することができ、はんだ凝集のばらつきによる接合面積減少を効果的に抑制することができる。
なお、各突出部162C同士が連結される場合について説明したが、これに限定するものではなく、連結されていない場合であってもよい。
[第5実施形態]
次に、本発明の第5実施形態に係るプリント回路板について説明する。図6は、本発明の第5実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、第5実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部であるはんだは、前記第1実施形態と同様であるため、図示を省略している。第5実施形態において、前記第1〜第4実施形態と同様の構成については、同一符号を付して説明を省略する。
第5実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第5実施形態のプリント配線板100Dの第1表層に実装される。
第5実施形態では、接続用ランド160Dの構成が、前記第1実施形態の接続用ランド160と異なる。なお、図6では接続用ランド160Dは16個図示してある。
第5実施形態の各接続用ランド160Dは、上記第1実施形態と同様の円形状の円形部161と、4つの突出部162Dとを有する。
複数の接続用ランド160Dは、前記第1実施形態と同様、第1表層において、正方格子状に配列されている。各接続用ランド160Dは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Dは、その円形部161の中心点が正方格子の格子点Pに位置するように整列して配置されている。
4つの突出部162Dのうち、2つの突出部162Dのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Dにおける2つの突出部162Dのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
また、4つの突出部162Dのうち、別の2つの突出部162Dのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第2直線である直線L2に沿って突出するように形成されている。つまり、各接続用ランド160Dにおける別の2つの突出部162Dのそれぞれは、円形部161の外縁161aと直線L2とが交差する各交差点から直線L2に沿って突出するように形成されている。
ここで、直線L1は、矢印Y方向に並行に延びる直線であり、直線L2は、直線L1に対して交差(第5実施形態では直交)する直線である。即ち、第5実施形態では、4つの突出部162Dが+字状に配置されている。
以上、第5実施形態によれば、各接続用ランド160Dが、直線L1に沿う2つの突出部162Dとは別の直線L2に沿う2つの突出部162Dを有する。これら4つの突出部162Dにより、伝熱パターン111の表面に塗布されたソルダーレジスト140の厚みが薄い部分があり、クリームはんだがどの方向から印刷されても、ソルダーレジスト140の側壁面にクリームはんだがより引っかかり易くなる。これにより、はんだ接合部による放熱板と各接続用ランド160Dとの未接合を解消することができる。よって、プリント配線板100Dに実装される半導体パッケージ200を効果的に放熱することができる。また、印刷検査での良品、不良品の判断が容易になる。
なお、第5実施形態では、突出部162D同士が繋がらない形状であるが、上記第4実施形態のように繋がっていてもよい。突出部162D同士を接続させた場合、溶融後のはんだの高さが各接続用ランド160D間で均一化される。これにより半導体パッケージ200の傾きを効果的に抑制することができ、はんだ凝集のばらつきによる接合面積減少を効果的に抑制することができる。
[第6実施形態]
次に、本発明の第6実施形態に係るプリント回路板について説明する。図7は、本発明の第6実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、第6実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだ接合部であるはんだは、前記第1実施形態と同様であるため、図示を省略している。第6実施形態において、前記第1〜第5実施形態と同様の構成については、同一符号を付して説明を省略する。
第6実施形態においても、電子部品は、前記第1実施形態の半導体パッケージ200と同様の構成のQFP型の半導体パッケージであり、第6実施形態のプリント配線板100Eの第1表層に実装される。
第6実施形態では、接続用ランド160Eの数及び配列が、前記第5実施形態の接続用ランド160Dと異なる。なお、図7では接続用ランド160Eは25個図示してある。
第6実施形態の各接続用ランド160Eは、上記第1実施形態と同様の円形状の円形部161と、4つの突出部162Eとを有する。
複数の接続用ランド160Eは、前記第1実施形態と同様、第1表層において、正方格子状に配列されている。各接続用ランド160Eは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Eは、その円形部161の中心点が正方格子の格子点Pに位置するように整列して配置されている。
ここで、前記第1〜第5実施形態では、正方格子の4辺が矢印X方向又は矢印Y方向に平行な場合について説明したが、第6実施形態では、正方格子の4辺が矢印X,Y方向に対して45度傾いている。
4つの突出部162Eのうち、2つの突出部162Eのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Eにおける2つの突出部162Dのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
また、4つの突出部162Eのうち、別の2つの突出部162Eのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する直線L2に沿って突出するように形成されている。つまり、各接続用ランド160Eにおける別の2つの突出部162Eのそれぞれは、円形部161の外縁161aと直線L2とが交差する各交差点から直線L2に沿って突出するように形成されている。
ここで、直線L1は、矢印Y方向に平行に延びる直線であり、直線L2は、直線L1に対して交差(第6実施形態では直交)する直線である。即ち、第6実施形態では、4つの突出部162Eが+字状に配置されている。
接続用ランド160Eは、矢印X,Y方向に対して45度傾いた正方格子状に配列されているので、千鳥模様の配列となる。これにより、上記第1〜第5実施形態のように配置したときと比べ、接続用ランド160Eを密に配置することができ、電子部品の放熱板とプリント配線板100Eの伝熱パターン111との接合をより多くすることができる。
[第7実施形態]
次に、本発明の第7実施形態に係るプリント回路板について説明する。図8は、本発明の第7実施形態に係るプリント配線板における電子部品が搭載される部分を示す平面図である。なお、本第7実施形態において、プリント配線板に実装される電子部品、及び電子部品の放熱板とプリント配線板の放熱パターンとを接合するはんだは図示を省略している。また、プリント配線板において、前記第1実施形態と同様の構成については、同一符号を付して説明を省略する。
第7実施形態では電子部品は、SOP型(Small Outline Package)の半導体パッケージであり、第7実施形態のプリント配線板100Fの第1表層に実装されるが、リードの配置構成がQFP型の半導体パッケージと異なる。したがって、第7実施形態では、半導体パッケージがSOP型であるため、リード用ランド112は、伝熱パターン111の互いに対向する2辺(長辺)に沿って複数配置されている。なお、SOP型の半導体パッケージの本体は、平面視長方形状であるため、その放熱板も平面視長方形状であり、放熱板に対向する伝熱パターン111も平面視長方形状である。
更に、第7実施形態では、接続用ランド160Fの構成が前記第2実施形態の接続用ランド160Aと同様であるが、接続用ランド160Fの数及び配列が、前記第2実施形態の接続用ランド160Aと異なる。
第7実施形態の各接続用ランド160Fは、上記第1実施形態と同様の円形状の円形部161と、2つの突出部162Fとを有する。各突出部162Fは、直線状に延びて形成されている。
複数の接続用ランド160Fは、第1表層において、三角格子状に配列されている。各接続用ランド160Fは、互いに略同一面積、略同一形状に形成されている。つまり、各接続用ランド160Fは、その円形部161の中心点が三角格子の格子点Pに位置するように整列して配置されている。つまり、接続用ランド160Fは、三角格子状に配列されているので、千鳥模様の配列となる。
各接続用ランド160Fにおける2つの突出部162Fのそれぞれは、円形部161の外縁161aから、円形部161の中心点Pを通過する第1直線である直線L1に沿って突出するように形成されている。つまり、各接続用ランド160Fにおける2つの突出部162Fのそれぞれは、円形部161の外縁161aと直線L1とが交差する各交差点から直線L1に沿って突出するように形成されている。
各突出部162Fが沿う直線L1は、矢印X方向に対して45度傾いた直線である。したがって、各突出部162Fは、矢印X方向に対して45度傾いて形成されている。これにより、スキージによるかき取り方向が矢印X,Y方向と平行ないずれの方向であっても、各突出部162Fにおいてクリームはんだが効果的に引っ掛かり、クリームはんだの供給不足をより効果的に抑制することができる。したがって、半導体パッケージの放熱板と各接続用ランド160Fとの未接合をより効果的に解消することができる。
また第7実施形態では、接続用ランド160Fが三角格子状に配列されているので、上記第1〜第5実施形態のように配置したときと比べ、接続用ランド160Fを密に配置することができる。したがって、電子部品の放熱板とプリント配線板100Fの伝熱パターン111との接合をより多くすることができる。
なお、接続用ランド160Fが前記第2実施形態と同様の構成である場合について説明したが、突出部162Fの数及び配置は以上の第7実施形態の説明に限定するものではない。例えば、接続用ランド160Fの突出部が、前記第1、第4、第5実施形態と同様の構成であってもよい。
[実施例]
図4に示した接続用ランド160Bを正方格子状に配列させ、その配列数を縦1〜10、横1〜10と数を変えて100パターンのプリント配線板上にクリームはんだをそれぞれ印刷する実験を行った。
この時のクリームはんだ印刷は、接続用ランド160B、ソルダーレジスト140を問わず一括で印刷し、クリームはんだの厚さを130μm、印刷速度は100mm/sとした。
各接続用ランド160Bは、円形状の円形部161と、円形部161の一部の円弧から突出ている2つの突出部162Bとを有している。
複数の接続用ランド160Bは正方格子状に配列され、2つの突出部162Bは、格子点Pの対角を結ぶ直線L1に沿って直線状に形成されている。直線L1に沿う接続用ランド160Bにおいて、互いに隣接する2つの接続用ランド160Bの突出部162B同士が連結されている。
接続用ランド160Bの円形部161の径を0.6mm、正方格子の辺に沿う2つの接続用ランド160Bの円形部161の間隔を0.7mm、突出部162Bの幅を0.15mmとした。
一方、比較のため、接続用ランドを突出部のない円形状とし、接続用ランドの径を0.6mm、接続用ランドと接続用ランドの間隔を0.7mmとした。
図9は、実施例のプリント配線板と比較例のプリント配線板においてクリームはんだを印刷したときの結果を示す説明図である。図9(a)は、実施例のプリント配線板においてクリームはんだを印刷したときの結果、図9(b)は、比較例のプリント配線板においてクリームはんだを印刷したときの結果を示す。図9(a)及び図9(b)において、クリームはんだの印刷時に接続用ランドへのはんだ供給不足が無い場合を○、不足がある場合を×と表記した。
その結果、実施例においては、図9(a)に示すように、100パターンのプリント配線板全てにおいて接続用ランドへのはんだ供給不足が無いことを確認した。
また、比較例では、図9(b)に示すように、接続用ランドへのはんだ供給不足が接続用ランドの配列数が多い時に発生することを確認した。これは伝熱パターン表面に塗布されるソルダーレジストの厚みが、製造上の理由によりばらつきが生じるためである。
比較例では、接続用ランドの配列数が少なく、供給不足が無い部分のソルダーレジストの厚みが約35μmであった。また、比較例では、はんだの供給不足が発生した接続用ランドの周囲のソルダーレジストの厚みが約20μmであった。ソルダーレジストの薄い部分に近接する接続用ランドで、はんだの供給不足が起きていたことを確認した。
これらの実験より、接続用ランドが、円形部と、円形部の一部の円弧から突出する突出部とを有していることにより、クリームはんだの印刷時に発生する供給不足を抑制する効果があることを確認した。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
前記第1〜第7実施形態では、各接続用ランドが、突出部を複数有する場合について説明したが、これに限定するものではない。各接続用ランドが、突出部を1つ有する場合であってもよい。
また、前記第1〜第6実施形態では、電子部品が、QFP型の半導体パッケージである場合について説明したが、電子部品が、SOP型の半導体パッケージであってもよい。同様に、前記第7実施形態では、電子部品が、SOP型の半導体パッケージである場合について説明したが、電子部品が、QFP型の半導体パッケージであってもよい。
また、前記第1〜第7実施形態では、接続用ランドが正方格子状又は三角格子状に配列される場合について説明したが、別の格子状に配列される場合、又は格子状ではなくランダムに配置される場合であってもよい。
100…プリント配線板、101…表層、111…伝熱パターン、140…ソルダーレジスト、160…接続用ランド、161…円形部、161a…外縁、162…突出部、200…半導体パッケージ(電子部品)、202…放熱板、203…リード(電極)、300…プリント回路板

Claims (12)

  1. 放熱板を有する電子部品が実装される表層において前記電子部品の前記放熱板に相対する位置に配置された伝熱パターンと、前記伝熱パターンの表面に形成されたソルダーレジストと、を備えたプリント配線板において、
    前記伝熱パターンは、前記ソルダーレジストから露出する複数の接続用ランドを有し、
    前記各接続用ランドは、円形状に形成された円形部と、前記円形部の外縁から突出する突出部と、を有することを特徴とするプリント配線板。
  2. 前記伝熱パターンの外周に直線状に互いに間隔をあけて配列され、前記電子部品の電極が接合される複数の電極用ランドを備え、
    前記突出部は、前記電極用ランドの配列方向に対して交差する方向に直線状に延びることを特徴とする請求項1に記載のプリント配線板。
  3. 前記各接続用ランドは、前記突出部を複数有することを特徴とする請求項1又は2に記載のプリント配線板。
  4. 前記複数の突出部のうち2つの突出部のそれぞれは、前記円形部の外縁から、前記円形部の中心を通過する第1直線に沿って突出することを特徴とする請求項1又は2に記載のプリント配線板。
  5. 前記複数の突出部のうち、前記2つの突出部とは別の2つの突出部のぞれぞれは、前記円形部の外縁から、前記第1直線に対して交差するように前記円形部の中心を通過する第2直線に沿って突出することを特徴とする請求項4に記載のプリント配線板。
  6. 前記複数の接続用ランドのうち互いに隣接する接続用ランドの突出部同士が連結されていることを特徴とする請求項1乃至5のいずれか1項に記載のプリント配線板。
  7. 前記複数の接続用ランドが、正方格子状に配列されていることを特徴とする請求項1乃至6のいずれか1項に記載のプリント配線板。
  8. 前記複数の接続用ランドが、三角格子状に配列されていることを特徴とする請求項1乃至6のいずれか1項に記載のプリント配線板。
  9. 請求項1乃至8のいずれか1項に記載のプリント配線板と、
    前記プリント配線板の表層に実装された、放熱板を有する電子部品と、
    前記電子部品の前記放熱板と前記プリント配線板の前記伝熱パターンとを接合するはんだ接合部と、を備えたことを特徴とするプリント回路板。
  10. 前記電子部品が、QFP型の半導体パッケージであることを特徴とする請求項9に記載のプリント回路板。
  11. 前記電子部品が、SOP型の半導体パッケージであることを特徴とする請求項9に記載のプリント回路板。
  12. 請求項1乃至8のいずれか1項に記載のプリント配線板の表層に、放熱板を有する電子部品を実装するプリント回路板の製造方法において、
    前記プリント配線板の伝熱パターンにクリームはんだを一括して印刷し、
    前記クリームはんだを加熱溶融し、固化することで、前記電子部品を前記プリント配線板に実装することを特徴とするプリント回路板の製造方法。
JP2013149064A 2012-12-21 2013-07-18 プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器 Active JP6153406B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013149064A JP6153406B2 (ja) 2013-07-18 2013-07-18 プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器
US14/103,608 US9474166B2 (en) 2012-12-21 2013-12-11 Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
CN201310692958.7A CN103889143B (zh) 2012-12-21 2013-12-17 印刷布线板、印刷电路板和用于制造印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013149064A JP6153406B2 (ja) 2013-07-18 2013-07-18 プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器

Publications (3)

Publication Number Publication Date
JP2015023108A true JP2015023108A (ja) 2015-02-02
JP2015023108A5 JP2015023108A5 (ja) 2016-08-25
JP6153406B2 JP6153406B2 (ja) 2017-06-28

Family

ID=52487327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013149064A Active JP6153406B2 (ja) 2012-12-21 2013-07-18 プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP6153406B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075864A1 (ko) * 2022-10-05 2024-04-11 엘지전자 주식회사 인쇄회로기판 및 그의 솔더링 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264928A (ja) * 1995-03-22 1996-10-11 Nec Corp はんだバンプ形成用パッド
JP2006303392A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd プリント配線板と電子回路基板及びその製造方法
JP2008021859A (ja) * 2006-07-13 2008-01-31 Mitsubishi Electric Corp プリント配線板
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264928A (ja) * 1995-03-22 1996-10-11 Nec Corp はんだバンプ形成用パッド
JP2006303392A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd プリント配線板と電子回路基板及びその製造方法
JP2008021859A (ja) * 2006-07-13 2008-01-31 Mitsubishi Electric Corp プリント配線板
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075864A1 (ko) * 2022-10-05 2024-04-11 엘지전자 주식회사 인쇄회로기판 및 그의 솔더링 방법

Also Published As

Publication number Publication date
JP6153406B2 (ja) 2017-06-28

Similar Documents

Publication Publication Date Title
JP6415111B2 (ja) プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
JP2010245455A (ja) 基板および半導体装置
JP2013219170A (ja) 基板装置
JP5213074B2 (ja) プリント配線板及びそれに用いるパッド設計手法
JP6153406B2 (ja) プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器
JP2009182229A (ja) 配線回路基板およびその製造方法
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP6311568B2 (ja) 電子装置
US10181437B2 (en) Package substrate and method of manufacturing package substrate
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP7423462B2 (ja) 実装基板及び半導体装置
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
TWI701980B (zh) 電路模組及其組裝方法
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
CN219740730U (zh) 焊盘结构、pcb板及电子设备
JP2018129464A (ja) プリント回路基板及びプリント回路装置
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2024039752A (ja) 半導体装置
JP2022122467A (ja) プリント配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170530

R151 Written notification of patent or utility model registration

Ref document number: 6153406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151