JP6415111B2 - プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 - Google Patents

プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 Download PDF

Info

Publication number
JP6415111B2
JP6415111B2 JP2014109101A JP2014109101A JP6415111B2 JP 6415111 B2 JP6415111 B2 JP 6415111B2 JP 2014109101 A JP2014109101 A JP 2014109101A JP 2014109101 A JP2014109101 A JP 2014109101A JP 6415111 B2 JP6415111 B2 JP 6415111B2
Authority
JP
Japan
Prior art keywords
electrode pad
solder
reinforcing
electrode pads
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014109101A
Other languages
English (en)
Other versions
JP2015026822A (ja
Inventor
龍一 渋谷
龍一 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014109101A priority Critical patent/JP6415111B2/ja
Publication of JP2015026822A publication Critical patent/JP2015026822A/ja
Application granted granted Critical
Publication of JP6415111B2 publication Critical patent/JP6415111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10257—Hollow pieces of metal, e.g. used in connection between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、互いに対向する２つの電極パッド同士をはんだ接合部で接合したプリント回路板、半導体装置の接合構造及びプリント回路板の製造方法に関する。
近年、デジタルスチルカメラやデジタルビデオカメラ等のデジタル電子機器は、軽薄短小化、多機能化が常に求められている。これを実現するためには、電子機器内の電子部品の軽薄短小化と多機能化を促進し、高密度にプリント配線板へ実装することが必要である。これらの要求を実現する実装技術として、接続電極を高密度に配置できるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が多く用いられている。また、さらなる薄型化の要求から、接続電極部にはんだバンプを用いず、はんだペーストによって接続するＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）の半導体パッケージも採用されている。
ＬＧＡの半導体パッケージでは、接続に用いられる個々のはんだ接合部の体積が、ＢＧＡの半導体パッケージよりも小さくなる。また、接続後の半導体パッケージとプリント配線板との間の高さが低くなる（１００μｍ〜２００μｍ程度）。そのため、リフロー加熱によってはんだペーストが軟化した際に周囲に拡がり、隣接端子や隣接部品とブリッジしやすくなる。
特許文献１には、フリップチップ方式の半導体装置において、はんだブリッジの発生を防止するため、パッケージ基板のはんだ接合部に障壁を設けたことが記載されている。
特開２０１１−１４２１８５号公報
半導体パッケージとプリント配線板は、熱膨張係数が異なるため、はんだの加熱溶融時に反りが発生する。しかしながら上記特許文献１の構成は、半導体装置のすべての隣接するはんだ接合部の間に同じ高さの障壁を設けているため、反りにより半導体パッケージとプリント配線板の間の間隔が大きくなった領域のはんだ接合部の接合信頼性は著しく低下する。すなわち、通常の溶融したはんだは、この反りによる応力を緩和することができるが、上記特許文献１の構成の場合、はんだ接合部の間の障壁がこれを阻害することとなってしまう。
また、上記特許文献１の構成では、半導体装置の各電極パッド間にのみ障壁を設けており、半導体装置の外周部には障壁が設けられていない。そのため、リフロー加熱によってはんだペーストが軟化した際に、はんだペーストは半導体装置の外周部に流れ出てしまう。これにより、はんだペーストが分離し、はんだボール化して飛び散り、隣接する他の部品がはんだでブリッジする原因となる問題があった。
そこで、本発明は、パッケージ基板やプリント配線板等の反り量の増大を抑制しつつ抑制された範囲の反りを緩和し、隣接するはんだ接合部や隣接部品とのはんだのブリッジの発生が低減することを目的としている。
本発明のプリント回路板は、表面に配置された複数の第１電極パッドを有するパッケージ基板と、前記パッケージ基板に実装された半導体素子とを有している半導体パッケージと、前記パッケージ基板の表面に対向して配置され、前記第１電極パッドそれぞれに対向する複数の第２電極パッドを有しているプリント配線板と、前記第１電極パッドと前記第２電極パッドとを接合する複数のはんだ接合部と、を備え、前記複数の第１電極パッドは、少なくとも１つの第１補強用電極パッドを含んでおり、前記第１補強用電極パッドは、前記複数の第１電極パッドのうち前記第１補強用電極パッド以外の第１電極パッドよりも面積が大きく形成されており、前記複数の第２電極パッドは、少なくとも１つの第２補強用電極パッドを含んでおり、前記第２補強用電極パッドは、前記第１補強用電極パッドと対向する位置に配置されており、前記複数の第２電極パッドのうち前記第２補強用電極パッド以外の第２電極パッドよりも面積が大きく形成されており、前記複数のはんだ接合部は、前記第１補強用電極パッドと前記第２補強用電極パッドとを接合する少なくとも１つの第１はんだ接合部と、前記第１はんだ接合部以外の第２はんだ接合部とを有しており、少なくとも１つの前記第１はんだ接合部の外周は、はんだ接合された前記パッケージ基板の表面と前記プリント配線板の表面との離間距離分の長さを高さとして有した筒状の囲い部材により囲われていることを特徴とする。
本発明によれば、囲い部材によって、断面積の大きなはんだ接合部を形成するはんだが加熱時に軟化した際に流れ出すのが抑制される。したがって、隣接するはんだ接合部や隣接する他の部品とのはんだのブリッジの発生が低減する。さらに、囲い部材は、パッケージ基板やプリント配線板（配線基板）とは独立した構造物であるため、配線基板の反りを増大させることがなく、はんだ未接合（オープン不良）の発生が低減する。
本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。 図１のＩＩ−ＩＩ面に沿うプリント回路板の断面図である。 囲い部材の別の例を示す概略図である。 本発明の第１実施形態に係るプリント回路板を製造する各製造工程を示す概略説明図である。 本発明の第２実施形態に係るプリント回路板の概略構成を示す概略断面図である。 図５のＶＩ−ＶＩ面に沿うプリント回路板の断面図である。 本発明の第３実施形態に係る囲い部材を配置したプリント配線板を示す概略平面図である。 本発明の第４実施形態に係るプリント回路板の囲い部材の形状を示す概略斜視図である。 実施例のはんだの拡がりを示す透過Ｘ線の概略図である。 比較例に係るプリント配線板の電極配置を示す概略平面図である。 比較例のはんだの拡がりを示す透過Ｘ線の概略図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。電子装置であるプリント回路板１００は、第１半導体装置である半導体パッケージ２００を備えている。半導体パッケージ２００は、パッケージ基板（インターポーザ）２０１と、パッケージ基板２０１に実装された半導体チップ（ダイ）等の半導体素子２０２とを有している。パッケージ基板２０１は、平面視で略四角形状に形成されている。
また、プリント回路板１００は、第２半導体装置の構成要素の１つであるプリント配線板３００を備えている。更に、プリント回路板１００は、複数のはんだ接合部４００と、複数のはんだ接合部４００のうちパッケージ基板２０１の４つの隅部のそれぞれにあるはんだ接合部４００ａの外周面を囲う囲い部材５００と、を備えている。
半導体パッケージ２００は、例えばＣＣＤイメージセンサやＣＭＯＳイメージセンサ等のセンサーパッケージ、メモリーパッケージ、ＣＰＵパッケージ等である。半導体パッケージ２００は、本第１実施形態では、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）の半導体パッケージである。
パッケージ基板２０１は、一方の表面２０１ａにアレイ状に配列された複数の電極パッド（第１電極パッド）２１１を有している。半導体素子２０２は、パッケージ基板２０１の他方の表面２０１ｂに実装され、封止樹脂２０３で封止されている。
パッケージ基板２０１は、表面２０１ａに形成されたソルダーレジスト２０７を有し、ソルダーレジスト２０７に設けられた各開口２０７ａを通じて各電極パッド２１１が外部に露出している。
パッケージ基板２０１は、導体層と絶縁層との積層構造であり、絶縁層に有機物の絶縁体として例えばガラスエポキシが用いられているガラスエポキシ基板である。なお、パッケージ基板２０１としては、セラミック基板やガラス基板、Ｓｉ基板などの無機基板を用いてもよい。また、パッケージ基板２０１上には、半導体素子２０２の他、集積回路、抵抗器、コンデンサー等の部品が搭載されていてもよい。
電極パッド２１１の材料は、例えば、銅を用いることができる。また、ニッケルと金、ニッケルとパラジウムと金のように、多層の金属材料から形成されていても構わない。
ソルダーレジスト２０７は、開口２０７ａの直径が電極パッド２１１の直径よりも小さい、いわゆるＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造でもよい。また、ソルダーレジスト２０７は、開口２０７ａの直径が電極パッド２１１の直径よりも大きい、いわゆるＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造でもよい。
プリント配線板３００は、導体層と絶縁層との積層構造であり、本第１実施形態では、導体層が４つの４層構造である。絶縁層を構成する基材部３１２は、有機物の絶縁体として例えばガラスエポキシが用いられているガラスエポキシ基板である。なお、基材部３１２としては、セラミック基板やガラス基板、Ｓｉ基板などの無機基板を用いてもよい。また、プリント配線板３００上には、半導体パッケージ２００の他、別の半導体パッケージ、抵抗器、コンデンサー等の電子部品が搭載されていてもよい。
プリント配線板３００は、パッケージ基板２０１の表面２０１ａに対向する表面３００ａにアレイ状に配列された、複数の電極パッド（第２電極パッド）３１１を有している。これら電極パッド３１１は、パッケージ基板２０１の電極パッド２１１と同数設けられており、電極パッド２１１に対向する位置に配置されている。
電極パッド３１１の材料は、例えば、銅を用いることができる。また、ニッケルと金、ニッケルとパラジウムと金のように、多層の金属材料から形成されていても構わない。
プリント配線板３００は、電極パッド３１１、基材部３１２の他、更に配線部３１３と、ソルダーレジスト３１４とを有する。
配線部３１３は、（基材部３１２）の一方の表面（半導体パッケージ２００と対向する面）３１２ａと、他方の表面（半導体パッケージ２００と対向しない面）３１２ｂに跨って形成されている。配線部３１３の材料は、例えば、銅を用いることができる。
ソルダーレジスト３１４は、基材部３１２の表面３１２ａ，３１２ｂ上に形成されて、プリント配線板３００の表面３００ａ，３００ｂを構成している。ソルダーレジスト３１４には、各電極パッド３１１に対応する位置に開口３１４ａが形成され、各開口３１４ａを通じて各電極パッド３１１が外部に露出している。
ソルダーレジスト３１４は、開口３１４ａの直径が電極パッド３１１の直径よりも小さい、いわゆるＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造でもよい。また、ソルダーレジスト３１４は、開口３１４ａの直径が電極パッド３１１の直径よりも大きい、いわゆるＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造でもよい。
パッケージ基板２０１の各電極パッド２１１とプリント配線板３００の各電極パッド３１１とは、それぞれはんだからなるはんだ接合部４００で接合されている。これにより、電極パッド２１１と電極パッド３１１とを、電気的及び機械的に接続している。
はんだ接合部４００は、はんだペーストが溶融して固化したもので形成されている。はんだペーストの材料は、例えばスズに、銀、銅、ビスマス等の金属をいずれか一つ以上添加した合金と、フラックス（還元剤）とを混練してペースト状にしたものを用いることができる。
パッケージ基板２０１の複数の電極パッド２１１は、複数の電極パッド２１１の最外周の位置であって４つの隅部にそれぞれ設けられた補強用電極パッド２１１ａ（第１補強用電極パッド）と、それ以外の位置に設けられた電極パッド２１１ｂとからなる。補強用電極パッド２１１ａは、補強用に設けられたものであり、補強用電極パッド２１１ａの面積は、電極パッド２１１ｂよりも表面積が大きく形成されている。補強用電極パッド２１１ａは、少なくとも１つあればよいが、第１実施形態では４つ設けられている。電極パッド２１１ｂは、複数の電極パッド２１１において、補強用電極パッド２１１ａを除く残りの（第１補強用電極パッド以外の）電極パッドである。
また、プリント配線板３００の複数の電極パッド３１１は、複数の電極パッド３１１の最外周の位置であって４つの隅部にそれぞれ設けられた補強用電極パッド３１１ａ（第２補強用電極パッド）と、それ以外の位置に設けられた電極パッド３１１ｂとからなる。補強用電極パッド３１１ａは、補強用に設けられたものであり、補強用電極パッド３１１ａの面積は、電極パッド３１１ｂよりも表面積が大きく形成されている。補強用電極パッド３１１ａは、補強用電極パッド３１１ａと同数、即ち少なくとも１つあればよいが、第１実施形態では４つ設けられている。電極パッド３１１ｂは、複数の電極パッド３１１において、補強用電極パッド３１１ａを除く残りの（第２補強用電極パッド以外の）電極パッドである。
なお、補強用電極パッド２１１ａ、３１１ａは、配線等に接続されていない電気的に機能しない電極パッドでも良いし、電源配線やＧＮＤ配線、信号配線の一部として機能する電極パッドでも良い。
補強用電極パッド２１１ａと補強用電極パッド３１１ａとは互いに対向して配置されており、電極パッド２１１ｂと電極パッド３１１ｂとは互いに対向して配置されている。
図２は、図１のＩＩ−ＩＩ面に沿うプリント回路板１００の断面図である。なお、ＩＩ−ＩＩ面は、パッケージ基板２０１又はプリント配線板３００の表面２０１ａ，３００ａに平行な断面である。
複数のはんだ接合部４００は、補強用電極パッド２１１ａと補強用電極パッド３１１ａとを接合するはんだ接合部（第１はんだ接合部）４００ａを有する。また、複数のはんだ接合部４００は、電極パッド２１１ｂと電極パッド３１１ｂとを接合するはんだ接合部（第２はんだ接合部）４００ｂを複数有する。はんだ接合部４００ａは、補強用電極パッド２１１ａ（３１１ａ）と同数、即ち少なくとも１つあればよいが、第１実施形態では４つ設けられている。はんだ接合部４００ｂは、電極パッド２１１ｂ（３１１ａ）と同数設けられている。はんだ接合部４００ｂは、複数のはんだ接合部４００において、はんだ接合部４００ａを除く残りの（第１はんだ接合部以外の）はんだ接合部である。
なお、はんだ接合部４００ａは、配線等に接続されていない電気的に機能しないはんだ接合部でも良いし、電源配線やＧＮＤ配線、信号配線の一部として機能するはんだ接合部でも良い。
図１における電極パッド２１１および電極パッド３１１はマトリックス状に配置されており、電極パッド２１１および電極パッド３１１を接合するはんだ接合部４００もマトリック状に配置されている。
はんだ接合部４００ａは、複数のはんだ接合部４００のうちの最外周に位置する。本第１実施形態では、パッケージ基板２０１の４つの隅部に配置されている。はんだ接合部４００ａは、ＩＩ−ＩＩ面に沿う断面の断面積が、はんだ接合部４００ｂよりも大きく形成されている補強用のはんだ接合部である。つまり、補強用のはんだ接合部４００ａの体積は、それ以外のはんだ接合部４００ｂよりも大きく形成されている。これにより、半導体パッケージ２００とプリント配線板３００との熱膨張率の差による相対的な反りを抑制し、半導体パッケージ２００とプリント配線板３００の接合信頼性が低下することを抑制している。
本第１実施形態では、４つのはんだ接合部４００ａのそれぞれに対応して４つの囲い部材５００が配置されている。囲い部材５００は、はんだ接合部４００ａの側面を囲うように、筒状に形成されている。このとき、囲い部材５００と、はんだ接合部４００ａとは接触してもしなくてもよい。この囲い部材５００は、パッケージ基板２０１の最外周に位置する補強用のはんだ接合部４００ａにのみ形成されており、はんだ接合部４００ｂには形成されていない。はんだ接合部４００ｂに囲い部材を形成しないことにより、補強用のはんだ接合部４００ａだけでは抑制できなかった、半導体パッケージ２００とプリント配線板３００との間の相対的な反りを、はんだ接合部４００ｂで緩和することができる。
また囲い部材５００は、パッケージ基板２０１及びプリント配線板３００とは直接固定されていないことが好ましい。直接固定していなことにより、半導体パッケージ２００とプリント配線板３００との間の相対的な反りに対して柔軟に対応することが可能となる。
なお、図１では、囲い部材５００は、円筒形状に形成されているが、これに限定するものではなく、囲い部材５００の外観形状が、図３（ａ）に示すように四角柱や、図３（ｂ）に示すように三角柱等の多角柱の形状等、任意の形状であってもよい。また、囲い部材５００の内側面（内側開口部）の形状は、はんだ接合部４００ａの位置にある補強用電極パッド２１１ａ及び補強用電極パッド３１１ａを囲う形であれば、円柱形状や多角柱形状など、どのような形状でもよい。また、囲い部材５００は、吸着しやすくする、ピンセット等でのハンドリングをしやすくする、などのために、つば状の形状を有していてもよい。
囲い部材５００の材料は、はんだペースト（はんだ）の融点よりも高いものを用いる。例えば、耐熱性や強度に優れたステンレス鋼、セラミック、ポリイミド、石英ガラス等を用いることができる。
囲い部材５００の開口部の容積は、はんだ接合部４００ａを形成する際に用いるはんだペーストの合金成分の体積以上、はんだペーストのフラックス成分と合金成分を合わせた体積以下となるように形成されている。これにより、囲い部材５００の開口部の中に、はんだペースト中の合金成分を収めることができる。
次に、本第１実施形態による、プリント回路板１００の製造方法の各製造工程について説明する。図４は、本発明の第１実施形態に係るプリント回路板１００を製造する各製造工程を示す概略説明図である。
まず図４（ａ）に示すように、プリント配線板３００の各電極パッド３１１に、はんだペースト４５０をスクリーン印刷にて供給（塗布）する。
次いで、図４（ｂ）に示すように、複数の電極パッド３１１の中の最外周に配置された電極パッドのうち、内側に配置された電極パッドよりも面積の大きい補強用電極パッド３１１ａを囲う位置に、筒状の囲い部材５００を配置する。第１実施形態では、補強用の補強用電極パッド３１１ａの位置にあるはんだペースト４５０ａの周囲を囲う位置に、囲い部材５００を配置する。このとき、囲い部材５００は、プリント配線板３００に対して非固定状態であるのが好ましい。囲い部材５００の高さは、はんだペースト４５０の高さよりも低くなるよう形成されている。
次いで、図４（ｃ）に示すように、プリント配線板３００の各電極パッド３１１に各電極パッド２１１が対向するように、半導体パッケージ２００をプリント配線板上に搭載する。このとき、はんだペースト４５０の高さは、囲い部材５００の高さよりも高いため、半導体パッケージ２００の各電極パッド２１１とはんだペースト４５０は接触することができる。
次いで、図４（ｄ）に示すように、プリント配線板３００および半導体パッケージ２００を、リフロー炉にてはんだペースト４５０の融点以上まで加熱して溶融させた後、常温まで冷却する。加熱方法は、はんだペースト４５０の融点以上まで加熱できれば、スポット加熱などの方法でもよい。即ち、はんだペースト４５０の融点以上かつ囲い部材５００の融点よりも低い温度ではんだペースト４５０を加熱すればよい。
これら工程のうち、プリント配線板３００および半導体パッケージ２００を、リフロー炉で加熱する際、加熱によってはんだペースト４５０中のフラックス成分が軟化して流れ出す時に、合金が周囲に拡がろうとする。特に、半導体パッケージ２００の接合信頼性が低下することを抑制するために、はんだペースト４５０のうち、はんだペースト４５０ａの体積は、他のはんだペースト４５０ｂの体積よりも大きい。そのため、はんだペースト４５０ａは、合金が周囲に拡がる量が多い。つまり、仮に囲い部材５００がなかった場合、隣接端子（はんだ接合部４００ａに隣接する隣接するはんだ接合部）もしくは隣接部品とブリッジする可能性が高い。
本第１実施形態によれば、はんだペースト４５０ａの周囲に、はんだペースト４５０ａの合金成分の体積以上、はんだペースト４５０ａのフラックス成分と合金成分を合わせた体積以下である、周囲を囲う囲い部材５００がある。これにより、はんだペースト４５０ａ中の合金成分は、囲い部材５００の中に収まることができるため、リフロー加熱時のはんだペースト４５０ａ中の合金の拡がりを抑制することができる。また、囲い部材５００は、プリント配線板３００にも半導体パッケージ２００にも固定されていない独立した構造物である。つまり、囲い部材５００は、パッケージ基板２０１及びプリント配線板３００とは別部材で形成されている。このように、囲い部材５００がパッケージ基板２０１及びプリント配線板３００とは別部材であるので、囲い部材５００がパッケージ基板２０１やプリント配線板３００の反りを増大させることがない。従って、はんだ未接合（オープン不良）が発生する恐れを増加させることなく、隣接端子および隣接部品とのブリッジ発生を低減させることができる。
更に、プリント配線板３００の表面３００ａに囲い部材５００が一体に設けられていないため、はんだペースト４５０をスクリーン印刷する際に、印刷版とプリント配線板３００との間に隙間が生じることがなく、はんだペーストがにじみ出ることがない。従って、狭ピッチな印刷を実現することができる。
即ち、本第１実施形態によれば、囲い部材５００によって、断面積の大きなはんだ接合部４００ａを形成するはんだが加熱時に軟化した際に流れ出すのが抑制される。したがって、隣接するはんだ接合部４００ａや隣接する他の部品とのはんだのブリッジの発生が低減する。さらに、囲い部材５００は、パッケージ基板２０１やプリント配線板３００とは独立した構造物であるため、パッケージ基板２０１やプリント配線板３００の反りを増大させることがなく、はんだ未接合（オープン不良）の発生が低減する。
そのため、半導体パッケージ２００と、不図示の電子部品との間隔をより狭く、高密度に配置することが可能になり、プリント回路板１００の小型化が可能となり、ひいてはプリント回路板１００を有する電子機器の小型化が可能となる。
また、囲い部材５００は、はんだペースト４５０の印刷後に搭載されるため、はんだペースト４５０のにじみが起こる原因とはならず、狭ピッチな印刷が可能となる。これにより、はんだ接合部４００を高密度に形成することが可能となり、半導体パッケージ２００の小型化が可能となる。また、多ピン化によって高機能化が可能となる。
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。上記第１実施形態では、４つの隅部にある第１はんだ接合部であるはんだ接合部４００ａの体積が他の第２はんだ接合部であるはんだ接合部４００ｂよりも大きく、はんだ接合部４００ａの周囲を囲う囲い部材５００が存在する場合について説明した。第１はんだ接合部は、４つの隅部に加えて、最外周に位置する隅部以外の位置に配置されていてもよい。なお、本第２実施形態において、上記第１実施形態と同様の構成については、同一符号を付してその説明を省略する。
図５は、本発明の第２実施形態に係るプリント回路板の概略構成を示す概略断面図である。図６は、図５のＶＩ−ＶＩ面に沿うプリント回路板の断面図である。なお、ＶＩ−ＶＩ面は、パッケージ基板２０１又はプリント配線板３００の表面２０１ａ，３００ａに平行な断面である。
複数のはんだ接合部４００は、最外周の第１はんだ接合部として、パッケージ基板２０１の４つの隅部に配置されたはんだ接合部４００ａと、隅部以外の位置に配置されたはんだ接合部４００ｃとを有する。複数のはんだ接合部４００において、はんだ接合部４００ａ，４００ｃ以外は、はんだ接合部４００ｂである。はんだ接合部４００ｃは、１つ以上あればよい。
はんだ接合部４００ａ，４００ｃは、はんだ接合部４００ｂよりも断面積（体積）が大きい。はんだ接合部４００ａの体積は、はんだ接合部４００ｃの体積と同じかそれ以上の大きさとなるように形成されている。
はんだ接合部４００ａは、上記第１実施形態と同様、筒状の囲い部材５００で囲われている。更に、本第２実施形態では、はんだ接合部４００ｃは、筒状の囲い部材５００ｃで囲われている。このとき、はんだ接合部４００ｃと囲い部材５００ｃとは接触してもしなくてもよい。
囲い部材５００，５００ｃの材料は、はんだペーストの融点よりも高いものを用いればよい。例えば、耐熱性や強度に優れたステンレス鋼、セラミック、ポリイミド、石英ガラス等を用いることができる。
囲い部材５００，５００ｃの開口部の容積は、はんだ接合部４００ａ，４００ｃに形成されたはんだペーストの合金成分の体積以上、かつ、はんだペーストのフラックス成分と合金成分を合わせた体積以下となるように形成されている。これにより、囲い部材５００，５００ｃの開口部の中に、はんだペースト中の合金成分を収めることができる。
図６に示すように、はんだ接合部４００ｃは、例えば各辺の中央部に形成することができるが、これに限定されることなく、最外周にある４つの隅部以外の位置であればどこに形成されてもよい。
以上の本第２実施形態によれば、はんだ接合部４００のうち、体積の大きなはんだ接合部が、４隅部にあるはんだ接合部４００ａに加えて、最外周にあって４隅部以外の位置にある１箇所以上のはんだ接合部４００ｃがある。また、はんだ接合部４００ａがある位置には、囲い部材５００があり、はんだ接合部４００ｃがある位置には、囲い部材５００がある。このため、隣接端子（はんだ接合部４００ａ，４００ｃに隣接するはんだ接合部）および隣接部品とのブリッジ発生が低減する。更に、はんだ接合部の低背化に伴って発生するひずみが大きくなることが原因で起こる、はんだ接合部の破断の発生が低減される。
［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図７は、本発明の第３実施形態に係る囲い部材を配置したプリント配線板を示す概略平面図である。なお、図７には図示されていないが、プリント配線板３００に対向して半導体パッケージ２００（図１等参照）が配置されている。半導体パッケージ２００のパッケージ基板２０１は、表面がプリント配線板３００の表面と同じ四角形状で、表面積がプリント配線板３００の表面積と同じ面積に形成されている。プリント配線板３００の表面に対して垂直な方向から見て、パッケージ基板２０１は、プリント配線板３００と重なるように配置されている。
第１、第２実施形態では、補強用電極パッド２１１ａはマトリックス状に配置された電極パッド２１１のうちの外周部に設けられている。また補強用電極パッド３１１ａはマトリックス状に配置された電極パッド３１１のうちの外周部に設けられている。またはんだ接合部４００ａはマトリックス状に配置されたはんだ接合部４００のうちの外周部に設けられている。
第３実施形態では、図７に示すように、電極パッド３１１ｂ（２１１ｂ）がマトリックス状に形成されており、マトリックス状に配置された電極パッド３１１ｂ（２１１ｂ）のさらに外周部に、補強用電極パッド３１１ａ（２１１ａ）が形成されている。
補強用電極パッド３１１ａ（２１１ａ）はプリント配線板３００（半導体パッケージ２００のパッケージ基板２０１）の４つの隅部に形成されている。補強用電極パッド３１１ａ（２１１ａ）をマトリックス状の電極パッド３１１ｂ（２１１ｂ）のさらに外周部に形成することにより、より効果的にプリント配線板３００（半導体パッケージ２００）の反りを抑制することができる。
［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板の囲い部材について説明する。図８は、本発明の第４実施形態に係るプリント回路板の囲い部材の形状を示す概略斜視図である。図８（ａ）は、側面に窓状の開口が形成された囲い部材示す概略斜視図であり、図８（ｂ）は、側面にスリット状の開口が形成された囲い部材を示す概略斜視図である。
図８（ａ）に示す囲い部材５００は、側面に窓状の開口５１０が形成されている。この開口５１０は、例えば長方形である。この開口５１０の縦方向及び横方向の幅のうち、少なくとも一方の幅は、例えば２０［μｍ］以下とすることができる。なお、窓状の開口５１０の形状は、長方形に限定されることはなく、例えば楕円形状であってもよく、窓状の開口５１０の最大径が例えば２０［μｍ］以下とすることもできる。
また、図８（ｂ）に示す囲い部材５００は、側面にスリット状の開口（切れ目）５２０が形成されている。この開口５２０の幅は、例えば２０［μｍ］以下とすることができる。これらの幅は、はんだペーストを使用する場合のはんだ粒１粒あたりの大きさ以下（直径以下）である。
以上の本第４実施形態によれば、囲い部材５００の側面に、開口５１０，５２０が形成されているので、はんだペーストの溶融時に放出されるフラックスの揮発成分およびはんだペースト内部に残留する空気が放出される。これにより、溶融後のはんだ接合部の内部に残留するボイドを低減させることができ、接合信頼性を向上させることができる。なお、本第３実施形態と同様の効果は、囲い部材５００の材質に多孔質のものを用いる、即ち囲い部材５００を多孔質部材で形成することでも実現できる。
（実施例）
本実施例では、図１に示す上記第１実施形態の構成において、囲い部材５００を配置した場合と、配置しなかった場合について、はんだ中の合金の流れ出しの量を比較することで、ブリッジ発生の低減効果を確認した。以下、具体的な寸法値である。
まずは、従来の実装構造に基づき、囲い部材５００を配置しなかった場合について説明する。
図１０は、比較例に係るプリント配線板の電極配置を示す概略平面図である。図１０に示すように、プリント配線板３００のサンプルは、外寸が３２．０［ｍｍ］×３０．０［ｍｍ］の長方形形状で、厚さが１．４［ｍｍ］である。ソルダーレジスト層上に開口直径が１．２［ｍｍ］の円形状の電極パッド３１１を２［ｍｍ］ピッチでペリフェラル型に３列に配列し、４隅部にある補強用電極パッド３１１ａはソルダーレジスト層の開口直径が３．５［ｍｍ］であるものを使用した。このプリント配線板３００のサンプルの電極パッド３１１上に、ステンレス製の印刷版を用いてはんだペーストを印刷した。用いた印刷版の版厚は０．３５［ｍｍ］であり、４隅部以外の円形のはんだペーストの直径は１．２［ｍｍ］、４隅部の円形のはんだペーストの直径は３．５［ｍｍ］とした。はんだペースト中のはんだ組成は、重量パーセントでスズ４２．０％、ビスマス５８．０％とした。
電子部品である半導体パッケージ２００のサンプルは、外寸が３２．０［ｍｍ］×３０．０［ｍｍ］の長方形形状で、厚さが２［ｍｍ］である。プリント配線板３００の電極パッド３１１の位置に対向するように、ソルダーレジスト層上に開口直径が１．２［ｍｍ］の円形状の電極パッドを２［ｍｍ］ピッチでペリフェラル型に３列に配列したものを使用した。また、４隅部にある電極パッドはソルダーレジスト層の開口直径が３．６［ｍｍ］であるものを使用した。
はんだペーストを印刷したプリント配線板３００の上に、それぞれ電極パッドが対向するように半導体パッケージ２００を搭載し、加熱しながら、はんだペーストが流れだす様子を、透過Ｘ線観察装置を用いて観察した。
図１１は、比較例のはんだの拡がりを示す透過Ｘ線の概略図である。図１１（ａ）は、約１２０℃におけるはんだの拡がりを示す透過Ｘ線撮影像の概略図であり、図１１（ｂ）は、約１５０℃におけるはんだの拡がりを示す透過Ｘ線撮影像の概略図である。
図１１（ａ）に示すように、比較例の実装構造で加熱をしていった場合、約１２０℃まで加熱した際に、４隅部のはんだペースト面積が約２．４９倍にまで大きくなり、隣接端子と接触した。図１１（ｂ）に示すように、さらに約１５０℃まで加熱をし、はんだペーストが溶融した際に、自身の表面張力で凝集するとき、戻りきれずに、はんだブリッジが発生した。更に、はんだペーストの溶融後に、自身の表面張力で凝集する際に、はんだが分断され、はんだボールとして外部に飛散することも確認された。
次に、実施例として囲い部材５００を配置した場合について説明する。実施例としては前述の第３実施形態で説明した図７の形態を使用した。
上記比較例の構造に基づいた実験と同様のサンプルを用い、同様の手順で、はんだペーストを印刷する段階まで進めた後、図７に示すように、囲い部材５００を４つの隅部のはんだペーストを囲う位置に配置した。囲い部材５００は、ステンレス製の円筒形状であり、開口部は円形で直径は３．６［ｍｍ］、外径の直径は４．６［ｍｍ］、厚さは０．２［ｍｍ］とした。
図９は、実施例のはんだの拡がりを示す透過Ｘ線の概略図である。図９（ａ）は、約１２０℃におけるはんだの拡がりを示す透過Ｘ線撮影像の概略図であり、図９（ｂ）は、約１５０℃におけるはんだの拡がりを示す透過Ｘ線撮影像の概略図である。
図９（ａ）に示すように、本実施例の構造で加熱をしていった場合、約１２０℃まで加熱した際にも、４つの隅部のはんだペーストは、囲い部材５００で堰き止められて、隣接端子と接触する程拡がることはなかった。また、図９（ｂ）に示すように、さらに約１５０℃まで加熱をし、はんだペーストが溶融した後にも、４つの隅部のはんだペーストは隣接端子と接触する程拡がることはなかった。さらに、はんだペーストの溶融後に、自身の表面張力で凝集する際に、はんだが分断されることはなく、はんだボールとして外部に飛散することも確認されなかった。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
上記実施形態では、プリント回路板における半導体パッケージのパッケージ基板とプリント配線板との接合構造について説明したが、これに限定するものではない。例えば、積層型半導体装置における第１半導体パッケージのパッケージ基板（第１半導体装置）と、第２半導体パッケージのパッケージ基板（第２半導体装置）との接合構造においても本発明は適用可能である。また、プリント配線板（第１半導体装置）とプリント配線板（第２半導体装置）との接合構造においても本発明は適用可能である。
１００…プリント回路板、２００…半導体パッケージ、２０１…パッケージ基板（第１配線基板）、２０１ａ…表面、２０２…半導体素子、２１１…電極パッド（第１電極パッド）、３００…プリント配線板（第２配線基板）、３００ａ…表面、３１１…電極パッド（第２電極パッド）、４００…はんだ接合部、４００ａ…はんだ接合部（第１はんだ接合部）、４００ｂ…はんだ接合部（第２はんだ接合部）、５００…囲い部材

Claims (13)

  1. 表面に配置された複数の第１電極パッドを有するパッケージ基板と、前記パッケージ基板に実装された半導体素子とを有している半導体パッケージと、
    前記パッケージ基板の表面に対向して配置され、前記第１電極パッドそれぞれに対向する複数の第２電極パッドを有しているプリント配線板と、
    前記第１電極パッドと前記第２電極パッドとを接合する複数のはんだ接合部と、を備え、
    前記複数の第１電極パッドは、少なくとも１つの第１補強用電極パッドを含んでおり、前記第１補強用電極パッドは、前記複数の第１電極パッドのうち前記第１補強用電極パッド以外の第１電極パッドよりも面積が大きく形成されており、
    前記複数の第２電極パッドは、少なくとも１つの第２補強用電極パッドを含んでおり、前記第２補強用電極パッドは、前記第１補強用電極パッドと対向する位置に配置されており、前記複数の第２電極パッドのうち前記第２補強用電極パッド以外の第２電極パッドよりも面積が大きく形成されており、
    前記複数のはんだ接合部は、前記第１補強用電極パッドと前記第２補強用電極パッドとを接合する少なくとも１つの第１はんだ接合部と、前記第１はんだ接合部以外の第２はんだ接合部とを有しており、
    少なくとも１つの前記第１はんだ接合部の外周は、はんだ接合された前記パッケージ基板の表面と前記プリント配線板の表面との離間距離分の長さを高さとして有した筒状の囲い部材により囲われていることを特徴とするプリント回路板。
  2. 前記囲い部材は、前記はんだ接合部に使用されているはんだよりも融点が高い部材であることを特徴とする請求項１に記載のプリント回路板。
  3. 前記囲い部材は、前記パッケージ基板または前記プリント配線板とは直接固定されていないことを特徴とする請求項１又は２に記載のプリント回路板。
  4. 前記複数のはんだ接合部は、２次元的に配置されており、前記第１はんだ接合部は、２次元的に配置された前記複数のはんだ接合部のうちの外周部に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
  5. 前記第１はんだ接合部は、外周が矩形形状の２次元的に配置された前記複数のはんだ接合部のうちの４つの隅部に配置されていることを特徴とする請求項４に記載のプリント回路板。
  6. 前記第１はんだ接合部は、２次元的に配置された前記複数のはんだ接合部のうちの４つの隅部と前記隅部以外の位置に配置されていることを特徴とする請求項４に記載のプリント回路板。
  7. 前記複数のはんだ接合部のうち、前記第２はんだ接合部は２次元的に配置されており、前記第１はんだ接合部は、前記第２はんだ接合部のさらに外周部に配置されていることを特徴とする請求項１乃至６のいずれか１項に記載のプリント回路板。
  8. 前記第１はんだ接合部は、前記第２はんだ接合部のさらに外周部に位置する、前記パッケージ基板の４つの隅部に配置されていることを特徴とする請求項７に記載のプリント回路板。
  9. 前記囲い部材には、２０［μｍ］以下の幅の開口もしくはスリットが形成されていることを特徴とする請求項１乃至８のいずれか１項に記載のプリント回路板。
  10. 前記囲い部材は、多孔質部材で形成されていることを特徴とする請求項１乃至９のいずれか１項に記載のプリント回路板。
  11. 前記半導体パッケージが、ＬＧＡの半導体パッケージであることを特徴とする請求項１乃至１０のいずれか１項に記載のプリント回路板。
  12. 表面に配置された複数の第１電極パッドを有するパッケージ基板と、前記パッケージ基板に実装された半導体素子とを有している第１半導体装置と、
    前記パッケージ基板の表面に対向して配置され、前記第１電極パッドそれぞれに対向する複数の第２電極パッドを有している第２半導体装置と、
    前記第１電極パッドと前記第２電極パッドとを接合する複数のはんだ接合部と、を備え、
    前記複数の第１電極パッドは、少なくとも１つの第１補強用電極パッドを含んでおり、前記第１補強用電極パッドは、前記複数の第１電極パッドのうち前記第１補強用電極パッド以外の第１電極パッドよりも面積が大きく形成されており、
    前記複数の第２電極パッドは、少なくとも１つの第２補強用電極パッドを含んでおり、前記第２補強用電極パッドは、前記第１補強用電極パッドと対向する位置に配置されており、前記複数の第２電極パッドのうち前記第２補強用電極パッド以外の第２電極パッドよりも面積が大きく形成されており、
    前記複数のはんだ接合部は、前記第１補強用電極パッドと前記第２補強用電極パッドを接合する少なくとも１つの第１はんだ接合部と、前記第１はんだ接合部以外の第２はんだ接合部とを有しており、
    少なくとも１つの前記第１はんだ接合部の外周は、はんだ接合された前記パッケージ基板の表面と前記第２半導体装置の表面との離間距離分の長さを高さとして有した筒状の囲い部材により囲われていることを特徴とする半導体装置の接合構造。
  13. 複数の第１電極パッドを有する半導体パッケージを、複数の第２電極パッドを有するプリント配線板に実装するプリント回路板の製造方法において、
    前記複数の第１電極パッドは、少なくとも１つの第１補強用電極パッドを含んでおり、前記第１補強用電極パッドは、前記複数の第１電極パッドのうち前記第１補強用電極パッド以外の第１電極パッドよりも面積が大きく形成されており、
    前記複数の第２電極パッドは、少なくとも１つの第２補強用電極パッドを含んでおり、前記第２補強用電極パッドは、前記複数の第２電極パッドのうち前記第２補強用電極パッド以外の第２電極パッドよりも面積が大きく形成されており、
    前記プリント配線板の前記各第２電極パッドにはんだペーストを塗布する工程と、
    前記複数の第２電極パッドのうち、前記第２補強用電極パッドを囲う位置に、はんだ接合された前記半導体パッケージの表面と前記プリント配線板の表面との離間距離分の長さを高さとして有した筒状の囲い部材を配置する工程と、
    前記第１電極パッドと前記第２電極パッドが対向し、かつ前記第１補強用電極パッドと前記第２補強用電極パッドとが対向するように、前記半導体パッケージを前記プリント配線板上に搭載する工程と、
    前記はんだペーストの融点以上かつ前記囲い部材の融点よりも低い温度で前記はんだペーストを加熱することで、前記はんだペーストを溶融させる工程と、
    前記溶融したはんだペーストを冷却することではんだ接合部を形成し、前記半導体パッケージと前記プリント配線板とを接合する工程とを経ることを特徴とするプリント回路板の製造方法。
JP2014109101A 2013-06-20 2014-05-27 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 Active JP6415111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014109101A JP6415111B2 (ja) 2013-06-20 2014-05-27 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013129410 2013-06-20
JP2013129410 2013-06-20
JP2014109101A JP6415111B2 (ja) 2013-06-20 2014-05-27 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法

Publications (2)

Publication Number Publication Date
JP2015026822A JP2015026822A (ja) 2015-02-05
JP6415111B2 true JP6415111B2 (ja) 2018-10-31

Family

ID=52110779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014109101A Active JP6415111B2 (ja) 2013-06-20 2014-05-27 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法

Country Status (2)

Country Link
US (1) US9549472B2 (ja)
JP (1) JP6415111B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9831205B2 (en) * 2013-11-18 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
WO2016024445A1 (ja) * 2014-08-12 2016-02-18 富士電機株式会社 半導体装置
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US9888584B2 (en) 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
JP2017175018A (ja) * 2016-03-24 2017-09-28 東芝メモリ株式会社 半導体装置
JP6750862B2 (ja) * 2016-07-13 2020-09-02 キヤノン株式会社 撮像素子およびその実装基板
WO2018045167A1 (en) * 2016-09-02 2018-03-08 Octavo Systems Llc Substrate for use in system in a package (sip) devices
US10256204B2 (en) * 2016-11-08 2019-04-09 Globalfoundries Inc. Separation of integrated circuit structure from adjacent chip
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
CN207869432U (zh) * 2018-03-07 2018-09-14 东莞市国研电热材料有限公司 一种多温区陶瓷发热体
KR102058865B1 (ko) * 2018-04-12 2019-12-24 (주)아이엠 초가속 열소재를 이용한 발열 디바이스 및 이의 제조방법
US10510633B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package and printed circuit board attachment
JP7211110B2 (ja) * 2019-01-28 2023-01-24 京セラ株式会社 配線基板
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20230309232A1 (en) * 2022-03-27 2023-09-28 Simmonds Precision Products, Inc. Reinforcement structures for surface mount packaging components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317468A (ja) * 1998-05-06 1999-11-16 Hitachi Ltd 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
JP2003031728A (ja) * 2001-07-13 2003-01-31 Alps Electric Co Ltd Ｉｃチップおよびその取付構造
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
JP2011096951A (ja) * 2009-10-30 2011-05-12 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
JP2011142185A (ja) 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9549472B2 (en) 2017-01-17
JP2015026822A (ja) 2015-02-05
US20140376202A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
JP6415111B2 (ja) プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP5649805B2 (ja) 半導体装置の製造方法
JP5107959B2 (ja) 基板
JP2007201250A (ja) 配線基板および半導体装置
JP6423685B2 (ja) 電子部品、モジュール及びカメラ
JP2013074054A (ja) 電子装置、配線基板、及び、電子装置の製造方法
WO2010047006A1 (ja) 半導体装置およびその製造方法
JP2018056234A (ja) プリント回路板、電子機器及びプリント回路板の製造方法
JP2006202905A (ja) 半導体装置の製造方法及び電気的接続部の処理方法
JP2009218233A (ja) 半導体装置及びその製造方法
WO2018084143A1 (ja) 電子部品パッケージ、回路モジュール、および、電子部品パッケージの製造方法
US9815133B2 (en) Method for producing a module
JP5113793B2 (ja) 半導体装置およびその製造方法
JP2018535551A (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3834424B2 (ja) 半導体装置
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2004241594A (ja) 半導体パッケージ
JP2008140868A (ja) 多層配線基板および半導体装置
JP2005142497A (ja) 電子部品及び電子部品の実装方法
JP2006216842A (ja) メモリカードおよびプリント配線板
JP4802679B2 (ja) 電子回路基板の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R151 Written notification of patent or utility model registration

Ref document number: 6415111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151