JP2013149948A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2013149948A
JP2013149948A JP2012244933A JP2012244933A JP2013149948A JP 2013149948 A JP2013149948 A JP 2013149948A JP 2012244933 A JP2012244933 A JP 2012244933A JP 2012244933 A JP2012244933 A JP 2012244933A JP 2013149948 A JP2013149948 A JP 2013149948A
Authority
JP
Japan
Prior art keywords
pad
protruding member
wiring board
solder
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012244933A
Other languages
English (en)
Inventor
Masahiro Inoue
真宏 井上
Atsuhiko Sugimoto
篤彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012244933A priority Critical patent/JP2013149948A/ja
Priority to US13/719,665 priority patent/US20130180772A1/en
Priority to CN201210560825XA priority patent/CN103178043A/zh
Publication of JP2013149948A publication Critical patent/JP2013149948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】部品との接続に適した構造とすることにより、信頼性を向上させることが可能な配線基板を提供すること。
【解決手段】本発明の配線基板１０１は、パッド１１，１２と、パッド１１，１２を露出させる開口部３１，３２が形成されたソルダーレジスト３０とを備える。パッド１１，１２の表面１３，１４の一部には突起状部材２１，２２が固定される。パッド１１，１２の表面１３，１４及び突起状部材２１，２２の表面２３〜２６は、はんだバンプ６１，６２によって覆われる。はんだバンプ６１，６２の高さは、突起状部材２１，２２の高さＨ１，Ｈ２よりも高くなっている。開口部３１，３２は互いに内径が異なり、内径が小さい開口部３２では、内部に配置される突起状部材２２の容積が大きくなる。
【選択図】図３

Description

本発明は、基板主面上の電極形成領域内に複数のパッドが配置された配線基板及びその製造方法に関するものである。
従来、ＩＣチップなどの部品を搭載してなる配線基板（いわゆる半導体パッケージ）がよく知られている。ここで、ＩＣチップとの電気的な接続を図るための構造としては、ＩＣチップの底面側に配置された複数の接続端子上や、配線基板の基板主面上に配置された複数のパッド（いわゆるＣ４パッド：Controlled Collapsed Chip Connectionパッド）上に、はんだバンプを形成したもの（例えば特許文献１参照）が提案されている。
なお、はんだバンプは、例えば印刷法やはんだボール法（マイクロボール法）などにより形成される。印刷法とは、配線基板の基板主面上に形成された複数のパッド上にメタルマスクを用いてはんだペーストを印刷した後、リフローすることにより、はんだバンプを形成する方法である。はんだボール法とは、複数のパッド上にはんだボールを配置してリフローすることにより、はんだバンプを形成する方法である。なお、この種の配線基板では、基板主面を覆うようにソルダーレジストが形成され、そのソルダーレジストには、パッドを露出させる複数の開口部が設けられている。
特開平１１−１０３１６０号公報（図１２など）
ところで、配線基板とＩＣチップとの接合性を高めるためには、パッド上に形成された個々のはんだバンプの高さが揃っていることが好ましい。換言すると、個々のはんだバンプのコプラナリティ（Coplanarity ）の測定値は小さい方が好ましい。しかし、印刷法によってはんだバンプを形成する場合、はんだバンプは、加熱溶融された液状のはんだペーストが表面張力で球状に変化することにより形成されるため、はんだバンプの高さははんだペーストの体積によって決定されることになる。つまり、はんだペーストの体積が少ない場合には、はんだバンプを高く形成することが困難になる。しかも、印刷したはんだペーストの体積のバラツキに伴って、個々のはんだバンプの高さにバラツキが生じてしまう（即ち、コプラナリティの測定値が大きくなってしまう）こともある。また、はんだボール法によってはんだバンプを形成する場合には、ソルダーレジストの開口部が複数種類の内径を有していると、例えば内径が小さい開口部内にははんだボールを配置できないため、はんだバンプの形成が困難になるという問題がある。しかも、各開口部の内径のバラツキに伴って個々のはんだバンプの高さにバラツキが生じてしまうこともある。
従って、印刷法によってはんだバンプを形成したとしても、はんだボール法によってはんだバンプを形成したとしても、個々のパッドとＩＣチップとの間に接続不良（オープン不良、ショート不良など）が発生する可能性がある。ゆえに、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。
本発明は上記の課題に鑑みてなされたものであり、その第１の目的は、部品との接続に適した構造とすることにより、信頼性を向上させることが可能な配線基板を提供することにある。また、第２の目的は、上記の優れた配線基板を得るのに好適な製造方法を提供することにある。
上記課題を解決するための手段（手段１）としては、基板主面上の電極形成領域内に配置された複数のパッドと、前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記パッドの表面の一部に突起状部材が固定され、前記突起状部材は、前記パッドとは別体に形成されるとともに、外径が前記パッドの外径よりも小さく設定され、前記パッドの表面及び前記突起状部材の表面は、はんだバンプによって覆われ、前記はんだバンプの高さが前記突起状部材の高さよりも高くなっており、複数の前記開口部は、内径が異なる複数種類の開口部を含んでおり、内径が小さい前記開口部ほど、その開口部内に配置される前記突起状部材の容積が大きいことを特徴とする配線基板がある。
また、上記課題を解決するための別の手段（手段３）としては、基板主面上の電極形成領域内に配置された複数のパッドと、前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記電極形成領域の外周部に位置する複数の前記開口部は、前記電極形成領域の中央部に位置する複数の前記開口部よりも内径が小さく設定され、前記外周部に位置する前記開口部から露出する前記パッドの表面の一部に突起状部材が固定され、前記突起状部材は、前記パッドとは別体に形成されるとともに、外径が前記パッドの外径よりも小さく設定され、前記パッドの表面及び前記突起状部材の表面は、はんだバンプによって覆われ、前記はんだバンプの高さが前記突起状部材の高さよりも高くなっていることを特徴とする配線基板がある。
従って、手段１，３の配線基板によると、パッドの表面の一部に突起状部材が固定され、パッドの表面及び突起状部材の表面がはんだバンプによって覆われ、はんだバンプの高さが突起状部材の高さよりも高くなっている。このため、パッド上にはんだを印刷してはんだバンプを形成する場合であっても、はんだバンプを高く形成することが可能になる。また、開口部の内径が小さい場合、開口部内に充填できるはんだの体積も小さくなるため、開口部内に露出するパッド上にはんだを印刷したとしても、はんだバンプを高く形成することは困難である。そこで、手段１では、内径が小さい開口部ほど、突起状部材の容積を大きくしている。このようにすれば、はんだの体積が少ない場合であっても、容積が大きい突起状部材によって確実にはんだバンプを高く形成することが可能になる。また、手段３では、突起状部材を、電極形成領域の外周部に位置する開口部から露出するパッドに対して固定している。このようにすれば、中央部側の開口部よりも内径が小さいために、充填できるはんだの体積が少ない外周部側の開口部においても、突起状部材を設けることによって確実にはんだバンプを高く形成することが可能になる。以上の結果、個々のはんだバンプの高さを揃えることができる（即ち、各はんだバンプのコプラナリティの測定値を低減できる）ため、個々のパッドと部品との接続不良を防止することができる。即ち、部品との接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。
また、突起状部材がパッドとは別体に形成されているため、様々な材料を用いて突起状部材を形成することができる。さらに、突起状部材の外径がパッドの外径よりも小さく設定されているため、突起状部材の外径がパッドの外径と等しい場合や、突起状部材の外径がパッドの外径よりも大きい場合に比べて、はんだバンプを高く形成しやすくなる。また、パッドの表面及び突起状部材の表面がはんだバンプによって覆われ、はんだバンプの高さが突起状部材の高さよりも高くなっているため、パッドと部品とを接続する際に、パッド（及び突起状部材）と部品との間にはんだバンプを確実に介在させることができる。その結果、はんだバンプを介在させない場合に比べて、部品との密着性が向上するため、配線基板の信頼性をよりいっそう向上させることができる。
ここで、本明細書で述べられている「コプラナリティ」とは、「日本電子機械工業会規格ＥＩＡＪ ＥＤ−７３０４ ＢＧＡ規定寸法の測定方法」で定義されている端子最下面均一性を示している。そして、「コプラナリティの測定値」とは、「ＥＤ−７３０４ ＢＧＡ規定寸法の測定方法」で定義されている測定値であり、基板主面に対する複数のはんだバンプの頂部の均一性を示す指標である。
上記配線基板を形成する材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板が挙げられる。その他、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−ＢＴ複合基板、高Ｔｇガラス−エポキシ複合基板（ＦＲ−４、ＦＲ−５等）等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。
上記基板主面上の電極形成領域の位置及び数は特に限定されず任意であるが、例えばいわゆる多数個取り基板の場合には配線基板の取り数に相当する数だけ電極形成領域が存在している。電極形成領域は基板主面のみに存在していてもよいが、基板主面及び基板裏面の両方に存在していてもよい。
上記配線基板を構成するパッドは、電極形成領域内に複数配置される。パッドは、導電性の金属材料などによって形成することが可能である。パッドを構成する金属材料としては、例えば金、銀、銅、鉄、コバルト、ニッケルなどが挙げられる。特に、パッドは、銅を主体として形成されていることが好ましい。このようにすれば、パッドを他の材料を主体として形成する場合よりも、パッドの低抵抗化が図られるとともに、パッドの導電性が向上する。しかも、パッドが比較的柔らかい銅を主体として形成されるため、パッドの粗化が容易になる。また、パッドは、めっきによって形成されることがよい。このようにすれば、パッドを高精度かつ均一に形成することができる。仮に、パッドを金属ペーストのリフローによって形成すると、パッドを高精度かつ均一に形成することが困難になるため、個々のパッドの高さにバラツキが生じてしまうおそれがある。
上記配線基板を構成するソルダーレジストは、絶縁性及び耐熱性を有する樹脂からなり、基板主面を覆い隠すことによりその基板主面を保護する保護膜として機能する。ソルダーレジストの具体例としては、エポキシ樹脂やポリイミド樹脂などからなるソルダーレジストがある。なお、ソルダーレジストに形成された複数の開口部の断面形状としては、断面円形状、断面楕円形状、断面三角形状、断面長方形状、断面正方形状などを挙げることができる。
さらに、上記配線基板を構成する突起状部材は、パッドの表面の一部に固定される。突起状部材を構成する材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特に、突起状部材は、銅を主体として形成されていることが好ましい。このようにすれば、突起状部材を他の材料を主体として形成する場合よりも、突起状部材の低抵抗化が図られるとともに、突起状部材の導電性が向上する。しかも、突起状部材が比較的柔らかい銅を主体として形成されるため、突起状部材の粗化が容易になる。なお、突起状部材は、パッドと同じ導電性材料を主体として形成されていることが好ましい。このようにすれば、突起状部材の形成に際してパッドとは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。なお、突起状部材の形状としては、円柱状、楕円柱状、三角柱状、三角錘状、四角柱状、四角錘状、球状などを挙げることができる。
また、突起状部材の形成方法としては、めっきによって突起状部材を形成する方法などが挙げられる。この場合、突起状部材が柱状をなしていれば、めっきによって突起状部材を容易に形成することができる。また、突起状部材が例えば銅を主体として形成される場合、突起状部材は、銅めっきによって形成されていることが好ましい。このようにすれば、突起状部材を例えば導電性ペーストなどによって形成する場合に比べて、突起状部材の導電性が向上する。また、突起状部材の他の形成方法としては、パッド上に導電性ペーストを印刷して突起状部材を形成する方法や、パッド上に導電性部材を貼付する工程のみを行って突起状部材を形成する方法や、パッド上に突起状部材よりも大きい導電性を有する板材を貼付した後、板材に対するエッチングを行って突起状部材を形成する方法などが挙げられる。
また、突起状部材の高さは、パッドの厚さよりも大きいことが好ましい。仮に、突起状部材の高さがパッドの厚さよりも小さいと、突起状部材を設けたとしても、はんだバンプを高く形成することが困難になる。
さらに、突起状部材は、電極形成領域内（または、電極形成領域の外周部内）において複数存在し、複数の突起状部材は互いに同じ高さを有していることが好ましい。このようにすれば、全ての突起状部材を同じ工程で形成できるため、製造コストを低減させることができる。
なお、複数の開口部が、所定の内径を有する第１開口部と、第１開口部よりも内径の小さい第２開口部とを含んで構成されている場合、突起状部材が、電極形成領域内において複数存在し、複数の突起状部材のうち第２開口部内に配置される突起状部材が、第１開口部内に配置される突起状部材よりも容積が大きいことが好ましい。即ち、第２開口部の内径が第１開口部の内径よりも小さい場合、第２開口部内に形成されるはんだバンプの体積は、第１開口部内に形成されるはんだバンプの体積よりも小さくなる。その結果、第２開口部内に形成されるはんだバンプの高さが、第１開口部内に形成されるはんだバンプの高さよりも低くなる可能性が高い。ゆえに、個々のはんだバンプの高さにバラツキが生じてしまうため、はんだバンプと上記した部品との間に接続不良が発生する可能性がある。そこで、上記手段１では、第２開口部内に配置される突起状部材の容積を第１開口部内に配置される突起状部材の容積よりも大きくしているため、第２開口部内に形成されるはんだバンプが高くなる。この場合、ソルダーレジストが内径が異なる複数の開口部を有していたとしても、個々のはんだバンプの高さを揃えることが可能になるため、はんだバンプと部品との接続信頼性を向上させることができる。なお、第２開口部内に配置される突起状部材の容積を、第１開口部内に配置される突起状部材の容積よりも大きくする方法としては、第２開口部内に配置される突起状部材の高さを、第１開口部内に配置される突起状部材の高さよりも高くすることや、第２開口部内に配置される突起状部材の外径を、第１開口部内に配置される突起状部材の外径よりも大きくすることや、第２開口部内に配置される突起状部材の高さ及び外径の両方を、第１開口部内に配置される突起状部材の高さ及び外径よりも大きくすることなどが挙げられる。
ここで、開口部（第１開口部、第２開口部）の「内径」とは、開口部の最大長さ（最大径）を示している。例えば、開口部が断面楕円形状をなす場合には、楕円の長径の長さを内径とする。
また、パッドの表面及び突起状部材の表面は粗化されていることが好ましい。このようにすれば、パッドに部品を接続する場合に、パッドの表面及び突起状部材の表面を覆うはんだバンプを加熱溶融させたときに、パッドの表面とはんだバンプとの密着強度が高くなるとともに、突起状部材の表面とはんだバンプとの密着強度が高くなる。このため、部品を配線基板によってより安定的に支持することができる。
また、パッドの表面及び突起状部材の表面の表面粗さＲａは特に限定されず任意であるが、例えば０．１μｍ以上、好ましくは０．１μｍ以上０．９μｍ以下であることがよい。仮に、表面粗さＲａが０．１μｍ未満である場合、パッドの表面とはんだバンプとの密着強度、及び、突起状部材の表面とはんだバンプとの密着強度をさほど高くすることができない可能性がある。ここで、本明細書で述べられている「表面粗さＲａ」とは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さＲａである。なお、表面粗さＲａの測定方法はＪＩＳ Ｂ０６５１に準じるものとする。
なお、パッドについて、その用途は限定されないが、例えば、パッドの表面及び突起状部材の表面を覆うはんだバンプを加熱溶融させることによって、部品の底面側に配置された接続端子に対してフリップチップ接続されるパッドであることがよい。即ち、フリップチップ接続のためのパッドは、いわゆるＣ４パッドのファイン化に対応して、小さく形成される必要がある。よって、パッドをフリップチップ接続する場合、はんだバンプの高さのバラツキに起因する配線基板の信頼性低下という本願特有の問題が起こりやすく、それゆえ上記手段１を採用する意義が大きくなる。
はんだバンプに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）が使用される。錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等の鉛フリーはんだを選択することも可能である。
また、パッドと接続する好適な部品としては、コンデンサ、レジスター、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
上記課題を解決するためのさらに別の手段（手段２）としては、上記手段１に記載の配線基板を製造する方法であって、複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、前記複数の層間絶縁層のうち前記基板主面を有する最上層の層間絶縁層上に対してめっきを行うことにより、前記基板主面上に前記複数のパッドを形成するパッド形成工程と、前記複数のパッドに対してめっきを行うことにより、前記複数のパッドの表面に複数の突起状部材を形成する突起状部材形成工程と、前記基板主面上に、前記複数のパッド及び前記複数の突起状部材を露出させる複数の開口部が形成されたマスクを配置するマスク配置工程と、前記マスクの前記複数の開口部に対してはんだを印刷することにより、前記開口部内にはんだバンプを形成するはんだバンプ形成工程とを含むことを特徴とする配線基板の製造方法がある。
従って、手段２の配線基板の製造方法によれば、はんだバンプ形成工程を行うことにより、パッドの表面及び突起状部材の表面がはんだバンプによって覆われ、はんだバンプの高さが突起状部材の高さよりも高くなる。このため、はんだを印刷してはんだバンプを形成するためにはんだの体積が少ないとはんだバンプが低くなりやすい手段２においても、はんだバンプを高く形成することが可能になる。また、内径が小さいソルダーレジストの開口部ほど、突起状部材形成工程において形成される突起状部材の容積が大きいため、はんだバンプを形成するためのはんだの体積が少ない場合であっても、容積の大きい突起状部材によって確実にはんだバンプを高く形成することが可能になる。その結果、個々のはんだバンプの高さを揃えることができる（即ち、各はんだバンプのコプラナリティの測定値を低減できる）ため、個々のパッドと部品との接続不良を防止することができる。即ち、部品との接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。
以下、手段２にかかる配線基板の製造方法について説明する。
積層部準備工程では、複数の層間絶縁層を積層してなる積層部を準備する。層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。その他、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。なお、層間絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴が形成されていてもよい。
続くパッド形成工程では、複数の層間絶縁層のうち基板主面を有する最上層の層間絶縁層上に対してめっきを行うことにより、基板主面上に複数のパッドを形成する。続く突起状部材形成工程では、複数のパッドに対してめっきを行うことにより、複数のパッドの表面に複数の突起状部材を形成する。続くマスク配置工程では、基板主面上に、複数のパッド及び複数の突起状部材を露出させる複数の開口部が形成されたマスクを配置する。続くはんだバンプ形成工程では、マスクの複数の開口部に対してはんだを印刷することにより、開口部内にはんだバンプを形成する。以上のプロセスを経て、配線基板が製造される。
本実施形態におけるコアレス配線基板の構成を示す概略断面図。 コアレス配線基板を示す概略平面図。 コアレス配線基板を示す要部断面図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 コアレス配線基板の製造方法を示す説明図。 他の実施形態におけるコアレス配線基板を示す要部断面図。 他の実施形態におけるコアレス配線基板を示す要部断面図。 他の実施形態におけるコアレス配線基板を示す概略平面図。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図１は、本実施形態のコアレス配線基板１０１（配線基板）を示す概略断面図である。コアレス配線基板１０１は、コア基板を有さず、エポキシ樹脂からなる４層の樹脂絶縁層４１，４２，４３，４４と銅からなる導体層５１とを交互に積層した構造を有する配線基板である。樹脂絶縁層４１〜４４は、同一の厚さ及び材料からなる層間絶縁層である。
さらに、各樹脂絶縁層４１〜４４には、それぞれビア穴１４６及びビア導体１４７が設けられている。各ビア穴１４６は、逆円錐台形状をなし、各樹脂絶縁層４１〜４４に対してＹＡＧレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体１４７は、同一方向（図１では上方向）に拡径した導体であって、各導体層５１を相互に電気的に接続している。なお、各ビア導体１４７の上端における外径Ａ１（図３参照）は５０μｍ以上１２０μｍ以下（本実施形態では１００μｍ）に設定され、各ビア導体１４７の下端における外径Ａ２（図３参照）は３０μｍ以上１００μｍ以下（本実施形態では６０μｍ）に設定されている。
図１に示されるように、コアレス配線基板１０１の基板裏面１０３上（第１層の樹脂絶縁層４１の下面上）には、ＢＧＡ用パッド５３がアレイ状に配設されている。また、樹脂絶縁層４１の下面は、ソルダーレジスト４５によってほぼ全体的に覆われている。ソルダーレジスト４５には、各ＢＧＡ用パッド５３を露出させる開口部４８が形成されている。各ＢＧＡ用パッド５３の表面上には、高さ４００μｍ〜６００μｍ程度の複数のはんだバンプ１５５が配設されている。各はんだバンプ１５５は、図示しないマザーボード側の端子との電気的な接続に用いられる、いわゆるＢＧＡバンプである。
一方、図２に示されるように、コアレス配線基板１０１の基板主面１０２上（第４層の樹脂絶縁層４４の表面上）には、平面視略矩形状の電極形成領域１３３が設定されている。そして、電極形成領域１３３内には、複数の第１パッド１１と複数の第２パッド１２とが基板主面１０２の面方向に沿って縦横に複数配列されている。なお、本実施形態のパッド１１，１２は円板状をなしている。また、各パッド１１，１２のうち電極形成領域１３３の外周部に位置するパッドが第１パッド１１となり、電極形成領域１３３の外周部以外の領域に位置するパッドが第２パッド１２となっている。
図３に示されるように、各第１パッド１１の外径Ｂ１は１５０μｍに設定され、各第２パッド１２の外径Ｂ２は１３０μｍに設定されている。即ち、各パッド１１，１２の外径Ｂ１，Ｂ２は、ビア導体１４７の上端における外径Ａ１（１００μｍ）、及び、ビア導体１４７の下端における外径Ａ２（６０μｍ）よりも大きく設定されている。また、各パッド１１，１２の厚さは１５μｍに設定されている。さらに、各パッド１１，１２の中心軸Ｃ１，Ｃ２は、ビア導体１４７の中心軸と一致している。なお、「中心軸Ｃ１」とは、平面視で第１パッド１１の中心となる箇所を通る軸線のことをいい、「中心軸Ｃ２」とは、平面視で第２パッド１２の中心となる箇所を通る軸線のことをいう。また、各パッド１１，１２は、最上層の樹脂絶縁層４４に設けられたビア導体１４７を介して導体層５１に電気的に接続されている。
図３に示されるように、本実施形態では、各パッド１１，１２の上面１３，１４（表面）において中央部分を除く領域と、各パッド１１，１２の側面１５，１６（表面）全体とが粗化されている。上面１３，１４及び側面１５，１６の表面粗さＲａは、０．１μｍ以上０．９μｍ以下であり、本実施形態では０．４μｍに設定されている。なお、各パッド１１，１２は、導電性材料である銅を主体として形成されている。
図１〜図３に示されるように、各第１パッド１１の上面１３の一部（本実施形態では上面１３の中央部分）には第１突起状部材２１が固定され、各第２パッド１２の上面１４の一部（本実施形態では上面１４の中央部分）には第２突起状部材２２が固定されている。即ち、突起状部材２１，２２は、電極形成領域１３３内において複数存在している。また、第１突起状部材２１は第１パッド１１とは別体に形成され、第２突起状部材２２は第２パッド１２とは別体に形成されている。さらに、各第１突起状部材２１は１つの第１パッド１１に対して１箇所ずつ配置され、各第２突起状部材２２は１つの第２パッド１２に対して１箇所ずつ配置されている。よって、突起状部材２１，２２の数は、パッド１１，１２の数と等しくなっている。なお、突起状部材２１，２２は、パッド１１，１２と同じ導電性材料である銅を主体として形成された銅ポストである。
図３に示されるように、パッド１１，１２の表面（上面１３，１４の一部）及び突起状部材２１，２２の表面（先端面２３，２５、側面２４，２６）は、１つの被覆層２７，２８によって覆われている。被覆層２７，２８は、ニッケル層、パラジウム層及び金層によって構成されている。ニッケル層は、パッド１１，１２の表面及び突起状部材２１，２２の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、ニッケル層の表面を無電解金めっきで被覆することによって形成されためっき層である。また、突起状部材２１，２２におけるパッド１１，１２との接続面は、めっき層などの介在物を介することなくパッド１１，１２の表面に直接接続されている。なお、本実施形態の被覆層２７，２８は、ニッケル層、パラジウム層及び金層からなる層構造を有しているが、層構造は適宜変更することが可能である。
図３に示されるように、各第１突起状部材２１は、上端から下端までの外径Ｄ１が等しく設定され、全体として円柱状をなしている。各第１突起状部材２１の外径Ｄ１は、第１パッド１１の外径Ｂ１（１５０μｍ）、ビア導体１４７の上端における外径Ａ１（１００μｍ）、及び、ビア導体１４７の下端における外径Ａ２（６０μｍ）よりも小さく設定されており、本実施形態では１０μｍに設定されている。また、第１突起状部材２１の高さＨ１は、第１パッド１１の厚さ（１５μｍ）よりも大きく設定されており、本実施形態では２０μｍに設定されている。よって、第１突起状部材２１の容積は、約１５７０μｍ３となる。そして、第１突起状部材２１の先端面２３（表面）は、円形状をなし、第１パッド１１の上面１３とほぼ平行になっている。さらに、第１突起状部材２１の中心軸は、第１パッド１１の中心軸Ｃ１及びビア導体１４７の中心軸と一致している。
図３に示されるように、各第２突起状部材２２は、上端から下端までの外径Ｄ２が等しく設定され、全体として円柱状をなしている。各第２突起状部材２２の外径Ｄ２は、第２パッド１２の外径Ｂ２（１３０μｍ）、ビア導体１４７の上端における外径Ａ１（１００μｍ）、及び、ビア導体１４７の下端における外径Ａ２（６０μｍ）よりも小さく設定されており、本実施形態では１０μｍに設定されている。即ち、第２突起状部材２２の外径Ｄ２は、第１突起状部材２１の外径Ｄ１と等しく設定されている。また、第２突起状部材２２の高さＨ２は、第２パッド１２の厚さ（１５μｍ）よりも大きく設定されており、本実施形態では３５μｍに設定されている。よって、第２突起状部材２２の容積は、第１突起状部材２１の容積（約１５７０μｍ３）よりも大きく、本実施形態では約２７４８μｍ３となる。そして、第２突起状部材２２の先端面２５（表面）は、円形状をなし、第２パッド１２の上面１４とほぼ平行になっている。さらに、第２突起状部材２２の中心軸は、第２パッド１２の中心軸Ｃ２及びビア導体１４７の中心軸と一致している。
図３に示されるように、各突起状部材２１，２２の先端面２３，２５及び側面２４，２６は粗化されている。先端面２３，２５及び側面２４，２６の表面粗さＲａは、パッド１１，１２の上面１３，１４及び側面１５，１６の表面粗さＲａと等しく、本実施形態では０．４μｍに設定されている。
また、樹脂絶縁層４４の表面（基板主面１０２）はソルダーレジスト３０によってほぼ全体的に覆われている。このソルダーレジスト３０には、第１パッド１１及び第１突起状部材２１を露出させる第１開口部３１と、第２パッド１２及び第２突起状部材２２を露出させる第２開口部３２とが形成されている。各開口部３１，３２は、ソルダーレジスト３０の裏面側端部から主面側端部に行くに従って広くなるすり鉢状をなし、内径が互いに異なっている。なお、第１開口部３１の主面側端部の内径は１５０μｍに設定され、第２開口部３２の主面側端部の内径は、第１開口部３１の主面側端部の内径よりも小さい値（１３０μｍ）に設定されている。また、第１開口部３１の裏面側端部の内径は１１０μｍに設定され、第２開口部３２の裏面側端部の内径は、第１開口部３１の裏面側端部の内径よりも小さい値（９０μｍ）に設定されている。なお、内径が小さい方の開口部（第２開口部３２）内に配置される第２突起状部材２２の高さＨ２は、内径が大きい方の開口部（第１開口部３１）内に配置される第１突起状部材２１の高さＨ１よりも高く設定されている。
図３に示されるように、各第１開口部３１内には第１はんだバンプ６１が配置されている。詳述すると、第１はんだバンプ６１は、第１パッド１１の上面１３において第１開口部３１内に露出した領域の全体を覆うとともに、第１突起状部材２１の先端面２３全体と側面２４全体とを覆っている。このため、第１パッド１１及び第１突起状部材２１は、第１はんだバンプ６１に覆われて見えなくなっている。第１はんだバンプ６１の高さは、第１突起状部材２１の高さＨ１よりも高く、本実施形態では５０μｍに設定されている。また、各第２開口部３２内には第２はんだバンプ６２が配置されている。詳述すると、第２はんだバンプ６２は、第２パッド１２の上面１４において第２開口部３２内に露出した領域の全体を覆うとともに、第２突起状部材２２の先端面２５全体と側面２６全体とを覆っている。このため、第２パッド１２及び第２突起状部材２２は、第２はんだバンプ６２に覆われて見えなくなっている。第２はんだバンプ６２の高さは、第２突起状部材２２の高さＨ２よりも高く、かつ、第１はんだバンプ６１の高さと等しく設定され、本実施形態では５０μｍに設定されている。なお、本実施形態のはんだバンプ６１，６２は、鉛フリーはんだであるＳｎ−Ａｇ系はんだからなっている。そして、図１に示されるように、各パッド１１，１２は、はんだバンプ６１，６２を介して矩形平板状をなすＩＣチップ１３１（部品）の底面に配置された接続端子１３２に接続されるようになっている。即ち、はんだバンプ６１，６２は、ＩＣチップ１３１の接続端子１３２とのフリップチップ接続に用いられる、いわゆるＣ４用のバンプである。なお、突起状部材２１，２２の先端面２３，２５からはんだバンプ６１，６２の頂部（接続端子１３２の表面）までの距離は、５μｍ以上８０μｍ以下であることが好ましい。本実施形態では、第１突起状部材２１の先端面２３から第１はんだバンプ６１の頂部までの距離が３０μｍとなり、第２突起状部材２２の先端面２５から第２はんだバンプ６２の頂部までの距離が１５μｍとなっている。
なお、本実施形態では、第１パッド１１と第１はんだバンプ６１とからなる複数の第１電気経路のうち、半数がグランド用電気経路を構成し、残り半数が電源用電気経路を構成している。また、第２パッド１２と第２はんだバンプ６２とからなる複数の第２電気経路が、それぞれシグナル用電気経路を構成している。これらグランド用電気経路、電源用電気経路及びシグナル用電気経路は、互いに電気的に独立している。
図１に示されるように、基板主面１０２とＩＣチップ１３１との隙間には、アンダーフィル１３４が充填されている。その結果、コアレス配線基板１０１とＩＣチップ１３１とが、隙間が封止された状態で互いに固定される。なお、本実施形態のアンダーフィル１３４は、熱膨張係数が２０〜６０ｐｐｍ／℃程度（具体的には３４ｐｐｍ／℃）のエポキシ樹脂からなる。
次に、コアレス配線基板１０１の製造方法について説明する。
積層部準備工程では、コアレス配線基板１０１の中間製品となるべき積層部８０を作製し、あらかじめ準備しておく。なお、コアレス配線基板１０１の中間製品は、コアレス配線基板１０１となるべき製品部を平面方向に沿って複数配列した構造を有している。コアレス配線基板１０１の中間製品は以下のように作製される。まず、ガラスエポキシ基板などの十分な強度を有する支持基板７０を準備する（図４参照）。次に、支持基板７０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層７１を形成することにより、支持基板７０及び下地樹脂絶縁層７１からなる基材６９を得る（図４参照）。そして、基材６９の片面（具体的には下地樹脂絶縁層７１の上面）に、積層金属シート体７２を配置する（図４参照）。ここでは、半硬化の状態の下地樹脂絶縁層７１上に積層金属シート体７２を配置することにより、以降の製造工程で積層金属シート体７２が下地樹脂絶縁層７１から剥れない程度の密着性が確保される。積層金属シート体７２は、２枚の銅箔７３，７４を剥離可能な状態で密着させたものである。具体的には、金属めっき（例えばクロムめっき）を介して各銅箔７３，７４を積層することにより積層金属シート体７２が形成されている。
その後、積層金属シート体７２上にシート状の絶縁樹脂基材４０を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加熱加圧することにより、絶縁樹脂基材４０を硬化させて第１層の樹脂絶縁層４１を形成する（図４参照）。そして、図５に示されるように、レーザー加工を施すことによって樹脂絶縁層４１の所定の位置にビア穴１４６を形成し、次いで各ビア穴１４６内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴１４６内にビア導体１４７を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層４１上に導体層５１をパターン形成する（図６参照）。また、第２層〜第４層の樹脂絶縁層４２〜４４及び導体層５１についても、上述した樹脂絶縁層４１及び導体層５１と同様の手法によって形成し、樹脂絶縁層４１上に積層していく。以上の製造工程によって、支持基板７０上に積層金属シート体７２、樹脂絶縁層４１〜４４及び導体層５１を積層してなる積層部８０を形成する（図７参照）。なお図７に示されるように、積層金属シート体７２上に位置する領域が、コアレス配線基板１０１の中間製品となるべき積層部８０となる。
続くパッド形成工程では、各樹脂絶縁層４１〜４４のうち第１基板主面１０２を有する最上層の樹脂絶縁層４４上に対してめっきを行うことにより、基板主面１０２上にパッド１１，１２を形成する（図７参照）。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層４４上にパッド１１，１２をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層４４の所定の位置にビア穴１４６を形成し、次いで各ビア穴１４６内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層４４の表面に対して無電解銅めっきを行った後、樹脂絶縁層４４上にドライフィルムをラミネートして、第１めっきレジスト（図示略）を形成する。さらに、第１めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層４４のビア穴１４６と連通する位置に、内径がビア穴１４６の上端における外径よりも大きく設定された開口部が形成される。そして、電解銅めっきを行い、各ビア穴１４６内にビア導体１４７を形成するとともに、開口部を介して露出した樹脂絶縁層４４の上面（基板主面１０２）、及び、開口部を介して露出したビア導体１４７の上面に対して、銅（銅層）を主体とするパッド１１，１２を形成する。その後、第１めっきレジストを剥離するとともに、不要な無電解銅めっき層を除去する。また、銅層の厚さは１５μｍ程度に設定されている。本実施形態の銅層は、めっきによって形成されているが、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ（１５μｍ）を得るためには、めっきによって形成されることが好ましい。
次に、基材６９を除去して銅箔７３を露出させる。具体的に言うと、積層金属シート体７２における２枚の銅箔７３，７４の界面で剥離して、積層部８０を支持基板７０から分離する（図８参照）。そして、積層部８０（樹脂絶縁層４１）の基板裏面１０３（下面）上にある銅箔７３に対してエッチングによるパターニングを行うことにより、樹脂絶縁層４１における基板裏面１０３上の領域にＢＧＡ用パッド５３を形成する（図９参照）。その後、ＢＧＡ用パッド５３が形成された樹脂絶縁層４１上に感光性エポキシ樹脂を塗布して硬化させることにより、積層部８０の基板裏面１０３を覆うようにソルダーレジスト４５を形成する（図９参照）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト４５に開口部４８をパターニングする。
その後、パッド１１，１２が形成された樹脂絶縁層４４上に感光性エポキシ樹脂を塗布して硬化させることにより、積層部８０の基板主面１０２を覆うようにソルダーレジスト３０を形成する（図９参照）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３０に開口部３１，３２をパターニングする（図９参照）。
続く突起状部材形成工程では、各パッド１１，１２に対してめっきを行うことにより、各パッド１１，１２の上面１３，１４に突起状部材２１，２２を形成する（図１０参照）。具体的に言うと、まず、基板主面１０２を有する最上層の樹脂絶縁層４４の上、具体的には、ソルダーレジスト３０の表面にドライフィルムをラミネートして、第２めっきレジスト（図示略）を形成する。次に、第２めっきレジストに対してレーザー加工機を用いたレーザー加工を行う。その結果、第１パッド１１の上面１３の中央部と第２パッド１２の上面１４の中央部とを露出させる開口部が形成される。そして、開口部を介して露出したパッド１１，１２の上面１３，１４に対して電解銅めっきを行う。この時点で、銅（銅層）を主体とする突起状部材２１，２２が形成される。その後、第２めっきレジストを剥離する。ここで、第１突起状部材２１を構成する銅層の厚さは２０μｍ程度に設定され、第２突起状部材２２を構成する銅層の厚さは３５μｍ程度に設定されている。なお、本実施形態では、銅層を電解めっきによって形成しているが、無電解めっき、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ（２０μｍ程度及び３５μｍ程度）を得るためには、めっきによって形成することが好ましい。
その後、第１パッド１１の表面（上面１３、側面１５）と第１突起状部材２１の表面（先端面２３、側面２４）とを同時に粗化する。それとともに、第２パッド１２の表面（上面１４、側面１６）と第２突起状部材２２の表面（先端面２５、側面２６）とを同時に粗化する。次に、無電解ニッケルめっきを行い、パッド１１，１２の表面及び突起状部材２１，２２の表面に対してニッケル層を形成する。さらに、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。ここで、ニッケル層、パラジウム層及び金層の厚さは０．０１μｍ以上１５μｍ以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、めっきによって形成されているが、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。
続くマスク配置工程では、基板主面１０２上（具体的には、ソルダーレジスト３０の表面上）にメタルマスク８１（厚さ６０μｍ）を配置する（図１１参照）。次に、メタルマスク８１に対してドリルを用いた孔あけ加工などを行う。その結果、ソルダーレジスト３０の第１開口部３１と連通する位置に、第１パッド１１及び第１突起状部材２１を露出させる複数の第１開口部８２が形成される（図１１参照）。また、ソルダーレジスト３０の第２開口部３２と連通する位置に、第２パッド１２及び第２突起状部材２２を露出させる複数の第２開口部８３が形成される（図１１参照）。なお、開口部８２，８３は、上端側開口の内径が下端側開口の内径と等しく設定されるとともに、下端側開口の内径が開口部３１，３２の上端側開口の内径と等しく設定される。
続くはんだバンプ形成工程では、メタルマスク８１の開口部８２，８３に対してはんだを印刷する。詳述すると、開口部８２，８３を介して露出するパッド１１，１２上及び突起状部材２１，２２上に、はんだペーストを印刷する。このとき、第２開口部８３内に充填されるはんだペーストの体積は、第１開口部８２内に充填されるはんだペーストの体積よりも少なくなる。次に、はんだペーストが印刷されたコアレス配線基板１０１をリフロー炉内に配置して、はんだの融点より１０〜４０℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のＩＣチップ１３１搭載用のはんだバンプ６１，６２が開口部８２，８３内に形成される。その後、メタルマスク８１を除去する（図１２参照）。
次に、積層部８０の基板裏面１０３側に形成されている複数のＢＧＡ用パッド５３上にはんだバンプ１５５を形成する。具体的には、図示しないはんだボール搭載装置を用いて各ＢＧＡ用パッド５３上にはんだボールを配置した後、はんだボールを所定の温度に加熱して加熱溶融（リフロー）することにより、各ＢＧＡ用パッド５３上にはんだバンプ１５５を形成する。なお、この時点で、コアレス配線基板１０１の中間製品が完成する。
続く分離工程では、従来周知の切断装置などを用いてコアレス配線基板１０１の中間製品を分割する。その結果、製品部同士が分割され、個々の製品であるコアレス配線基板１０１が多数個同時に得られる（図１参照）。
その後、ＩＣチップ搭載工程を実施する。具体的に言うと、まず、コアレス配線基板１０１の電極形成領域１３３にＩＣチップ１３１を載置する（図１３参照）。このとき、ＩＣチップ１３１の底面側に配置された接続端子１３２を、コアレス配線基板１０１側に配置されたはんだバンプ６１，６２上に載置するようにする。そして、２３０℃〜２６０℃程度の温度に加熱して各はんだバンプ６１，６２を加熱溶融（リフロー）することにより、パッド１１，１２が接続端子１３２に対してフリップチップ接続され、コアレス配線基板１０１にＩＣチップ１３１が搭載される。さらに、コアレス配線基板１０１の基板主面１０２とＩＣチップ１３１との隙間にアンダーフィル１３４を充填して硬化処理を行い、隙間を樹脂封止する。
従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態のコアレス配線基板１０１では、パッド１１，１２の表面（上面１３，１４）及び突起状部材２１，２２の表面（先端面２３，２５、側面２４，２６）がはんだバンプ６１，６２によって覆われ、はんだバンプ６１，６２の高さが突起状部材２１，２２の高さＨ１，Ｈ２よりも高くなっている。このため、はんだを印刷してはんだバンプ６１，６２を形成するためにはんだの体積が少ないとはんだバンプ６１，６２が低くなりやすい本実施形態の場合であっても、はんだバンプ６１，６２を高く形成することが可能になる。また、内径が小さい第２開口部３２では、第２開口部３２内に充填できるはんだの体積も小さくなるため、第２開口部３２内に露出する第２パッド１２上にはんだを印刷したとしても、第２はんだバンプ６２を高く形成することは困難である。そこで、本実施形態では、内径が小さい開口部３１，３２ほど、突起状部材２１，２２の容積を大きくしている。よって、はんだの体積が少ない場合であっても、容積が大きい第２突起状部材２２によって確実に第２はんだバンプ６２を高く形成することが可能になる。その結果、個々のはんだバンプ６１，６２の高さを揃えることができる（即ち、各はんだバンプ６１，６２のコプラナリティの測定値を低減できる）ため、個々のパッド１１，１２とＩＣチップ１３１との接続不良を防止することができる。即ち、ＩＣチップ１３１との接続に適した構造となるため、コアレス配線基板１０１の信頼性を向上させることが可能となる。
（２）本実施形態では、パッド１１，１２の上面１３，１４の一部に突起状部材２１，２２が固定され、全体として凸状をなしている。ゆえに、パッド１１，１２の表面及び突起状部材２１，２２の表面を覆うはんだバンプ６１，６２を形成すれば、はんだバンプ６１，６２内に突起状部材２１，２２が嵌り込んだ状態となる。その結果、パッド１１，１２及び突起状部材２１，２２とはんだバンプ６１，６２との接触面積が確保される。従って、パッド１１，１２の上面１３，１４とはんだバンプ６１，６２との密着強度や、突起状部材２１，２２の先端面２３，２５及び側面２４，２６とはんだバンプ６１，６２との密着強度を高くすることができ、ひいては、個々のパッド１１，１２とＩＣチップ１３１との接続不良を防止することができる。即ち、ＩＣチップ１３１との接続に適したパッド１１，１２及び突起状部材２１，２２を備えることにより、コアレス配線基板１０１の信頼性を向上させることが可能となる。しかも、パッド１１，１２の表面及び突起状部材２１，２２の表面が粗化されているため、パッド１１，１２及び突起状部材２１，２２とはんだバンプ６１，６２との接触面積を確保しやすくなる。その結果、上記したパッド１１，１２とＩＣチップ１３１との接続不良がより確実に防止されるため、コアレス配線基板１０１の信頼性をよりいっそう向上させることができる。
（３）本実施形態では、電極形成領域１３３の外周部に位置するパッドを第１パッド１１とし、電極形成領域１３３の外周部以外の領域に位置するパッドを第２パッド１２としている。なお、第２パッド１２は、第１パッド１１よりも外径が小さい電極であるため、第２パッド１２を覆う第２はんだバンプ６２も、第１パッド１１を覆う第１はんだバンプ６１よりも小さい。このため、第２パッド１２間のピッチをよりいっそうファイン化することができる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態の突起状部材２１，２２は、上端から下端までの外径Ｄ１，Ｄ２が等しく設定され、全体として円柱状をなしていたが、突起状部材の形状はこれに限定される訳ではない。例えば、上端から下端に行くに従って外径が大きく設定され、全体として断面台形状をなす突起状部材であってもよい。また、下端から上端に行くに従って外径が大きく設定され、全体として断面逆台形状をなす突起状部材であってもよい。
・上記実施形態の突起状部材２１，２２はいずれも同じ形状（円柱状）をなしていたが、第１突起状部材２１と第２突起状部材２２とで異なる形状にしてもよい。例えば、第１突起状部材２１を円柱状をなす部材とし、第２突起状部材２２を円錐状をなす部材としてもよい。
・上記実施形態の突起状部材２１，２２は、銅めっきによって形成された導体（銅ポスト）であったが、銅ペーストを印刷することによって形成された導体であってもよい。
・上記実施形態では、パッド１１，１２の表面（上面１３，１４、側面１５，１６）及び突起状部材２１，２２の表面（先端面２３，２５、側面２４，２６）が粗化されていた。しかし、パッド１１，１２の表面のみ、または、突起状部材２１，２２の表面のみを粗化するようにしてもよい。
・上記実施形態では、第２突起状部材２２の高さＨ２を第１突起状部材２１の高さＨ１よりも高く設定することにより、第２突起状部材２２の容積を第１突起状部材２１の容積よりも大きくしていた。なお、第２突起状部材２２の外径Ｄ２は、第１突起状部材２１の外径Ｄ１と等しく設定されていた。
しかし、図１４のコアレス配線基板２０１に示されるように、第２突起状部材２２２の高さＨ４を第１突起状部材２２１の高さＨ３と等しく設定するとともに、第２突起状部材２２２の外径Ｄ４を第１突起状部材２２１の外径Ｄ３よりも大きく設定することにより、第２突起状部材２２２の容積を第１突起状部材２２１の容積より大きくしてもよい。このようにすれば、第１突起状部材２２１を形成する際と第２突起状部材２２２を形成する際とでめっきの条件を変更しなくても済むため、突起状部材２２１，２２２を容易に形成することができる。
また、図１５のコアレス配線基板３０１に示されるように、第２突起状部材３２２の高さＨ６を第１突起状部材３２１の高さＨ５よりも高く設定するとともに、第２突起状部材３２２の外径Ｄ６を第１突起状部材３２１の外径Ｄ５よりも大きく設定することにより、第２突起状部材３２２の容積を第１突起状部材３２１の容積より大きくしてもよい。
・上記実施形態では、内径が異なる２種類の第１開口部３１及び第２開口部３２が設けられていたが、内径が異なる３種類以上の開口部を設けてもよい。この場合、内径が小さい開口部ほど、その開口部内に配置された突起状部材の容積（具体的には、突起状部材の外径及び高さの少なくとも一方）が大きくなる。
・上記実施形態では、電極形成領域１３３の外周部に位置する第１開口部３１の内径が、電極形成領域１３３の外周部以外の領域に位置する第２開口部３２の内径よりも大きい値に設定されていた。しかし、例えば図１６のコアレス配線基板４０１に示されるように、電極形成領域４０２の外周部に位置する複数の開口部４０３の内径を、電極形成領域４０２の中央部（外周部以外の領域）に位置する複数の開口部４０４の内径よりも小さく設定してもよい。また、この場合、基板主面４０５上の電極形成領域４０２内に配置された複数のパッド４０６，４０７のうち、開口部４０３から露出するパッド４０６にのみ突起状部材４０８を固定するようにしてもよい。
なお、電極形成領域４０２の外周部において隣接するパッド４０６間には、中央部から外側に延びる配線（図示略）が配置されるため、外周部のパッド４０６同士の間隔をある程度大きく確保する必要がある。従って、外周部に位置するパッド４０６の外径を中央部に位置するパッド４０７の外径よりも小さくすれば、パッド４０６同士の間隔が大きく確保されたデザインとすることができる。また、ソルダーレジスト４０９に形成される開口部の大きさはパッドの大きさに応じて設定されるため、上記したデザインを採用すれば、外周部に位置する開口部４０３の内径が中央部に位置する開口部４０４の内径よりも小さくなる（図１６参照）。しかしながら、開口部４０３内に露出するパッド４０６上にはんだを印刷したとしても、はんだバンプ（図示略）を高く形成することは困難である。そこで、図１６では、突起状部材４０８を電極形成領域４０２の外周部のみに形成することにより、外周部のはんだバンプを高く形成するようになっている。
・上記実施形態のコアレス配線基板１０１では、基板主面１０２のみにパッド１１，１２及び突起状部材２１，２２が形成されていたが、これに限定されるものではない。例えば、基板主面１０２及び基板裏面１０３の両方にパッド１１，１２及び突起状部材２１，２２が形成されていてもよい。
・上記実施形態では、コアレス配線基板１０１のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であったが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）上記手段１において、前記突起状部材の高さは前記パッドの厚さよりも大きいことを特徴とする配線基板。
（２）上記手段１において、前記パッドは、前記パッドの表面及び前記突起状部材の表面を覆う前記はんだバンプを加熱溶融させることによって、部品の底面側に配置された複数の接続端子に対してフリップチップ接続され、前記突起状部材の表面を構成する先端面から前記はんだバンプの頂部までの距離、及び、前記先端面から前記接続端子の表面までの距離は、５μｍ以上８０μｍ以下であることを特徴とする配線基板。
（３）上記手段１において、前記配線基板は、コア基板を有さず、前記基板主面及び基板裏面を有するとともに複数の層間絶縁層を積層してなる積層部を有し、前記層間絶縁層に設けられたビア導体が前記基板主面側に行くに従って拡径し、前記パッドの外径は、前記ビア導体の前記基板主面側における外径よりも大きく設定されていることを特徴とする配線基板。
（４）上記手段１において、前記突起状部材の外径及び高さの少なくとも一方は、前記開口部の内径に応じて設定され、複数の前記開口部は、所定の内径を有する第１開口部と、前記第１開口部よりも内径の小さい第２開口部とを含んで構成され、前記突起状部材は、前記電極形成領域内において複数存在し、複数の前記突起状部材のうち前記第２開口部内に配置される前記突起状部材は、前記第１開口部内に配置される前記突起状部材よりも外径及び高さの少なくとも一方が大きいことを特徴とする配線基板。
（５）基板主面上の電極形成領域内に配置された複数のパッドと、前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記パッドの表面の一部に突起状部材が固定され、前記突起状部材は、前記パッドとは別体に形成されるとともに、外径が前記パッドの外径よりも小さく設定され、前記パッドの表面及び前記突起状部材の表面が、はんだバンプによって覆われており、前記パッドは、前記パッドの表面及び前記突起状部材の表面を覆う前記はんだバンプを加熱溶融させることによって、部品の底面側に配置された複数の接続端子に対してフリップチップ接続され、前記パッドが前記接続端子に対してフリップチップ接続された状態において、前記はんだバンプの高さが前記突起状部材の高さよりも高くなっていることを特徴とする配線基板。
１１…パッドとしての第１パッド
１２…パッドとしての第２パッド
１３，１４…パッドの表面としての上面
１５，１６…パッドの表面としての側面
２１，２２１，３２１…突起状部材としての第１突起状部材
２２，２２２，３２２…突起状部材としての第２突起状部材
２３，２５…突起状部材の表面としての先端面
２４，２６…突起状部材の表面としての側面
３０，４０９…ソルダーレジスト
３１…ソルダーレジストの開口部としての第１開口部
３２…ソルダーレジストの開口部としての第２開口部
４１，４２，４３，４４…層間絶縁層としての樹脂絶縁層
６１…はんだバンプとしての第１はんだバンプ
６２…はんだバンプとしての第２はんだバンプ
８０…積層部
８１…マスクとしてのメタルマスク
８２…マスクの開口部としての第１開口部
８３…マスクの開口部としての第２開口部
１０１，２０１，３０１，４０１…配線基板としてのコアレス配線基板
１０２，４０５…基板主面
１３１…部品としてのＩＣチップ
１３２…接続端子
１３３，４０２…電極形成領域
４０３，４０４…ソルダーレジストの開口部
４０６，４０７…パッド
４０８…突起状部材
Ｂ１，Ｂ２…パッドの外径
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…突起状部材の外径
Ｈ１，Ｈ２，Ｈ３，Ｈ４，Ｈ５，Ｈ６…突起状部材の高さ

Claims (12)

  1. 基板主面上の電極形成領域内に配置された複数のパッドと、
    前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストと
    を備える配線基板であって、
    前記パッドの表面の一部に突起状部材が固定され、
    前記突起状部材は、前記パッドとは別体に形成されるとともに、外径が前記パッドの外径よりも小さく設定され、
    前記パッドの表面及び前記突起状部材の表面は、はんだバンプによって覆われ、
    前記はんだバンプの高さが前記突起状部材の高さよりも高くなっており、
    複数の前記開口部は、内径が異なる複数種類の開口部を含んでおり、内径が小さい前記開口部ほど、その開口部内に配置される前記突起状部材の容積が大きい
    ことを特徴とする配線基板。
  2. 前記突起状部材は、前記電極形成領域内において複数存在し、複数の前記突起状部材は互いに同じ高さを有していることを特徴とする請求項１に記載の配線基板。
  3. 複数の前記開口部は、所定の内径を有する第１開口部と、前記第１開口部よりも内径の小さい第２開口部とを含んで構成され、
    前記突起状部材は、前記電極形成領域内において複数存在し、複数の前記突起状部材のうち前記第２開口部内に配置される前記突起状部材は、前記第１開口部内に配置される前記突起状部材よりも容積が大きい
    ことを特徴とする請求項１に記載の配線基板。
  4. 前記突起状部材は、前記パッドと同じ導電性材料を主体として形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 前記パッドの表面及び前記突起状部材の表面が粗化されていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
  6. 前記パッドは、前記パッドの表面及び前記突起状部材の表面を覆う前記はんだバンプを加熱溶融させることによって、部品の底面側に配置された複数の接続端子に対してフリップチップ接続されることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
  7. 請求項１乃至６のいずれか１項に記載の配線基板を製造する方法であって、
    複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、
    前記複数の層間絶縁層のうち前記基板主面を有する最上層の層間絶縁層上に対してめっきを行うことにより、前記基板主面上に前記複数のパッドを形成するパッド形成工程と、
    前記複数のパッドに対してめっきを行うことにより、前記複数のパッドの表面に複数の突起状部材を形成する突起状部材形成工程と、
    前記基板主面上に、前記複数のパッド及び前記複数の突起状部材を露出させる複数の開口部が形成されたマスクを配置するマスク配置工程と、
    前記マスクの前記複数の開口部に対してはんだを印刷することにより、前記開口部内にはんだバンプを形成するはんだバンプ形成工程と
    を含むことを特徴とする配線基板の製造方法。
  8. 基板主面上の電極形成領域内に配置された複数のパッドと、
    前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストと
    を備える配線基板であって、
    前記電極形成領域の外周部に位置する複数の前記開口部は、前記電極形成領域の中央部に位置する複数の前記開口部よりも内径が小さく設定され、
    前記外周部に位置する前記開口部から露出する前記パッドの表面の一部に突起状部材が固定され、
    前記突起状部材は、前記パッドとは別体に形成されるとともに、外径が前記パッドの外径よりも小さく設定され、
    前記パッドの表面及び前記突起状部材の表面は、はんだバンプによって覆われ、
    前記はんだバンプの高さが前記突起状部材の高さよりも高くなっている
    ことを特徴とする配線基板。
  9. 前記突起状部材は、前記電極形成領域の外周部内において複数存在し、複数の前記突起状部材は互いに同じ高さを有していることを特徴とする請求項８に記載の配線基板。
  10. 前記突起状部材は、前記パッドと同じ導電性材料を主体として形成されていることを特徴とする請求項８または９に記載の配線基板。
  11. 前記パッドの表面及び前記突起状部材の表面が粗化されていることを特徴とする請求項８乃至１０のいずれか１項に記載の配線基板。
  12. 前記パッドは、前記パッドの表面及び前記突起状部材の表面を覆う前記はんだバンプを加熱溶融させることによって、部品の底面側に配置された複数の接続端子に対してフリップチップ接続されることを特徴とする請求項８乃至１１のいずれか１項に記載の配線基板。
JP2012244933A 2011-12-20 2012-11-06 配線基板及びその製造方法 Pending JP2013149948A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012244933A JP2013149948A (ja) 2011-12-20 2012-11-06 配線基板及びその製造方法
US13/719,665 US20130180772A1 (en) 2011-12-20 2012-12-19 Wiring board and method of manufacturing the same
CN201210560825XA CN103178043A (zh) 2011-12-20 2012-12-20 布线基板及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011277969 2011-12-20
JP2011277969 2011-12-20
JP2012244933A JP2013149948A (ja) 2011-12-20 2012-11-06 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013149948A true JP2013149948A (ja) 2013-08-01

Family

ID=48637804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012244933A Pending JP2013149948A (ja) 2011-12-20 2012-11-06 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US20130180772A1 (ja)
JP (1) JP2013149948A (ja)
CN (1) CN103178043A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144157A (ja) * 2014-01-31 2015-08-06 富士通株式会社 回路基板、電子装置及び電子装置の製造方法
JP2015216293A (ja) * 2014-05-13 2015-12-03 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2015220455A (ja) * 2014-05-16 2015-12-07 インテル・コーポレーション 集積回路パッケージ用のコンタクトパッド
JP2015228480A (ja) * 2014-05-30 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2016143810A (ja) * 2015-02-04 2016-08-08 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
KR20160141470A (ko) * 2015-06-01 2016-12-09 삼성전기주식회사 인쇄회로기판
JP2017092110A (ja) * 2015-11-04 2017-05-25 ローム株式会社 電子部品
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2018169518A (ja) * 2017-03-30 2018-11-01 株式会社タムラ製作所 感光性樹脂組成物およびプリント配線基板
JP2020109836A (ja) * 2018-12-28 2020-07-16 南亞電路板股▲ふん▼有限公司 回路基板構造およびその製造方法
JP2020136379A (ja) * 2019-02-15 2020-08-31 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2020188139A (ja) * 2019-05-15 2020-11-19 イビデン株式会社 プリント配線板およびその製造方法
JP2021005609A (ja) * 2019-06-26 2021-01-14 イビデン株式会社 プリント配線板およびその製造方法
JP2021040090A (ja) * 2019-09-05 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
US9768048B2 (en) * 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
CN104051411B (zh) * 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP2015041729A (ja) * 2013-08-23 2015-03-02 イビデン株式会社 プリント配線板
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
US9472523B2 (en) * 2014-01-14 2016-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US9691723B2 (en) * 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10163801B2 (en) * 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP2019176056A (ja) * 2018-03-29 2019-10-10 富士通株式会社 電子装置
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备
WO2020062195A1 (zh) * 2018-09-29 2020-04-02 华为技术有限公司 一种焊盘、电子器件及其连接结构、阻焊层的制作方法
JP7142604B2 (ja) * 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
CN110913572B (zh) * 2019-12-04 2022-02-18 东莞市若美电子科技有限公司 Led灯板焊盘on pad设计结构及方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion
CN114361730A (zh) * 2021-12-28 2022-04-15 湖南海博瑞德电智控制技术有限公司 电芯模组用汇流排、电芯模组及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651937A4 (en) * 1992-06-19 1995-08-30 Motorola Inc AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT.
US5315485A (en) * 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
EP1009202B1 (en) * 1997-06-04 2007-10-17 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP2001298114A (ja) * 2000-04-13 2001-10-26 Oki Electric Ind Co Ltd Ｂｇａパッケージ及びｂｇａパッケージと基板との実装構造
US6329609B1 (en) * 2000-06-29 2001-12-11 International Business Machines Corporation Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20030202332A1 (en) * 2002-04-29 2003-10-30 Tommi Reinikainen Second level packaging interconnection method with improved thermal and reliability performance
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US20090002973A1 (en) * 2005-11-18 2009-01-01 Nec Corporation Mount Board and Electronic Device
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
US20080164300A1 (en) * 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
JP2009135345A (ja) * 2007-11-30 2009-06-18 Fujikura Ltd 半導体装置及びその製造方法
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
WO2009119875A1 (ja) * 2008-03-24 2009-10-01 日本特殊陶業株式会社 部品内蔵配線基板
US8528200B2 (en) * 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
JP6415111B2 (ja) * 2013-06-20 2018-10-31 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144157A (ja) * 2014-01-31 2015-08-06 富士通株式会社 回路基板、電子装置及び電子装置の製造方法
US9699916B2 (en) 2014-05-13 2017-07-04 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate, and wiring substrate
JP2015216293A (ja) * 2014-05-13 2015-12-03 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2015220455A (ja) * 2014-05-16 2015-12-07 インテル・コーポレーション 集積回路パッケージ用のコンタクトパッド
JP2015228480A (ja) * 2014-05-30 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
KR101811923B1 (ko) 2014-09-29 2017-12-22 니뽄 도쿠슈 도교 가부시키가이샤 배선 기판
US9578743B2 (en) 2014-09-29 2017-02-21 Ngk Spark Plug Co., Ltd. Circuit board
JP2016127066A (ja) * 2014-12-26 2016-07-11 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2016143810A (ja) * 2015-02-04 2016-08-08 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
KR102425755B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판
KR20160141470A (ko) * 2015-06-01 2016-12-09 삼성전기주식회사 인쇄회로기판
JP2017092110A (ja) * 2015-11-04 2017-05-25 ローム株式会社 電子部品
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2018169518A (ja) * 2017-03-30 2018-11-01 株式会社タムラ製作所 感光性樹脂組成物およびプリント配線基板
JP2020109836A (ja) * 2018-12-28 2020-07-16 南亞電路板股▲ふん▼有限公司 回路基板構造およびその製造方法
JP2020136379A (ja) * 2019-02-15 2020-08-31 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7257175B2 (ja) 2019-02-15 2023-04-13 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2020188139A (ja) * 2019-05-15 2020-11-19 イビデン株式会社 プリント配線板およびその製造方法
JP7336258B2 (ja) 2019-05-15 2023-08-31 イビデン株式会社 プリント配線板およびその製造方法
JP2021005609A (ja) * 2019-06-26 2021-01-14 イビデン株式会社 プリント配線板およびその製造方法
JP7257273B2 (ja) 2019-06-26 2023-04-13 イビデン株式会社 プリント配線板およびその製造方法
JP2021040090A (ja) * 2019-09-05 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法
JP7378247B2 (ja) 2019-09-05 2023-11-13 イビデン株式会社 プリント配線板およびその製造方法
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法

Also Published As

Publication number Publication date
US20130180772A1 (en) 2013-07-18
CN103178043A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
JP2013149948A (ja) 配線基板及びその製造方法
JP5800674B2 (ja) 配線基板及びその製造方法
WO2014155455A1 (ja) 配線基板
JP2013093405A (ja) 配線基板及びその製造方法
JP5154271B2 (ja) はんだバンプを有する配線基板及びその製造方法
JP2008177554A (ja) 多層配線基板、及び多層配線基板埋込用の給電構造体
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20150364410A1 (en) Circuit board, manufacturing method therefor, and pillar-shaped terminal for circuit board
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP2016009740A (ja) 配線基板の製造方法
JP2014192177A (ja) 配線基板
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP2016051747A (ja) 配線基板
JP2016021551A (ja) 配線基板及びその製造方法
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6009844B2 (ja) 中継基板及びその製造方法
US20230276575A1 (en) Embedded printed circuit board
JP2013102096A (ja) 配線基板及びその製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2012069543A (ja) 配線基板の製造方法
JP2013175518A (ja) 配線基板