JP2015220455A - 集積回路パッケージ用のコンタクトパッド - Google Patents

集積回路パッケージ用のコンタクトパッド Download PDF

Info

Publication number
JP2015220455A
JP2015220455A JP2015075560A JP2015075560A JP2015220455A JP 2015220455 A JP2015220455 A JP 2015220455A JP 2015075560 A JP2015075560 A JP 2015075560A JP 2015075560 A JP2015075560 A JP 2015075560A JP 2015220455 A JP2015220455 A JP 2015220455A
Authority
JP
Japan
Prior art keywords
contact pad
solder
metal
contact
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075560A
Other languages
English (en)
Other versions
JP6221122B2 (ja
Inventor
エイチ． サハスラブデ、シュブハダ
H Sahasrabudhe Shubhada
エイチ． サハスラブデ、シュブハダ
ビー． セイン、サンディープ
B Sane Sandeep
ビー． セイン、サンディープ
アルバース、スヴェン
Albers Sven
セイデマン、ジョージ
Seidemann Georg
コッラー、ソンジャ
Koller Sonja
ストークル、ステファン
Stoeckl Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015220455A publication Critical patent/JP2015220455A/ja
Application granted granted Critical
Publication of JP6221122B2 publication Critical patent/JP6221122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】回路基板と集積回路デバイスとの熱機械的結合を向上させ、焼結歪、半田疲労を防止するコンタクトパッドを提供する。
【解決手段】複数の集積回路（IC）パッケージ１０２と共に使用するための複数のコンタクトパッド１５０Ａは、ＩＣパッケージ１０２の基板１０６上に配置され、金属突出部分１５２及び金属陥凹部分１５４を含む。金属突出部分１５２及び金属陥凹部分１５４の各々は、半田接触表面を有する。金属陥凹部分１５４の半田接触表面１６４は、金属突出部分１５２の半田接触表面１６２から離間する。
【選択図】図１４

Description

本開示は概して、集積回路（ICs）の分野に関する。より具体的には、ＩＣパッケージ用のコンタクトパッドに関する。
既存の複数の集積回路（IC）デバイスにおいては、複数の回路基板上の複数のコンタクトパッドに対応して複数の半田接合点を形成すべく、実質的に平坦で丸い複数のコンタクトパッドが複数のＩＣパッケージ上で使用されている。複数のＩＣパッケージ間で実現される結合は、複数の熱機械的状況に起因する焼結歪および半田疲労に直面した場合に、十分信頼できないかもしれない。
複数の実施形態が、添付の複数の図面と伴に以下の詳細な説明によって容易に理解されるであろう。本説明を容易にすべく、同様の複数の参照番号によって、同様の複数の構造要素が指定される。複数の実施形態は、添付の複数の図面の複数の図における例を用いて図示されるが、これに限定されるものではない。
集積回路（IC）パッケージの基板上で使用され得る例示的な従来のコンタクトパッドを図示している。 集積回路（IC）パッケージの基板上で使用され得る例示的な従来のコンタクトパッドを図示している。 内部で、従来のコンタクトパッドがＩＣパッケージの基板の表面上に配置される、電子デバイスの一部分の側面図である。 ＩＣパッケージおよび／またはＩＣパッケージが結合される回路基板の変形が半田ブリッジを引き起こし得るシナリオを図示している。 ＩＣパッケージおよび／またはＩＣパッケージが結合される回路基板の変形が半田ブリッジを引き起こし得るシナリオを図示している。 電子デバイスの繰返し変形が複数の半田接合点の破損を生じさせるシナリオを図示している。 電子デバイスの繰返し変形が複数の半田接合点の破損を生じさせるシナリオを図示している。 電子デバイスの繰返し変形が複数の半田接合点の破損を生じさせるシナリオを図示している。 電子デバイスの繰返し変形が複数の半田接合点の破損を生じさせるシナリオを図示している。 電子デバイスにおいて、多かれ少なかれ半田ブリッジの影響を受け得る、異なる複数の領域を強調表示している。 電子デバイスにおいて、多かれ少なかれ複数の熱サイクリング破損の影響を受け得る、異なる複数の領域を強調表示している。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの一例を図示している。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの一例を図示している。 様々な実施形態による、内部で、図１２および図１３のコンタクトパッドがＩＣパッケージの基板の表面上に配置される、電子デバイスの一部分の側面図である。 金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の複数の上面図の一図である。 金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の複数の上面図の一図である。 金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の複数の上面図の一図である。 金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の複数の上面図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの一例を図示している。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの一例を図示している。 様々な実施形態による、内部で、図１９および２０のコンタクトパッドがＩＣパッケージの基板の表面上に配置される、電子デバイスの一部分の側面図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、金属突出部分および金属陥凹部分を有するコンタクトパッドの、更なる複数の実施形態の様々な図の一図である。 様々な実施形態による、様々な外周囲および／または内周囲を有する複数のコンタクトパッドの複数の図の一図である。 様々な実施形態による、様々な外周囲および／または内周囲を有する複数のコンタクトパッドの複数の図の一図である。 様々な実施形態による、様々な外周囲および／または内周囲を有する複数のコンタクトパッドの複数の図の一図である。 様々な実施形態による、ＩＣパッケージを製造する工程のフロー図である。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第１工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、コンタクトパッドを形成する第２工程における様々な操作の一操作を図示している。 様々な実施形態による、ＩＣパッケージを回路基板に結合する工程のフロー図である。 本明細書で開示される、任意のコンタクトパッドを１つ又は複数含み得る、例示的なコンピューティングデバイスのブロック図である。
複数の集積回路（IC）パッケージと共に使用するための複数のコンタクトパッドが本明細書で開示される。いくつかの実施形態では、本明細書で開示されるコンタクトパッドは、ＩＣパッケージの基板上に配置され得、金属突出部分および金属陥凹部分を含み得る。金属突出部分および金属陥凹部分の各々は、半田接触表面を有し得る。金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間され得る。関連する複数のデバイスおよび技術もまた、本明細書で開示される。
本明細書で開示される複数のコンタクトパッドの様々な実施形態によって、複数のコンタクトパッドが内部に含まれる複数の電子デバイスに、改善された熱機械的性能が提供され得る。具体的には、本明細書で開示される複数のコンタクトパッドの様々な実施形態により、従来の複数のコンタクトパッドに比べて、複数の表面実装デバイスにおける半田ブリッジのリスクが削減され得、および／または、機械的破損の前に電子デバイスが受け得る複数の熱サイクルの数が増大され得る。
以下の詳細な説明において、本願の一部を形成する添付の複数の図面が参照され、そこでは、全体を通して同様の複数の番号が同様の複数の部分を指定し、実施され得る複数の実施形態が例示として示される。他の複数の実施形態が利用され得、本開示の範囲から逸脱せずに、これらが構造的または論理的に変更され得ることが理解されるであろう。従って、以下の詳細な説明は、限定的な意味で用いられるのではなく、複数の実施形態の範囲は、添付の特許請求の範囲およびそれらの複数の等価物によって定義される。
様々な操作が、主張される主題を理解するのに最も役立つ態様で、順々にある複数の別個の動作または操作として説明され得る。しかしながら、説明の順序は、これら複数の操作が必ず順序に依存する、ということを暗に意味するように解釈されるべきではない。具体的には、これら複数の操作は、提示の順序で実行されなくてもよい。説明される複数の操作は、説明される実施形態と異なる順序で実行されてもよい。様々な更なる操作が実行され得、および／または、説明される複数の操作は更なる複数の実施形態で省略されてもよい。
本開示の複数の目的のため、「Aおよび／またはB」という文言は、（A）、（B）、または、（AおよびB）であることを意味する。本開示の複数の目的のため、「A、B、および／または、C」という文言は、（A）、（B）、（C）、（AおよびB）、（AおよびC）、（BおよびC）、または、（A、B、および、C）であることを意味する。
「ある実施形態において」、または、同一または異なる複数の実施形態の１つ又は複数について各々言及し得る「複数の実施形態において」、という複数の文言が、本説明で使用される。更に、本開示の複数の実施形態について使用されるような「備える」、「含む」、「有する」等といった複数の用語は、殆ど同じであることを意味する。本明細書で使用されるように、「磁石」という用語は、複数の永久磁石および電磁石を包含する。
図１および図２は、ＩＣパッケージの基板上で使用され得る例示的な従来のコンタクトパッド１１０を図示している。具体的には、図１は従来のコンタクトパッド１１０の斜視図であり、図２は従来のコンタクトパッド１１０の上面図である。示されるように、従来のコンタクトパッド１１０は一般的に、円形の専有面積と、実質的に均一な半田接触表面１０７とを有する。本明細書で使用されるように、「実質的に均一」な表面とは、実質的に平坦な表面について言及し得る。本明細書で使用されるように、「半田接触表面」とは、別のコンポーネントとの電気的結合を形成すべくコンタクトパッドが使用される場合に、半田が粘着する予定であるコンタクトパッドの表面であり得る。
図３は、内部で、従来のコンタクトパッド１１０がＩＣパッケージ１０２の基板１０６の表面１１４上に配置される、電子デバイス１００の一部分の側面図である。半田接合点１２４は、従来のコンタクトパッド１１０を、回路基板１０４上に配置されたコンタクトパッド１１８に電気的かつ機械的に結合する。半田接合点１２４が結合される、従来のコンタクトパッド１１０の表面は、基板１０６の表面１１４の上方に広がり得、または、それと同一平面になり得、あるいは、その下方に凹み得る。いくつかの実施形態では、半田堰き止めレジストの一部分が（図示せず。）、表面１１４上に配置され得、従来のコンタクトパッド１１０上に広がり得る。これによって、従来のコンタクトパッド１１０の公称寸法から、半田接合点１２４と従来のコンタクトパッド１１０との間における接触エリアのサイズが低減される。
基板１０６は、表面１１４の反対にある表面１１２を有し得る。ダイ、パッケージ材料（例えばモールド混合物。）、または、他の電子コンポーネント（図示せず。）が、表面１１２上に配置され得る。基板１０６の表面１１４は、間隔１３２によって、回路基板１０４の表面１１６から離間され得る。半田接合点１２４は、幅１３０を有し得る。概して、ＩＣパッケージ１０２は、ＩＣパッケージ１０２の中に含まれ、または、ＩＣパッケージ１０２と結合される回路と、回路基板１０４に結合される回路との間における電気信号の流れを可能にすべく、その各々が回路基板１０４上の対応するコンタクトパッド１１８に半田付けされ得る、複数の従来のコンタクトパッド１１０を備え得る。
図４および図５は、ＩＣパッケージおよび／またはＩＣパッケージが結合される回路基板の変形が半田ブリッジを引き起こし得るシナリオを図示している。具体的には、図４は、大して熱を生成していない、そうでなければ、電子デバイス１００の複数のコンポーネントが著しく熱的応力を受けないような安定した周囲温度環境で動作している、電子デバイス１００を図示している。図１から図３を参照して上記で議論されるように、電子デバイス１００は、回路基板１０４に結合されるＩＣパッケージ１０２を備え得る。ＩＣパッケージ１０２は、基板１０６と、基板１０６の表面１１４上に配置される１つ又は複数のコンタクトパッド１１０を含み得る。回路基板１０４は、回路基板１０４の表面１１６上に配置される１つ又は複数のコンタクトパッド１１８を含み得る。ＩＣパッケージ１０２は、従来の複数のコンタクトパッド１１０と複数のコンタクトパッド１１８との夫々の間にある１つ又は複数の半田接合点１２４によって、回路基板１０４と電気的かつ機械的に結合され得る。個々の半田接合点１２４ａ、１２４ｂおよび１２４ｃが名付けられている。
ＩＣパッケージ１０２は、基板１０６の表面１１２に結合されるダイ１０８を含み得る。示されるように、表面１１２は、表面１１４の反対であり得る。ダイは、シリコンまたは任意の他の適した材料を含み得る。本明細書では、基板１０６の表面１１２に結合されるコンポーネントとしてダイが典型的に言及され得るけれど、任意の電子デバイス、受動的電子装置、または、他のコンポーネントが、ダイの代わりとして、または、ダイに加えて、使用され得る。
電子デバイス１００の温度が変化すると（例えば、電子デバイス１００の動作によって生成される熱、半田付け操作が完成した後に放出される熱、および／または、周囲温度の変化に起因して。）、電子デバイス１００の複数のコンポーネントは熱膨張を受け得る。電子デバイス１００の様々なコンポーネントの熱膨張の程度および方向は、複数のコンポーネントの複数の材料特性（例えば、熱膨張率）、複数のコンポーネントの構造およびトポロジ、様々ないくつかのコンポーネントが機械的に結合される態様、焼結歪の形状および大きさ、複数の接合点崩壊特性、コンタクトパッドのサイズおよびタイプ、および、電子デバイス１００の中での発熱分布に依存し得る。複数のダイおよび他の複数のそのようなコンポーネントは、動作中にかなりの熱を生成し得るので、電子デバイス１００の中で著しい局所的な変形を引き起こし得る。いくつかの実施形態では、周囲温度の低下が、著しい変形を引き起こし得る。
図５は、電子デバイス１００における温度変化の結果として生じる、電子デバイス１００の変形を図示している。この温度変化は、例えば、ダイ１０８によって生成される熱、または、電子デバイス１００を囲む周囲温度の変化によって、引き起こされ得る。図５のシナリオでは、温度変化によって、ＩＣパッケージ１０２の基板１０６が「上方に」湾曲させられ、回路基板１０４が「下方に」湾曲させられている。基板１０６および／または回路基板１０４の変形の程度は、ダイ１０８の最も近くで最大となり得る。基板１１０および／または回路基板１０４の変形によって、複数の半田接合点１２４がそれに応じた変形をさせられ得る。例えば、半田接合点１２４ａは、基板１０６および回路基板１０４の各端部の「離間」に応じて引き伸ばされたものとして図示されている。対照的に、ダイ１０８のより近くにある複数の半田接合点１２４は、引き伸ばされるよりはむしろ「圧縮」され得、その結果として、それらの幅が増大し得る。そのような圧縮を受けている２つの半田接合点１２４が互いに接触するのに十分近い場合、半田ブリッジが形成され、「短絡」が生じ得る。図５において、複数の半田接合点１２４ｂおよび１２４ｃは接触し、半田ブリッジを形成している。図５で示される変形の形状および程度は単に例示であり、他の複数のシナリオでは、ＩＣパッケージ１０２および回路基板１０４は、示されるような複数の「反対」方向よりはむしろ「同じ」方向で湾曲し得、または、複数の方向の任意の組み合わせで湾曲し得る。
複数のパッケージおよび回路基板（例えば主回路基板）が薄化し続け、それによってより容易に歪むようになると、半田ブリッジのリスクが増大し得る。複数の表面実装デバイスにおける第２レベルの複数の相互接続は、上記で議論される複数の半田ブリッジ現象の影響を特に受け得る。重要なことに、複数のＩＣパッケージの複数の製造業者は、複数の回路基板製造業者（例えば、複数のＩＣパッケージが表面に取り付けられることとなる複数の主回路基板を製造する、相手先ブランドによる複数の製造業者（original equipment manufacturers）、または、相手先ブランドによる複数の設計製造業者（original design manufacturers））によって使用される複数のコンタクトパッドの複数の特性を制御することが出来ないかもしれない。従って、複数のＩＣパッケージが表面に取り付けられ得る回路基板に向けられる複数の解決策は、ＩＣパッケージ設計の観点から役に立たない。
他の複数の熱機械的現象は、複数の電子デバイスの性能および信頼性に関係し得る。例えば、電子デバイスの温度が複数の高温および低温を交互に繰り返す複数のサイクルを受けると、電子デバイスの複数のコンポーネントの繰返し変形が複数のコンポーネントの弾性の限度を超え、複数のコンポーネントを機械的に破損させ得る。複数の半田接合点は、熱サイクリングに起因する機械的破損の影響を特に受け得る（「半田疲労」と呼ばれる現象。）。製品試験中に使用され得る温度サイクルの一例は、低温（例えば摂氏−４０度。）で１５分、製品を高温（例えば摂氏１２５度。）まで加熱する１５分、高温で１５分、および、製品を低温まで引き戻すべく冷却する１５分、を含み得る。
図６から図９は、電子デバイス１００の繰返し変形が複数の半田接合点１２４の破損を生じさせるシナリオを図示している。図６は図４の複写であり、大して熱を生成していない、そうでなければ、電子デバイス１００の複数のコンポーネントが著しい熱膨張を受けないような安定した周囲温度環境で動作している、電子デバイス１００を図示している。図７は図５の複写であり、温度変化の結果として生じる、図６の電子デバイス１００の変形を図示している。図８は、図７の変更された温度状態からの「復元」の後に続く、電子デバイス１００を図示している。図８で図示されるように、複数の半田接合点１２４の１つも、まだ破損していないかもしれない。図９は、温度変化の結果として生じる２回目の変形の後の、電子デバイス１００を図示している。図９で示されるように、１つ又は複数の半田接合点１２４が、そのサイクリングの結果として破損しているかもしれない。具体的には、ＩＣパッケージ１０２の対応する複数のコンタクトパッドと回路基板１０４との間における電気信号の流れが遮られるように、半田接合点１２４ａがその縦に沿って破断したものとして図示されている。半田接合点１２４ｄは、その対応するコンタクトパッド１１０から離間されたものとして図示され、ＩＣパッケージ１０２の対応するコンタクトパッドと回路基板１０４との間の電気信号の流れを遮る。
変化する複数の温度条件下における複数の電子デバイスの信頼性は、電子デバイスが破損する前に耐え得る複数の熱サイクルの数を量子化する、基板上の熱サイクリング（TCOB）カウントによって特徴付けられ得る。複数の電子デバイスに対する複数の明細は、電子デバイスが検査を通過するのに達成されるはずである、所望のTCOBカウントを含み得る。ＩＣパッケージのサイズおよび形状、ＩＣパッケージが結合される回路基板におけるＩＣパッケージ間の離間状態（standoff）、複数の半田接合点高さ、複数のコンタクトパッドの表面の質、複数のコンタクトパッドの利用可能な表面エリア、コンタクトパッドの積み重ね、および、電子デバイスの中に含まれる誘導体の蓄積および物質を含む多数の条件は、電子デバイスの達成可能なTCOBカウントに影響し得る。例えば、もし半田堰き止めレジストがコンタクトパッドの表面上に存在するならば（半田堰き止めマスクの形成。）、半田堰き止めレジストの高さおよび配置が達成可能なTCOBカウントに強い影響を与え得る。複数の電子デバイスのTCOBカウントを改善する既存の複数のアプローチは、複数の半田接合点の数の調整、複数の半田接合点のアンダーフィル（under filling）、アンダー・バンプ・メタライゼーション（under bump metallization）の使用、半田の成分の変更、半田の量の変更、またはパッケージサイズの変更を含んでいた。これらのアプローチは一般的に、更なる材料または増大された専有面積に起因して、より高くコストがかかるという結果につながる。
上記で留意されるように、電子デバイスの様々なコンポーネントの熱膨張の程度（および、その結果として生じるそのコンポーネントおよび／またはそれに隣接する複数のコンポーネントの熱的損傷の影響の受け易さ）は、熱分布、および、様々なコンポーネントが結合される態様に相関があり得る。異なる複数の熱機械的現象は、電子デバイスの異なる複数の部分において、より一層問題であり得る。例えば、ブリッジの影響を特に受け得る複数の半田接合点は、複数の熱サイクリング破損の影響を特に受けないかもしれないし、当該影響を特に受けるかもしれない。例えば、図１０は、（上面図から、）多かれ少なかれ半田ブリッジの影響を受け得る電子デバイスにおける異なる複数の領域を強調表示している。電子デバイス１００は、（例えばＩＣパッケージ１０２の中に含まれる）基板１０６上にダイ１０８を含み得る。いくつかの実施形態では、基板１０６は、ダイ１０８が内部に配置されるモールド混合物を含み得る。具体的には、図１０は、当該エリア内の複数の半田接合点が半田ブリッジの影響を受け得る程度を表している、異なるように陰影をつけられた複数のエリアを含んでおり、より暗い陰影は、その影響をより受け易いことを示している。図１０で図示されるように、ダイ１０８の下にある複数の半田接合点は半田ブリッジの影響を最も受け得、ダイ１０８からの距離が増大するに連れて影響の受け易さが減少する。
図１１は、（上面図から、）多かれ少なかれ熱サイクリング破損の影響を受け得る電子デバイスにおける異なる複数の領域を強調表示している。図１０を参照して上記で議論されるように、電子デバイス１００は、（例えばＩＣパッケージ１０２の中に含まれる）基板１０６上にダイ１０８を含み得る。具体的には、図１１は、当該エリア内の複数の半田接合点が熱サイクリング破損の影響を受け得る程度を表している、異なるように陰影をつけられた複数のエリアを含んでおり、より暗い陰影はその影響をより受け易いことを示している。図１１で図示されるように、複数のコンポーネントの複数の端部に近接する複数の半田接合点が熱サイクリング破損の影響を最も受け得、複数の端部からの距離が増大するに連れて影響の受け易さが減少する。
上記で留意されるように、本明細書で開示される複数のコンタクトパッドの様々な実施形態によって、従来の複数のコンタクトパッドに対し、更なる複数の性能利点、または、代わりの複数の性能利点と同様、改善された熱機械的性能が提供され得る。改善された複数のコンタクトパッドの多数の例が、この後に続く複数の図で図示され、以下で詳細に議論される。
図１２および図１３は、様々な実施形態による、コンタクトパッド１５０Ａの一例を図示している。具体的には、図１２はコンタクトパッド１５０Ａの斜視図であり、図１３はコンタクトパッド１５０Ａの上面図である。コンタクトパッド１５０Ａは、金属突出部分１５２および金属陥凹部分１５４を有し得る。金属突出部分１５２は半田接触表面１６２を有し得、金属陥凹部分１５４は半田接触表面１６４を有し得る。示されるように、半田接触表面１６２は、半田接触表面１６４に略平行であり得るが、（例えば半田接触表面１６２に垂直な方向１７０で、）半田接触表面１６４から離間され得る。本明細書で開示される複数の半田接合点は（例えば半田接合点１２４）、錫、金、銅等のような任意の適切な半田物質を含み得る。コンタクトパッド１５０Ａの様々な寸法は、直径１２０２および幅１２０４を含み得る。従来のコンタクトパッド１１０を参照して上記で留意されるように、半田堰き止めレジストの一部分は（図示せず。）、表面１１４上に配置され得、コンタクトパッド１５０Ａ（または、本明細書で開示される任意のコンタクトパッド）上に広がり得る。これによって、コンタクトパッド１５０Ａ（または、他のコンタクトパッド）の公称寸法から、半田接合点１２４とコンタクトパッド１５０Ａ（または、他のコンタクトパッド）との間における接触エリアのサイズが低減される。
コンタクトパッド１５０Ａの金属突出部分１５２は、外側部分１２０６および内側部分１２０８を有し得る。内側部分１２０８は、側壁１２１４によって画定され得る。示されるように、外側部分１２０６の専有面積は、略環状であり得る。本明細書で使用されるように、「環状」という用語は、外周囲形状と内周囲形状との間におけるエリアによって形成される複数の形状に言及し得、複数の円形環、複数の長方形環、複数の楕円形環、複数の多角形環、または他の任意の規則的な形状または不規則な形状によって形成される複数の環を含み得る。例えば、環は、外側の円形と内側の長方形との間におけるエリアによって画定され得る。
図１４は、内部で、コンタクトパッド１５０ＡがＩＣパッケージ１０２の基板１０６の表面１１４上に配置される、電子デバイス１００の一部分の側面図である。半田接合点１２４によって、コンタクトパッド１５０Ａが、回路基板１０４上に配置されるコンタクトパッド１１８に電気的かつ機械的に結合される。基板１０６は、表面１１４の反対にある表面１１２を有し得る。ダイ、または、他の電子コンポーネント（図示せず。）が、表面１１２上に配置され得る。基板１０６の表面１１４は、間隔１４０４によって、回路基板１０４の表面１１６から離間され得る。半田接合点１２４は幅１４０２を有し得る。
図３を参照して上記で議論されるように、図１４のＩＣパッケージ１０２は、複数のコンタクトパッドを含み得る。いくつかの実施形態では、これらのコンタクトパッドの１つ又は複数がコンタクトパッド１５０Ａの形態を採り得、その各々が、ＩＣパッケージ１０２の中に含まれる回路、または、ＩＣパッケージ１０２と結合される回路と、回路基板１０４に結合される回路との間における電気信号の流れを可能にすべく、回路基板１０４上の対応するコンタクトパッド１１８に半田付けされ得る。例えば、８ミリメートル×８ミリメートルの専有面積、および、０．４ミクロンのピッチを有する組み込み型ウェハレベルボールグリッドアレイ（eWLB）パッケージは、７．２ミリメートル×７．２ミリメートルの専有面積を有するダイを含み得、３１６箇所の半田接合点で回路基板に結合され得、各半田接合点は２５０ミクロンの直径を有する半田ボールから形成される。図１４のＩＣパッケージ１０２は、本明細書で開示される、従来のコンタクトパッド１１０（図１から図３）、または、任意の他のコンタクトパッドのような、コンタクトパッド１５０Ａと異なる複数の構成を有する複数のコンタクトパッドを含み得る。
図１４で示されるように、半田接合点１２４は、金属突出部分１５２の内側部分１２０８の半田接触表面１６２に接触し得る。半田接合点１２４は、金属突出部分１５２の内側部分１２０８の側壁１２１４にも接触し得る。半田接合点１２４は、金属陥凹部分１５４の半田接触表面１６４にも接触し得る。具体的には、金属陥凹部分１５４は、半田接合点１２４の幾らかの半田が中に配置され得るチャネルを形成し得る。いくつかの実施形態では、半田は、金属突出部分１５２の内側部分１２０８の側壁１２１４に沿って液体ウィッキング処理（fluid wicking process）をすること、金属陥凹部分１５４に向かって「引っ張られ」得る。
半田が内部を流れ得る金属陥凹部分を含む、コンタクトパッド１５０の複数の実施形態によって、半田接合点１２４が、（実質的に均一な半田接触表面を提示する）従来のコンタクトパッド１１０で達成可能なものより狭くなることを可能にし得る。半田が金属陥凹部分の中へと流れることを許容することによって、ＩＣパッケージと、与えられた距離だけ離間された回路基板とを結合する半田の体積が、従来のコンタクトパッド１１０で達成可能な同一体積のものよりも狭い幅を有し得る。例えば、半田接合点１２４の幾らかの半田は、コンタクトパッド１５０Ａの陥凹部分１５４の中に受け入れられ得るので、図１４における半田接合点１２４の幅１４０２は、間隔１４０４が間隔１３２と等しい場合でさえも、図３の半田接合点１２４の幅１３０より狭いものであり得る。コンタクトパッド１５０Ａでの半田接合点１２４の幅１４０２は、従来のコンタクトパッド１１０での半田接合点１２４の幅１３０より小さいものであり得る。半田接合点１２４と複数の隣接した半田接合点との間の間隔は増大され得る。その結果、半田接合点１２４と複数の隣接した半田接合点との間におけるブリッジのリスクが低減され得る。
この改善は、半田接合点１２４における半田の体積が同一のままである場合でさえも生じ得る。そのようなアプローチは、複数の隣接した半田接合点間の間隔を増大すべく半田の体積が削減された従前の複数の半田ブリッジ緩和技術に比べて、進歩となり得る。しかしながら、半田の体積を削減することは、半田接合点の、熱サイクリング破損の影響の受け易さを増大させ得るので、全体の信頼性を減少させるという結果につながり得る。
コンタクトパッド１５０Ａの様々な特徴の複数の寸法は、所望の通り選択され得る。具体的には、深度１２１２、直径１２０２および距離１２０４が、所望の通り選択され得る。具体的には、それら複数の寸法は、半田接合点の幅を減少させるべく半田接合点１２４からの半田が内部に向けて配置され得る所望の「ウィッキング体積」を実現すべく、選択され得る。ウィッキング体積の上限は、コンタクトパッドの形状に基づいて算出され得る。例えば、コンタクトパッド１５０Ａの金属陥凹部分１５４によって提供されるウィッキング体積は、以下の数１によって算出され得る。
数１において、Dinnerは直径１２０２であり、ｗは距離１２０４であり、depthは深度１２１２である。いくつかの実施形態では、コンタクトパッド１５０Ａの外径は、約３００ミクロンであり得る。いくつかの実施形態では、直径１２０２は約１５０ミクロンであり得、幅１２０４は約２５ミクロンであり得る。
図１５から図１８は、金属突出部分１５２および金属陥凹部分１５４を有する複数のコンタクトパッドの更なる複数の実施形態の上面図である。金属陥凹部分１５４の半田接触表面は、金属突出部分１５２の半田接触表面から離間される。図１５から図１８を参照して以下で議論される、複数のコンタクトパッドの任意の実施形態は、ＩＣパッケージ１０２のようなＩＣパッケージの基板上に配置され得、ＩＣパッケージを回路基板に結合すべく使用され得る。図１５から図１８において、（例えば、コンタクトパッド１５０Ａを参照している図１３で図示されるように、）陰影をつけられた複数の領域は金属陥凹部分１５４を示し、その一方で、陰影の無い複数の領域は金属突出部分１５２を示している。図１２から図１４のコンタクトパッド１５０Ａを参照して上記で議論されるように、図１５から図１８の複数のコンタクトパッドの様々な特徴の複数の寸法は、所望の通り選択され得る。例えば、（図１２から図１４のコンタクトパッド１５０Ａの深度１２１２に類似する、）金属突出部分１５２の半田接触表面と金属陥凹部分１５４の半田接触表面との間の距離は、所望の通り選択され得る。図１５から図１８の複数のコンタクトパッドは、任意の所望の処理を使用することで形成され得る。例えば、いくつかの実施形態では、図１５から図１８の複数のコンタクトパッドは、（従来のコンタクトパッド１１０のような）従来のコンタクトパッドの表面で、「窪み」のような金属陥凹部分１５４をレーザーミーリング加工することによって形成され得る。いくつかの実施形態では、図１５から図１８の複数のコンタクトパッドは、（例えば図４４から図５７を参照して以下で議論されるような）リソグラフィが後に続く、めっき処理またはウェットエッチング処理によって形成され得る。いくつかの実施形態では、図１５から図１８で図示される複数のコンタクトパッドの外径は、約３００ミクロンであり得る。
図１５は、内部で、金属陥凹部分１５４が略十字形状の専有面積を有し得る、コンタクトパッド１５０Ｂを図示している。金属突出部分１５２は、各々が略四分円形状の専有面積を有する複数の柱１５０２を含み得る。図１５は、金属突出部分１５２が、四分円形状の専有面積を有する４本の柱１５０２を含む実施形態を図示しているけれど、他の複数の実施形態は、扇形の専有面積を有する、これより本数の少ない柱１５０２、または、これより本数の多い柱１５０２を含み得る。例えば、いくつかの実施形態では、金属陥凹部分１５４は略Y字形状の専有面積を有し得、金属突出部分１５２は３つの柱１５０２を含み得る。本明細書で開示される様々ないくつかの実施形態において、金属突出部分１５２は、（例えば複数の柱の代わりに、）単一の柱を含み得る。
図１６は、内部で、金属陥凹部分１５４が略長方形の専有面積を有し得る、コンタクトパッド１５０Ｃを図示している。金属突出部分１５２は、略円形の外周囲１６０２を有し得る。図１６は、金属陥凹部分１５４が、金属突出部分１５２の略円形の外周囲１６０２の内側でほぼ中心に置かれた単一の金属陥凹を含む実施形態を図示しているけれど、他の複数の実施形態は、任意の所望の態様で、コンタクトパッド１５０Ｃの中で分散される１つ又は複数の長方形陥凹を含み得る。
図１７は、内部で、金属陥凹部分１５４が略円形の専有面積を有し得る、コンタクトパッド１５０Ｄを図示している。金属突出部分１５２は、略円形の外周囲１７０２を有し得る。図１７は、金属陥凹部分１５４が、金属突出部分１５２の略円形の外周囲１７０２の内側でほぼ中心に置かれた単一の金属陥凹を含む実施形態を図示しているけれど、他の複数の実施形態は、任意の所望の態様で、コンタクトパッド１５０Ｄの中で分散される１つ又は複数の円形陥凹を含み得る。概して、任意の所望の形状、または、複数の形状の組み合わせを有する複数の陥凹は、コンタクトパッド１５０Ｄの中に含まれ得る。
図１８は、内部で、金属陥凹部分１５４が、略円形部分上に載せられた十字形状部分を含む専有面積を有し得る、コンタクトパッド１５０Ｅを図示している。金属突出部分１５２は、各々が円形環の一部分に対応する専有面積を有する複数の柱１８０２を含み得る。図１５を参照して上記で議論されるように、図１８は、金属突出部分１５２が４本の柱１８０２を含む実施形態を図示しているけれど、他の複数の実施形態は、（例えば、金属陥凹部分１５４の十字形状部分における複数の「腕」の数を調整することによって、）これより本数の少ない柱１８０２、または、これより本数の多い柱１８０２を含み得る。
コンタクトパッド１５０Ａを参照して上記で議論されるように、図１５から図１８の複数のコンタクトパッドの様々な特徴の複数の寸法は、所望の通り選択され得る。具体的には、それら複数の寸法は、半田接合点の幅を減少させるべく半田接合点からの半田が内部に向けて配置され得る所望の「ウィッキング体積」を実現すべく、選択され得る。上記で留意されるように、ウィッキング体積の上限は、コンタクトパッドの形状に基づいて算出され得る。例えば、コンタクトパッド１５０Ｂの金属陥凹部分１５４によって提供されるウィッキング体積は、以下の数２によって算出され得る。
数２において、Dinnerは略円形の金属陥凹部分１５４の直径であり、depthは金属突出部分１５２の半田接触表面に対する金属陥凹部分１５４の深度である。いくつかの実施形態では、コンタクトパッド１５０Ｂの略円形の金属陥凹部分１５４の直径は約８ミル（１ミルは、１インチの１０００分の１、すなわち、２．５４×１０−５メートルに等しい。）であり得、略円形のコンタクトパッド１５０Ｂの全体の直径は約１５ミルであり得る。
本明細書で開示される様々ないくつかのコンタクトパッドは、コンタクトパッドの形状およびトポロジを変更することにより、従来のコンタクトパッド１１０に比べて、半田接合点とコンタクトパッドとの間の活性接触エリアを増大させ得る。本明細書で開示される複数の形状およびトポロジを備える複数のコンタクトパッドを含む複数の電子デバイスによって、例えば、複数の電子デバイスの複数のコンポーネントの複数の専有面積、半田の成分、または、複数の半田接合点の数における複数の変更を必要とすることなく、従来の複数のコンタクトパッドを含む複数の電子デバイスに比して改善されたTCOBカウントが提供され得る。更に、本明細書で開示される複数の形状およびトポロジを備える複数のコンタクトパッドは、パッドマスクデザインを変更することによって、および／または、更なるエッチングまたはリソグラフィ段階を加えることによって製造され得るので、TCOBカウントを改善する既存のアプローチに比べて、より一層低コストで実装され得る。
図１９および図２０は、様々な実施形態による、コンタクトパッド１５０Ｆの一例を図示している。具体的には、図１９はコンタクトパッド１５０Ｆの斜視図であり、図２０はコンタクトパッド１５０Ｆの上面図である。コンタクトパッド１５０Ｆは、金属突出部分１５２および金属陥凹部分１５４を含み得る。金属突出部分１５２は半田接触表面１６２を有し得、金属陥凹部分１５４は半田接触表面１６４を有し得る。示されるように、半田接触表面１６２は、半田接触表面１６４に略平行であり得るが、（例えば、図１２で図示されるように、半田接触表面１６２に垂直な方向１７０において、）半田接触表面１６４から離間され得る。
図１９および図２０の実施形態において、金属突出部分１５２は、複数の柱１９０２を含み得る。複数の柱１９０２は、実質的にリング状配列で配置され得る。本明細書で使用されるように、「リング」という用語は、任意の閉じられた形状に言及し得、複数の円形リング、複数の長方形リング、複数の楕円形リング、複数の多角形リング、または、他の任意の規則的な形状または不規則な形状によって形成される複数のリングを含み得る。図２０で示されるように、複数の柱１９０２は、四角形の複数の辺で実質的に一列に配置され得る。
複数の柱１９０２の複数の専有面積は、任意の所望の形状を採り得る。例えば、いくつかの実施形態では、少なくとも１つの柱１９０２が略長方形の専有面積を有し得る。図２０で示されるように、１つ又は複数の柱１９０２が、１つ又は複数の丸みを帯びた角を備える長方形の形状をした専有面積を有し得る。これら複数の丸みを帯びた角は、コンタクトパッド１５０Ｆの略円形の外周囲２００２と同じ曲率の輪郭を有し得る。複数の柱１９０２の任意の所望の数および配置が、コンタクトパッド１５０Ｆに含まれ得、複数の柱の数、配置および形状の変更を伴う幾つかの実施形態が、この後に続く複数の図を参照して以下で議論される。
図２１は、内部で、コンタクトパッド１５０ＦがＩＣパッケージ１０２の基板１０６の表面１１４上に配置される、電子デバイス１００の一部分の側面図である。半田接合点１２４は、コンタクトパッド１５０Ｆを、回路基板１０４上に配置されたコンタクトパッド１１８と電気的かつ機械的に結合する。基板１０６は、表面１１４の反対にある表面１１２を有し得る。ダイ、または、他の電子コンポーネント（図示せず。）が、表面１１２上に配置され得る。図３を参照して上記で議論されるように、図２１のＩＣパッケージ１０２は複数のコンタクトパッド１５０Ｆを含み得、その各々は、ＩＣパッケージ１０２の中に含まれる、または、ＩＣパッケージ１０２と結合される回路と、回路基板１０４に結合される回路との間における電気信号の流れを可能にすべく、回路基板１０４上の対応するコンタクトパッド１１８に半田付けされ得る。図２１のＩＣパッケージ１０２は、本明細書で開示される、従来のコンタクトパッド１１０（図１から図３）、または、任意の他のコンタクトパッドのような、コンタクトパッド１５０Ｆと異なる複数の構成を有する複数のコンタクトパッドを含み得る。
図２１で示されるように、半田接合点１２４は、金属突出部分１５２の半田接触表面１６２に接触し得る。半田接合点１２４は、金属陥凹部分１５４の半田接触表面１６４にも接触し得る。図２１で示されるように、金属突出部分１５２の少なくともいくつかの柱１９０２は、半田接合点１２４の半田の中へと延伸し得る。
コンタクトパッド１５０Ｆの様々な特徴の複数の寸法は、所望の通り選択され得る。具体的には、複数の柱１９０２の高さ２１０２、複数の柱１９０２の複数の専有面積の複数の寸法、および、複数の柱１９０２間の間隔が、所望の通り選択され得る。いくつかの実施形態では、コンタクトパッド１５０Ｆの外径は、約３００ミクロンであり得る。いくつかの実施形態では、複数の柱１９０２の高さ２１０２は、約１８ミクロンであり得る。いくつかの実施形態では、複数の柱１９０２の専有面積は、約２５ミクロン×２５ミクロンであり得、複数の隣接した柱１９０２は２５ミクロンだけ離間され得る。
コンタクトパッド１５０Ｆは、TCOBカウントを増大させる点で特に有利である。半田接合点の中へと延伸することによって、複数の柱１９０２は、半田接合点１２４を機械的に安定化させるように作用し得る。コンタクトパッド１５０Ｆにより、従来のコンタクトパッド１１０に比べて、ＩＣパッケージの角に近接して配置された複数の半田接合点、および、ＩＣパッケージに含まれるダイの角に近接して配置された複数の半田接合点に対する達成可能なTCOBカウントの数が増大し得る。
図２２から図３６、および、図３８は、金属突出部分１５２および金属陥凹部分１５４を有する複数のコンタクトパッドの、更なる複数の実施形態の複数の上面図である。そこでは、金属陥凹部分１５４の半田接触表面は、金属突出部分１５２の半田接触表面から離間される。図２２から図３６、および、図３８を参照して以下で議論される複数のコンタクトパッドの任意の実施形態は、ＩＣパッケージ１０２のようなＩＣパッケージの基板上に配置され得、ＩＣパッケージを回路基板に結合すべく使用され得る。図２２から図３６、および、図３８において、（例えば、コンタクトパッド１５０Ｆを参照している図２０で図示されるように、）陰影をつけられた複数の領域は金属陥凹部分１５４を示す一方で、陰影の無い複数の領域は金属突出部分１５２を示す。様々ないくつかの図２２から図３６、および、図３８において、複数の縞柄領域は、半田堰き止めレジストが堆積され得る（それによって、半田がそこに付着しないかもしれない）、複数のエリアを示す。適切な複数の半田堰き止めレジストによって、図示される様々な複数の構造のパターニングを実現するのに十分な解決が得られ得る。
図１２から図１４のコンタクトパッド１５０Ａ、および、図１９から図２１のコンタクトパッド１５０Ｆを参照して上記で議論されるように、図２２から図３９の複数のコンタクトパッドの様々な特徴の複数の寸法は、所望の通り選択され得る。例えば、金属突出部分１５２の半田接触表面と金属陥凹部分１５４の半田接触表面との間の距離（例えば、コンタクトパッド１５０Ｆの複数の柱１９０２の高さ２１０２）は、所望の通り選択され得る。いくつかの実施形態では、図２２から図３９で図示される複数のコンタクトパッドの外径は、約３００ミクロンであり得る。使用される場合、図２２から図３９を参照して以下で議論される様々ないくつかのコンタクトパッドの複数の金属突出部分１５２は、半田接合点の中へと延伸し得、半田接合点を機械的に安定化させるように作用し得る。これにより、従来のコンタクトパッド１１０に比べて、達成可能なTCOBカウントが改善される。
図２２は、内部で、金属陥凹部分１５４が、環の中央に置かれた十字形状を含む専有面積を有し得る、コンタクトパッド１５０Ｇを図示している。金属突出部分１５２は、各々が略四分円形状の専有面積を有する複数の柱２２０２を有し得る。図２２は、金属突出部分１５２が四分円形状の専有面積を有する４つの柱２２０２を含む実施形態を図示しているけれど、他の複数の実施形態は、（例えば、図１５を参照して上記で議論されるように、）四分円形状の専有面積を有するこれより数の少ない柱２２０２、または、これより数の多い柱２２０２を含み得る。いくつかの実施形態では、直径２２０４は約２００ミクロンであり得る。いくつかの実施形態では、距離２２０６は約５０ミクロンであり得る。
図２３は、内部で、金属陥凹部分１５４が、２つの多角形セグメント２３０４が隣接する円２３０２を含む専有面積を有し得る、コンタクトパッド１５０Ｈを図示している。金属突出部分１５２は、各々が実質的に環の一部分として形づくられる専有面積を有する複数の柱２３０６を含み得る。複数の柱２３０６は、コンタクトパッド１５０Ｈの略円形の外周囲２３０８に隣接して配置され得る。コンタクトパッド１５０Ｈは、外周囲２３０８、および、金属陥凹部分１５４の複数の多角形セグメント２３０４に隣接する２つの半田堰き止めレジストエリア２３１０の形態を採り得る、半田堰き止めレジスト部分１５６も含み得る。いくつかの実施形態では、円２３０２の直径は、約２００ミクロンであり得る。いくつかの実施形態では、距離２３１４は、約７５ミクロンであり得る。
図２４は、内部で、金属陥凹部分１５４が、実質的に円形リング状配列で配置される複数の円形領域２４０２を含む専有面積を有し得る、コンタクトパッド１５０Ｉを図示している。金属突出部分１５２は、複数の円形領域２４０２を囲み得る。いくつかの実施形態では、円形領域２４０２は、（例えば図２４で示されるように、）実質的に均等にリング状配列で配置されてもよく、または、均等にリング状配列で配置されなくてもよい。図２４で図示されるリング状配列は略円形であるけれど、他の任意の形状のリング状配列が使用され得る。加えて、他の複数の実施形態は、複数の円形領域２４０２に代えて、または、複数の円形領域２４０２に加えて、（例えば複数の長方形領域といった）複数の非円形領域を含み得る。いくつかの実施形態では、距離２４０４は、約９０ミクロンであり得る。いくつかの実施形態では、複数の円形領域２４０２の１つの直径は、約５０ミクロンであり得る。
図２５は、内部で、金属陥凹部分１５４が、第１リング状配列２５０４、第２リング状配列２５０６、および、中心円形領域２５０８に配置された複数の円形領域２５０２を含む専有面積を有し得る、コンタクトパッド１５０Ｊを図示している。金属突出部分１５２は、複数の円形領域２５０２を囲み得る。図２５で示されるように、第１リング状配列２５０４は、コンタクトパッド１５０Ｊの略円形の外周囲２５１０と第２リング状配列２５０６との間に配置され得る。第１リング状配列２５０４における複数の円形領域２５０２はリング状配列２５０４周りで略規則的に分散されてもよく、その一方で、示されるように、第２リング状配列２５０６の複数の円形領域２５０２は第２リング状配列２５０６周りで規則的に配置されなくてもよい。図２４を参照して上記で議論されるように、図２５で図示されるリング状配列は略円形であるけれど、他の任意の形状のリング状配列が使用され得る。加えて、他の複数の実施形態は、複数の円形領域２５０２に代えて、または、複数の円形領域２５０２に加えて、（例えば複数の長方形領域といった）複数の非円形領域を含み得る。いくつかの実施形態では、距離２５１２は、約１００ミクロンであり得る。いくつかの実施形態では、距離２５１４は、約５０ミクロンであり得る。いくつかの実施形態では、複数の円形領域２５０２の１つの直径は、約３０ミクロンであり得る。
図２６は、内部で、金属陥凹部分１５４が、リング状配列で配置された複数の楕円形領域２６０２を含む専有面積を有し得る、コンタクトパッド１５０Ｋを図示している。金属突出部分１５２は、複数の楕円形領域２６０２を囲み得る。図２６で図示される複数の楕円形領域２６０２はリング状配列周りで略規則的に分散されているけれど、他の複数の実施形態では、複数の楕円形領域２６０２はリング状配列周りで規則的に配置されなくてもよい。いくつかの実施形態では、距離２６０４は、約７５ミクロンであり得る。いくつかの実施形態では、個々の楕円形領域２６０２の長径は、約５０ミクロンであり得る。いくつかの実施形態では、個々の楕円形領域２６０２の短径は、約３０ミクロンであり得る。
図２７は、内部で、金属陥凹部分１５４が、略円形の専有面積を有し得、略環状の半田堰き止めレジスト部分１５６によって囲まれ得る、コンタクトパッド１５０Ｌを図示している。金属突出部分１５２は、金属陥凹部分１５４の専有面積、および、半田堰き止めレジスト部分１５６の専有面積の上方で、規則的配列構造で配置された複数の部分２７０２を含み得る。図２７で図示されるように、複数の部分２７０２は、（例えば略正方形の専有面積といった）略長方形の専有面積を有し得る。他の複数の実施形態では、他の複数の形状を含む複数の専有面積を有する複数の部分が、略長方形の専有面積に代えて、または、略長方形の専有面積に加えて、使用され得る。いくつかの実施形態では、個々の部分２７０２は、約２５ミクロン×２５ミクロンの専有面積を有し得る。いくつかの実施形態では、隣接する複数の部分２７０２は、２５ミクロンだけ離間され得る。
図２８は、内部で、金属陥凹部分１５４が略正方形の専有面積を有し得る、コンタクトパッド１５０Ｍを図示している。金属突出部分１５２は、コンタクトパッド１５０Ｍの外周囲２８０６と金属陥凹部分１５４との間に配置される環状部分２８０４を含み得、かつ、金属陥凹部分１５４の専有面積の中に配置された複数の部分２８０２も含み得る。図２８で図示されるように、複数の部分２８０２は、（例えば略正方形の専有面積といった）略長方形の専有面積を有し得る。他の複数の実施形態では、他の複数の形状を含む複数の専有面積を有する複数の部分は、複数の略長方形の専有面積に代えて、または、複数の略長方形の専有面積に加えて使用され得る。いくつかの実施形態では、個々の部分２８０２は、約２５ミクロン×２５ミクロンの専有面積を有し得る。いくつかの実施形態では、金属陥凹部分１５４は、複数の部分２８０２の複数の端部を超えて各々の方向で２５ミクロン広がる専有面積を有し得る。
図２９は、内部で、金属陥凹部分１５４が、２つの多角形セグメント２９０４が隣接する円２９０２を含む専有面積を有し得る、コンタクトパッド１５０Ｎを図示している。金属突出部分１５２は、各々が実質的に環の一部分として形づくられる専有面積を有する複数の部分２９０６と、略円形の専有面積を有する部分２９０８とを含み得る。複数の部分２９０６は、コンタクトパッド１５０Ｎの略円形の外周囲２９１０に隣接して配置され得る。コンタクトパッド１５０Ｎは、外周囲２９１０、および、金属陥凹部分１５４の複数の多角形セグメント２９０４に隣接する２つの半田堰き止めレジストエリア２９１２の形態を採り得る、半田堰き止めレジスト部分１５６も含み得る。いくつかの実施形態では、円２９０２の直径は、約２００ミクロンであり得る。いくつかの実施形態では、複数の部分２９０８の直径、約１００ミクロンであり得る。いくつかの実施形態では、距離２９１４は、約７５ミクロンであり得る。
図３０は、内部で、金属陥凹部分１５４が、略円形の専有面積を有し得、金属突出部分１５２の複数の柱３００２によって割って入られ得る、コンタクトパッド１５０Ｐを図示している。複数の柱３００２は、金属陥凹部分１５４の専有面積の上方で、規則的配列構造で配置され得る。図３０で図示されるように、複数の柱３００２のいくつかは、（例えば略正方形の専有面積といった）略長方形の専有面積を有し得る。他の複数の実施形態では、他の複数の形状を含む複数の専有面積を有する複数の柱は、複数の略長方形の専有面積に代えて、または、複数の略長方形の専有面積に加えて使用され得る。いくつかの実施形態では、個々の柱３００２は、約２５ミクロン×２５ミクロンの専有面積を有し得る。いくつかの実施形態では、複数の隣接した柱３００２は、２５ミクロンだけ離間され得る。
図３１は、内部で、金属陥凹部分１５４が、略円形の専有面積を有し得、金属突出部分１５２の複数の柱３１０２によって割って入られ得る、コンタクトパッド１５０Ｑを図示している。複数の柱３１０２は、金属陥凹部分１５４の専有面積の中央部分の上方で、規則的配列構造で配置され得る。コンタクトパッド１５０Ｑは、コンタクトパッド１５０Ｐ（図３０）と対比され得、後者は、金属陥凹部分１５４の全体の専有面積の上方に広がる複数の柱３００２を含む図３１で図示されるように、複数の柱３１０２のいくつかは、（例えば、略正方形の専有面積といった）略長方形の専有面積を有し得る。他の複数の実施形態では、他の複数の形状を含む複数の専有面積を有する複数の柱は、複数の略長方形の専有面積に代えて、または、複数の略長方形の専有面積に加えて使用され得るいくつかの実施形態では、個々の柱３１０２は、約２５ミクロン×２５ミクロンの専有面積を有し得る。いくつかの実施形態では、複数の隣接した柱３１０２は、２５ミクロンだけ離間され得る。いくつかの実施形態では、個々の柱３１０２の高さは、約８ミクロンであり得る。
図３２は、内部で、金属陥凹部分１５４が、略円形の専有面積を有し得、金属突出部分１５２の複数の柱３２０２によって割って入られ得る、コンタクトパッド１５０Ｒを図示している。複数の柱３２０２は、中央の柱３２０４と、コンタクトパッド１５０Ｒの外周囲３２０６に近接する複数の柱３２０２の配置とを含むべく、配置され得る。コンタクトパッド１５０Ｒは、コンタクトパッド１５０Ｐ（図３０）と対比され得、後者は、金属陥凹部分１５４の全体の専有面積の上方に広がる複数の柱３００２を含む。複数の柱３２０２のいくつかは、（例えば略正方形の専有面積といった）略長方形の専有面積を有し得る。他の複数の実施形態では、他の複数の形状を含む複数の専有面積を有する複数の柱は、複数の略長方形の専有面積に代えて、または、複数の略長方形の専有面積に加えて使用され得る。いくつかの実施形態では、個々の柱３２０２は、約２５ミクロン×２５ミクロンの専有面積を有し得る。いくつかの実施形態では、個々の柱３２０２の高さは、約８ミクロンであり得る。
図３３は、内部で、金属陥凹部分１５４が、波動パターンを備える環状部分３３０８と、略円形の専有面積を有する中央部分３３０６とを含む、コンタクトパッド１５０Ｓを図示している。金属突出部分１５２は、略環状の専有面積を有し得、金属陥凹部分１５４の中央部分３３０６とコンタクトパッド１５０Ｓの外周囲３３１２との間に配置され得る。半田堰き止めレジスト部分１５６は、準環状部分３３０８と外周囲３３１２との間に配置され得る。コンタクトパッド１５０Ｓの複数のコンポーネントの複数の寸法は、図３６から図４１を参照して以下で議論される複数のコンタクトパッドの、対応する複数のコンポーネントの複数の寸法であり得る。
図３４は、内部で、金属陥凹部分１５４が略正方形の専有面積を有し得る、コンタクトパッド１５０Ｔを図示している。金属突出部分１５２は、金属陥凹部分１５４の専有面積の中に配置された複数の部分３４１２を含み得る。コンタクトパッド１５０Ｔのこれら複数の部分３４１２および金属陥凹部分１５４は、図２８を参照して上記で議論された複数の部分２８０２の任意の実施形態の形態を採り得る。半田堰き止めレジスト部分１５６は、金属陥凹部分１５４と外周囲３４１４との間に配置され得る。コンタクトパッド１５０Ｔの複数のコンポーネントの複数の寸法は、図２８を参照して議論された複数のコンタクトパッドの、対応する複数のコンポーネントの複数の寸法であり得る。
図３５は、内部で、金属陥凹部分１５４が、波動パターン周囲を備える略円形部分３５０６を含む、コンタクトパッド１５０Ｕを図示している。金属突出部分１５２は、金属陥凹部分１５４に割って入り、中央に配置される、複数の柱３５０６を含み得る。半田堰き止めレジスト部分１５６は、コンタクトパッド１５０Ｕの第１側面３５０２上で、部分３５１０と外周囲３５１４との間に配置され得る。コンタクトパッド１５０Ｕの複数のコンポーネントの複数の寸法は、図３１および図４０を参照して議論される複数のコンタクトパッドの、対応する複数の寸法であり得る。
図３６は、内部で、金属陥凹部分１５４が略円形部分３６０２と略環状部分３６０４とを含む、コンタクトパッド１５０Ｖを図示している。金属突出部分１５２は、略環状の専有面積を有し得、金属陥凹部分１５４の部分３６０２と部分３６０４との間に配置され得る。図３７は、コンタクトパッド１５０Ｖの側面図であり、金属突出部分１５２の半田接触表面１６２と、金属陥凹部分１５４の部分３６０２および部分３６０４の半田接触表面１６４とを図示している。いくつかの実施形態では、高さ３６１２は、約８ミクロンであり得る。いくつかの実施形態では、高さ３６１２は、約２８ミクロンであり得る。いくつかの実施形態では、直径３６０８は約２００ミクロンであり得、直径３６１０は約２２０ミクロンであり得る。
図３８は、内部で、金属陥凹部分１５４が、略環状の専有面積を有し、かつ、金属突出部分１５２を囲む、コンタクトパッド１５０Ｗを図示している。金属突出部分１５２は、略円形の専有面積を有し得る。図３９は、コンタクトパッド１５０Ｗの側面図であり、金属突出部分１５２の半田接触表面１６２と、金属陥凹部分１５４の半田接触表面１６４とを図示している。いくつかの実施形態では、高さ３８１２は約１８ミクロンであり得、直径３８１４は約２００ミクロンであり得る。いくつかの実施形態では、高さ３８１２は約２８ミクロンであり得、直径３８１４は約７０ミクロンであり得る。
本明細書で開示される様々ないくつかのコンタクトパッド１５０によって、TCOBカウントを改善する場合に複数の顕著な利点が提供され得る。金属突出部分を半田の中へと延伸させることで、複数の半田層を安定させ得、これによってTCOBカウントが改善される。コンタクトパッドの外周囲により接近して配置された複数の柱を有する複数のコンタクトパッド１５０の複数の実施形態によって、コンタクトパッドの中心のより近くに集められた複数の柱を有する複数のコンタクトパッドに比べ、TCOBカウントがより大きな程度まで増大し得る。例えば、図３２のパッド１５０Ｒは、図３１のパッド１５０Ｑに比べて、幾つかの適用例において改善された性能を示し得る。幾つかの適用例において、コンタクトパッドの複数の柱の数を、コンタクトパッドに広がるその分布を変更せずに増大させることは、TCOB寿命に実質的な影響を及ぼさないかもしれない。例えば、コンタクトパッド１５０Ｐ（図３０）は、コンタクトパッド１５０Ｒ（図３２）に比べて、実質的に改善された性能を示さないかもしれない。複数の柱の高さを増大させることによって、TCOB寿命が改善され得る。波動パターンを有する外周囲を備えた複数のコンタクトパッドを使用することによって、TCOB寿命が改善され得る。
いくつかの実施形態では、コンタクトパッドの外エリアに配置された複数の構造は、閉じられたリングを形成しなくてもよい。閉じられたリング状配列は、熱機械的応力からリングの中のエリアを「保護」し得るので、そうでなければコンタクトパッドを通じて分散されるはずの全ての熱機械的応力を吸収し得てしまう。これは、TCOB寿命を低減させる。リング状配列を分散させることによって、クリープ歪みが外パッド領域に集められるのを防止し得る。
本明細書で開示される複数のコンタクトパッドの幾つかの実施形態は、金属突出部分および金属陥凹部分を含まなくてもよいが、代わりに、実質的に平坦な半田接触表面を有してもよい。これら複数のコンタクトパッドは、外周囲および／または内周囲において、従来のコンタクトパッド１１０と異なり得る。図４０から図４２は、そのような複数の実施形態の複数の例の複数の上面図である。図４０から図４２を参照して以下で議論される複数のコンタクトパッドの任意の実施形態は、ＩＣパッケージ１０２のようなＩＣパッケージの基板上に配置され得、ＩＣパッケージを回路基板に結合すべく使用され得る。図４０は、波動パターン形状を備える外周囲４００４を有するコンタクトパッド４０００を図示している。外周囲４００４の外側の複数の「先端部」４００６は、図示されるように尖ったものであり得る。波動パターンの「深度」は、約１５ミクロンであり得、直径４０１０は約２４０ミクロンであり得る。半田堰き止めレジスト４０１２のパターンによって、（例えば、異なる円形の下地導電パッド上に半田堰き止めレジスト４０１２がパターニングされている）波動パターン周囲４００４、および、本明細書で開示される他の任意の周囲が可能になり得る。波動パターン周囲４００４（および本明細書で開示される他の複数の波動パターン周囲）は、TCOBカウントを改善すべく、有利に複数の応力ベクトルの方向を変え得る。
図４１は、波動パターン形状を備える外周囲４１０４を有するコンタクトパッド４１００を図示している。外周囲４１０４の外側の複数の「先端部」４１０６は、図示されるように丸みを帯び得る。波動パターンの「深度」は約８ミクロンであり得、直径４１１０は約２４０ミクロンであり得る。図４２は、略環状の専有面積を有するコンタクトパッド４２００を図示している。半田堰き止めレジスト領域４２０４は、環状の専有面積の空所の中に配置され得る。Ｘ字形状、四角形状または星形状のような他の複数の専有面積を有する複数のコンタクトパッドが使用され得る。
図４０から図４２を参照して上記で議論される複数のコンタクトパッドの複数の内周囲および／または外周囲は、本明細書で開示される任意のコンタクトパッド１５０のトポロジカルな複数の特徴と共に利用され得る。例えば、任意のコンタクトパッド１５０は、コンタクトパッド４０００および４１００を参照して上記で議論されるような波動パターン形状を有する外周囲と共に形成され得る。
（例えば図１０および図１１を参照して）上記で議論されるように、異なる複数の熱機械的現象が、電子デバイスの異なる複数の部分において、より一層問題であり得る。例えば、ダイの下にある複数の半田接合点は、半田ブリッジの影響を最も受け得るが、その一方で、複数のコンポーネントの複数の端部に近接する複数の半田接合点は、熱サイクリング破損の影響を最も受け得る。従って、様々な実施形態において、ＩＣパッケージは、基板上の異なる複数の位置で、異なる複数のタイプの複数の半田接合点を含み得る。
例えば、ＩＣパッケージは、本明細書で開示される任意のコンタクトパッド１５０、および、（例えば一様な半田接触表面を有するコンタクトパッドといった）従来のコンタクトパッド１１０を含み得る。いくつかの実施形態では、ＩＣパッケージのダイは、従来のコンタクトパッド１１０に比べて、コンタクトパッド１５０により接近して配置され得る。いくつかの実施形態では、図１２から図１８を参照して上記で議論される任意のコンタクトパッド１５０が、ＩＣパッケージの中に含まれるダイ「の直ぐ近くで」、または、ＩＣパッケージの中に含まれるダイの最も近くで、有利に使用され得る。いくつかの実施形態では、図１９から図３９を参照して上記で議論される任意のコンタクトパッド１５０が、ＩＣパッケージの異なる複数のコンポーネント間における複数の境界面の最も近くで（例えば、ＩＣパッケージの中に含まれるダイの角の最も近くで）、または、ＩＣパッケージ自体の複数の端部の最も近くで、有利に使用され得る。
図４３は、様々な実施形態による、ＩＣパッケージを製造する工程４３００のフロー図である。処理４３００の複数の操作がＩＣパッケージ１０２およびその複数のコンポーネントを参照して議論され得るけれど、これは単に、例示的な複数の目的のためであって、処理４３００は、任意の適切なＩＣパッケージを製造すべく利用され得る。
段階４３０２では、ダイが基板の第１表面に結合され得る。例えば、ダイ１０８は基板１０６の表面１１２に結合され得る。
段階４３０４では、コンタクトパッドが基板の表面の反対にある第２表面上に形成され得る。例えば、コンタクトパッドは、基板１０６の表面１１４上に形成され得る。いくつかの実施形態では、コンタクトパッドは、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを含み得る。金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間され得る。例えば、コンタクトパッドは、本明細書で議論されるような任意のコンタクトパッド１５０の形態を採り得る。いくつかの実施形態では、段階４３０４で形成されるコンタクトパッドは、コンタクトパッド４０００、４１００または４２００のいずれかの形態を採り得る。
様々な処理が、段階４３０４でコンタクトパッドを形成すべく、使用され得る。例えば、フォトリソグラフィ処理の１つ又は複数の反復が使用され得る。
図４４から図５０は、第１工程のいくつかの実施形態による、コンタクトパッド１５０Ｆ（図１９から図２１）の形成における様々な操作を図示している。図４４から図５０によって図示される第１工程は、段階４３０４でコンタクトパッドを形成すべく（図４３）、使用され得る。図４４から図５０におけるコンタクトパッド１５０Ｆの使用は単に例示であって、本明細書で開示される任意の適切ないくつかのコンタクトパッドが、図４４から図５０を参照して図示される複数の操作によって形成され得る。
図４４は、任意のリソグラフィ材料またはめっき材料を堆積する前の、基板１０６の表面１１４を図示している。シード層が、表面１１４上に存在し得る。
図４５は、図４４の基板１０６の表面１１４に第１リソグラフィ・パターン４５０２を適用した後に続く組立体４５００を図示している。第１リソグラフィ・パターン４５０２は、形成中のコンタクトパッド１５０Ｆの金属陥凹部分１５４に対応し得る。
図４６は、組立体４５００（図４５）に第２リソグラフィ・パターン４６０２を適用した後に続く組立体４６００を図示している。第２リソグラフィ・パターン４６０２は、形成中のコンタクトパッド１５０Ｆの金属突出部分１５２に対応し得る。
図４７は、材料４７０２を置くべく、組立体４６００（図４６）の表面１１４をめっきした後に続く組立体４７００を図示している。本明細書で使用されるように、「めっき」は、銅のような、金属または他の導電性材料の堆積を含み得る。
図４８は、組立体４７００（図４７）から第２リソグラフィ・パターン４６０２（図４６）を除去した後に続く組立体４８００を図示している。
図４９は、更なる材料４７０２を置くべく、組立体４８００（図４８）の表面１１４をめっきした後に続く組立体４９００を図示している。
図５０は、組立体４９００（図４９）から第１リソグラフィ・パターン４５０２（図４５）を除去した後に続く組立体５０００を図示している。組立体５０００の材料４７０２は、コンタクトパッド１５０Ｆの形態を有し得る。
図５１から図５７は、第２工程のいくつかの実施形態による、コンタクトパッド１５０Ｆ（図１９から図２１）の形成における様々な操作を図示している。図５１から図５７によって図示される第２工程は、段階４３０４でコンタクトパッドを形成すべく（図４３）、使用され得る。図５１から図５７におけるコンタクトパッド１５０Ｆの使用は単に例示であって、本明細書で開示される任意の適切ないくつかのコンタクトパッドが、図５１から図５７を参照して図示される複数の操作によって形成され得る。
図５１は、任意のリソグラフィ材料またはめっき材料を堆積する前の、基板１０６の表面１１４を図示している。シード層が、表面１１４上に存在し得る。
図５２は、図５１の基板１０６の表面１１４に第１リソグラフィ・パターン５２０２を適用した後に続く組立体５２００を図示している。第１リソグラフィ・パターン５２０２は、形成中のコンタクトパッド１５０Ｆの金属陥凹部分１５４に対応し得る。
図５３は、材料５３０２を置くべく、組立体５２００（図５２）の表面１１４をめっきした後に続く組立体５３００を図示している。
図５４は、組立体５３００（図５３）から第１リソグラフィ・パターン５２０２（図５２）を除去した後に続く組立体５４００を図示している。
図５５は、組立体５４００（図５４）に第２リソグラフィ・パターン５５０２を適用した後に続く組立体５５００を図示している。第２リソグラフィ・パターン５４０２は、形成中のコンタクトパッド１５０Ｆの金属突出部分１５２に対応し得る。
図５６は、更なる材料５３０２を置くべく、組立体５５００（図５５）の表面１１４をめっきした後に続く組立体５６００を図示している。
図５７は、組立体５６００（図５６）から第２リソグラフィ・パターン５５０２（図５５）を除去した後に続く組立体５７００を図示している。組立体５７００の材料５３０２は、コンタクトパッド１５０Ｆの形態を有し得る。
図５８は、様々な実施形態による、ＩＣパッケージを回路基板に結合する工程５８００のフロー図である。処理５８００の複数の操作は、ＩＣパッケージ１０２、回路基板１０４、および、それの複数のコンポーネントを参照して議論され得るけれど、これは単に、例示的な複数の目的のためであって、処理５８００は、任意の適切なＩＣパッケージを任意の適切な回路基板に結合すべく利用され得る。加えて、処理５８００は、任意の適切なＩＣパッケージを、他の任意のＩＣパッケージまたは所望のデバイスに結合すべく使用され得る。
段階５８０２で、ＩＣパッケージが回路基板に近接して配置され得る。例えば、ＩＣパッケージ１０２は回路基板１０６に近接して配置され得る。
段階５８０４で、半田接合点が、ＩＣパッケージのコンタクトパッドと回路基板のコンタクトパッドとの間に形成され得る。いくつかの実施形態では、段階５８０４のＩＣパッケージのコンタクトパッドは、金属突出部分および金属陥凹部分を有し得、金属突出部分および金属陥凹部分は、各々半田接触表面を有し得、金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間され得る。例えば、段階５８０４のＩＣパッケージのコンタクトパッドは、本明細書で開示される任意のコンタクトパッド１５０を含み得る。いくつかの実施形態では、段階５８０４のＩＣパッケージのコンタクトパッドは、本明細書で開示される、コンタクトパッド４０００、コンタクトパッド４１００、またはコンタクトパッド４２００を含み得る。
任意の所望の処理が、段階５８０４で半田接合点を形成すべく使用され得る。例えば、いくつかの実施形態では、半田ボールが、ＩＣパッケージのコンタクトパッドおよび回路基板のコンタクトパッドに接触した状態で置かれ得、既知の技術によってリフロされ得る。半田が適用される前に、提供された複数のコンタクトパッドにフラックスが付され得る。
本開示の複数の実施形態は、本明細書で開示される複数のコンタクトパッドおよび複数の製造技術から恩恵を受け得る任意のＩＣパッケージを使用するシステムに実装され得る。具体的には、本明細書で開示される複数のコンタクトパッドは、複数の半田ボールによって（例えば主回路基板または他の複数のＩＣパッケージといった）回路基板に結合される、任意の適切なＩＣパッケージで使用され得る。図５９は、幾つかの実装例による、コンピューティングデバイス５９００を模式的に図示している。コンピューティングデバイス５９００は、（例えば、コンタクトパッド１５０、４０００、４１００または４２００のいずれかといった、）本明細書で開示される１つ又は複数のコンタクトパッドに従って形成される、複数のコンタクトパッドを有する複数のＩＣパッケージを含み得る。具体的には、いくつかの実施形態では、（例えばＩＣパッケージ１０２といった、）本明細書で開示される複数のコンタクトパッドを含む複数のＩＣパッケージの複数の実施形態は、コンピューティングデバイス５９００の中に含まれ得、または、コンピューティングデバイス５９００の一部分の中に含まれ得る。例えば、ＩＣパッケージ１０２は、（以下で議論される）コンピューティングデバイス５９００のストレージデバイス５９０８として構成され得る。
コンピューティングデバイス５９００は、例えば、モバイル通信デバイス、または、デスクトップ型コンピューティングデバイスあるいはラックベース型コンピューティングデバイスであり得る。コンピューティングデバイス５９００は、主回路基板５９０２のような基板を収容し得る。主回路基板５９０２は、プロセッサ５９０４および少なくとも１つの通信チップ５９０６を含む（けれどこれに限定するものではない）、多数のコンポーネントを含み得る。コンピューティングデバイス５９００を参照して本明細書で議論される任意のコンポーネントは、本明細書で開示される任意のコンタクトパッドを含むＩＣパッケージの中に配置され得る。プロセッサ５９０４は、（例えば、本明細書で開示される任意のコンタクトパッドを使用して、）主回路基板５９０２に物理的かつ電気的に結合され得る。幾つかの実装例では、少なくとも１つの通信チップ５９０６もまた、（例えば、本明細書で開示される任意のコンタクトパッドを使用して、）主回路基板５９０２に物理的かつ電気的に結合され得る。更なる複数の実装例では、通信チップ５９０６は、プロセッサ５９０４の一部であり得る。
コンピューティングデバイス５９００は、ストレージデバイス５９０８を含み得る。いくつかの実施形態では、ストレージデバイス５９０８は、１つ又は複数のソリッドステートドライブを含み得る。ストレージデバイス５９０８の中に含まれ得る複数のストレージデバイスの複数の例は、（例えばダイナミックランダムアクセスメモリ（DRAM）といった）揮発性メモリ、（例えばリードオンリーメモリ（ROM）といった）不揮発性メモリ、フラッシュメモリ、および、（複数のハードディスクドライブ、コンパクトディスク（CDs）、デジタル多目的ディスク（DVDs）などのような）複数の大容量記憶装置を含む。
その複数の用途次第で、コンピューティングデバイス５９００は、主回路基板５９０２に物理的かつ電気的に結合されてもよい、または、結合されなくてもよい、他の複数のコンポーネントを含み得る。これら他の複数のコンポーネントは、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、映像コーデック、電力増幅器、全地球測位システム（GPS）デバイス、コンパス、ガイガーカウンタ（Geiger counter）、加速度計、ジャイロスコープ、スピーカ、および、カメラを含み得るが、これらに限定されない。様々な実施形態において、任意の１つ又は複数のこれらコンポーネントは、本明細書で開示される任意のコンタクトパッドによる複数のコンタクトパッドを含み得る。
通信チップ５９０６およびアンテナによって、コンピューティングデバイス５９００との間で行き来するデータの伝送のための無線通信が可能になり得る。「無線」といった用語およびその派生語は、非固体媒体を通じて変調された電磁放射の使用によってデータを通信し得る、複数の回路、デバイス、システム、方法、技術、通信、チャネル等を説明すべく使用され得る。その用語は、関連する複数のデバイスが任意のワイヤを含まないことを暗に意味していないけれど、幾つかの実施形態においては、そうでないかもしれない。通信チップ５９０６は、Wi-Fi（登録商標）（IEEE 802.11系）を含む米国電気電子学会（IEEE: Institute for Electrical and Electronic Engineers）規格、（例えば、IEEE 802.16-2005 改訂といった）IEEE 802.16規格、（例えば、アドバンストLTEプロジェクト（advanced LTE project）、「3GPP2」とも称されるultra mobile broadband （UMB: Ultra Mobile Broadband） プロジェクト等といった、）任意の改訂、アップデート、および／または、修正を伴うロングタームエボリューション（LTE: Long-Term Evolution）プロジェクトを含むが、これらに限定されない、任意の無線規格またはプロトコルを実装し得る。IEEE 802.16ブロードバンドワイドエリア（BWA: Broadband Wide Area）準拠ネットワーク、概してWiMAXネットワークと呼ばれる。その頭文字は、Worldwide Interoperability for Microwave Accessを表している。それは、IEEE 802.16規格に対する適合性テストおよび相互運用性テストを通過する複数の製品用の保証マークである。通信チップ５９０６は、Global System for Mobile Communications（GSM（登録商標））、General Packet Radio Service（GPRS）、Universal Mobile Telecommunications System（UMTS）、High Speed Packet Access（HSPA）、Evolved HSPA（E-HSPA）、または、LTE networkに従って動作し得る。通信チップ５９０６は、Enhanced Data for GSM（登録商標） Evolution（EDGE）、GSM（登録商標） EDGE Radio Access Network（GERAN）、Universal Terrestrial Radio Access Network（UTRAN）、または、Evolved UTRAN（E-UTRAN）に従って動作し得る。通信チップ５９０６は、３G、４G、５Gおよびそれ以上のものとして指定されている他の任意の無線プロトコルと同様、Code Division Multiple Access（CDMA）、Time Division Multiple Access（TDMA）、Digital Enhanced Cordless Telecommunications（DECT）、Evolution-Data Optimized（EV-DO）、またはそれらの派生語に従って動作し得る。通信チップ５９０６は、他の複数の実施形態において、他の複数の無線プロトコルに従って動作し得る。
コンピューティングデバイス５９００は、複数の通信チップ５９０６を含み得る。例えば、第１通信チップ５９０６は、Wi-Fi（登録商標）およびBluetooth（登録商標）のような、より狭い範囲の無線通信専用とされ得、第２通信チップ５９０６は、GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DOおよび、その他のような、より広い範囲の無線通信専用とされ得る。いくつかの実施形態では、通信チップ５９０６は、有線通信をサポートし得る。例えば、コンピューティングデバイス５９００は、１つ又は複数の有線サーバを含み得る。
コンピューティングデバイス５９００のプロセッサ５９０４および／または通信チップ５９０６は、ICパッケージの中で、１つ又は複数のダイまたは他の複数のコンポーネントを含み得る。そのようなＩＣパッケージは、本明細書で開示される任意のコンタクトパッドによって、（主回路基板５９０２のような）回路基板と結合され得る。「プロセッサ」といった用語は、電子データを、レジスタおよび／またはメモリに格納され得る他の電子データに変換すべく、レジスタおよび／またはメモリからの電子データを処理する、任意のデバイス、または、デバイスの任意の部分に言及し得る。
様々な実装例において、コンピューティングデバイス５９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（PDA）、ウルトラモバイルＰＣ、携帯電話、デスクトップ型コンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、ポータブルミュージックプレイヤ、または、デジタルビデオレコーダであり得る。更なる複数の実装例において、コンピューティングデバイス５９００は、データを処理する他の任意の電子デバイスであり得る。幾つかの実施形態において、本明細書で開示される複数のコンタクトパッドは、高性能コンピューティングデバイスの中に実装され得る。
以下の複数のパラグラフは、本明細書で開示される複数の実施形態の複数の例を提供する。例１は、ＩＣパッケージの基板上のコンタクトパッドであって、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを含むコンタクトパッドである。そこでは、金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間され、基板により接近して配置される。
例２は、例１の主題を含み得、更に、金属陥凹部分の専有面積が略環状であることを特定する。
例３は、例１から例２のいずれかの主題を含み得、更に、金属陥凹部分の専有面積が略円形部分を含むことを特定し得る。
例４は、例１から例３のいずれかの主題を含み得、更に、金属突出部分が複数の柱を含むことを特定し得る。
例５は、例４の主題を含み得、更に、複数の柱が実質的にリング状配列で配置されることを特定し得る。
例６は、例４から例５のいずれかの主題を含み得、更に、少なくとも１つの柱が略長方形の専有面積を有することを特定し得る。
例７は、例１から例６のいずれかの主題を含み得、更に、金属突出部分の専有面積が略環状であることを特定し得る。
例８は、例７の主題を含み得、更に、金属陥凹部分の半田接触表面と金属突出部分の半田接触表面との間の高低差が約１５ミクロンから約３０ミクロンの間であることを特定し得る。
例９は、例１から例８のいずれかの主題を含み得、更に、コンタクトパッドが外周囲および中心を含む略円形の専有面積を有し、金属突出部分が中心に比べて外周囲により接近して配置されることを特定し得る。
例１０は、第１表面、および、第１表面の反対に配置された第２表面を有する基板と、基板の第１表面上に配置されたダイと、基板の第２表面上に配置され、金属突出部分および金属陥凹部分を含むコンタクトパッドとを備えるＩＣパッケージである。そこでは、金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間され、基板により接近して配置される。
例１１は、例１０の主題を含み得、更に、コンタクトパッドが第１コンタクトパッドであり、そのＩＣパッケージが更に、基板の第２表面上に配置された第２コンタクトパッドを含むことを特定し得る。そこでは、第２コンタクトパッドが一様な半田接触表面を有する。
例１２は、例１１の主題を含み得、更に、ダイが第２コンタクトパッドに比べて第１コンタクトパッドにより接近して配置されることを特定し得る。
例１３は、例１０から例１２のいずれかの主題を含み得、更に、ＩＣパッケージが、コンタクトパッドと回路基板上のコンタクトパッドとの間における半田接合点によって回路基板に結合されることを特定し得る。
例１４は、例１３の主題を含み得、更に、金属陥凹部分が、半田接合点の半田が内部に配置されるチャネルを含むことを特定し得る。
例１５は、例１３から例１４のいずれかの主題を含み得、更に、少なくともいくつかの金属突出部分が半田接合点の半田の中へと延伸することを特定し得る。
例１６は、例１０から例１５のいずれかの主題を含み得、更に、コンタクトパッドの専有面積が外周囲を有し、外周囲が波動パターンを含むことを特定し得る。
例１７は、第１表面の反対に第２表面を有する基板の第１表面にダイを結合する段階と、基板の第２表面上にコンタクトパッドを形成する段階とを含む、ＩＣパッケージを製造する方法である。そこでは、コンタクトパッドが、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを備え、金属陥凹部分の半田接触表面は、金属突出部分の半田接触表面から離間される。
例１８は、例１７の主題を含み得、更に、コンタクトパッドを形成する段階が、金属陥凹部分に対応する第１リソグラフィ・パターンを基板の第２表面に適用する段階と、第１リソグラフィ・パターンを適用する段階の後に、金属突出部分に対応する第２リソグラフィ・パターンを基板の第２表面に適用する段階と、第２リソグラフィ・パターンを適用する段階の後に、基板の第２表面をめっきする段階と、第２リソグラフィ・パターンに従って基板の第２表面をめっきする段階の後に、第２リソグラフィ・パターンを除去する段階と、第２リソグラフィ・パターンを除去する段階の後に、基板の第２表面をめっきする段階と、第１リソグラフィ・パターンに従って基板の第２表面をめっきする段階の後に、第１リソグラフィ・パターンを除去する段階とを含むことを特定し得る。
例１９は、例１７の主題を含み得、更に、コンタクトパッドを形成する段階が、金属陥凹部分に対応する第１リソグラフィ・パターンを基板の第２表面に適用する段階と、第１リソグラフィ・パターンを適用する段階の後に、基板の第２表面をめっきする段階と、第１リソグラフィ・パターンに従って基板の第２表面をめっきする段階の後に、第１リソグラフィ・パターンを除去する段階と、第１リソグラフィ・パターンを除去する段階の後に、金属突出部分に対応する第２リソグラフィ・パターンを基板の第２表面に適用する段階と、第２リソグラフィ・パターンを適用する段階の後に、基板の第２表面をめっきする段階と、第２リソグラフィ・パターンに従って基板の第２表面をめっきする段階の後に、第２リソグラフィ・パターンを除去する段階とを含むことを特定し得る。
例２０は、例１７から例１９のいずれかの主題を含み得、更に、コンタクトパッドが第１コンタクトパッドであって、当該方法が更に、一様な半田接触表面を有する第２コンタクトパッドを基板の第２表面上に形成する段階を含むことを特定し得る。
例２１は、例２０の主題を含み得、更に、ダイが第２コンタクトパッドに比べて第１コンタクトパッドにより接近して配置されることを特定し得る。
例２２は、ICパッケージを回路基板に近接して配置する段階と、ＩＣパッケージのコンタクトパッドと回路基板上のコンタクトパッドとの間に半田接合点を形成する段階とを含む、ＩＣパッケージを回路基板に結合する方法である。そこでは、コンタクトパッドが、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを備え、金属陥凹部分の半田接触表面は金属突出部分の半田接触表面から離間される。
例２３は、例２２の主題を含み得、更に、コンタクトパッドが第１コンタクトパッドであって、当該方法が更に、ＩＣパッケージの第２コンタクトパッドと回路基板上の第２コンタクトパッドとの間に半田接合点を形成する段階を含むことを特定し得る。そこでは、ＩＣパッケージの第２コンタクトパッドが一様な半田接触表面を有する。
例２４は、例２３の主題を含み得、更に、ＩＣパッケージがダイを含み、ダイが第２コンタクトパッドに比べて第１コンタクトパッドにより接近して配置されることを特定し得る。
例２５は、例１から例２４のいずれかの主題を含み得、更に、金属突出部分が単一の柱を含むことを特定し得る。

Claims (24)

  1. 集積回路（ＩＣ）パッケージの基板上のコンタクトパッドであって、
    半田接触表面を有する金属突出部分と、
    半田接触表面を有する金属陥凹部分と
    を備え、
    前記金属陥凹部分の前記半田接触表面は、前記金属突出部分の前記半田接触表面から離間され、より前記基板に接近して配置される、
    コンタクトパッド。
  2. 前記金属陥凹部分の専有面積は略環状である、請求項１に記載のコンタクトパッド。
  3. 前記金属陥凹部分の専有面積は、略円形部分を含む、請求項１に記載のコンタクトパッド。
  4. 前記金属突出部分は、複数の柱を含む、請求項１から３のいずれか一項に記載のコンタクトパッド。
  5. 前記複数の柱は、実質的にリング状配列で配置される、請求項４に記載のコンタクトパッド。
  6. 少なくとも１つの柱は、略長方形の専有面積を有する、請求項４に記載のコンタクトパッド。
  7. 前記金属突出部分の専有面積は、略環状である、請求項１に記載のコンタクトパッド。
  8. 前記金属陥凹部分の前記半田接触表面と、前記金属突出部分の前記半田接触表面との間における高低差は、約１５ミクロンから約３０ミクロンの間である、請求項７に記載のコンタクトパッド。
  9. 前記コンタクトパッドは、外周囲および中心を含む略円形の専有面積を有し、前記金属突出部分は、前記中心に比べて前記外周囲により接近して配置される、請求項１に記載のコンタクトパッド。
  10. 第１表面、および、前記第１表面の反対に配置される第２表面を有する基板と、
    前記基板の前記第１表面上に配置されるダイと、
    前記基板の前記第２表面上に配置され、金属突出部分および金属陥凹部分を有し、前記金属陥凹部分の半田接触表面は、前記金属突出部分の半田接触表面から離間され、より前記基板に接近して配置される、コンタクトパッドと
    を備える集積回路（ＩＣ）パッケージ。
  11. 前記コンタクトパッドは第１コンタクトパッドであり、
    前記ＩＣパッケージは更に、
    前記基板の前記第２表面上に配置され、一様な半田接触表面を有する第２コンタクトパッド
    を備える、請求項１０に記載のＩＣパッケージ。
  12. 前記ダイは、前記第２コンタクトパッドに比べて前記第１コンタクトパッドにより接近して配置される、請求項１１に記載のＩＣパッケージ。
  13. 前記ＩＣパッケージは、前記コンタクトパッドと回路基板上のコンタクトパッドとの間の半田接合点によって、前記回路基板に結合される、請求項１０に記載のＩＣパッケージ。
  14. 前記金属陥凹部分は、前記半田接合点の半田が内部に配置されるチャネルを有する、請求項１３に記載のＩＣパッケージ。
  15. 少なくともいくつかの前記金属突出部分は、前記半田接合点の半田の中へと延伸する、請求項１３に記載のＩＣパッケージ。
  16. 前記コンタクトパッドの専有面積は外周囲を有し、前記外周囲は波動パターンを含む、請求項１０から１５のいずれか一項に記載のＩＣパッケージ。
  17. 第１表面の反対に第２表面を有する基板の前記第１表面にダイを結合する段階と、
    前記基板の前記第２表面上にコンタクトパッドを形成する段階と
    を含み、
    前記コンタクトパッドは、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを備え、
    前記金属陥凹部分の前記半田接触表面は、前記金属突出部分の前記半田接触表面から離間される、
    集積回路（ＩＣ）パッケージを製造する方法。
  18. 前記コンタクトパッドを形成する段階は、
    前記金属陥凹部分に対応する第１リソグラフィ・パターンを前記基板の前記第２表面に適用する段階と、
    前記第１リソグラフィ・パターンを適用する段階の後に、前記金属突出部分に対応する第２リソグラフィ・パターンを前記基板の前記第２表面に適用する段階と、
    前記第２リソグラフィ・パターンを適用する段階の後に、前記基板の前記第２表面をめっきする段階と、
    前記第２リソグラフィ・パターンに従って前記基板の前記第２表面をめっきする段階の後に、前記第２リソグラフィ・パターンを除去する段階と、
    前記第２リソグラフィ・パターンを除去する段階の後に、前記基板の前記第２表面をめっきする段階と、
    前記第１リソグラフィ・パターンに従って前記基板の前記第２表面をめっきする段階の後に、前記第１リソグラフィ・パターンを除去する段階と
    を含む、請求項１７に記載の方法。
  19. 前記コンタクトパッドを形成する段階は、
    前記金属陥凹部分に対応する第１リソグラフィ・パターンを前記基板の前記第２表面に適用する段階と、
    前記第１リソグラフィ・パターンを適用する段階の後に、前記基板の前記第２表面をめっきする段階と、
    前記第１リソグラフィ・パターンに従って前記基板の前記第２表面をめっきする段階の後に、前記第１リソグラフィ・パターンを除去する段階と、
    前記第１リソグラフィ・パターンを除去する段階の後に、前記金属突出部分に対応する第２リソグラフィ・パターンを前記基板の前記第２表面に適用する段階と、
    前記第２リソグラフィ・パターンを適用する段階の後に、前記基板の前記第２表面をめっきする段階と、
    前記第２リソグラフィ・パターンに従って前記基板の前記第２表面をめっきする段階の後に、前記第２リソグラフィ・パターンを除去する段階と
    を含む、請求項１７に記載の方法。
  20. 前記コンタクトパッドは第１コンタクトパッドであり、
    前記方法は更に、
    前記基板の前記第２表面上に第２コンタクトパッドを形成する段階を含み、
    前記第２コンタクトパッドは、一様な半田接触表面を有する、
    請求項１７から１９のいずれか一項に記載の方法。
  21. 前記ダイは、前記第２コンタクトパッドに比べて前記第１コンタクトパッドにより接近して配置される、請求項２０に記載の方法。
  22. 集積回路（ＩＣ）パッケージを回路基板に結合する方法であって、
    前記ＩＣパッケージを前記回路基板に近接して配置する段階と、
    前記ＩＣパッケージのコンタクトパッドと前記回路基板のコンタクトパッドとの間に半田接合点を形成する段階と
    を含み、
    前記コンタクトパッドは、半田接触表面を有する金属突出部分と、半田接触表面を有する金属陥凹部分とを備え、
    前記金属陥凹部分の前記半田接触表面は、前記金属突出部分の前記半田接触表面から離間される、
    方法。
  23. 前記コンタクトパッドは第１コンタクトパッドであり、
    前記方法は更に、
    前記ＩＣパッケージの第２コンタクトパッドと、前記回路基板上の第２コンタクトパッドとの間に半田接合点を形成する段階
    を含み、
    前記ＩＣパッケージの前記第２コンタクトパッドは、一様な半田接触表面を有する、
    請求項２２に記載の方法。
  24. 前記ＩＣパッケージは、ダイを備え、
    前記ダイは、前記第２コンタクトパッドに比べて前記第１コンタクトパッドにより接近して配置される、
    請求項２３に記載の方法。
JP2015075560A 2014-05-16 2015-04-02 コンタクトパッド、集積回路（ｉｃ）パッケージ、その製造方法、集積回路（ｉｃ）パッケージを回路基板に結合する方法 Active JP6221122B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/280,110 US9368461B2 (en) 2014-05-16 2014-05-16 Contact pads for integrated circuit packages
US14/280,110 2014-05-16

Publications (2)

Publication Number Publication Date
JP2015220455A true JP2015220455A (ja) 2015-12-07
JP6221122B2 JP6221122B2 (ja) 2017-11-01

Family

ID=54361789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075560A Active JP6221122B2 (ja) 2014-05-16 2015-04-02 コンタクトパッド、集積回路（ｉｃ）パッケージ、その製造方法、集積回路（ｉｃ）パッケージを回路基板に結合する方法

Country Status (4)

Country Link
US (1) US9368461B2 (ja)
JP (1) JP6221122B2 (ja)
KR (1) KR101930987B1 (ja)
DE (1) DE102015105795B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139994A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
KR102637795B1 (ko) 2017-02-10 2024-02-19 에스케이하이닉스 주식회사 반도체 장치
CN108493116A (zh) * 2018-03-13 2018-09-04 英特尔产品（成都）有限公司 置球模块的制造方法及该方法制造的置球模块
JP2020150172A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
KR20200145150A (ko) 2019-06-20 2020-12-30 삼성전자주식회사 반도체 패키지
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264932A (ja) * 1995-03-23 1996-10-11 Hitachi Techno Eng Co Ltd はんだバンプ形成法
JPH10256418A (ja) * 1997-03-06 1998-09-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPH10335795A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Ind Co Ltd プリント基板
JPH11307683A (ja) * 1998-04-23 1999-11-05 Sony Corp 半導体装置、それを実装する印刷配線基板及びその製造方法
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2001223291A (ja) * 2000-02-08 2001-08-17 Ricoh Co Ltd 半導体装置パッケージ及びその実装基板
JP2003133473A (ja) * 2001-10-22 2003-05-09 Kyocera Corp 配線基板
JP2005236262A (ja) * 2004-01-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006073953A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006148167A (ja) * 2006-02-24 2006-06-08 Kyocera Corp 配線基板および電子部品搭載構造体
US20060237855A1 (en) * 2005-03-29 2006-10-26 Steffen Kroehnert Substrate for producing a soldering connection to a second substrate
JP2009111279A (ja) * 2007-10-31 2009-05-21 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US20100044884A1 (en) * 2008-08-19 2010-02-25 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613332B1 (en) * 1991-06-21 2003-09-02 The University Of Cincinnati Oral administration of therapeutic proteins
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
US20020092672A1 (en) * 2001-01-16 2002-07-18 Primavera Anthony A. Contact pads and circuit boards incorporating same
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
US6696757B2 (en) 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
US6762503B2 (en) 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7042080B2 (en) * 2003-07-14 2006-05-09 Micron Technology, Inc. Semiconductor interconnect having compliant conductive contacts
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US20070001301A1 (en) 2005-06-08 2007-01-04 Yongqian Wang Under bump metallization design to reduce dielectric layer delamination
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP2011082363A (ja) 2009-10-07 2011-04-21 Fujikura Ltd 電子部品および電子機器
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9515036B2 (en) * 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264932A (ja) * 1995-03-23 1996-10-11 Hitachi Techno Eng Co Ltd はんだバンプ形成法
JPH10256418A (ja) * 1997-03-06 1998-09-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPH10335795A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Ind Co Ltd プリント基板
JPH11307683A (ja) * 1998-04-23 1999-11-05 Sony Corp 半導体装置、それを実装する印刷配線基板及びその製造方法
JP2001223291A (ja) * 2000-02-08 2001-08-17 Ricoh Co Ltd 半導体装置パッケージ及びその実装基板
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2003133473A (ja) * 2001-10-22 2003-05-09 Kyocera Corp 配線基板
JP2005236262A (ja) * 2004-01-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006073953A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20060237855A1 (en) * 2005-03-29 2006-10-26 Steffen Kroehnert Substrate for producing a soldering connection to a second substrate
JP2006148167A (ja) * 2006-02-24 2006-06-08 Kyocera Corp 配線基板および電子部品搭載構造体
JP2009111279A (ja) * 2007-10-31 2009-05-21 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US20100044884A1 (en) * 2008-08-19 2010-02-25 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139994A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법
KR101892468B1 (ko) * 2016-06-10 2018-08-27 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP6221122B2 (ja) 2017-11-01
DE102015105795B4 (de) 2023-06-22
KR101930987B1 (ko) 2018-12-19
US9368461B2 (en) 2016-06-14
DE102015105795A1 (de) 2015-11-19
KR20150131953A (ko) 2015-11-25
US20150333022A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6221122B2 (ja) コンタクトパッド、集積回路（ｉｃ）パッケージ、その製造方法、集積回路（ｉｃ）パッケージを回路基板に結合する方法
KR102408841B1 (ko) 패키지 온 패키지를 위한 리세싱된 전도성 컨택들을 갖는 집적 회로 구조체들
US9859253B1 (en) Integrated circuit package stack
TWI578450B (zh) 與封裝負載總成相關聯之技術及組配
US10231338B2 (en) Methods of forming trenches in packages structures and structures formed thereby
US20190333837A1 (en) Fan-out semiconductor package
US20180240751A1 (en) Fan-out semiconductor package
US10734342B2 (en) Semiconductor package for reducing stress to redistribution via
US10541221B2 (en) Fan-out semiconductor package
US10373844B2 (en) Integrated circuit package configurations to reduce stiffness
US10811366B2 (en) Microelectronic bond pads having integrated spring structures
US10541190B2 (en) Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
TWI658519B (zh) 減少半導體封裝基板之翹曲的方法以及減少翹曲的裝置
US10396005B2 (en) Fan-out semiconductor package
US20190131278A1 (en) Multichip packaging for dice of different sizes
TW201733014A (zh) 用以減輕在半導體基體之背側上的汙染之結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6221122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250