KR101930987B1 - 집적 회로 패키지를 위한 접촉 패드 - Google Patents

집적 회로 패키지를 위한 접촉 패드 Download PDF

Info

Publication number
KR101930987B1
KR101930987B1 KR1020150053120A KR20150053120A KR101930987B1 KR 101930987 B1 KR101930987 B1 KR 101930987B1 KR 1020150053120 A KR1020150053120 A KR 1020150053120A KR 20150053120 A KR20150053120 A KR 20150053120A KR 101930987 B1 KR101930987 B1 KR 101930987B1
Authority
KR
South Korea
Prior art keywords
contact pad
solder
metal
package
contact
Prior art date
Application number
KR1020150053120A
Other languages
English (en)
Other versions
KR20150131953A (ko
Inventor
슈브하다 에이치 사하스라부드헤
샌디프 비 세인
스벤 앨버스
조지 세이드만
손자 콜러
스테판 스토에클
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150131953A publication Critical patent/KR20150131953A/ko
Application granted granted Critical
Publication of KR101930987B1 publication Critical patent/KR101930987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본원에서 집적 회로(IC) 패키지와 함께 사용하기 위한 접촉 패드가 개시된다. 일부 실시예에서, 본원에 개시된 접촉 패드는 IC 패키지의 기판 상에 배치될 수 있고, 금속 돌출 부분 및 금속 리세스 부분을 포함할 수 있다. 금속 돌출 부분 및 금속 리세스 부분의 각각은 땜납 접촉 표면을 가질 수 있다. 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면으로부터 이격될 수 있다. 관련된 디바이스 및 기술이 또한 본원에서 개시되고, 다른 실시예가 청구될 수 있다.

Description

집적 회로 패키지를 위한 접촉 패드{CONTACT PADS FOR INTEGRATED CIRCUIT PACKAGES}
본 개시는 일반적으로 집적 회로(IC)의 분야에 관한 것이고, 더 구체적으로는, IC 패키지를 위한 접촉 패드에 관한 것이다.
기존 집적 회로(IC) 디바이스에서는, 회로 보드 상에 대응하는 접촉 패드와의 땜납 접합을 형성하기 위해 실질적으로 평평하고 또한 둥근 접촉 패드가 IC 패키지 상에서 사용된다. IC 패키지들 사이에서 이루어지는 연결은 열 변형(thermo-mechanical) 조건에 기인하여 뒤틀림(warpage) 및 땜납 피로(fatigue)의 측면에서 신뢰성이 불충분할 수 있다.
실시예는 첨부 도면과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이 설명을 용이하게 하도록, 유사한 참조 부호는 유사한 구조 요소를 지정한다. 첨부도면의 도면에서, 실시예는 예시의 방식으로 도시되고 제한의 방식은 아니다.
도 1 및 도 2는 집적 회로(IC) 패키지의 기판 상에서 사용될 수 있는 예시의 통상적인 접촉 패드를 도시한다.
도 3은 통상적인 접촉 패드가 IC 패키지의 기판의 표면 상에 배치되는 전자 디바이스의 일부의 측면도이다.
도 4 및 도 5는 IC 패키지 및/또는 IC 패키지가 연결된 회로 보드의 변형이 땜납 브리징(solder bridging)을 야기할 수 있는 시나리오를 도시한다.
도 6 내지 도 9는 전자 디바이스의 반복적인 변형이 다수의 땜납 접합의 실패를 야기하는 시나리오를 도시한다.
도 10은 땜납 브리징에 대략 민감할 수 있는 전자 디바이스에서의 상이한 영역을 강조한다.
도 11은 열 순환 실패에 대략 민감할 수 있는 전자 디바이스에서의 상이한 영역을 강조한다.
도 12 및 도 13은 다양한 실시예에 따라, 금속 돌출(projection) 부분 및 금속 리세스(recess) 부분을 갖는 접촉 패드의 일례를 도시한다.
도 14는 다양한 실시예에 따라, 도 12 및 도 13의 접촉 패드가 IC 패키지의 기판의 표면 상에 배치되는 전자 디바이스의 일부의 측면도이다.
도 15 내지 도 18은 금속 돌출 부분 및 금속 리세스 부분을 갖는 접촉 패드의 추가적인 예시의 정면도이다.
도 19 및 도 20은 다양한 실시예에 따라, 금속 돌출 부분 및 금속 리세스 부분을 갖는 접촉 패드의 일례를 도시한다.
도 21은 다양한 실시예에 따라, 도 19 및 도 20의 접촉 패드가 IC 패키지의 기판의 표면 상에 배치되는 전자 디바이스의 일부의 측면도이다.
도 22 내지 도 39는 다양한 실시예에 따라, 금속 돌출 부분 및 금속 리세스 부분을 갖는 접촉 패드의 추가적인 실시예의 다양한 도면이다.
도 40 내지 도 42는 다양한 실시예에 따라, 다양한 외부 및/또는 내부 둘레를 갖는 접촉 패드의 도면이다.
도 43은 다양한 실시예에 따라, IC 패키지를 제조하는 프로세스의 흐름도이다.
도 44 내지 도 50은 다양한 실시예에 따라, 접촉 패드를 형성하는 제 1 프로세스에서의 다양한 동작을 도시한다.
도 51 내지 도 57은 다양한 실시예에 따라, 접촉 패드를 형성하는 제 2 프로세스에서의 다양한 동작을 도시한다.
도 58은 다양한 실시예에 따라, IC 패키지를 회로 보드에 연결하는 프로세스의 흐름도이다.
도 59는 본원에서 개시된 하나 이상의 임의의 접촉 패드를 포함할 수 있는 예시의 컴퓨팅 디바이스의 블록도이다.
본원에서 집적 회로(IC) 패키지와 함께 사용하기 위한 접촉 패드가 개시된다. 일부 실시예에서, 본원에 개시된 접촉 패드는 IC 패키지의 기판 상에 배치될 수 있고, 금속 돌출 부분 및 금속 리세스 부분을 포함할 수 있다. 금속 돌출 부분 및 금속 리세스 부분의 각각은 땜납 접촉 표면을 가질 수 있다. 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면으로부터 이격될 수 있다. 관련된 디바이스 및 기술이 또한 본원에서 개시된다.
본원에서 개시된 접촉 패드의 다양한 실시예는 접촉 패드가 포함된 전자 디바이스에 향상된 열 변형 성능을 제공할 수 있다. 특히, 본원에서 개시된 접촉 패드의 다양한 실시예는 통상적인 접촉 패드에 비해 상대적으로, 표면 장착 디바이스에서의 땜납 브리징의 위험성을 감소시키고/거나 전자 디바이스가 기계적 고장 이전에 겪을 수 있는 열 주기(thermal cycle)의 수를 증가시킬 수 있다.
다음의 상세한 설명에서, 본원의 일부를 형성하는 첨부 도면에 대한 참조가 이루어지고, 여기서 전반적으로 유사한 참조 부호는 유사한 부분을 지정하고, 예시의 방식으로 도시된 실시예가 실시될 수 있다. 다른 실시예가 활용될 수 있고 구조적 또는 논리적 변경이 본 개시의 범위로부터 벗어남이 없이 이루어질 수 있음이 이해될 것이다. 따라서, 다음의 상세한 설명은 제한의 의미로 취해지는 것이 아니고 실시예의 범위는 첨부된 청구한 및 이들과 동등한 것에 의해 정의된다.
청구된 청구 대상을 이해하는 것에 있어서 가장 도움이 되는 방식으로, 다양한 동작은 다수의 개별 액션 또는 동작으로 차례대로 설명될 수 있다. 하지만, 설명의 순서는 이들 동작이 반드시 순서 의존적인 것임을 의미하도록 해석되지는 않는다. 특히, 이들 동작은 제시의 순서로 수행될 수 없다. 설명된 동작은 설명된 실시예와는 상이한 순서로 수행될 수 있다. 다양한 추가적인 동작이 수행될 수 있고/거나 설명된 동작은 추가적인 실시예에서 누락될 수 있다.
본 개시의 목적을 위해, 구절 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적을 위해, 구절 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B, 및 C)를 의미한다.
설명은 구절 "일 실시예에서", 또는 "실시예에서"를 사용하고, 각각은 하나 이상의 동일한 또는 상이한 실시예를 지칭할 수 있다. 또한, 본 개시의 실시예와 관련하여 사용되는, 용어 "포함하는", "수반하는", "갖는" 및 유사한 것은 동의어이다. 본원에서 사용된 바와 같이, 용어 "자석"은 영구 자석 및 전자석을 포함할 수 있다.
도 1 및 도 2는 IC 패키지의 기판 상에서 사용될 수 있는 예시의 통상적인 접촉 패드(100)를 도시한다. 특히, 도 1은 통상적인 접촉 패드(110)의 투시도이고, 도 2는 통상적인 접촉 패드(110)의 정면도이다. 도시된 바와 같이, 통상적인 접촉 패드(110)는 통상적으로 원형 풋프린트 및 실질적으로 균일한 땜납 접촉 표면(107)을 갖는다. 본원에서 사용된 바와 같이, "실질적으로 균일한" 표면은 실질적으로 평면인 표면을 지칭할 수 있다. 본원에서 사용된 바와 같이, "땜납 접촉 표면"은 접촉 패드가 다른 컴포넌트와의 전기적 연결을 형성하는데 사용될 때 땜납이 부착될 것으로 예상되는 접촉 패드의 표면이 될 수 있다.
도 3은 통상적인 접촉 패드(110)가 IC 패키지(102)의 기판(106)의 표면(114) 상에 배치되고, 땜납 접합(124)은 통상적인 접촉 패드(110)를 회로 보드(104) 상에 배치된 접촉 패드(118)와 전기적 및 기계적으로 연결시키는 전자 디바이스(100)의 일부의 측면도이다. 땜납 접합(124)이 연결되는 통상적인 접촉 패드(110)의 표면은 기판(106)의 표면(114) 위로 연장될 수도 있고, 같은 높이이거나 아래로 리세싱될 수도 있다. 일부 실시예에서, 땜납 중지 레지스트(solder stop resist)(도시되지 않음)이 표면(114) 상에 배치될 수 있고 통상적인 접촉 패드(110) 상으로 연장할 수 있어서, 통상적인 접촉 패드(110)의 공칭 지수로부터 땜납 접합(124)과 통상적인 접촉 패드(110) 사이의 접촉 영역의 크기를 감소시킬 수 있다.
기판(106)은 표면(114)과 대향하는 표면(112)을 가질 수 있다. 다이, 패키지 재료(예를 들어, 몰드 화합물) 또는 다른 전자 컴포넌트(도시되지 않음)는 표면(112) 상에 배치될 수 있다. 기판(106)의 표면(114)은 스페이싱(132)에 의해 회로 보드(104)의 표면(116)으로부터 이격될 수 있다. 땜납 접합(124)은 너비(130)를 가질 수 있다. 일반적으로, IC 패키지(102)는 다수의 통상적인 접촉 패드(110)를 포함할 수 있고, 이들의 각각은 회로 보드(104) 상에서 대응하는 접촉 패드(118)에 납땜될 수 있어서 IC 패키지(102)에 포함되거나 연결되는 회로와 회로 보드(104)에 연결되는 회로 사이에서의 전기 신호의 흐름을 가능하게 한다.
도 4 및 도 5는 IC 패키지 및/또는 IC 패키지가 연결된 회로 보드의 변형이 땜납 브리징을 야기할 수 있는 시나리오를 도시한다. 특히, 도 4는 상당한 열을 발생시키지 않거나 그렇지 않으면 안정적인 주변 온도 환경에서 동작하여서 전자 디바이스(100)의 컴포넌트가 상당히 열적으로 스트레스를 받지 않는 전자 디바이스(100)를 도시한다. 도 1 내지 도 3을 참조하여 위에서 논의된 바와 같이, 전자 디바이스(100)는 회로 보드(104)에 연결된 IC 패키지(102)를 포함할 수 있다. IC 패키지(102)는 기판(106) 및 기판(106)의 표면(114) 상에 배치된 하나 이상의 접촉 패드(110)를 포함할 수 있다. 회로 보드(104)는 회로 보드(104)의 표면(116) 상에 배치된 하나 이상의 접촉 패드(118)를 포함할 수 있다. IC 패키지(102)는 하나 이상의 땜납 접합(124)을 통해 통상적인 접촉 패드(110) 및 접촉 패드(118)의 개별적인 것들 사이에서 회로 보드(104)에 전기적 및 물리적으로 연결될 수 있다. 개별적인 땜납 접합(124a, 124b, 및 124c)이 라벨링(labeled)되었다.
IC 패키지(102)는 기판(106)의 표면(112)에 연결된 다이(108)를 포함할 수 있다. 도시된 바와 같이, 표면(112)은 표면(114)과 대향할 수 있다. 다이는 실리콘 또는 임의의 다른 적합한 재료를 포함할 수 있다. 다이는 본원에서 통상적으로 기판(106)의 표면(112)에 연결된 컴포넌트를 지칭할 수 있지만, 임의의 전자 디바이스, 수동 전자기기, 또는 다른 컴포넌트가 다이 대신에 또는 추가로 사용될 수 있다.
전자 디바이스(100)의 온도가 변화함에 따라(예를 들어, 전자 디바이스(100)의 동작에 의해 발생된 열, 납땜 동작이 완료된 이후에 방출된 열, 및/또는 주변 온도에서의 변화에 기인하여), 전자 디바이스(100)의 컴포넌트가 열 팽창을 겪을 수 있다. 전자 디바이스(100)의 다양한 컴포넌트의 열 팽창의 정도 및 방향은 컴포넌트의 재료 속성(예를 들어, 열 팽창 계수), 컴포넌트의 구조 및 토폴로지, 컴포넌트의 다양한 것이 기계적으로 연결되는 방식, 뒤틀림 형상 및 크기, 접합 붕괴 속성, 접촉 패드 크기 및 타입, 및 전자 디바이스(100) 내에서의 열 분포에 의존할 수 있다. 다이 및 다른 이러한 컴포넌트는 동작 중에 상당한 열을 발생시킬 수 있어서, 전자 디바이스(100) 내에서 상당한 국부 변형을 야기할 수 있다. 일부 실시예에서, 주변 온도에서의 감소는 상당한 변형을 야기할 수 있다.
도 5는 전자 디바이스(100)에서 온도 변화의 결과로서의 전자 디바이스(100)의 변형을 도시한다. 이 온도 변화는 다이(108)에 의해 발생되는 열, 예를 들어, 또는 전자 디바이스(100)를 둘러싼 주변 온도에서의 변화에 의해 야기될 수 있다. 도 5의 시나리오에서, 온도 변화는 IC 패키지(102)의 기판(106)을 "위쪽"으로 구부리게 하고, 회로 보드(104)를 "아래쪽"으로 구부리게 한다. 기판(106) 및/또는 회로 보드(104)의 변형의 정도는 다이(108)에 가장 최대로 근접할 수 있다. 기판(110) 및/또는 회로 보드(104)의 변형은 땜납 접합(124)이 응답하여 변형하게 할 수 있다. 예를 들어, 땜납 접합(124a)은 기판(106) 및 회로 보드(104)의 엣지의 "분리"에 응답하여 길게 늘어지는 것으로서 도시되었다. 반대로, 다이(108)에 더 가까운 땜납 접합(124)은 길게 늘어지기 보다는 "압축"될 수 있어서 결과로 이들의 너비가 증가한다. 이러한 압축을 겪는 두 땜납 접합(124)이 서로 충분하게 가까워져서 이들이 접촉 중일 때, 땜납 브리지가 형성되고 "단락(short)"이 발생할 수 있다. 도 5에서, 땜납 접합(124b 및 124c)은 접촉하여 땝납 브리지를 형성한다. 도 5에 도시된 변형의 형상 및 정도는 단순히 예시적인 것이고, 다른 시나리오에서, IC 패키지(102) 및 회로 보드(104)는 도시된 것과 같은 "반대" 방향보다는 "동일한" 방향, 또는 방향의 임의의 조합으로 구부릴 수 있다.
땜납 브리징의 위험성은 패키지 및 회로 보드(예를 들어, 마더보드)가 점점 얇아짐에 따라 증가할 수 있어서, 더 쉽게 뒤틀릴 수 있다. 표면 장착 디바이스에서의 2차 레벨 상호접속은 위에서 논의된 땜납 브리징 현상에 특히 민감할 수 있다. 중요한 것은, IC 패키지의 제조사가 회로 보드 제조사(예를 들어, IC 패키지가 장착되어질 마더보드를 생산하는 원래의 장비 제조사 또는 원래의 설계 제조사)에 의해 사용되는 접촉 패드의 속성을 제어하는 것이 가능하지 않을 수 있다. 따라서, IC 패키지가 장착될 수 있는 회로 보드에 지향된 솔루션은 IC 패키지 설계의 관점에서 유용하지 않을 것이다.
다른 열 기계적 현상은 전자 디바이스의 성능 및 신뢰성과 관련될 수 있다. 예를 들어, 전자 디바이스의 온도가 저온과 고온을 교대하는 다수의 주기를 겪으면서, 전자 디바이스의 컴포넌트의 반복적인 변형은 컴포넌트의 탄성을 초과하고 이들이 기계적으로 고장나게 할 수 있다. 땜납 접합은 열 주기("땜납 피로"로서 지칭되는 현상)에 기인하여 기계적 고장에 특히 민감할 수 있다. 제품 테스팅 중에 사용될 수 있는 온도 주기의 일례는 저온에서 15분(예를 들어, 섭씨 -40도), 고온으로 제품을 가열하는 15분(예를 들어, 섭씨 125도), 고온에서 15분, 그리고 다시 저온으로 제품을 냉각시키는 15분을 포함할 수 있다.
도 6 내지 도 9는 전자 디바이스(100)의 반복적인 변형이 다수의 땜납 접합(124)의 실패를 야기하는 시나리오를 도시한다. 도 6은 도 4의 복사도이고, 상당한 열을 발생시키지 않거나 그렇지 않으면 안정적인 주변 온도 환경에서 동작하여서 전자 디바이스(100)의 컴포넌트가 상당한 열 팽창을 겪지 않는 전자 디바이스(100)를 도시한다. 도 7은 도 5의 복사도이고, 열 변화의 결과로서의 도 6의 전자 디바이스(100)의 변형을 도시한다. 도 8은 도 7의 교대하는 온도 상태로부터의 "복구"에 후속하는 전자 디바이스(100)를 도시한다. 도 8에 도시된 바와 같이, 땜납 접합(124) 중 아직 실패할 수 있는 것은 없다. 도 9는 온도 변화의 결과로서 제 2 차 변형 이후의 전자 디바이스(100)를 도시한다. 도 9에 도시된 바와 같이, 하나 이상의 땜납 접합(124)은 주기의 결과로서 실패할 수 있다. 특히, 땜납 접합(124a)은 이의 길이를 따라 갈라진 것으로서 도시되어, IC 패키지(102)의 대응하는 접촉 패드와 회로 보드(104) 사이의 전기 신호의 흐름이 방해된다. 땜납 접합(124d)은 이의 대응하는 접촉 패드(110)로부터 분리된 것으로서 도시되어, IC 패키지(102)의 대응하는 접촉 패드와 회로 보드(104) 사이의 전기 신호의 흐름을 방해한다.
변화하는 열 조건 하에서 전자 디바이스의 신뢰성은 다수의 열 주기를 수량화하는 TCOB(a thermal cycling on board) 카운트를 특징으로 할 수 있고, 전자 디바이스는 고장 이전에 견딜 수 있다. 전자 디바이스에 대한 사양은 검사를 통과하기 위해 전자 디바이스에 대해 달성되어야만 하는 원하는 TCOB 카운트를 포함할 수 있다. 다수의 조건은 전자 디바이스의 달성가능한 TCOB 카운트에 영향을 줄 수 있으며, IC 패키지의 크기 및 형상, IC 패키지가 연결된 회로 보드에서 IC 패키지 사이의 스탠드오프, 땜납 접합 높이, 접촉 패드의 표면의 품질, 접촉 패드의 사용가능한 표면 영역, 접촉 패드 스택, 및 전자 디바이스에 포함된 유전체의 빌드업(buildup) 및 재료를 포함한다. 예를 들어, 땜납 중지 레지스트가 접촉 패드의 표면 상에 존재한다면(땜납 중지 마스크를 형성), 땜납 중지 레지스트의 높이 및 배열은 달성가능한 TCOB 카운트에 영향을 줄 수 있다. 전자 디바이스의 TCOB 카운트를 향상시키기 위한 기존 접근방식은 다수의 땜납 접합을 조정하는 것, 땜납 접합을 언더필링(under filling)하는 것, 언더 범프 금속화(under bump metallization)을 사용하는 것, 땜납의 구성을 변화시키는 것, 땜납의 양을 변화시키는 것, 또는 패키지 크기를 변화시키는 것을 포함한다. 이들 접근 방식은 통상적으로 추가적인 금속 또는 증가된 풋프린트에 기인하여 더 고비용을 초래한다.
위에서 지적된 바와 같이, 전자 디바이스의 다양한 컴포넌트의 열 팽창의 정도(및 따라서 컴포넌트 및/또는 이웃 컴포넌트의 열 손상에 대한 민감성)는 열 분산 및 다양한 컴포넌트가 연결되는 방식의 기능이 될 수 있다. 상이한 열 변형 현상은 전자 디바이스의 상이한 부분과 더 많은 관련이 있을 수 있다. 예를 들어, 브리징에 특히 민감할 수 있는 땜납 접합은 열 주기 실패에 특히 민감하지 않을 수 있고, 그 반대도 같다. 예를 들어, (정면도로부터) 도 10은 땜납 브리징에 대략 민감할 수 있는 전자 디바이스에서의 상이한 영역을 강조한다. 전자 디바이스(100)는 기판(106) 상의 다이(108)를 포함할 수 있다(예를 들어, IC 패키지(102)에 포함됨). 일부 실시예에서, 기판(106)은 다이(108)가 배치된 몰드 화합물을 포함할 수 있다. 특히, 도 10은 상이하게 음영처리된 영역을 포함하여 이들 영역에서 땜납 접합이 땜납 브리징에 민감할 수 있는 정도를 나타내고, 더 어둡게 음영처리된 것은 더 높은 민감도를 나타낸다. 도 10에서 도시된 바와 같이, 다이(108) 아래의 땜납 접합은 땜납 브리징에 가장 민감할 수 있고, 다이(108)로부터의 간격이 증가함에 따라 감소하는 민감도를 갖는다.
(정면도로부터) 도 11은 열 순환 실패에 대략 민감할 수 있는 전자 디바이스에서의 상이한 영역을 강조한다. 도 10을 참조하여 위에서 논의된 바와 같이, 전자 디바이스(100)는 기판(106) 상의 다이(108)를 포함할 수 있다(예를 들어, IC 패키지에 포함됨). 특히, 도 11은 상이하게 음영처리된 영역을 포함하여, 더 어둡게 음영처리한 것은 더 높은 민감도를 나타내는 것에 의해, 땜납 접합이 이들 영역에서 열 순환 실패에 대해 민감할 수 있는 정도를 나타낸다. 도 11에 도시된 바와 같이, 컴포넌트의 엣지에 가장 근접한 땜납 접합은 열 주기 실패에 가장 민감할 수 있고, 엣지로부터의 간격이 증가함에 따라 감소하는 민감도를 갖는다.
위에서 지적된 바와 같이, 본원에서 개시된 접촉 패드의 다양한 실시예는 통상적인 접촉 패드를 뛰어넘어, 추가적인 또는 대안적인 성능 장점 뿐만 아니라 향상된 열 기계적 성능을 제공할 수 있다. 향상된 접촉 패드의 다수의 예시가 후속하는 도면에서 도시되고 이하에서 더 자세하게 논의된다.
도 12 및 도 13은 다양한 실시예에 따른 일례의 접촉 패드(150A)를 도시한다. 특히, 도 12는 접촉 패드(150A)의 투시도이고 도 13은 접촉 패드(150A)의 정면도이다. 접촉 패드(150A)는 금속 돌출 부분(152) 및 금속 리세스 부분(154)을 가질 수 있다. 금속 돌출 부분(152)은 땜납 접촉 표면(162)을 가질 수 있고, 금속 리세스 부분(154)은 땜납 접촉 표면(164)을 가질 수 있다. 도시된 바와 같이, 땜납 접촉 표면(162)은 실질적으로 땜납 접촉 표면(154)과 평행할 수 있지만, 땜납 접촉 표면(164)으로부터 이격될 수 있다(예를 들어, 땜납 접촉 표면(162)에 대해 법선인 방향(170)으로). 본원에서 개시된 땜납 접합(예를 들어, 땜납 접합(124))은 다른 것들 중에서도 예를 들어, 주석, 금, 및 구리와 같은 임의의 적합한 땜납 재료를 포함할 수 있다. 접촉 패드(150A)의 다양한 수치는 둘레(1202) 및 너비(1204)를 포함할 수 있다. 통상적인 접촉 패드(110)를 참조하여 위에서 지적된 바와 같이, 땜납 중지 레지스터(도시되지 않음)의 일부는 표면(114) 상에 배치될 수 있고 접촉 패드(150A)(또는 본원에 개시된 임의의 접촉 패드) 상으로 연장할 수 있어서, 접촉 패드(150A)(또는 다른 접촉 패드)의 공칭 치수로부터 땜납 접합(124)과 접촉 패드(150A)(또는 다른 접촉 패드) 사이의 접촉 영역의 크기를 축소시킬 수 있다.
접촉 패드(150A)의 금속 돌출 부분(152)은 외부 부분(1206) 및 내부 부분(1208)을 가질 수 있다. 내부 부분(1208)은 측벽(1214)에 의해 정의될 수 있다. 도시된 바와 같이, 외부 부분(1206)의 풋프린트는 실질적으로 환형일 수 있다. 본원에서 사용된 바와 같이, 용어 "환형"은 외부 둘레 형상과 내부 둘레 형상 사이의 영역에 의해 형성되는 형상을 지칭할 수 있고, 원형 환형, 직사각형 환형, 타원형 환형, 다각형 환형, 또는 임의의 다른 규칙적인 또는 불규칙적인 형상에 의해 형성되는 환형을 포함할 수 있다. 예를 들어, 환형은 외부 원과 내부 직사각형 사이의 영역에 의해 정의될 수 있다.
도 14는 접촉 패드(150A)가 IC 패키지(102)의 기판(106)의 표면(114) 상에 배치되고, 땜납 접합(124)이 접촉 패드(150A)를 회로 보드(104) 상에 배치된 접촉 패드(118)와 전기적 및 기계적으로 연결시키는 전자 디바이스(100)의 일부의 측면도이다. 기판(106)은 표면(114)에 대향하는 표면(112)을 가질 수 있다. 다이 또는 다른 전자 컴포넌트(도시되지 않음)는 표면(112) 상에 배치될 수 있다. 기판(106)의 표면(114)은 스페이싱(1404)에 의해 회로 보드(104)의 표면(116)으로부터 이격될 수 있다. 땜남 접합(124)은 너비(1402)를 가질 수 있다.
도 3과 관련하여 위에서 논의된 바와 같이, 도 14의 IC 패키지(102)는 다수의 접촉 패드를 포함할 수 있다. 일부 실시예에서, 하나 이상의 이들 접촉 패드는 접촉 패드(150A)의 형태를 취할 수 있고, 이들의 각각은 회로 보드(104) 상에 대응하는 접촉 패드(118)에 납땜되어 IC 패키지(102)에 포함되는 또는 연결되는 회로와 회로 보드(104)에 연결되는 회로 사이의 전기 신호의 흐름을 가능하게 할 수 있다. 예를 들어, 8 밀리미터 바이 8 밀리미터 풋프린트 및 0.4 마이크론 피치를 갖는 임베딩된 웨이퍼 레벨 볼 그리드 어레이(an embedded wafer level ball grid array;eWLB) 패키지는 7.2 밀리미터 바이 7.2 밀리미터 풋프린트를 갖는 다이를 포함할 수 있고 316개의 땜납 접합을 갖는 회로 보드에 연결될 수 있으며, 각각의 땜납 접합은 250 마이크론 둘레를 갖는 땜납 볼로부터 형성된다. 도 14의 IC 패키지(102)는 통상적인 접촉 패드(110)(도 1 내지 도 3) 또는 본원에 도시된 임의의 다른 접촉 패드와 같은, 접촉 패드(150A)와는 상이한 구성을 갖는 접촉 패드를 포함할 수 있다.
도 14에서 도시된 바와 같이, 땜납 접합(124)은 금속 돌출 부분(152)의 내부 부분(1208)의 땜납 접촉 표면(162)에 접촉할 수 있다. 땜납 접합(124)은 또한 금속 돌출 부분(152)의 내부 부분(1208)의 측벽(1214)에 접촉할 수 있다. 땜납 접합(124)은 또한 금속 리세스 부분(154)의 땜납 접촉 표면(164)에 접촉할 수 있다. 특히, 금속 리세스 부분(154)은 땜납 접합(124)의 땜납 중 일부가 배치될 수 있는 채널을 형성할 수 있다. 일부 실시예에서, 땜납은 금속 돌출 부분(152)의 내부 부분(1208)의 측벽(1214)을 따라 유체 위킹 프로세스(a fluid wicking process)에 의해 금속 리세스 부분(154)을 향해 "풀링(pulled)"될 수 있다.
땜납이 흐를 수 있는 금속 리세스 부분을 포함하는 접촉 패드(150)의 실시예는 땜납 접합(124)이 통상적인 접촉 패드(110)(실질적으로 균일한 땜납 접촉 표면을 제시함)로 달성가능한 것보다 더 좁아지게 되는 것을 가능하게 할 수 있다. 땜납이 금속 리세스 부분으로 흐르는 것을 가능하게 함으로써, 주어진 간격에 의해 분리된 IC 패키지와 회로 보드를 연결하는 땜납의 동일한 볼륨은 통상적인 접촉 패드(110)로 달성가능한 것보다 더 좁은 너비를 가질 수 있다. 예를 들어, 땜납 접합(124)의 땜납 중 일부가 접촉 패드(150A)의 리세스 부분(154)에서 수신될 수 있기 때문에, 스페이싱(1404)이 스페이싱(132)과 동일할 때에도, 도 14의 땜납 접합(124)의 너비(1402)는 도 3의 땜납 접합(124)의 너비(130)보다 더 좁을 수 있다. 접촉 패드(150A)와의 땜납 접합(124)의 너비(1402)가 통상적인 접촉 패드(110)와의 땜납 접합(124)의 너비(130)보다 작을 수 있기 때문에, 땜납 접합(124)과 인접 땜납 접합 사이의 스페이싱은 증가할 수 있고, 결과적으로 땜납 접합(124)과 인접 땜납 접합 사이의 브리징 위험성은 감소할 수 있다.
이 향상은 땜납 접합(124)에서 땜납의 볼륨이 동일하게 남아있을 때에도 발생할 수 있다. 이러한 접근방식은 이전 땜납 브리징 이동 기술을 개선할 수 있고, 여기서 땜납 볼륨은 인접 땜납 접합들 사이의 스페이싱을 증가시키도록 감소된다. 하지만, 땜납 볼륨을 감소시키는 것은 열 순환 실패에 대한 땜납 접합 민감도를 증가시킬 수 있어서, 전체적으로 감소된 신뢰도를 초래할 수 있다.
접촉 패드(150A)의 다양한 특징의 치수는 원하는 대로 선택될 수 있다. 특히, 깊이(1212), 둘레(1202) 및 간격(1204)은 원하는 대로 선택될 수 있다. 특히, 땜납 접합(124)로부터의 땜납이 땜납 접합의 너비를 감소시키도록 배치될 수 있는 원하는 "위킹 볼륨"을 달성하도록 치수가 선택될 수 있다. 위킹 볼륨 상의 상위 바운드는 접촉 패드의 기하학에 기초하여 계산될 수 있다. 예를 들어, 접촉 패드(150A)의 금속 리세스 부분(154)에 의해 제공되는 위킹 볼륨은 다음에 따라 계산될 수 있다.
Figure 112015036693940-pat00001
여기서 Dinnner는 둘레가고, w는 간격(1204)이고, 깊이는 깊이(1212)이다. 일부 실시예에서, 접촉 패드(150A)의 외부 둘레는 대략 300마이크론이 될 수 있다. 일부 실시예에서, 둘레(1202)은 대략 150 마이크론이 될 수 있고, 너비(1204)는 대략 25 마이크론이 될 수 있다.
도 15 내지 도 18은 금속 돌출 부분 및 금속 리세스 부분을 갖는 접촉 패드의 추가적인 실시예의 정면도이고, 금속 리세스 부분(154)의 땜납 접촉 표면은 금속 돌출 부분(152)의 땜납 접촉 표면으로부터 이격되어 있다. 도 15 내지 도 18을 참조하여 이하에서 논의된 임의의 실시예의 접촉 패드는 IC 패키지(102)와 같은 IC 패키지의 기판 상에 배치될 수 있고, IC 패키지를 회로 보드에 연결하는데 사용될 수 있다. 도 15 내지 도 18에서, 음영처리된 영역은 금속 리세스 부분(154)을 나타내는 반면, 음영처리되지 않은 부분은 금속 돌출 부분(152)을 나타낸다(예를 들어, 접촉 패드(150A)와 관련하여 도 13에서 도시됨). 도 12 내지 도 14의 접촉 패드(150A)와 관련하여 위에서 논의된 바와 같이, 도 15 내지 도 18의 접촉 패드의 다양한 특징의 치수는 원하는 대로 선택될 수 있다. 예를 들어, 금속 돌출 부분(152)의 땜납 접촉 표면과 금속 리세스 부분(154)의 땜납 접촉 표면 사이의 간격(도 12 내지 도 14의 접촉 패드(150A)의 깊이(1212)와 유사함)은 원하는대로 선택될 수 있다. 도 15 내지 도 18의 접촉 패드는 임의의 원하는 프로세스를 사용하여 형성될 수 있다. 예를 들어, 일부 실시예에서, 도 15 내지 도 18의 접촉 패드는 통상적인 접촉 패드(통상적인 접촉 패드(110)와 같은)의 표면에서 "딤플"로서 금속 리세스 부분(154)을 밀링(milling)하는 레이저에 의해 형성될 수 있다. 일부 실시예에서, 도 15 내지 도 18의 접촉 패드는 리소그래피(lithography)에 후속하는, 도금(plating) 또는 습식 에칭 프로세스(wet etch process)에 의해 형성될 수 있다(예를 들어, 도 44 내지 도 57을 참조하여 이하에서 논의됨). 일부 실시예에서, 도 15 내지 도 18에서 도시된 접촉 패드의 외부 둘레는 대략 300 마이크론이 될 수 있다.
도 15는 금속 리세스 부분(154)이 실질적으로 십자형 풋프린트를 가질 수 있는 접촉 패드(150B)를 도시한다. 금속 돌출 부분(152)은 다수의 필러(pillars)(1502)를 포함할 수 있고, 각각은 실질적으로 반원형 풋프린트를 갖는다. 도 15는 금속 돌출 부분(152)이 반원형 풋프린트를 갖는 네 개의 필러(1502)를 포함하는 실시예를 도시하였지만, 다른 실시예는 반원형 풋프린트를 갖는 더 적은 필러(1502) 또는 반원형 풋프린트를 갖는 더 많은 필러(1502)를 포함할 수 있다. 예를 들어, 일부 실시예에서, 금속 리세스 부분(154)은 실질적으로 Y 형 풋프린트를 가질 수 있고, 금속 돌출 부분(152)은 세 개의 필러(1502)를 포함할 수 있다. 본원에 개시된 다양한 실시예 중 하나에서, 금속 돌출 부분(152)은 단일 필러(예를 들어, 다수의 필러 대신에)를 포함할 수 있다.
도 16은 금속 리세스 부분(154)이 실질적으로 직사각형 풋프린트를 가질 수 있는 접촉 패드(150C)를 도시한다. 금속 돌출 부분(152)은 실질적으로 원형 외부 둘레(1602)을 가질 수 있다. 도 16은 금속 리세스 부분(154)이 금속 돌출 부분(152)의 실질적으로 원형 외부 둘레(1602) 내에서 대략 중심에 위치된 단일 금속 리세스를 포함하는 실시예를 도시하지만, 다른 실시예는 접촉 패드(150C)에서 임의의 바람직한 방식으로 분산될 수 있는 하나 이상의 직사각형 리세스를 포함할 수 있다.
도 17은 금속 리세스 부분(154)이 실질적으로 원형 풋프린트를 가질 수 있는 접촉 패드(150D)를 도시한다. 금속 돌출 부분(152)은 실질적으로 원형 외부 둘레(1702)을 가질 수 있다. 도 17은 금속 리세스 부분(154)이 금속 돌출 부분(152)의 실질적으로 원형 외부 둘레(1702) 내에서 대략 중심에 위치된 단일 금속 리세스를 포함하는 실시예를 도시하지만, 다른 실시예는 접촉 패드(150D)에서 임의의 바람직한 방식으로 분산될 수 있는 하나 이상의 원형 리세스를 포함할 수 있다. 일반적으로, 임의의 바람직한 형상 또는 형상의 조합을 갖는 리세스는 접촉 패드(150D)에 포함될 수 있다.
도 18은 금속 리세스 부분(154)이 실질적으로 원형 부분 상에 겹쳐진(superimposed) 십자형 부분을 포함하는 풋프린트를 가질 수 있다. 금속 돌출 부분(152)은 다수의 필러(1802)를 포함할 수 있고, 각각은 원형 환형의 일부에 대응하는 풋프린트를 갖는다. 도 15를 참조하여 위에서 논의된 바와 같이, 도 18은 금속 돌출 부분(152)이 제 개의 필러(1802)를 포함하는 실시예를 도시하지만, 다른 실시예는 더 적은 필러(1802) 또는 더 많은 필러(1802)를 포함할 수 있다(예를 들어, 금속 리세스 부분(154)의 십자형 부분에서 다수의 "암(arms)"을 조정하는 것에 의해).
접촉 패드(150A)를 참조하여 위에서 논의된 바와 같이, 도 15 내지 도 18의 접촉 패드의 다양한 특징의 치수가 원하는 대로 선택될 수 있다. 특히, 땜납 접합으로부터의 땜납이 땜납 접합의 너비를 감소시키도록 배치될 수 있는 원하는 "위킹 볼륨"을 달성하도록 치수가 선택될 수 있다. 위에서 지적된 바와 같이, 위킹 볼륨 상의 상위 바운드는 접촉 패드의 기하학에 기초하여 계산될 수 있다. 예를 들어, 접촉 패드(150B)의 금속 리세스 부분(154)에 의해 제공되는 위킹 볼륨은 다음에 따라 계산될 수 있다.
Figure 112015036693940-pat00002
여기서 Dinner는 실질적으로 원형 금속 리세스 부분(154)의 둘레가고 깊이는 금속 돌출 부분(152)의 땜납 접촉 표면에 비해 상대적인 금속 리세스 부분(154)의 깊이이다. 일부 실시예에서, 접촉 패드(150B)의 실질적으로 원형인 금속 리세스 부분(154)의 둘레는 대략 8 밀리미터가 될 수 있고(여기서 1 밀리미터는 인치의 1000분의 1과 동일함), 실질적으로 원형인 접촉 패드(150B)의 전체 둘레는 대략 15 밀리미터가 될 수 있다.
본원에 개시된 다양한 접촉 패드 중 하나는 접촉 패드의 형상 및 토폴로지를 변경함으로서 통상적인 접촉 패드(110)에 비해 상대적으로 땜납 접합과 접촉 패드 사이의 활성 접촉 영역을 증가시킬 수 있다. 본원에 개시된 형상 및 토폴로지를 갖는 접촉 패드를 포함하는 전자 디바이스는, 예를 들어, 전자 디바이스의 컴포넌트의 풋프린트, 땜납의 구성, 또는 다수의 땜납 접합에서의 변화를 필요로 하는 것 없이, 통상적인 접촉 패드를 포함하는 전자 디바이스 보다 향상된 TCOB 카운트를 제공할 수 있다. 또한, 본원에 개시된 형상 및 토폴로지를 갖는 접촉 패드는 패드 마스크 설계를 변경 및/또는 추가적인 에칭 또는 리소그래피 단계를 추가함으로써 제조될 수 있어서, TCOB 카운트를 향상시키기 위한 기존 접근방식에 비해 상대적으로 훨씬 더 낮은 비용으로 구현될 수 있다.
도 19 및 도 20은 다양한 실시예에 따른, 접촉 패드(150F)의 일례를 도시한다. 특히, 도 19는 접촉 패드(150F)의 투시도이고, 도 20은 접촉 패드(150F)의 정면도이다. 접촉 패드(150F)는 금속 돌출 부분(152) 및 금속 리세스 부분(154)을 가질 수 있다. 금속 돌출 부분(152)은 땜납 접촉 표면(162)을 가질 수 있고, 금속 리세스 부분(154)은 땜납 접촉 표면(164)을 가질 수 있다. 도시된 바와 같이, 땜납 접촉 표면(162)은 땜납 접촉 표면(164)에 대해 실질적으로 평행일 수 있지만, 땜납 접촉 표면(164)으로부터 이격된다(예를 들어, 도 12에서 도시된 바와 같은, 땜납 접촉 표면(162)에 대해 법선 방향(170)으로).
도 19 및 도 20의 실시예에서, 금속 돌출 부분(152)은 다수의 필러(1902)를 포함할 수 있다. 필러(1902)는 실질적으로 링 형태로 배열될 수 있다. 본원에서 사용된 바와 같이, 용어 "링"은 임의의 폐쇄 형상을 지칭할 수 있고, 원형 링, 직사각형, 링, 타원형 링, 다각형 링, 또는 임의의 다른 균일한 또는 불균일한 형상에 의해 형성되는 링을 포함할 수 있다. 도 20에 도시된 바와 같이, 필러(1902)는 정사각형의 측면과 실질적으로 일직선으로 배열될 수 있다.
필러(1902)의 풋프린트는 임의의 원하는 형상을 취할 수 있다. 예를 들어, 일부 실시예에서, 필러(1902) 중 적어도 하나는 실질적으로 직사각형 풋프린트를 가질 수 있다. 도 20에 도시된 바와 같이, 하나 이상의 필러(1902)는 하나 이상의 둥근 모서리를 갖는 직사각형의 형상인 풋프린트를 가질 수 있다. 이들 둥근 모서리는 접촉 패드(150F)의 실질적으로 원형 외부 둘레(2002)을 반향(echo)시킬 수 있다. 임의의 바람직한 개수 및 구성의 필러(1902)는 접촉 패드(150F)에 포함될 수 있고, 변하는 개수, 구성, 및 형상의 필러를 갖는 여러 실시예가 후속하는 도면을 참조하여 이하에서 논의된다.
도 21은 접촉 패드(150F)가 IC 패키지(102)의 기판(106)의 표면(114) 상에 배치되고, 땜납 접합(124)이 접촉 패드(150A)를 회로 보드(104) 상에 배치된 접촉 패드(118)와 전기적 및 기계적으로 연결시키는 전자 디바이스(100)의 일부의 측면도이다. 기판(106)은 표면(114)에 대향하는 표면(112)을 가질 수 있다. 다이 또는 다른 전자 컴포넌트(도시되지 않음)는 표면(112) 상에 배치될 수 있다. 도 3을 참조하여 위에서 논의된 바와 같이, 도 21의 IC 패키지(102)는 다수의 접촉 패드(150F)를 포함할 수 있고, 이들의 각각은 회로 보드(104) 상에서 대응하는 접촉 패드(118)에 납땜될 수 있어서 IC 패키지(102)에 포함되거나 연결되는 회로와 회로 보드(104)에 연결되는 회로 사이에서의 전기 신호의 흐름을 가능하게 한다. 도 21의 IC 패키지(102)는 통상적인 접촉 패드(110)(도 1 내지 도 3) 또는 본원에 개시된 임의의 다른 접촉 패드와 같은, 접촉 패드(150F)와는 상이한 구성을 갖는 접촉 패드를 포함할 수 있다.
도 21에 도시된 바와 같이, 땜납 접합은 금속 돌출 부분(152)의 땜납 접촉 표면(162)에 접촉할 수 있다. 땜납 접합(124)은 또한 금속 리세스 부분(154)의 땜납 접촉 표면(164)에 접촉할 수 있다. 도 21에 도시된 바와 같이, 금속 돌출 부분(152)의 필러(1902) 중 적어도 일부가 땜납 접합(124)의 땜납으로 연장할 수 있다.
접촉 패드(150F)의 다양한 특징의 치수는 원하는 대로 선택될 수 있다. 특히, 필러(1902)의 높이(2102), 필러(1902)의 풋프린트의 치수, 및 필러(1902) 사이의 스페이싱이 원하는 대로 선택될 수 있다. 일부 실시예에서, 접촉 패드(150F)의 외부 둘레는 대략 300 마이크론이 될 수 있다. 일부 실시예에서, 필러(1902)의 높이(2102)는 대략 18 마이크론이 될 수 있다. 일부 실시예에서, 필러(1902)의 풋프린트는 대략 25 마이크론 바이 25 마이크론이 될 수 있고, 인접 필러(1902)는 25 마이크론만큼 이격된다.
접촉 패드(150F)는 증가하는 TCOB 카운트에 대해 특히 장점이 될 수 있다. 땜납 접함으로 연장함으로써, 필러(1902)는 땜납 접합(124)에 대한 기계적 안정화로서 역할을 할 수 있다. 접촉 패드(150F)는 IC 패키지의 모서리에 근접하게 위치된 땜납 접합에 대한 통상적인 접촉 패드(110) 및 IC 패키지에 포함된 다이의 모서리에 근접하게 위치된 땜납 접합에 대한 통상적인 접촉 패드(110)에 비해 상대적으로 달성가능한 TCOB 카운트 수를 증가시킬 수 있다.
도 22 내지 도 36 및 도 38은 금속 돌출 부분(152) 및 금속 리세스 부분(154)을 갖는 접촉 패드의 추가적인 실시예의 정면도이고, 금속 리세스 부분(154)의 땜납 접촉 표면은 금속 돌출 부분(152)의 땜납 접촉 표면으로부터 이격되어 있다. 도 22 내지 도 36 및 도 38을 참조하여 이하에서 논의된 임의의 실시예의 접촉 패드는 IC 패키지(102)와 같은 IC 패키지의 기판 상에 배치될 수 있고, IC 패키지를 회로 보드에 연결하는데 사용될 수 있다. 도 22 내지 도 36 및 도 38에서, 음영처리된 영역은 금속 리세스 부분(154)을 나타내는 반면, 음영처리되지 않은 부분은 금속 돌출 부분(152)을 나타낸다(예를 들어, 접촉 패드(150F)와 관련하여 도 20에서 도시됨). 다양한 도 22 내지 도 36 및 도 38 중 하나에서, 줄무늬 영역은 땜납 중지 레지스트가 배치될 수 있는 영역을 나타낸다(따라서 땜납이 부착될 수 없음). 적합한 땜납 중지 레지스트는 도시된 다양한 구조의 패터닝(patterning)을 달성하기에 충분한 분해능(resolution)을 가질 수 있다.
도 12 내지 도 14의 접촉 패드(150A) 및 도 19 내지 도 21의 접촉 패드(150F)를 참조하여 위에서 논의된 바와 같이, 도 22 내지 도 39의 접촉 패드의 다양한 특징의 치수가 원하는 대로 선택될 수 있다. 예를 들어, 금속 돌출 부분(152)의 땜납 접촉 표면과 금속 리세스 부분(154)의 땜납 접촉 표면 사이의 간격(예를 들어, 접촉 패드(150F)의 필터(1902)의 높이(2102))는 원하는 대로 선택될 수 있다. 일부 실시예에서, 도 22 내지 도 39에서 도시된 접촉 패드의 외부 둘레는 대략 300 마이크론이 될 수 있다. 사용 중에, 도 22 내지 도 39를 참조하여 이하에서 논의된 다양한 접촉 패드 중 하나의 금속 돌출 부분(152)은 땜남 접합으로 연장할 수 있고 땜납 접합에 대한 기계적 안정화로서 역할을 할 수 있어서, 통상적인 접촉 패드(110)에 비해 상대적으로 달성가능한 TCOB 카운트를 향상시킬 수 있다.
도 22는 금속 리세스 부분(154)이 환형에서 중앙에 위치된 십자형을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150G)를 도시한다. 금속 돌출 부분(152)은 다수의 필러(2202)를 포함할 수 있고, 각각은 실질적으로 반원형 풋프린트를 갖는다. 도 22는 금속 돌출 부분(152)이 반원형 풋프린트를 갖는 네 개의 필러(2202)를 포함하는 실시예를 도시하고, 다른 실시예는 반원형 풋프린트를 갖는 더 적은 필러(2202) 또는 반원형 풋프린트를 갖는 더 많은 필러(2202)를 포함할 수 있다(예를 들어, 도 15를 참조하여 위에서 논의됨). 일부 실시예에서, 둘레(2204)은 대략 200 마이크론이 될 수 있다. 일부 실시예에서, 간격(2206)은 대략 50 마이크론이 될 수 있다.
도 23은 금속 리세스 부분(154)이 두 다각형 세그먼트(2304)가 측방에 위치한(flanked) 원(2302)을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150H)를 도시한다. 금속 돌출 부분(152)은 다수의 필러(2306)를 포함할 수 있고, 각각은 환형의 일부로서 실질적으로 형상화된 풋프린트를 갖는다. 필러(2306)는 접촉 패드(150H)의 실질적으로 원형인 외부 둘레(2308)에 인접하게 배치될 수 있다. 접촉 패드(150H)는 또한 땜납 중지 레지스트 부분(156)을 포함할 수 있고, 금속 리세스 부분(154)의 외부 둘레(2308) 및 다각형 세그먼트(2204)에 인접한 두 땜납 중지 레지스트 영역(2310)의 형태를 취할 수 있다. 일부 실시예에서, 원(2302)의 둘레는 대략 200 마이크론이 될 수 있다. 일부 실시예에서, 간격(2314)은 대략 75 마이크론이 될 수 있다.
도 24는 금속 리세스 부분(154)이 원형 링 형태에 실질적으로 배열되는 다수의 원형 영역(2402)을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150I)를 도시한다. 금속 돌출 부분(152)은 다수의 원형 영역(2402)를 둘러쌀 수 있다. 일부 실시예에서, 원형 영역(2402)은 링 형태(예를 들어, 도 24에 도시됨)로 실질적으로 균일하게 배열될 수 있거나, 링 형태로 고르게 배열되지 않을 수 있다. 도 24에 도시된 링 형태는 실질적으로 원형이지만, 임의의 다른 형상의 링 형태가 사용될 수 있다. 추가적으로, 다른 실시예는 원형 영역(2402) 대신에 또는 추가로 비원형 영역(예를 들어, 직사각형 영역)을 포함할 수 있다. 일부 실시예에서, 간격(2404)은 대략 90 마이크론이 될 수 있다. 일부 실시예에서, 원형 영역(2402) 중 하나의 둘레는 대략 50 마이크론이 될 수 있다.
도 25는 금속 리세스 부분(154)이 제 1 링 형태(2504), 제 2 링 형태(2506), 및 중심 원형 영역(2508)에 배열되는 다수의 원형 영역(2502)을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150J)를 도시한다. 금속 돌출 부분(152)은 다수의 원형 영역(2502)을 둘러쌀 수 있다. 도 25에 도시된 바와 같이, 제 1 링 형태(2504)는 접촉 패드(150J) 및 제 2 링 형태(2506)의 실질적으로 원형인 외부 둘레(2510) 사이에서 배치될 수 있다. 도시된 바와 같이, 제 1 링 형태(2504)에서의 원형 영역(2502)은 링 형태(2504) 주변에 실질적으로 균일하게 분산될 수 있고, 반면 제 2 링 형태(2506)의 원형 영역(2502)은 제 2 링 형태(2506) 주변에 균일하게 배치되지 않을 수 있다. 도 24를 참조하여 위에서 논의된 바와 같이, 도 25에 도시된 링 형태는 실질적으로 원형이지만, 임의의 다른 형상의 링 형태가 사용될 수 있다. 추가적으로, 다른 실시예는 원형 영역(2502) 대신에 또는 추가로 비원형 영역(예를 들어, 직사각형 영역)을 포함할 수 있다. 일부 실시예에서, 간격(2512)은 대략 100 마이크론이 될 수 있다. 일부 실시예에서, 간격(2514)은 대략 50 마이크론이 될 수 있다. 일부 실시예에서, 원형 영역(2502) 중 하나의 둘레는 대략 30 마이크론이 될 수 있다.
도 26은 금속 리세스 부분(154)이 링 형태로 배열된 다수의 타원 영역(2602)을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150K)를 도시한다. 금속 돌출 부분(152)은 다수의 타원 영역(2602)을 둘러쌀 수 있다. 도 26에 도시된 타원형 영역(2602)은 링 형태 주변에서 실질적으로 균일하게 분산되었지만, 다른 실시예에서, 타원형 영역(2602)은 링 형태 주변에 균일하게 배치되지 않을 수 있다. 일부 실시예에서, 간격(2604)은 대략 75 마이크론이 될 수 있다. 일부 실시예에서, 개별적인 타원 영역(2602)의 긴 둘레는 대략 50 마이크론이 될 수 있다. 일부 실시예에서, 개별적인 타원 영역(2602)의 짧은 둘레는 대략 30 마이크론이 될 수 있다.
도 27은 금속 리세스 부분(154)이 실질적으로 원형인 풋프린트를 가질 수 있고, 실질적으로 원형인 땜납 중지 레지스트 부분(156)에 의해 둘러싸일 수 있는 접촉 패드(150L)를 도시한다. 금속 돌출 부분(152)은 금속 리세스 부분(154)의 풋프린트 및 땜납 중지 레지스트 부분(156)의 풋프린트 위에서 규칙적인 어레이로 배열된 다수의 부분(2702)을 포함할 수 있다. 도 27에 도시된 바와 같이, 부분(2702)은 실질적으로 직사각형 풋프린트를 가질 수 있고(예를 들어, 실질적으로 정사각형 풋프린트), 다른 실시예에서, 다른 형상을 갖는 풋프린트를 갖는 부분은 실질적으로 직사각형 풋프린트 대신에 또는 추가로 사용될 수 있다. 일부 실시예에서, 개별적인 부분(2702)은 대략 25 마이크론 바이 25 마이크론의 풋프린트를 가질 수 있다. 일부 실시예에서, 인접 부분(2702)은 25 마이크론만큼 이격될 수 있다.
도 28은 금속 리세스 부분(154)이 실질적으로 정사각형 풋프린트를 가질 수 있는 접촉 패드(150M)를 도시한다. 금속 돌출 부분(152)은 접촉 패드(150M)의 외부 주변부(2806)와 금속 리세스 부분(154) 사이에 배치된 원형 부분(2804)을 포함할 수 있고, 또한 금속 리세스 부분(154)의 풋프린트 내에 배치된 다수의 부분(2802)을 포함할 수 있다. 도 28에 도시된 바와 같이, 부분(2802)은 실질적으로 직사각형인 풋프린트(예를 들어, 실질적으로 정사각형 풋프린트)를 가질 수 있고, 다른 실시예에서, 다른 형상을 갖는 풋프린트를 갖는 부분은 실질적으로 직사각형인 풋프린트 대신에 또는 추가로 사용될 수 있다. 일부 실시예에서, 개별적인 부분(2802)은 대략 25 마이크론 바이 25 마이크론의 풋프린트를 가질 수 있다. 일부 실시예에서, 금속 리세스 부분(154)은 각각의 방향으로 부분(2802)의 엣지를 넘어 25 마이크론 연장한 풋프린트를 가질 수 있다.
도 29는 금속 리세스 부분(154)이 두 다각형 세그먼트(2904)가 측방에 위치한 원(2902)을 포함하는 풋프린트를 가질 수 있는 접촉 패드(150N)를 도시한다. 금속 돌출 부분(152)은 다수의 부분(2906)를 포함할 수 있고, 각각은 환형의 일부로서 실질적으로 형상화된 풋프린트를 갖고, 부분(2906)은 실질적으로 원형인 풋프린트를 갖는다. 부분(2906)은 접촉 패드(150N)의 실질적으로 원형인 외부 둘레(2910)에 인접하게 배치될 수 있다. 접촉 패드(150N)는 또한 땜납 중지 레지스트 부분(156)을 포함할 수 있고, 금속 리세스 부분(154)의 외부 둘레(2910) 및 다각형 세그먼트(2904)에 인접한 두 땜납 중지 레지스트 영역(2910)의 형태를 취할 수 있다. 일부 실시예에서, 원(2902)의 둘레는 대략 200 마이크론이 될 수 있다. 일부 실시예에서, 부분(2908)의 둘레는 대략 100 마이크론이 될 수 있다. 일부 실시예에서, 간격(2914)은 대략 75 마이크론이 될 수 있다.
도 30은 금속 리세스 부분(154)이 실질적으로 원형인 풋프린트를 가질 수 있고, 금속 돌출 부분(152)의 다수의 필러(3002)에 의해 방해될 수 있는 접촉 패드(150P)를 도시한다. 다수의 필러(3002)는 금속 리세스 부분(154)의 풋프린트 위에 규칙적인 어레이로 배열될 수 있다. 도 30에 도시된 바와 같이, 필러(3002)의 일부는 실질적으로 직사각형 풋프린트(예를 들어, 실질적으로 정사각형 풋프린트)를 가질 수 있고, 다른 실시예에서, 다른 형상을 갖는 풋프린트를 갖는 필러는 실질적으로 직사각형 풋프린트 대신에 또는 추가로 사용될 수 있다. 일부 실시예에서, 개별적인 필러(3002)는 대략 25 마이크론 바이 25 마이크론의 풋프린트를 가질 수 있다. 일부 실시예에서, 인접 필러(3002)는 25 마이크론만큼 이격될 수 있다.
도 31은 금속 리세스 부분(154)이 실질적으로 원형인 풋프린트를 가질 수 있고, 금속 돌출 부분(152)의 다수의 필러(3102)에 의해 방해될 수 있는 접촉 패드(150Q)를 도시한다. 다수의 필러(3102)는 금속 리세스 부분(154)의 풋프린트의 중심 부분 위에 규칙적인 어레이로 배열될 수 있다. 접촉 패드(150Q)는 접촉 패드(150P)(도 30)와 대비될 수 있고, 후자는 금속 리세스 부분(154)의 전체 풋프린트 위에서 연장하는 필러(3002)를 포함한다. 도 31에 도시된 바와 같이, 필러(3102) 중 일부는 실질적으로 직사각형인 풋프린트(예를 들어, 실질적으로 정사각형 풋프린트)를 가질 수 있고, 다른 실시예에서, 다른 형상을 갖는 풋프린트를 갖는 필러는 실질적으로 직사각형 풋프린트 대신에 또는 추가로 사용될 수 있다. 일부 실시예에서, 개별적인 필러(3102)는 대략 25 마이크론 바이 25 마이크론의 풋프린트를 가질 수 있다. 일부 실시예에서, 인접 필러(3102)는 25 마이크론만큼 이격될 수 있다. 일부 실시예에서, 개별적인 필러(3102)의 높이는 대략 8 마이크론이 될 수 있다.
도 32는 금속 리세스 부분(154)이 실질적으로 원형인 풋프린트를 가질 수 있고, 금속 돌출 부분(152)의 다수의 필러(3202)에 의해 방해될 수 있는 접촉 패드(150R)를 도시한다. 다수의 필러(3202)는 중심 필러(3204) 및 접촉 패드(150R)의 외부 둘레(3206)에 근접한 필러(3202)의 배열을 포함하도록 배열될 수 있다. 접촉 패드(150R)는 접촉 패드(150P)(도 30)와 대비될 수 있고, 후자는 금속 리세스 부분(154)의 전체 풋프린트 위에서 연장하는 필러(3002)를 포함한다. 필러(3202) 중 일부는 실질적으로 직사각형인 풋프린트(예를 들어, 실질적으로 정사각형 풋프린트)를 가질 수 있고, 다른 실시예에서, 다른 형상을 갖는 풋프린트를 갖는 필러는 실질적으로 직사각형 풋프린트 대신에 또는 추가로 사용될 수 있다. 일부 실시예에서, 개별적인 필러(3202)는 대략 25 마이크론 바이 25 마이크론의 풋프린트를 가질 수 있다. 일부 실시예에서, 일부 실시예에서, 개별적인 필러(3202)의 높이는 대략 8 마이크론이 될 수 있다.
도 33은 금속 리세스 부분(154)이 파형(wave pattern)을 갖는 환형 부분(3308) 및 실질적으로 원형인 풋프린트를 갖는 중심 부분(3306)을 포함하는 접촉 패드(150S)를 도시한다. 금속 돌출 부분(152)은 실질적으로 원형인 풋프린트를 가질 수 있고, 금속 리세스 부분(154)의 중심 부분(3306)과 접촉 패드(150S)의 외부 둘레(3312) 사이에 배치될 수 있다. 땜납 중지 레지스트 부분(156)은 반원형 부분(3308)과 외부 둘레(3312) 사이에 배치될 수 있다. 접촉 패드(150S)의 컴포넌트의 치수는 도 36 및 41을 참조하여 이하에서 논의된 접촉 패드의 대응하는 컴포넌트의 수치가 될 수 있다.
도 34는 금속 리세스 부분(154)이 실질적으로 정사각형인 풋프린트를 가질 수 있는 접촉 패드(150T)를 도시한다. 금속 돌출 부분(152)은 금속 리세스 부분(154)의 풋프린트 내에 배치되는 다수의 부분(3412)을 포함할 수 있다. 접촉 패드(150T)의 이들 다수의 부분(3412) 및 금속 리세스 부분(154)은 도 28을 참조하여 위에서 논의된 다수의 부분(2802)의 임의의 실시예의 형태를 취할 수 있다. 납땜 중지 레지스트 부분(156)은 금속 리세스 부분(154)과 외부 둘레(3414) 사이에 배치될 수 있다. 접촉 패드(150T)의 컴포넌트의 수치는 도 28을 참조하여 논의된 접촉 패드의 대응하는 컴포넌트의 치수가 될 수 있다.
도 35는 금속 리세스 부분(154)이 파형 둘레를 갖는 실질적으로 원형 부분(3506)을 포함하는 접촉 패드(150U)를 도시한다. 금속 돌출 부분(152)은 금속 리세스 부분(154)을 방해하고 중심에 위치된 다수의 필러(3506)를 포함할 수 있다. 땜납 중지 부분(156)은 부분(3510)과 접촉 패드(150U)의 제 1 측면(3502) 상의 위치 둘레(3514) 사이에 배치될 수 있다. 접촉 패드(150U)의 컴포넌트의 수치는 도 31 및 도 40을 참조하여 논의된 접촉 패드의 대응하는 수치가 될 수 있다.
도 36은 금속 리세스 부분(154)이 실질적으로 원형인 부분(3602) 및 실질적으로 환형인 부분(3604)을 포함하는 접촉 패드(150V)를 도시한다. 금속 돌출 부분(152)은 실질적으로 환형인 풋프린트를 가질 수 있고, 금속 리세스 부분(154)의 부분들(3602과 3604) 사이에 배치될 수 있다. 도 37은 접촉 패드(150V)의 측면도이고, 금속 돌출 부분(152)의 땜납 접촉 표면(162) 및 금속 리세스 부분(154)의 부분(3602 및 3604)의 땜납 접촉 표면(164)을 도시한다. 일부 실시예에서, 높이(3612)는 대략 8 마이크론이 될 수 있다. 일부 실시예에서, 높이(3612)는 대략 28 마이크론이 될 수 있다. 일부 실시예에서, 둘레(3608)은 대략 200 마이크론이 될 수 있고, 둘레(3610)은 대략 220 마이크론이 될 수 있다.
도 38은 금속 리세스 부분(154)이 실질적으로 환형인 풋프린트를 갖고 금속 돌출 부분(152)을 둘러싸는 접촉 패드(150W)를 도시한다. 금속 돌출 부분(152)은 실질적으로 원형인 풋프린트를 가질 수 있다. 도 39는 접촉 패드(150W)의 측면도이고, 금속 돌출 부분(152)의 땜납 접촉 표면(162) 및 금속 리세스 부분(154)의 땜납 접촉 표면(164)을 도시한다. 일부 실시예에서, 높이(3812)는 대략 18 마이크론이 될 수 있고 둘레(3814)은 대략 20 마이크론이 될 수 있다. 일부 실시예에서, 높이(3812)는 대략 28 마이크론이 될 수 있고 둘레(3814)은 대략 70 마이크론이 될 수 있다.
본원에 개시된 다양한 접촉 패드(150) 중 하나는 TCOB 카운트를 향상시키는 것에 있어서 특정 장점을 제공할 수 있다. 금속 돌출 부분을 땜납으로 연장시키는 것은, 땜납 층을 안정화시킬 수 있어서, TCOB 카운트를 증가시킨다. 접촉 패드의 외부 둘레에 더 가깝게 배치된 필러를 갖는 접촉 패드(150)의 실시예는 접촉 패드의 중심에 더 가깝게 집중된 필러를 갖는 접촉 패드보다 더 큰 정도까지 TCOB 카운트를 증가시킬 수 있다. 예를 들어, 일부 적용예에서 도 32의 패드(150R)는 도 31의 패드(150Q)에 비해 상대적으로 향상된 성능을 보일 수 있다. 일부 적용예에서, 접촉 패드를 가로지르는 이들의 분포를 변경하는 것 없이 접촉 패드의 필러의 수를 증가시키는 것은 실질적으로 TCOB 수명에 영향을 주지 않을 수 있다. 예를 들어, 접촉 패드(150P)(도 30)는 실질적으로 접촉 패드(150R)(도 32)에 비해 상대적으로 실질적으로 향상된 성능을 보이지 않을 수 있다. 필러의 높이를 증가시키는 것은 TCOB 수명을 향상시킬 수 있다. 파형을 갖는 외부 둘레를 갖는 접촉 패드를 사용하는 것은 TCOB 수명을 향상시킬 수 있다.
일부 실시예에서, 접촉 패드의 외부 영역에 배치된 구조는 폐쇄된 링을 형성하지 않을 수 있다. 폐쇄된 링 형태는 링 내부의 영역을 열 기계적 스트레스로부터 "보호"할 수 있어서, 접촉 패드를 통해 분산되면, TCOB 수명을 축소시키는 모든 열 기계적 스트레스를 흡수할 수 있다. 링 형태를 붕괴시키는 것은 크리프 변형율(creep strain)이 외부 패드 영역에 집중되는 것으로부터 방지할 수 있다.
본원에 개시된 접촉 패드의 일부 실시예는 금속 돌출 부분 및 금속 리세스 부분을 포함하지 않을 수 있지만, 실질적으로 평면인 땜납 접촉 표면을 가질 수 있다. 이들 접촉 패드는 이들의 외부 및/또는 내부 둘레에서 통상적인 접촉 패드(110)와는 상이할 수 있다. 도 40 내지 42는 이러한 실시예의 예시의 정면도이다. 도 40 내지 도 42를 참조하여 이하에서 논의된 임의의 실시예의 접촉 패드는 IC 패키지(102)와 같은 IC 패키지의 기판 상에 배치될 수 있고, IC 패키지를 회로 보드에 연결시키기 위해 사용될 수 있다. 도 40은 파형 형상을 갖는 외부 둘레(4004)을 갖는 접촉 패드(4000)를 도시한다. 도시된 바와 같이, 외부 둘레(4004)의 외부 "팁"(4006)은 뾰족할 수 있다. 파형의 "깊이"는 대략 15 마이크론이 될 수 있고, 둘레(4010)은 대략 240 마이크론이 될 수 있다. 땜납 중지 레지스트(4012)의 패턴은 파형 둘레(4004)(예를 들어, 다른 원형 기저 전도성 패드 상에 패터닝된 땜납 중지 레지스트(4012)) 및 본원에 개시된 임의의 다른 둘레를 인에이블링 할 수 있다. 파형 둘레(4004)(및 본원에 개시된 다른 파형 둘레)은 TCOB 카운트를 향상시키기 위해 응력 벡터를 유리하게 재지향시킬 수 있다.
도 41은 파형 형상을 갖는 외부 둘레(4104)을 갖는 접촉 패드(4100)을 도시한다. 도시된 바와 같이, 외부 둘레(4104)의 외부 "팁"(4106)은 둥글수 있다. 파형의 "깊이"는 대략 8 마이크론이 될 수 있고, 둘레(4110)은 대략 240 마이크론이 될 수 있다. 도 42는 실질적으로 원형인 풋프린트를 갖는 접촉 패드(4200)를 도시한다. 땜납 중지 레지스트 영역(4204)은 원형 풋프린트의 빈 공간(void)에 배치될 수 있다. X 형상, 정사각형, 또는 별 형상과 같은 다른 풋프린트를 갖는 접촉 패드가 사용될 수 있다.
도 40 내지 도 42를 참조하여 위에서 논의된 접촉 패드의 내부 및/또는 외부 둘레는 본원에 개시된 임의의 접촉 패드(150)의 위상 특징과 함께 활용될 수 있다. 예를 들어, 임의의 접촉 패드(150)는 접촉 패드(4000 및 4100)를 참조하여 위에서 논의된 바와 같은 파형 형상을 갖는 외부 둘레으로 형성될 수 있다.
위에서 논의된 바와 같이(예를 들어, 도 10 및 도 11을 참조하여), 상이한 열 기계적 현상은 전자 디바이스의 상이한 부분에서 많은 관심사가 될 수 있다. 예를 들어, 다이 아래 땜납 접합은 땜납 브리징에 대해 가장 민감할 수 있고, 반면 컴포넌트의 엣지에 근접한 땜납 접합은 열 주기 실패에 대해 가장 민감할 수 있다. 따라서, 다양한 실시예에서, IC 패키지는 기판 상의 상이한 위치에서 상이한 타입의 땜납 접합을 포함할 수 있다.
예를 들어, IC 패키지는 본원에 개시된 임의의 접촉 패드(150) 및 통상적인 접촉 패드(110)를 포함할 수 있다(예를 들어, 균일한 땜납 접촉 표면을 갖는 접촉 패드). 일부 실시예에서, IC 패키지의 다이는 통상적인 접촉 패드(110) 보다 접촉 패드(150)에 더 가깝게 배치될 수 있다. 일부 실시예에서, 도 12 내지 도 18을 참조하여 위에서 논의된 임의의 접촉 패드(150)는 IC 패키지에 포함된 다이의 "아주 가까이" 또는 IC 패키지에 포함된 다이에 근접하여 유리하게 사용될 수 있다. 일부 실시예에서, 도 19 내지 도 30를 참조하여 위에서 논의된 임의의 접촉 패드(150)는 IC 패키지의 상이한 컴포넌트들 사이의 인터페이스에 근접하여 (예를 들어, IC 패키지에 포함된 다이의 모서리에 근접하여) 또는 IC 패키지 자체의 엣지에 근접하여 유리하게 사용될 수 있다.
도 43은 다양한 실시예에 따라, IC 패키지를 제조하는 프로세스(4300)의 흐름도이다. 프로세스(4300)의 동작은 IC 패키지(102)를 참조하여 논의될 수 있지만, 이는 단순히 예시의 목적이고 프로세스(4300)는 임의의 적합한 IC 패키지를 제조하기 위해 활용될 수 있다.
(4302)에서, 다이는 기판의 제 1 표면에 연결될 수 있다. 예를 들어, 다이(108)는 기판(106)의 표면(112)에 연결될 수 있다.
(4304)에서, 접촉 패드는 기판의 제 2 대향 표면 상에 형성될 수 있다. 예를 들어, 접촉 패드는 기판(106)의 표면(114) 상에 형성될 수 있다. 일부 실시예에서, 접촉 패드는 땜납 접촉 표면을 갖는 금속 돌출 부분 및 땜납 접촉 표면을 갖는 금속 리세스 부분을 포함할 수 있다. 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면으로부터 이격될 수 있다. 예를 들어, 접촉 패드는 본원에 개시된 임의의 접촉 패드(150)의 형태를 취할 수 있다. 일부 실시예에서, (4304)에서 형성된 접촉 패드는 임의의 접촉 패드(4000, 4100, 또는 4200)의 형태를 취할 수 있다.
다양한 프로세스가 (4304)에서 접촉 패드를 형성하기 위해 사용될 수 있다. 예를 들어, 광 리소그래피 프로세스의 하나 이상의 반복이 사용될 수 있다.
도 44 내지 도 50은 제 1 프로세스의 일부 실시예에 따른, 접촉 패드(150F)(도 19 내지 도 21)의 형성에서의 다양한 동작을 도시한다. 도 44 내지 도 50에 의해 도시된 제 1 프로세스는 (4304)(도 43)에서 접촉 패드를 형성하는데 사용될 수 있다. 도 44 내지 도 50에서 접촉 패드(150F)의 사용은 단순히 예시적이고, 본원에 개시된 접촉 패드 중 임의의 적합한 것은 도 44 내지 도 50을 참조하여 도시된 동작에 따라 형성될 수 있다.
도 44는 임의의 리소그래픽 또는 도금 재료의 증착 이전에 기판(106)의 표면(114)을 도시한다. 시드 레이어(seed layer)가 표면(114) 상에 존재할 수 있다.
도 45는 도 44의 기판(106)의 표면(114)에 대한 제 1 리소그래픽 패턴(4502)의 적용에 후속하는 어셈블리(4500)를 도시한다. 제 1 리소그래픽 패턴(4502)은 형성 중에 접촉 패드(150F)의 금속 리세스 부분(154)에 대응할 수 있다.
도 46은 어셈블리(4500)(도 45)에 대한 제 2 리소그래픽 패턴(4602)의 적용에 후속하는 어셈블리(4600)를 도시한다. 제 2 리소그래픽 패턴(4602)은 형성 중에 접촉 패드(150F)의 금속 돌출 부분(152)에 대응할 수 있다.
도 47은 재료(4702)를 증착하는 어셈블리(4600)(도 46)의 표면(114)의 도금에 후속하는 어셈블리(4700)를 도시한다. 본원에서 사용된 바와 같이, "도금"은 구리와 같은, 금속 또는 다른 전도성 재료의 증착을 포함할 수 있다.
도 48은 어셈블리(4700)(도 47)로부터의 제 2 리소그래픽 패턴(4602)(도 46)의 제거에 후속하는 어셈블리(4800)를 도시한다.
도 49는 더 많은 재료(4702)를 증착하는 어셈블리(4800)(도 48)의 표면(114)의 도금에 후속하는 어셈블리(2900)를 도시한다.
도 50은 어셈블리(4900)(도 49)로부터의 제 1 리소그래픽 패턴(4502)(도 45)의 제거에 후속하는 어셈블리(5000)를 도시한다. 어셈블리(500)의 재료(4702)는 접촉 패드(150F)의 형태를 가질 수 있다.
도 51 내지 도 57은 제 2 프로세스의 일부 실시예에 따른, 접촉 패드(150F)(도 19 내지 도 21)의 형성에서의 다양한 동작을 도시한다. 도 51 내지 도 57에 의해 도시된 제 2 프로세스는 (4304)(도 43)에서 접촉 패드를 형성하는데 사용될 수 있다. 도 51 내지 도 57에서 접촉 패드(150F)의 사용은 단순히 예시적인 것이고, 본원에 개시된 접촉 패드 중 임의의 적합한 것은 도 51 내지 도 57을 참조하여 예시된 동작에 따라 형성될 수 있다.
도 51은 임의의 리소그래픽 또는 도금 재료의 증착 이전에 기판(106)의 표면(114)을 도시한다. 시드 레이어가 표면(114) 상에 존재할 수 있다.
도 52는 도 51의 기판(106)의 표면(114)에 대한 제 1 리소그래픽 패턴(5202)의 적용에 후속하는 어셈블리(5200)를 도시한다. 제 1 리소그래픽 패턴(5202)은 형성 중에 접촉 패드(150F)의 금속 리세스 부분(154)에 대응할 수 있다.
도 53은 재료(5302)를 증착하는 어셈블리(5200)(도 52)의 표면(114)의 도금에 후속하는 어셈블리(5300)를 도시한다.
도 54는 어셈블리(5300)(도 53)로부터의 제 1 리소그래픽 패턴(5202)(도 52)의 제거에 후속하는 어셈블리(5400)를 도시한다.
도 55는 어셈블리(5400)(도 54)에 대한 제 2 리소그래픽 패턴(5502)의 적용에 후속하는 어셈블리(5500)를 도시한다. 제 2 리소그래픽 패턴(5402)은 형성 중에 접촉 패드(150F)의 금속 돌출 부분(152)에 대응할 수 있다.
도 56은 더 많은 재료(5302)를 증착하는 어셈블리(5500)(도 55)의 표면(114)의 도금에 후속하는 어셈블리(5600)를 도시한다.
도 57은 어셈블리(5600)(도 56)로부터의 제 2 리소그래픽 패턴(5502)(도 55)의 제거에 후속하는 어셈블리(5700)를 도시한다. 어셈블리(5700)의 재료(5302)는 접촉 패드(150F)의 형태를 가질 수 있다.
도 58은 다양한 실시예에 따라, IC 패키지를 회로 보드에 연결하는 프로세스(5800)의 흐름도이다. 프로세스(5800)의 동작이 IC 패키지(102), 회로 보드(104), 및 이들의 컴포넌트를 참조하여 논의될 수 있지만, 이는 단순히 예시적인 목적이고 임의의 적합한 IC 패키지를 임의의 적합한 회로 보드에 연결시키기 위해 프로세스(5800)가 사용될 수 있다. 추가적으로, 임의의 적합한 IC 패키지를 임의의 다른 IC 패키지 또는 원하는 디바이스에 연결시키기 위해 프로세스(5800)가 사용될 수 있다.
(5802)에서, IC 패키지는 회로 보드에 근접하게 배열될 수 있다. 예를 들어, IC 패키지(102)는 회로 보드(106)에 근접하게 배열될 수 있다.
(5804)에서, 땜납 접합이 IC 패키지의 접촉 패드와 회로 보드의 접촉 패드 사이에서 형성될 수 있다. 일부 실시예에서, (5804)의 IC 패키지의 접촉 패드는 금속 돌출 부분 및 금속 리세스 부분을 가질 수 있고, 금속 돌출 부분 및 금속 리세스 부분은 각각 땜납 접촉 표면을 가질 수 있고, 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면으로부터 이격될 수 있다. 예를 들어, (5804)의 IC 패키지의 접촉 패드는 본원에 개시된 임의의 접촉 패드(150)를 포함할 수 있다. 일부 실시예에서, (5804)의 IC 패키지의 접촉 패드는 본원에 개시된 접촉 패드(4000), 접촉 패드(4100), 또는 접촉 패드(4200)를 포함할 수 있다.
(5804)에서 임의의 원하는 프로세스가 땜납 접합을 형성하기 위해 사용될 수 있다. 예를 들어, 일부 실시예에서, 땜납 볼이 IC 패키지의 접촉 패드 및 회로 보드의 접촉 패드와 접촉하여 위치될 수 있고 알려진 기술에 따라 리플로우(re-flowed)될 수 있다. 접촉 패드의 서비스는 납땜되기 이전에 유동적(fluxed)일 수 있다.
본 개시의 실시예는 본원에 개시된 접촉 패드 및 제조 기술로부터 이득을 얻을 수 있는 임의의 IC 패키지를 사용하는 시스템으로 구현될 수 있다. 특히, 본원에 개시된 접촉 패드는 땜납 볼에 의해 회로 보드(예를 들어, 마더보드 또는 다른 패키지)에 연결되는 임의의 적합한 IC 패키지와 함께 사용될 수 있다. 도 59는 일부 실시예에 따라, 컴퓨팅 디바이스(5900)를 개략적으로 도시하고, 본원에 개시된 하나 이상의 접촉 패드(예를 들어, 임의의 접촉 패드(150, 400, 4100, 또는 4200))에 따라 형성되는 접촉 패드를 갖는 IC 패키지를 포함할 수 있다. 특히, 일부 실시예에서, 본원에 개시된 접촉 패드를 포함하는 IC 패키지의 실시예(예를 들어, IC 패키지(102))는 컴퓨팅 디바이스(5900), 또는 컴퓨팅 디바이스(5900)의 일부에 포함될 수 있다. 예를 들어, IC 패키지(102)는 컴퓨팅 디바이스의 저장 디바이스(5908)로서 구성될 수 있다(이하에서 논의됨).
컴퓨팅 디바이스(5900)는, 예를 들어, 모바일 통신 디바이스 또는 데스크탑 또는 랙 기반 컴퓨팅 디바이스가 될 수 있다. 컴퓨팅 디바이스(5900)는 마더보드(5902)와 같은 보드를 하우징할 수 있다. 마더보드(5902)는 프로세서(5904) 및 적어도 하나의 통신 칩(5906)을 포함하는(그러나 이에 제한되지 않는) 다수의 컴포넌트를 포함할 수 있다. 컴퓨팅 디바이스(5900)를 참조하여 본원에 개시된 임의의 컴포넌트는 본원에 개시된 임의의 접촉 패드를 포함하는 IC 패키지에 배열될 수 있다. 프로세서(5904)는 마더보드(5902)에 물리적 및 기계적으로 연결될 수 있다(예를 들어, 본원에 개시된 임의의 접촉 패드를 사용하여). 일부 구현에서, 적어도 하나의 통신 칩(5906)은 또한 마더보드(5902)에 물리적 및 기계적으로 연결될 수 있다(예를 들어, 본원에 개시된 임의의 접촉 패드를 사용하여). 추가 구현에서, 통신 칩(5906)은 프로세스(5904)의 부분이 될 수 있다.
컴퓨팅 디바이스(5900)는 저장 디바이스(5908)를 포함할 수 있다. 일부 실시예에서, 저장 디바이스(5908)는 하나 이상의 솔리드 스테이트 드라이브를 포함할 수 있다. 저장 디바이스(5908)를 포함할 수 있는 저장 디바이스의 예시는 휘발성 메모리(예를 들어, 동적 랜덤 액세스 메모리(DRAM)), 비휘발성 메모리(예를 들어, 판독 전용 메모리, ROM), 플래쉬 메모리, 및 대량 저장 디바이스(하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다기능 디스크(DVD) 등과 같은)를 포함한다.
이의 적용예에 따라, 컴퓨팅 디바이스(5900)는 마더보드(5902)에 물리적 및 전기적으로 연결될 수 있거나 연결될 수 있는 다른 컴포넌트를 포함할 수 있다. 이들 다른 컴포넌트는, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가이거(Geiger) 카운트, 가속도계, 자이로스코프, 스피커, 및 카메라를 포함할 수 있지만, 이에 제한되지 않는다. 다양한 실시예에서, 임의의 하나 이상의 이들 컴포넌트는 본원에 개시된 임의의 접촉 패드에 따른 접촉 패드를 포함할 수 있다.
통신 칩(5906) 및 안테나는 컴퓨팅 디바이스(5900)와의 데이터의 전달을 위한 무선 통신을 가능하게 할 수 있다. 용어 "무선" 및 이의 파생어는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 설명하기 위해 사용될 수 있어서, 비반도체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있다. 용어는 연관된 디바이스가 임의의 유선을 포함하지 않는다는 것을 암시하지는 않지만, 일부 실시예에서, 이들은 그렇지 않을 수 있다. 통신 칩(5906)은 와이파이(IEEE 802.11 군), IEEE 802.16 표준(예를 들어, IEEE 802.16-2005 수정), 임의의 수정, 업데이트 및/또는 개정에 따른 롱 텀 에볼루션(LTE) 프로젝트(예를 들어, 어드밴스드 LTE 프로젝트, 울트라 모바일 브로드밴드(UMB) 프로젝트("3GPP2"로서 또한 지칭됨) 등)를 포함하는 IEEE(Institute for Electrical and Electrionic Engineers) 표준을 포함하지만 이에 제한되지 않는 임의의 다수의 무선 표준 또는 프로토콜을 구현할 수 있다. IEEE 802.16 호환가능한 브로드밴드 광역(BWA) 네트워크는 일반적으로 Worldwide Interoperability for Microwave Access에 대한 표준의 약어인 WiMAX 네트워크로 지칭되고, IEEE 802.16 표준에 대한 준수 및 상호운영성 테스트를 통과하는 제품에 대한 인증 마크이다. 통신 칩(5906)은 GSM(Global System for Mobile Communications), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 작동할 수 있다. 통신 칩(5906)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(5906)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이들이 파생한 것뿐만 아니라 3G, 4G, 5G, 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜에 따라 동작할 수 있다. 통신 칩(5906)은 다른 실시예에서 다른 무선 프로토콜에 따라 동작할 수 있다.
컴퓨팅 디바이스(5900)는 복수의 통신 칩(5906)을 포함할 수 있다. 예를 들어, 제 1 통신 칩(5906)은 와이파이 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제 2 통신 칩(5906)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO 및 다른 것과 같은 장거리 무선 통신에 전용될 수 있다. 일부 실시예에서, 통신 칩(5906)은 유선 통신을 지원할 수 있다. 예를 들어, 컴퓨팅 디바이스(5900)는 하나 이상의 유선 서버를 포함할 수 있다.
통신 디바이스(5900)의 프로세스(5904) 및/또는 통신 칩(5906)은 IC 패키지에서 하나 이상의 다이 또는 다른 컴포넌트를 포함할 수 있다. 이러한 IC 패키지는 본원에 개시된 임의의 접촉 패드를 통해 회로 보드(마더 보드(5902)와 같은)와 연결될 수 있다. 용어 "프로세스"는 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하기 위해 레지스터 및/또는 메모리로부터 전자 데이터를 프로세싱하는 디바이스의 임의의 디바이스 또는 일부를 지칭할 수 있다.
다양한 구현에서, 컴퓨팅 디바이스(5900)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인용 디지털 보조장치(PDA), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 오락용 제어 유닛, 디지털 카메라, 휴대용 음악 재생기, 또는 디지털 비디오 레코더가 될 수 있다. 추가 구현에서, 컴퓨팅 디바이스(5900)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스가 될 수 있다. 일부 구현에서, 본원에 개시된 접촉 패드는 고성능 컴퓨팅 디바이스로 구현될 수 있다.
다음의 문단은 본원에 개시된 실시예의 예시를 제공한다.
예시 1은 IC 패키지의 기판 상의 접촉 패드이고, 접촉 패드는, 땜납 접촉 표면을 갖는 금속 돌출 부분과, 땜납 접촉 표면을 갖는 금속 리세스 부분을 포함하되, 금속 리세스 부분의 땜납 접촉 표면은 속 돌출 부분의 땜납 접촉 표면과 이격되며, 기판에 더 가깝게 배치된다.
예시 2는 예시 1의 청구 대상을 포함할 수 있고, 금속 리세스 부분의 풋프린트는 실질적으로 환형임을 더 특정할 수 있다.
예시 3은 예시 1 및 예시 2의 청구 대상을 포함할 수 있고, 금속 리세스 부분의 풋프린트는 실질적으로 원형 부분을 포함함을 더 특정할 수 있다.
예시 4는 예시 1 내지 예시 3 중 어느 하나의 청구 대상을 포함할 수 있고, 금속 돌출 부분은 복수의 필러를 포함함을 더 특정할 수 있다.
예시 5는 예시 4의 청구 대상을 포함할 수 있고, 복수의 필러는 실질적으로 링 형태로 배열됨을 더 특정할 수 있다.
예시 6은 예시 4 및 예시 5의 청구 대상을 포함할 수 있고, 적어도 하나의 필러는 실질적으로 직사각형 풋프린트를 가짐을 더 특정할 수 있다.
예시 7은 예시 1 내지 예시 6 중 어느 하나의 청구 대상을 포함할 수 있고, 금속 돌출 부분의 풋프린트는 실질적으로 환형임을 더 특정할 수 있다.
예시 8은 예시 7의 청구 대상을 포함할 수 있고, 금속 리세스 부분의 땜납 접촉 표면과 금속 돌출 부분의 땜납 접촉 표면 사이의 높이 차이는 대략 15 마이크론과 30 마이크론 사이임을 더 특정할 수 있다.
예시 9는 예시 1 내지 예시 8 중 어느 하나의 청구 대상을 포함할 수 있고, 접촉 패드는 외부 둘레를 갖는 실질적으로 원형인 풋프린트를 갖고, 금속 돌출 부분은 중심보다 외부 둘레에 더 가깝게 배치됨을 더 특정할 수 있다.
예시 10은 집적 회로(IC) 패키지로서, 제 1 표면 및 제 1 표면에 대향하여 배치되는 제 2 표면을 갖는 기판과, 기판의 제 1 표면 상에 배치되는 다이와, 기판의 제 2 표면 상에 배치되는 접촉 패드를 포함하되, 접촉 패드는 금속 돌출 부분 및 금속 리세스 부분을 포함하고, 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면과 이격되며, 기판에 더 가깝게 배치된다.
예시 11은 예시 10의 청구 대상을 포함할 수 있고, 접촉 패드는 제 1 접촉 패드이고, IC 패키지는, 기판의 제 2 표면 상에 배치된 제 2 접촉 패드를 더 포함하고, 제 2 접촉 패드는 균일한 땜납 접촉 표면을 가짐을 더 특정할 수 있다.
예시 12는 예시 11의 청구 대상을 포함할 수 있고, 다이는 제 2 접촉 패드보다 제 1 접촉 패드에 더 가깝게 배치됨을 더 특정할 수 있다.
예시 13은 예시 10 내지 예시 12 중 어느 하나의 청구 대상을 포함할 수 있고, IC 패키지는 접촉 패드와 회로 보드 상의 접촉 패드 사이의 땜납 접합을 통해 회로 보드에 연결됨을 더 특정할 수 있다.
예시 14는 예시 13의 청구 대상을 포함할 수 있고, 금속 리세스 부분은 땜납 접합의 땜납이 배치되는 채널을 포함함을 더 특정할 수 있다.
예시 15는 예시 13 및 예시 14의 청구 대상을 포함할 수 있고, 금속 돌출 부분 중 적어도 일부는 땜납 접합의 땜납으로 연장함을 더 특정할 수 있다.
예시 16은 예시 10 내지 예시 15의 청구 대상을 포함할 수 있고, 접촉 패드의 풋프린트는 외부 둘레를 갖고, 외부 둘레는 파형을 가짐을 더 특정할 수 있다.
예시 17은 IC 패키지를 제조하는 방법으로서, 다이를 기판의 제 1 표면에 연결하는 단계―기판은 제 1 표면에 대향하는 제 2 표면을 가짐―와, 기판의 제 2 표면 상에 접촉 패드를 형성하는 단계를 포함하되, 접촉 패드는 땜납 접촉 표면을 갖는 금속 돌출 부분 및 땜납 접촉 표면을 갖는 금속 리세스 부분을 포함하고, 금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면과 이격된다.
예시 18은 예시 17의 청구 대상을 포함할 수 있고, 접촉 패드를 형성하는 단계는, 기판의 제 2 표면에 제 1 리소그래픽 패턴을 적용하는 단계―제 1 리소그래픽 패턴은 금속 리세스 부분에 대응함―와, 제 1 리소그래픽 패턴을 적용하는 단계 이후에, 기판의 제 2 표면에 제 2 리소그래픽 패턴을 적용하는 단계―제 2 리소그래픽 패턴은 금속 돌출 부분에 대응함―와, 제 2 리소그래픽 패턴을 적용하는 단계 이후에, 기판의 제 2 표면을 도금하는 단계와, 제 2 리소그래픽 패턴에 따라 기판의 제 2 표면을 도금하는 단계 이후에, 제 2 리소그래픽 패턴을 제거하는 단계와, 제 2 리소그래픽 패턴을 제거하는 단계 이후에, 기판의 제 2 표면을 도금하는 단계와, 제 1 리소그래픽 패턴에 따라 기판의 제 2 표면을 도금하는 단계 이후에, 제 1 리소그래픽 패턴을 제거하는 단계를 포함한다.
예시 19는 예시 17의 청구 대상을 포함할 수 있고, 접촉 패드를 형성하는 단계는, 기판의 제 2 표면에 제 1 리소그래픽 패턴을 적용하는 단계―제 1 리소그래픽 패턴은 금속 리세스 부분에 대응함―와, 제 1 리소그래픽 패턴을 적용하는 단계 이후에, 기판의 제 2 표면을 도금하는 단계와, 제 1 리소그래픽 패턴에 따라 기판의 제 2 표면을 도금하는 단계 이후에, 제 1 리소그래픽 패턴을 제거하는 단계와, 제 1 리소그래픽 패턴을 제거하는 단계 이후에, 기판의 제 2 표면에 제 2 리소그래픽 패턴을 적용하는 단계―제 2 리소그래픽 패턴은 금속 돌출 부분에 대응함―와,제 2 리소그래픽 패턴을 적용하는 단계 이후에, 기판의 제 2 표면을 도금하는 단계와, 제 2 리소그래픽 패턴에 따라 기판의 제 2 표면을 도금하는 단계 이후에, 제 2 리소그래픽 패턴을 제거하는 단계를 포함한다.
예시 20은 예시 17 내지 예시 19의 청구 대상을 포함할 수 있고, 접촉 패드는 제 1 접촉 패드이고, 방법은, 기판의 제 2 표면 상에 제 2 접촉 패드를 형성하는 단계를 더 포함하고, 제 2 접촉 패드는 균일한 땜납 접촉 표면을 가짐을 더 특정할 수 있다.
예시 21은 예시 20의 청구 대상을 포함할 수 있고, 다이는 제 2 접촉 패드보다 제 1 접촉 패드에 더 가깝게 배치됨을 더 특정할 수 있다.
예시 22는 IC 패키지를 회로 보드에 연결하는 방법으로서, 회로 보드에 근접하게 IC 패키지를 배열하는 단계와, IC 패키지의 접촉 패드와 회로 보드 상의 접촉 패드 사이의 땜납 접합을 형성하는 단계를 포함하되, 접촉 패드는 땜납 접촉 표면을 갖는 금속 돌출 부분 및 땜납 접촉 표면을 갖는 금속 리세스 부분을 포함하고,금속 리세스 부분의 땜납 접촉 표면은 금속 돌출 부분의 땜납 접촉 표면과 이격된다.
예시 23은 예시 22의 청구 대상을 포함할 수 있고, 접촉 패드는 제 1 접촉 패드이고, 방법은, IC 패키지의 제 2 접촉 패드와 회로 보드 상의 제 2 접촉 패드 사이에 땜납 접합을 형성하는 단계를 더 포함하되, IC 패키지의 제 2 접촉 패드는 균일한 땜납 접촉 표면을 가짐을 더 특정할 수 있다.
예시 24는 예시 23의 청구 대상을 포함할 수 있고, IC 패키지는 다이를 포함하고, 다이는 제 2 접촉 패드보다 제 1 접촉 패드에 더 가깝게 배치된다.
예시 25는 예시 1 내지 예시 24의 청구 대상을 포함할 수 있고, 금속 돌출 부분은 단일 필러를 포함함을 더 특정할 수 있다.

Claims (25)

  1. 집적 회로(IC) 패키지의 기판 상의 접촉 패드로서,
    상기 접촉 패드는,
    땜납 접촉 표면(a solder contact surface)을 갖는 금속 돌출 부분(a metal projection portion)과,
    땜납 접촉 표면을 갖는 금속 리세스 부분(a metal recess portion)을 포함하되, 상기 금속 리세스 부분의 땜납 접촉 표면은 상기 금속 돌출 부분의 땜납 접촉 표면과 이격되며, 상기 기판에 더 가깝게 배치되고,
    상기 금속 리세스 부분의 풋프린트(a footprint)는 파형 형상(wave pattern shape)을 포함하는
    접촉 패드.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 금속 리세스 부분의 풋프린트는 원형 부분을 포함하는
    접촉 패드.
  4. 제 1 항에 있어서,
    상기 금속 돌출 부분은 복수의 필러(pillars)를 포함하는
    접촉 패드.
  5. 제 4 항에 있어서,
    상기 복수의 필러는 링 형태로 배열되는
    접촉 패드.
  6. 제 4 항에 있어서,
    적어도 하나의 필러는 직사각형인 풋프린트를 갖는
    접촉 패드.
  7. 제 1 항에 있어서,
    상기 금속 돌출 부분의 풋프린트는 환형(annular)인
    접촉 패드.
  8. 제 7 항에 있어서,
    상기 금속 리세스 부분의 땜납 접촉 표면과 상기 금속 돌출 부분의 땜납 접촉 표면 사이의 높이 차이는 15 마이크론과 30 마이크론 사이인
    접촉 패드.
  9. 제 1 항에 있어서,
    상기 접촉 패드는 중심과 외부 둘레를 갖는 원형인 풋프린트를 갖고, 상기 금속 돌출 부분은 상기 중심보다 상기 외부 둘레에 더 가깝게 배치되는
    접촉 패드.
  10. 제 1 항에 있어서,
    상기 금속 돌출 부분은 단일 필러를 포함하는
    접촉 패드.
  11. 집적 회로(IC) 패키지로서,
    제 1 표면 및 상기 제 1 표면에 대향하여 배치되는 제 2 표면을 갖는 기판과,
    상기 기판의 상기 제 1 표면 상에 배치되는 다이와,
    상기 기판의 상기 제 2 표면 상에 배치되는 접촉 패드를 포함하되, 상기 접촉 패드는 금속 돌출 부분 및 파형 형상의 외부 둘레를 갖는 금속 리세스 부분을 포함하고, 상기 금속 리세스 부분의 땜납 접촉 표면은 상기 금속 돌출 부분의 땜납 접촉 표면과 이격되고 상기 기판에 더 가깝게 배치되는
    IC 패키지.
  12. 제 11 항에 있어서,
    상기 접촉 패드는 제 1 접촉 패드이고,
    상기 IC 패키지는,
    상기 기판의 상기 제 2 표면 상에 배치된 제 2 접촉 패드를 더 포함하고, 상기 제 2 접촉 패드는 균일한 땜납 접촉 표면을 갖는
    IC 패키지.
  13. 제 12 항에 있어서,
    상기 다이는 상기 제 2 접촉 패드보다 상기 제 1 접촉 패드에 더 가깝게 배치되는
    IC 패키지.
  14. 제 11 항에 있어서,
    상기 IC 패키지는 상기 접촉 패드와 회로 보드 상의 접촉 패드 사이의 땜납 접합(solder joint)을 통해 상기 회로 보드에 연결되는
    IC 패키지.
  15. 제 14 항에 있어서,
    상기 금속 리세스 부분은 상기 땜납 접합의 땜납이 배치되는 채널을 포함하는
    IC 패키지.
  16. 제 14 항에 있어서,
    상기 금속 돌출 부분 중 적어도 일부는 상기 땜납 접합의 땜납 내로 연장하는
    IC 패키지.
  17. 삭제
  18. 집적 회로(IC) 패키지를 제조하는 방법으로서,
    다이를 기판의 제 1 표면에 연결하는 단계―상기 기판은 상기 제 1 표면에 대향하는 제 2 표면을 가짐―와,
    상기 기판의 상기 제 2 표면 상에 접촉 패드를 형성하는 단계를 포함하되,
    상기 접촉 패드는 땜납 접촉 표면을 갖는 금속 돌출 부분 및 땜납 접촉 표면을 갖는 금속 리세스 부분을 포함하고,
    상기 금속 리세스 부분의 땜납 접촉 표면은 상기 금속 돌출 부분의 땜납 접촉 표면과 이격되며 또한 파형 형상(wave pattern shape)의 외부 둘레를 가진 풋프린트를 갖는
    IC 패키지 제조 방법.
  19. 제 18 항에 있어서,
    상기 접촉 패드를 형성하는 단계는,
    상기 기판의 상기 제 2 표면에 제 1 리소그래픽 패턴(a first lithographic pattern)을 적용하는 단계―상기 제 1 리소그래픽 패턴은 상기 금속 리세스 부분에 대응함―와,
    상기 제 1 리소그래픽 패턴을 적용하는 단계 이후에, 상기 기판의 상기 제 2 표면에 제 2 리소그래픽 패턴을 적용하는 단계―상기 제 2 리소그래픽 패턴은 상기 금속 돌출 부분에 대응함―와,
    상기 제 2 리소그래픽 패턴을 적용하는 단계 이후에, 상기 기판의 상기 제 2 표면을 도금(plating)하는 단계와,
    상기 제 2 리소그래픽 패턴에 따라 상기 기판의 상기 제 2 표면을 도금하는 단계이후에, 상기 제 2 리소그래픽 패턴을 제거하는 단계와,
    상기 제 2 리소그래픽 패턴을 제거하는 단계 이후에, 상기 기판의 상기 제 2 표면을 도금하는 단계와,
    상기 제 1 리소그래픽 패턴에 따라 상기 기판의 상기 제 2 표면을 도금하는 단계 이후에, 상기 제 1 리소그래픽 패턴을 제거하는 단계를 포함하는
    IC 패키지 제조 방법.
  20. 제 18 항에 있어서,
    상기 접촉 패드를 형성하는 단계는,
    상기 기판의 상기 제 2 표면에 제 1 리소그래픽 패턴을 적용하는 단계―상기 제 1 리소그래픽 패턴은 상기 금속 리세스 부분에 대응함―와,
    상기 제 1 리소그래픽 패턴을 적용하는 단계 이후에, 상기 기판의 상기 제 2 표면을 도금하는 단계와,
    상기 제 1 리소그래픽 패턴에 따라 상기 기판의 상기 제 2 표면을 도금하는 단계 이후에, 상기 제 1 리소그래픽 패턴을 제거하는 단계와,
    상기 제 1 리소그래픽 패턴을 제거하는 단계 이후에, 상기 기판의 상기 제 2 표면에 제 2 리소그래픽 패턴을 적용하는 단계―상기 제 2 리소그래픽 패턴은 상기 금속 돌출 부분에 대응함―와,
    상기 제 2 리소그래픽 패턴을 적용하는 단계 이후에, 상기 기판의 상기 제 2 표면을 도금하는 단계와,
    상기 제 2 리소그래픽 패턴에 따라 상기 기판의 상기 제 2 표면을 도금하는 단계 이후에, 상기 제 2 리소그래픽 패턴을 제거하는 단계를 포함하는
    IC 패키지 제조 방법.
  21. 제 18 항에 있어서,
    상기 접촉 패드는 제 1 접촉 패드이고,
    상기 방법은,
    상기 기판의 상기 제 2 표면 상에 제 2 접촉 패드를 형성하는 단계를 더 포함하고, 상기 제 2 접촉 패드는 균일한 땜납 접촉 표면을 갖는
    IC 패키지 제조 방법.
  22. 제 21 항에 있어서,
    상기 다이는 상기 제 2 접촉 패드보다 상기 제 1 접촉 패드에 더 가깝게 배치되는
    IC 패키지 제조 방법.
  23. 집적 회로(IC) 패키지를 회로 보드에 연결하는 방법으로서,
    상기 회로 보드에 근접하게 상기 IC 패키지를 배열하는 단계와,
    상기 IC 패키지의 접촉 패드와 상기 회로 보드 상의 접촉 패드 사이의 땜납 접합을 형성하는 단계를 포함하되,
    상기 접촉 패드는 땜납 접촉 표면을 갖는 금속 돌출 부분과, 땜납 접촉 표면및 파형 형상의 외부 둘레를 가진 풋프린트를 갖는 금속 리세스 부분을 포함하고,
    상기 금속 리세스 부분의 땜납 접촉 표면은 상기 금속 돌출 부분의 땜납 접촉 표면과 이격되는
    IC 패키지를 회로 보드에 연결하는 방법.
  24. 제 23 항에 있어서,
    상기 접촉 패드는 제 1 접촉 패드이고,
    상기 방법은,
    상기 IC 패키지의 제 2 접촉 패드와 상기 회로 보드 상의 제 2 접촉 패드 사이에 땜납 접합을 형성하는 단계를 더 포함하되, 상기 IC 패키지의 제 2 접촉 패드는 균일한 땜납 접촉 표면을 갖는
    IC 패키지를 회로 보드에 연결하는 방법.
  25. 제 24 항에 있어서,
    상기 IC 패키지는 다이를 포함하고, 상기 다이는 상기 제 2 접촉 패드보다 상기 제 1 접촉 패드에 더 가깝게 배치되는
    IC 패키지를 회로 보드에 연결하는 방법.
KR1020150053120A 2014-05-16 2015-04-15 집적 회로 패키지를 위한 접촉 패드 KR101930987B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/280,110 US9368461B2 (en) 2014-05-16 2014-05-16 Contact pads for integrated circuit packages
US14/280,110 2014-05-16

Publications (2)

Publication Number Publication Date
KR20150131953A KR20150131953A (ko) 2015-11-25
KR101930987B1 true KR101930987B1 (ko) 2018-12-19

Family

ID=54361789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150053120A KR101930987B1 (ko) 2014-05-16 2015-04-15 집적 회로 패키지를 위한 접촉 패드

Country Status (4)

Country Link
US (1) US9368461B2 (ko)
JP (1) JP6221122B2 (ko)
KR (1) KR101930987B1 (ko)
DE (1) DE102015105795B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892468B1 (ko) * 2016-06-10 2018-08-27 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
KR102637795B1 (ko) 2017-02-10 2024-02-19 에스케이하이닉스 주식회사 반도체 장치
CN108493116A (zh) * 2018-03-13 2018-09-04 英特尔产品（成都）有限公司 置球模块的制造方法及该方法制造的置球模块
US12100682B2 (en) * 2018-07-15 2024-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with conductive patterns in a redistribution layer
JP2020150172A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
KR102688571B1 (ko) 2019-06-20 2024-07-25 삼성전자주식회사 반도체 패키지
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US20100044884A1 (en) * 2008-08-19 2010-02-25 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613332B1 (en) * 1991-06-21 2003-09-02 The University Of Cincinnati Oral administration of therapeutic proteins
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08264932A (ja) * 1995-03-23 1996-10-11 Hitachi Techno Eng Co Ltd はんだバンプ形成法
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JPH10256418A (ja) * 1997-03-06 1998-09-25 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPH10335795A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Ind Co Ltd プリント基板
JPH11307683A (ja) * 1998-04-23 1999-11-05 Sony Corp 半導体装置、それを実装する印刷配線基板及びその製造方法
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP3989152B2 (ja) * 2000-02-08 2007-10-10 株式会社リコー 半導体装置パッケージ
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
WO2002058443A1 (en) * 2001-01-16 2002-07-25 Delaware Capital Formation, Inc. Contact pads and circuit boards incorporating same
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
JP3857103B2 (ja) * 2001-10-22 2006-12-13 京セラ株式会社 配線基板
US6696757B2 (en) 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
US6762503B2 (en) 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7042080B2 (en) * 2003-07-14 2006-05-09 Micron Technology, Inc. Semiconductor interconnect having compliant conductive contacts
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4010311B2 (ja) * 2004-09-06 2007-11-21 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
DE102005014665A1 (de) * 2005-03-29 2006-11-02 Infineon Technologies Ag Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
US20070001301A1 (en) 2005-06-08 2007-01-04 Yongqian Wang Under bump metallization design to reduce dielectric layer delamination
JP4206408B2 (ja) * 2006-02-24 2009-01-14 京セラ株式会社 配線基板および電子部品搭載構造体
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP2009111279A (ja) * 2007-10-31 2009-05-21 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP2011082363A (ja) 2009-10-07 2011-04-21 Fujikura Ltd 電子部品および電子機器
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9515036B2 (en) * 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US20100044884A1 (en) * 2008-08-19 2010-02-25 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same

Also Published As

Publication number Publication date
DE102015105795A1 (de) 2015-11-19
JP2015220455A (ja) 2015-12-07
DE102015105795B4 (de) 2023-06-22
KR20150131953A (ko) 2015-11-25
US20150333022A1 (en) 2015-11-19
US9368461B2 (en) 2016-06-14
JP6221122B2 (ja) 2017-11-01

Similar Documents

Publication Publication Date Title
KR101930987B1 (ko) 집적 회로 패키지를 위한 접촉 패드
US10424561B2 (en) Integrated circuit structures with recessed conductive contacts for package on package
US9859253B1 (en) Integrated circuit package stack
KR102513240B1 (ko) 패키지 구조체들 내에 트렌치들을 형성하는 방법들 및 이에 의해 형성되는 구조체들
TWI578450B (zh) 與封裝負載總成相關聯之技術及組配
TWI587495B (zh) 關於電容感器（ｃａｐｄｕｃｔｏｒ）組合之技術與組態
US20190163945A1 (en) Fan-out sensor package
US9936582B2 (en) Integrated circuit assemblies with molding compound
US20130214430A1 (en) Integrated circuit packaging system with formed under-fill and method of manufacture thereof
TWI606553B (zh) 以單向加熱之使用強化玻璃之基板翹曲控制的技術
US10373844B2 (en) Integrated circuit package configurations to reduce stiffness
US10541190B2 (en) Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
US10490472B2 (en) Air cavity mold

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101004602; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160804

Effective date: 20180807

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant