JPH10256418A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH10256418A JPH10256418A JP9051882A JP5188297A JPH10256418A JP H10256418 A JPH10256418 A JP H10256418A JP 9051882 A JP9051882 A JP 9051882A JP 5188297 A JP5188297 A JP 5188297A JP H10256418 A JPH10256418 A JP H10256418A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- joint
- conductor
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】球状突起電極の接合を強固にすることのできる
半導体装置を提供する。 【解決手段】基板１２に２次元アレイ状に形成され導体
１８を露出して接合部２０を形成する接合孔１９の側面
上端に円弧形状の凹部２３を形成する。そして、凹部２
３上端には、接合部２０上に載置された半田ボール２２
の表面が接触しない、即ち、半田ボール２２の表面と凹
部２３の間に通路２４を形成するようにした。通路２４
は、リフロー時に蒸発したフラックス２１が、その通路
２４を介して接合部２０から逃げだす経路となる。
半導体装置を提供する。 【解決手段】基板１２に２次元アレイ状に形成され導体
１８を露出して接合部２０を形成する接合孔１９の側面
上端に円弧形状の凹部２３を形成する。そして、凹部２
３上端には、接合部２０上に載置された半田ボール２２
の表面が接触しない、即ち、半田ボール２２の表面と凹
部２３の間に通路２４を形成するようにした。通路２４
は、リフロー時に蒸発したフラックス２１が、その通路
２４を介して接合部２０から逃げだす経路となる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に係り、詳しくは半導体装置の入出力
端子として球状の突起電極を備えた半導体装置と、その
半導体装置の製造方法に関するものである。
体装置の製造方法に係り、詳しくは半導体装置の入出力
端子として球状の突起電極を備えた半導体装置と、その
半導体装置の製造方法に関するものである。
【０００２】近年の半導体装置においては、そのＩＣパ
ッケージの小型化及び低コスト化の要求に伴い、ＢＧＡ
と呼ばれるパッケージ形態の半導体装置が提案され、そ
のＢＧＡを安定して製造することが要望されている。
ッケージの小型化及び低コスト化の要求に伴い、ＢＧＡ
と呼ばれるパッケージ形態の半導体装置が提案され、そ
のＢＧＡを安定して製造することが要望されている。
【０００３】
【従来の技術】従来、半導体装置は高集積化され、その
半導体装置のパッケージは外部と接続される入出力端子
の多ピン化が進められている。そして、近年では、多ピ
ンに対応した「ＢＧＡ(Ball Grid Array) 」パッケージ
が多く用いられるようになってきている。
半導体装置のパッケージは外部と接続される入出力端子
の多ピン化が進められている。そして、近年では、多ピ
ンに対応した「ＢＧＡ(Ball Grid Array) 」パッケージ
が多く用いられるようになってきている。
【０００４】図１９（ａ）に示すように、ＢＧＡパッケ
ージに封止された半導体装置の基板１には、円形の開口
部２が２次元アレイ状に形成され、その開口部２から図
示しない半導体チップに接続された導体３の一部を露出
して接合部４が形成されている。接合部４には、フラッ
クス５が塗布された後、開口部２に対応した直径の半田
ボール６が接合部４上に載置される。そして、半導体装
置全体をリフローすることにより、図１９（ｂ）に示す
ように、所定の大きさの球状の突起電極７ａが形成され
る。
ージに封止された半導体装置の基板１には、円形の開口
部２が２次元アレイ状に形成され、その開口部２から図
示しない半導体チップに接続された導体３の一部を露出
して接合部４が形成されている。接合部４には、フラッ
クス５が塗布された後、開口部２に対応した直径の半田
ボール６が接合部４上に載置される。そして、半導体装
置全体をリフローすることにより、図１９（ｂ）に示す
ように、所定の大きさの球状の突起電極７ａが形成され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
構造では、図１９（ｂ）に示すように、リフロー時に半
田ボール６の濡れ性の悪く、導体３と接合強度が低い球
状突起電極７ｂが発生する。これは、接合部４が半田ボ
ール６により閉塞され、リフロー時に接合部４に残留し
たフラックスによって、半田ボール６の濡れ性が悪化す
るためと考えられる。その結果、半導体装置の歩留まり
が低下し、コストアップを招くという問題があった。
構造では、図１９（ｂ）に示すように、リフロー時に半
田ボール６の濡れ性の悪く、導体３と接合強度が低い球
状突起電極７ｂが発生する。これは、接合部４が半田ボ
ール６により閉塞され、リフロー時に接合部４に残留し
たフラックスによって、半田ボール６の濡れ性が悪化す
るためと考えられる。その結果、半導体装置の歩留まり
が低下し、コストアップを招くという問題があった。
【０００６】本発明は上記問題点を解決するためになさ
れたものであって、その目的は球状突起電極の接合を強
固にすることのできる半導体装置及び半導体装置の製造
方法を提供することにある。
れたものであって、その目的は球状突起電極の接合を強
固にすることのできる半導体装置及び半導体装置の製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、基板に設けられた導体
と、前記基板に形成され前記導体を露出する接合孔とか
らなる接合部にフラックスを塗布した後、前記接合部に
載置された球状の端子部材を加熱して形成される球状接
続端子を備えた半導体装置において、加熱する際に蒸発
するフラックスの前記接合部からの逃避経路を備えたこ
とを要旨とする。
め、請求項１に記載の発明は、基板に設けられた導体
と、前記基板に形成され前記導体を露出する接合孔とか
らなる接合部にフラックスを塗布した後、前記接合部に
載置された球状の端子部材を加熱して形成される球状接
続端子を備えた半導体装置において、加熱する際に蒸発
するフラックスの前記接合部からの逃避経路を備えたこ
とを要旨とする。
【０００８】請求項２に記載の発明は、請求項１に記載
の半導体装置において、前記接合孔側面に凹部を形成
し、該凹部を前記経路としたことを要旨とする。請求項
３に記載の発明は、請求項１に記載の半導体装置におい
て、前記経路は、前記基板表面、前記端子部材表面の少
なくとも一方に形成した溝であることを要旨とする。
の半導体装置において、前記接合孔側面に凹部を形成
し、該凹部を前記経路としたことを要旨とする。請求項
３に記載の発明は、請求項１に記載の半導体装置におい
て、前記経路は、前記基板表面、前記端子部材表面の少
なくとも一方に形成した溝であることを要旨とする。
【０００９】請求項４に記載の発明は、請求項１に記載
の半導体装置において、前記端子部材、前記導体の少な
くとも一方に貫通孔を形成し、該貫通孔を前記経路とし
たことを要旨とする。
の半導体装置において、前記端子部材、前記導体の少な
くとも一方に貫通孔を形成し、該貫通孔を前記経路とし
たことを要旨とする。
【００１０】請求項５に記載の発明は、請求項１に記載
の半導体装置において、前記導体を凸状に形成し、前記
端子部材表面を前記接合孔側面上端から離間させて前記
経路を形成したことを要旨とする。
の半導体装置において、前記導体を凸状に形成し、前記
端子部材表面を前記接合孔側面上端から離間させて前記
経路を形成したことを要旨とする。
【００１１】請求項６に記載の発明は、請求項１に記載
の半導体装置において、前記導体上に前記端子部材表面
を前記接合孔側面上端から離間させる支持部材を備えた
ことを要旨とする。
の半導体装置において、前記導体上に前記端子部材表面
を前記接合孔側面上端から離間させる支持部材を備えた
ことを要旨とする。
【００１２】請求項７に記載の発明は、基板に設けられ
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、加熱時に前記基板に対して振動装置により
振動を与え、前記端子部材表面を前記接合孔側面上端か
ら離間させるようにしたことを要旨とする。
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、加熱時に前記基板に対して振動装置により
振動を与え、前記端子部材表面を前記接合孔側面上端か
ら離間させるようにしたことを要旨とする。
【００１３】請求項８に記載の発明は、基板に設けられ
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、加熱時に所定の治具により前記端子部材表
面を前記接合孔側面上端から離間させるようにしたこと
を要旨とする。
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、加熱時に所定の治具により前記端子部材表
面を前記接合孔側面上端から離間させるようにしたこと
を要旨とする。
【００１４】請求項９に記載の発明は、基板に設けられ
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、前記端子部材が載置された基板を容器内に
収容し、加熱時に前記容器内を減圧して前記蒸発するフ
ラックスを前記接合部から吸い出すようにしたことを要
旨とする。
た導体と、前記基板に形成され前記導体を露出する接合
孔とからなる接合部にフラックスを塗布した後、前記接
合部に載置された球状の端子部材を加熱して前記導体に
接合される球状接続端子を形成する半導体装置の製造方
法において、前記端子部材が載置された基板を容器内に
収容し、加熱時に前記容器内を減圧して前記蒸発するフ
ラックスを前記接合部から吸い出すようにしたことを要
旨とする。
【００１５】（作用）従って、請求項１乃至６に記載の
発明によれば、加熱する際に蒸発するフラックスは逃避
経路を介して接合部から逃げだし、導体に対して接合強
度の強い球状突起電極が形成される。
発明によれば、加熱する際に蒸発するフラックスは逃避
経路を介して接合部から逃げだし、導体に対して接合強
度の強い球状突起電極が形成される。
【００１６】請求項７に記載の発明によれば、加熱する
際に蒸発するフラックスは離間した端子部材表面と接合
孔側面上端との間から逃げだし、導体に対して接合強度
の強い球状突起電極が形成される。
際に蒸発するフラックスは離間した端子部材表面と接合
孔側面上端との間から逃げだし、導体に対して接合強度
の強い球状突起電極が形成される。
【００１７】請求項８に記載の発明によれば、加熱する
際に蒸発するフラックスは治具により離間した端子部材
表面と接合孔側面上端との間から逃げだし、導体に対し
て接合強度の強い球状突起電極が形成される。
際に蒸発するフラックスは治具により離間した端子部材
表面と接合孔側面上端との間から逃げだし、導体に対し
て接合強度の強い球状突起電極が形成される。
【００１８】請求項９に記載の発明によれば、加熱する
際に蒸発するフラックスは容器内と接合部との圧力差に
よって吸い出され、導体に対して接合強度の強い球状突
起電極が形成される。
際に蒸発するフラックスは容器内と接合部との圧力差に
よって吸い出され、導体に対して接合強度の強い球状突
起電極が形成される。
【００１９】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図３に従って説明する。図１に示すよう
に、ＢＧＡパッケージに封止された半導体装置１１に
は、基板１２が設けられている。基板１２は、ガラスエ
ポキシ樹脂、ＴＡＢテープ（ポリイミド）、セラミック
等よりなる所定厚さの基板であって、例えば平面略正方
形状に形成されている。基板１２の一方の面１２ａに
は、後述する導体１８（図１において図示せず）が所定
のパターンで形成されている。また、基板１２の面１２
ａには、ポリイミド等よりなる絶縁膜１３が接着され、
その絶縁膜１３には半導体チップ１４が接着されてい
る。
の形態を図１〜図３に従って説明する。図１に示すよう
に、ＢＧＡパッケージに封止された半導体装置１１に
は、基板１２が設けられている。基板１２は、ガラスエ
ポキシ樹脂、ＴＡＢテープ（ポリイミド）、セラミック
等よりなる所定厚さの基板であって、例えば平面略正方
形状に形成されている。基板１２の一方の面１２ａに
は、後述する導体１８（図１において図示せず）が所定
のパターンで形成されている。また、基板１２の面１２
ａには、ポリイミド等よりなる絶縁膜１３が接着され、
その絶縁膜１３には半導体チップ１４が接着されてい
る。
【００２０】半導体チップ１４には、その上面（図１に
おいて上面）に図示しないパッドが形成され、パッドに
はボンディングワイヤ１５の一端が電気的に接続され、
ボンディングワイヤ１５の他端は導体１８に電気的に接
続されている。半導体チップ１４及びボンディングワイ
ヤ１５は、エポキシ等の樹脂１６により封止されてい
る。
おいて上面）に図示しないパッドが形成され、パッドに
はボンディングワイヤ１５の一端が電気的に接続され、
ボンディングワイヤ１５の他端は導体１８に電気的に接
続されている。半導体チップ１４及びボンディングワイ
ヤ１５は、エポキシ等の樹脂１６により封止されてい
る。
【００２１】基板１２の他方の面１２ｂには、複数の球
状突起電極１７が突出形成されている。球状突起電極１
７は、平面２次元アレイ状に配列され、導体１８に接続
されている。従って、半導体チップ１４は、ボンディン
グワイヤ１５及び導体１８を介して球状突起電極１７と
電気的に接続されている。
状突起電極１７が突出形成されている。球状突起電極１
７は、平面２次元アレイ状に配列され、導体１８に接続
されている。従って、半導体チップ１４は、ボンディン
グワイヤ１５及び導体１８を介して球状突起電極１７と
電気的に接続されている。
【００２２】図２（ａ）は、半導体装置１１の概略一部
断面図、図２（ｂ）は半導体装置１１の概略一部平面図
である。尚、図２（ａ）（ｂ）は、リフロー時における
半導体装置１１を示し、図１に示される半導体装置１１
の上下を逆にして示してある。
断面図、図２（ｂ）は半導体装置１１の概略一部平面図
である。尚、図２（ａ）（ｂ）は、リフロー時における
半導体装置１１を示し、図１に示される半導体装置１１
の上下を逆にして示してある。
【００２３】図２（ａ）に示すように、基板１２には、
その基板１９を上下方向に貫通する接合孔１９が２次元
アレイ状に形成されている。接合孔１９は、その直径が
図１に示される球状突起電極１７の大きさに対応して形
成されている。そして、基板１２と樹脂１６により挟ま
れた導体１８の下面一部が接合孔１９から下方（図２
（ａ）において上方）へ露出される。その露出した部分
と接合孔１９側面とにより接合部２０が構成される。
その基板１９を上下方向に貫通する接合孔１９が２次元
アレイ状に形成されている。接合孔１９は、その直径が
図１に示される球状突起電極１７の大きさに対応して形
成されている。そして、基板１２と樹脂１６により挟ま
れた導体１８の下面一部が接合孔１９から下方（図２
（ａ）において上方）へ露出される。その露出した部分
と接合孔１９側面とにより接合部２０が構成される。
【００２４】図２（ａ）に示すように、接合部２０に
は、接合孔１９からフラックス２１が所定量塗布され
る。また、接合部２０には、端子部材としての半田ボー
ル２２が載置される。半田ボール２２は所定の径を有す
る球状に形成されるとともに、接合部２０上に載置され
た場合に、半田ボール２２の表面が接合孔１９の側面上
端に接触する大きさに形成されている。そして、半田ボ
ール２２をリフローすることにより、導体１８に接合さ
れた球状突起電極１７（図１参照）が形成される。
は、接合孔１９からフラックス２１が所定量塗布され
る。また、接合部２０には、端子部材としての半田ボー
ル２２が載置される。半田ボール２２は所定の径を有す
る球状に形成されるとともに、接合部２０上に載置され
た場合に、半田ボール２２の表面が接合孔１９の側面上
端に接触する大きさに形成されている。そして、半田ボ
ール２２をリフローすることにより、導体１８に接合さ
れた球状突起電極１７（図１参照）が形成される。
【００２５】また、接合孔１９の側面には凹部２３が形
成されている。凹部２２は、接合孔１９の側面上端を半
径方向外側に向かって円弧形状に形成されている。従っ
て、接合部１９に載置された半田ボール２２の表面は、
接合孔１９の側面上端に接触し、凹部２３上端には接触
しない。即ち、半田ボール２２の表面と凹部２３の間に
通路２４が形成される。
成されている。凹部２２は、接合孔１９の側面上端を半
径方向外側に向かって円弧形状に形成されている。従っ
て、接合部１９に載置された半田ボール２２の表面は、
接合孔１９の側面上端に接触し、凹部２３上端には接触
しない。即ち、半田ボール２２の表面と凹部２３の間に
通路２４が形成される。
【００２６】従って、図３に示すように、リフロー時に
蒸発したフラックス２１は、通路２４を介して接合部２
０から逃げだす。即ち、通路２４は、蒸発するフラック
ス２１が逃げ出す経路となる。その結果、フラックス２
１が接合部２０上に残留することはないので、半田ボー
ル２２は、適度な濡れ性となって接合部２２に接合さ
れ、球状突起電極１７が形成される。
蒸発したフラックス２１は、通路２４を介して接合部２
０から逃げだす。即ち、通路２４は、蒸発するフラック
ス２１が逃げ出す経路となる。その結果、フラックス２
１が接合部２０上に残留することはないので、半田ボー
ル２２は、適度な濡れ性となって接合部２２に接合さ
れ、球状突起電極１７が形成される。
【００２７】凹部２３は、基板１２を所定形状に成形す
る行程において、接合孔１９を形成するのと同時に形成
される。従って、特別な行程が増える訳ではないので、
半田応対装置１１の行程に変更はなく、製造にかかるコ
ストアップはない。
る行程において、接合孔１９を形成するのと同時に形成
される。従って、特別な行程が増える訳ではないので、
半田応対装置１１の行程に変更はなく、製造にかかるコ
ストアップはない。
【００２８】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）基板１２に２次元アレイ状に形成され導体１８を
露出して接合部２０を形成する接合孔１９の側面上端に
円弧形状の凹部２３を形成する。そして、凹部２３上端
には、接合部２０上に載置された半田ボール２２の表面
が接触しない、即ち、半田ボール２２の表面と凹部２３
の間に通路２４を形成するようにした。通路２４は、リ
フロー時に蒸発したフラックス２１が、その通路２４を
介して接合部２０から逃げだす経路となるため、フラッ
クス２１が接合部２０上に残留することはないので、半
田ボール２２が適度な濡れ性となって接合部２２に接合
され、球状突起電極１７が形成される。その結果、従来
のように結合強度の低い球状突起電極の発生が防止され
るので、半導体装置１１の歩留まりの低下を抑えること
ができ、コストアップを抑えることができる。
ば、以下の効果を奏する。 （１）基板１２に２次元アレイ状に形成され導体１８を
露出して接合部２０を形成する接合孔１９の側面上端に
円弧形状の凹部２３を形成する。そして、凹部２３上端
には、接合部２０上に載置された半田ボール２２の表面
が接触しない、即ち、半田ボール２２の表面と凹部２３
の間に通路２４を形成するようにした。通路２４は、リ
フロー時に蒸発したフラックス２１が、その通路２４を
介して接合部２０から逃げだす経路となるため、フラッ
クス２１が接合部２０上に残留することはないので、半
田ボール２２が適度な濡れ性となって接合部２２に接合
され、球状突起電極１７が形成される。その結果、従来
のように結合強度の低い球状突起電極の発生が防止され
るので、半導体装置１１の歩留まりの低下を抑えること
ができ、コストアップを抑えることができる。
【００２９】（２）更に、凹部２３は、基板１２を成形
する行程において同時に形成されるので、半導体装置１
１の製造行程は増えない。その結果、半導体装置１１の
製造に関わるコストアップを抑えることができる。
する行程において同時に形成されるので、半導体装置１
１の製造行程は増えない。その結果、半導体装置１１の
製造に関わるコストアップを抑えることができる。
【００３０】尚、本発明は前記実施形態の他、以下の態
様で実施してもよい。上記実施形態では、半導体チップ
１４と基板１２の導体１８とをボンディングワイヤ１５
にて電気的に接続するようにしたが、ＴＡＢ，バンプ等
を用いて電気的に接続するようにしてもよい。
様で実施してもよい。上記実施形態では、半導体チップ
１４と基板１２の導体１８とをボンディングワイヤ１５
にて電気的に接続するようにしたが、ＴＡＢ，バンプ等
を用いて電気的に接続するようにしてもよい。
【００３１】上記実施形態では、基板１２のに凹部２３
を形成してリフロー時のフラックス２１が通過する経路
としての通路２４を形成したが、基板１２以外に経路を
形成して実施してもよい。
を形成してリフロー時のフラックス２１が通過する経路
としての通路２４を形成したが、基板１２以外に経路を
形成して実施してもよい。
【００３２】例えば、図３（ａ）（ｂ）に示すように、
半田ボール２２側に貫通孔３１を設け、その貫通孔３１
を基板１２に対して垂直になるように半田ボール２２を
配置する。接合部２０上に塗布されたフラックス２１
は、リフロー時に蒸発して貫通孔３１を経路として接合
部２０から逃げだすことにより、結合強度の低い球状突
起電極の発生が防止される。また、貫通孔３１は、半田
ボール２２を基板１２の接合部２０上へ搬送する際等に
も使用される。更に、貫通孔３１は、その形成も半田ボ
ール２２の材質に軟質の金属（Ｐｂなど）を用いること
により比較的容易に形成できる。
半田ボール２２側に貫通孔３１を設け、その貫通孔３１
を基板１２に対して垂直になるように半田ボール２２を
配置する。接合部２０上に塗布されたフラックス２１
は、リフロー時に蒸発して貫通孔３１を経路として接合
部２０から逃げだすことにより、結合強度の低い球状突
起電極の発生が防止される。また、貫通孔３１は、半田
ボール２２を基板１２の接合部２０上へ搬送する際等に
も使用される。更に、貫通孔３１は、その形成も半田ボ
ール２２の材質に軟質の金属（Ｐｂなど）を用いること
により比較的容易に形成できる。
【００３３】また、図４（ａ）（ｂ）に示すように、基
板１２の導体１８を凸状に形成する。すると、半田ボー
ル２２の表面は、導体１８の膨らみによって接合孔１９
の側面上端から離間し、フラックス２１が逃げる経路が
形成され、結合強度の低い球状突起電極の発生が防止さ
れる。導体１８は、プレスなどの機械的加工で容易に形
成可能である。
板１２の導体１８を凸状に形成する。すると、半田ボー
ル２２の表面は、導体１８の膨らみによって接合孔１９
の側面上端から離間し、フラックス２１が逃げる経路が
形成され、結合強度の低い球状突起電極の発生が防止さ
れる。導体１８は、プレスなどの機械的加工で容易に形
成可能である。
【００３４】また、図５（ａ）（ｂ）に示すように、基
板１２の導体１８上にスタッドバンプ(Stud Bump) ３２
を形成する。スタッドバンプ３２は、２段突起の金(Au)
バンプであり、従来のワイヤボンディング法によるプロ
セスにて極めて容易に形成できる。半田ボール２２は、
その表面がスタッドバンプ３２により接合孔１９の側面
上端から離間した位置に支持され、フラックス２１が逃
げる経路が形成され、結合強度の低い球状突起電極の発
生が防止される。
板１２の導体１８上にスタッドバンプ(Stud Bump) ３２
を形成する。スタッドバンプ３２は、２段突起の金(Au)
バンプであり、従来のワイヤボンディング法によるプロ
セスにて極めて容易に形成できる。半田ボール２２は、
その表面がスタッドバンプ３２により接合孔１９の側面
上端から離間した位置に支持され、フラックス２１が逃
げる経路が形成され、結合強度の低い球状突起電極の発
生が防止される。
【００３５】また、図６（ａ）（ｂ）に示すように、基
板１２の導体１８に貫通孔３３を形成し、その貫通孔３
３をリフロー時のフラックス２１が通過する経路とな
り、結合強度の低い球状突起電極の発生が防止される。
貫通孔３３は通常のエッチング法などで極めて容易に形
成できる。この場合、貫通孔３３の大きさは、形成され
る球状突起電極１７が貫通孔３３から流れ出さない大き
さに形成する必要がある。
板１２の導体１８に貫通孔３３を形成し、その貫通孔３
３をリフロー時のフラックス２１が通過する経路とな
り、結合強度の低い球状突起電極の発生が防止される。
貫通孔３３は通常のエッチング法などで極めて容易に形
成できる。この場合、貫通孔３３の大きさは、形成され
る球状突起電極１７が貫通孔３３から流れ出さない大き
さに形成する必要がある。
【００３６】また、図７（ａ）（ｂ）に示すように、基
板１２の導体１８上に突起物３４を設置する。半田ボー
ル２２は、その表面が突起物３４により接合孔１９の側
面上端から離間した位置に支持され、フラックス２１が
逃げる経路が形成され、結合強度の低い球状突起電極の
発生が防止される。突起物３４は、加熱時に溶融する材
質であれば濡れ性の向上にも寄与する。
板１２の導体１８上に突起物３４を設置する。半田ボー
ル２２は、その表面が突起物３４により接合孔１９の側
面上端から離間した位置に支持され、フラックス２１が
逃げる経路が形成され、結合強度の低い球状突起電極の
発生が防止される。突起物３４は、加熱時に溶融する材
質であれば濡れ性の向上にも寄与する。
【００３７】また、図８（ａ）（ｂ）に示すように、基
板１２に接合孔１９に連続する所定深さの溝３５を形成
する。半田ボール２２は、その表面が溝３５により接合
孔１９の側面上端から離間した位置に支持され、フラッ
クス２１が逃げる経路が形成され、結合強度の低い球状
突起電極の発生が防止される。溝３５は、エッチング法
などで極めて容易に形成できる。尚、図８（ａ）（ｂ）
において、溝３５を接合孔１９間に連続して形成した
が、接合孔１９の半径方向に所定長さだけ溝３５を形成
するようにしてもよい。また、接合孔１９に対して３つ
以上複数の溝３５を形成するようにしてもよい。
板１２に接合孔１９に連続する所定深さの溝３５を形成
する。半田ボール２２は、その表面が溝３５により接合
孔１９の側面上端から離間した位置に支持され、フラッ
クス２１が逃げる経路が形成され、結合強度の低い球状
突起電極の発生が防止される。溝３５は、エッチング法
などで極めて容易に形成できる。尚、図８（ａ）（ｂ）
において、溝３５を接合孔１９間に連続して形成した
が、接合孔１９の半径方向に所定長さだけ溝３５を形成
するようにしてもよい。また、接合孔１９に対して３つ
以上複数の溝３５を形成するようにしてもよい。
【００３８】また、図９（ａ）（ｂ）に示すように、基
板１２の接合孔１９側面を波状に形成してもよく、側面
の谷部３６が半田ボール２２の表面から離間して蒸発す
るフラックス２１が逃げる経路となり、結合強度の低い
球状突起電極の発生が防止される。側面波状の接合孔１
９は、基板１２を成形する際に、金型、マスクの変更に
より容易に形成できる。
板１２の接合孔１９側面を波状に形成してもよく、側面
の谷部３６が半田ボール２２の表面から離間して蒸発す
るフラックス２１が逃げる経路となり、結合強度の低い
球状突起電極の発生が防止される。側面波状の接合孔１
９は、基板１２を成形する際に、金型、マスクの変更に
より容易に形成できる。
【００３９】また、図１０（ａ）（ｂ）に示すように、
基板１２の接合孔１９側面を梨地状にしてフラックス２
１の経路を形成することにより、結合強度の低い球状突
起電極の発生が防止される。接合孔１９の梨地状側面
は、サンドブラスト加工などにより容易に形成できる。
基板１２の接合孔１９側面を梨地状にしてフラックス２
１の経路を形成することにより、結合強度の低い球状突
起電極の発生が防止される。接合孔１９の梨地状側面
は、サンドブラスト加工などにより容易に形成できる。
【００４０】また、図１１（ａ）（ｂ）に示すように、
半田ボール２２の表面に所定深さの溝４１を形成する。
その溝４１の底面及び側面は、接合孔１９の側面上端か
ら離間し、リフロー時に蒸発するフラックス２１の経路
となり、結合強度の低い球状突起電極の発生が防止され
る。溝４１は、機械加工等により容易に形成できる。
半田ボール２２の表面に所定深さの溝４１を形成する。
その溝４１の底面及び側面は、接合孔１９の側面上端か
ら離間し、リフロー時に蒸発するフラックス２１の経路
となり、結合強度の低い球状突起電極の発生が防止され
る。溝４１は、機械加工等により容易に形成できる。
【００４１】また、図１２（ａ）（ｂ）に示すように、
半田ボール２２の表面に凹凸を形成する。凹部は、凸部
によって接合孔１９の側面上端から離間し、リフロー時
に蒸発するフラックス２１の経路が形成され、結合強度
の低い球状突起電極の発生が防止される。凹凸は、半田
ボール２２への金属添加物や、加熱−冷却プロファイル
により容易に形成できる。
半田ボール２２の表面に凹凸を形成する。凹部は、凸部
によって接合孔１９の側面上端から離間し、リフロー時
に蒸発するフラックス２１の経路が形成され、結合強度
の低い球状突起電極の発生が防止される。凹凸は、半田
ボール２２への金属添加物や、加熱−冷却プロファイル
により容易に形成できる。
【００４２】また、図１３（ａ）（ｂ）に示すように、
基板１２の導体１８の端を屈曲形成して基板１２から剥
離させてた剥離部４２を形成する。剥離部４２は、接合
部２０上に塗布されたフラックス２１を図１３（ａ）に
おける下方へ逃がす通路となり、結合強度の低い球状突
起電極の発生が防止される。剥離部４２は、マスクなど
の加工により容易に形成できる。
基板１２の導体１８の端を屈曲形成して基板１２から剥
離させてた剥離部４２を形成する。剥離部４２は、接合
部２０上に塗布されたフラックス２１を図１３（ａ）に
おける下方へ逃がす通路となり、結合強度の低い球状突
起電極の発生が防止される。剥離部４２は、マスクなど
の加工により容易に形成できる。
【００４３】また、上記実施形態では、基板１２、導体
１８、又は、半田ボール２２を加工してフラックス２１
の逃げる経路を形成したが、リフロー時においてフラッ
クス２１を接合部２０から逃がすようにしてもよい。こ
の場合、図１９（ａ）に示される従来と半導体装置と同
じ形状の半導体装置５１を用いることができる。
１８、又は、半田ボール２２を加工してフラックス２１
の逃げる経路を形成したが、リフロー時においてフラッ
クス２１を接合部２０から逃がすようにしてもよい。こ
の場合、図１９（ａ）に示される従来と半導体装置と同
じ形状の半導体装置５１を用いることができる。
【００４４】即ち、図１４に示すように、リフロー時に
振動装置５２にて従来の半導体装置１を水平方向に振動
させる。すると、半田ボール２２の表面は、振動装置５
２により加えられる振動によって接合孔１９の側面上端
から時々離間し、その離間した時に蒸発したフラックス
２１が接合部２０から逃げ出す。即ち、振動装置５２の
振動によってフラックス２１の経路が形成され、結合強
度の低い球状突起電極の発生が防止される。
振動装置５２にて従来の半導体装置１を水平方向に振動
させる。すると、半田ボール２２の表面は、振動装置５
２により加えられる振動によって接合孔１９の側面上端
から時々離間し、その離間した時に蒸発したフラックス
２１が接合部２０から逃げ出す。即ち、振動装置５２の
振動によってフラックス２１の経路が形成され、結合強
度の低い球状突起電極の発生が防止される。
【００４５】また、図１５に示すように、リフロー時に
半導体装置５１を収容する収容容器５３の内部を排気ポ
ンプ５４によって減圧する。すると、半田ボール２２に
よって接合孔１９内に閉じこめられたフラックス２１
は、圧力差によって接合孔１９から吸い出され、結合強
度の低い球状突起電極の発生が防止される。
半導体装置５１を収容する収容容器５３の内部を排気ポ
ンプ５４によって減圧する。すると、半田ボール２２に
よって接合孔１９内に閉じこめられたフラックス２１
は、圧力差によって接合孔１９から吸い出され、結合強
度の低い球状突起電極の発生が防止される。
【００４６】また、図１６に示すように、リフロー時に
半導体装置５１の接合部２０上に載置された半田ボール
２２を、駆動装置５５に連結された操作部５６により回
転させるようにしてもよい。半田ボール２２が回転駆動
されると、その回転によって接合孔１９内に閉じこめら
れたフラックス２１が外部へ逃げ出すことにより、結合
強度の低い球状突起電極の発生が防止される。
半導体装置５１の接合部２０上に載置された半田ボール
２２を、駆動装置５５に連結された操作部５６により回
転させるようにしてもよい。半田ボール２２が回転駆動
されると、その回転によって接合孔１９内に閉じこめら
れたフラックス２１が外部へ逃げ出すことにより、結合
強度の低い球状突起電極の発生が防止される。
【００４７】また、図１７に示すように、２次元アレイ
状に配列された吸引治具５７によりリフロー時に半田ボ
ール２２を基板１２から離間させることにより、フラッ
クス２１の経路が形成される。そして、所定のタイミン
グで半田ボール２２を基板１２の接合部２０上に載置す
る事により、結合強度の低い球状突起電極の発生が防止
される。
状に配列された吸引治具５７によりリフロー時に半田ボ
ール２２を基板１２から離間させることにより、フラッ
クス２１の経路が形成される。そして、所定のタイミン
グで半田ボール２２を基板１２の接合部２０上に載置す
る事により、結合強度の低い球状突起電極の発生が防止
される。
【００４８】また、図１８（ａ）に示すように、治具５
８を用いる。治具５８には、半田ボール２２を支持する
とともに、軟化した半田ボール２２が接合部２０上に落
下可能な孔５９が２次元アレイ状に形成されている。半
田ボール２２は、リフロー時に接合部２０から離間して
支持され、フラックス２１の経路が形成される。図１８
（ｂ）に示すように、軟化した半田ボール２２は孔５９
を通過して接合部２０上に落下し、導体１８と接合され
て球状突起電極１７が形成される。その結果、結合強度
の低い球状突起電極の発生が防止される。
８を用いる。治具５８には、半田ボール２２を支持する
とともに、軟化した半田ボール２２が接合部２０上に落
下可能な孔５９が２次元アレイ状に形成されている。半
田ボール２２は、リフロー時に接合部２０から離間して
支持され、フラックス２１の経路が形成される。図１８
（ｂ）に示すように、軟化した半田ボール２２は孔５９
を通過して接合部２０上に落下し、導体１８と接合され
て球状突起電極１７が形成される。その結果、結合強度
の低い球状突起電極の発生が防止される。
【００４９】次に、上記各実施の形態から把握できる請
求項以外の技術的思想について、以下にそれらの効果と
共に記載する。 （イ）請求項１に記載の半導体装置において、基板側の
導体の一部を基板から剥離させて前記経路を形成した半
導体装置。この構成によれば、上記実施形態と同じ効果
を奏するとともに、剥離部はマスクなどの加工により容
易に形成できる。 （ロ）請求項１に記載の半導体装置において、前記接合
部側面、前記端子部材表面の少なくとも一方に凹凸を形
成して該凹部を前記経路とした半導体装置。この構成に
よれば、上記実施形態と同じ効果を奏するとともに、凹
凸を容易に形成できる。 （ハ）請求項６に記載の半導体装置において、前記支持
部材は二段バンプである半導体装置。この構成によれ
ば、上記実施形態と同じ効果を奏するとともに、従来の
プロセスにより二段バンプを極めて容易に形成できる。 （ニ）請求項６に記載の半導体装置において、前記導体
上に突起物を設置した半導体装置。この構成によれば、
上記実施形態と同じ効果を奏するとともに、突起物は、
加熱時に溶融する材質であれば濡れ性の向上にも寄与す
る。 （ホ）基板に設けられた導体と、前記基板に形成され前
記導体を露出する接合孔とからなる接合部にフラックス
を塗布した後、前記接合部に載置された球状の端子部材
を加熱して前記導体に接合される球状接続端子を形成す
る半導体装置の製造方法において、加熱時に前記接続端
子を駆動手段にて回転駆動するようにした半導体装置の
製造方法。この方法によれば、端子部材の回転によって
接合孔内に閉じこめられたフラックスが外部へ逃げ出す
ことにより、結合強度の低い球状突起電極の発生が防止
される。
求項以外の技術的思想について、以下にそれらの効果と
共に記載する。 （イ）請求項１に記載の半導体装置において、基板側の
導体の一部を基板から剥離させて前記経路を形成した半
導体装置。この構成によれば、上記実施形態と同じ効果
を奏するとともに、剥離部はマスクなどの加工により容
易に形成できる。 （ロ）請求項１に記載の半導体装置において、前記接合
部側面、前記端子部材表面の少なくとも一方に凹凸を形
成して該凹部を前記経路とした半導体装置。この構成に
よれば、上記実施形態と同じ効果を奏するとともに、凹
凸を容易に形成できる。 （ハ）請求項６に記載の半導体装置において、前記支持
部材は二段バンプである半導体装置。この構成によれ
ば、上記実施形態と同じ効果を奏するとともに、従来の
プロセスにより二段バンプを極めて容易に形成できる。 （ニ）請求項６に記載の半導体装置において、前記導体
上に突起物を設置した半導体装置。この構成によれば、
上記実施形態と同じ効果を奏するとともに、突起物は、
加熱時に溶融する材質であれば濡れ性の向上にも寄与す
る。 （ホ）基板に設けられた導体と、前記基板に形成され前
記導体を露出する接合孔とからなる接合部にフラックス
を塗布した後、前記接合部に載置された球状の端子部材
を加熱して前記導体に接合される球状接続端子を形成す
る半導体装置の製造方法において、加熱時に前記接続端
子を駆動手段にて回転駆動するようにした半導体装置の
製造方法。この方法によれば、端子部材の回転によって
接合孔内に閉じこめられたフラックスが外部へ逃げ出す
ことにより、結合強度の低い球状突起電極の発生が防止
される。
【００５０】
【発明の効果】以上詳述したように、請求項１乃至６に
記載の発明によれば、球状突起電極の接合を強固にする
ことの可能な半導体装置を提供することができる。
記載の発明によれば、球状突起電極の接合を強固にする
ことの可能な半導体装置を提供することができる。
【００５１】また、請求項７乃至９に記載の発明によれ
ば、球状突起電極の接合を強固にすることの可能な半導
体装置の製造方法を提供することができる。
ば、球状突起電極の接合を強固にすることの可能な半導
体装置の製造方法を提供することができる。
【図１】 一実施形態の半導体装置の概略断面図。
【図２】 (a) は半導体装置の一部断面図、(b) はその
一部平面図。
一部平面図。
【図３】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図４】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図５】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図６】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図、(c)はリフロー後の半導体装置の一部
平面図。
その一部平面図、(c)はリフロー後の半導体装置の一部
平面図。
【図７】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図８】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図９】 (a) は別の半導体装置の一部断面図、(b) は
その一部平面図。
その一部平面図。
【図１０】 (a) は別の半導体装置の一部断面図、(b)
はその一部平面図。
はその一部平面図。
【図１１】 (a) は別の半導体装置の一部断面図、(b)
はその一部平面図。
はその一部平面図。
【図１２】 (a) は別の半導体装置の一部断面図、(b)
はその一部平面図。
はその一部平面図。
【図１３】 (a) は別の半導体装置の一部断面図、(b)
はその一部平面図。
はその一部平面図。
【図１４】 半導体装置の製造行程を示す説明図。
【図１５】 別の半導体装置の製造行程を示す説明図。
【図１６】 別の半導体装置の製造行程を示す説明図。
【図１７】 別の半導体装置の製造行程を示す説明図。
【図１８】 (a)(b)は別の半導体装置の製造行程を示す
説明図。
説明図。
【図１９】 (a)(b)は従来の半導体装置の概略一部断面
図。
図。
１２ 基板 １４ 半導体チップ １７ 球状突起電極 １９ 接合孔 ２０ 接合部 ２１ フラックス ２２ 半田ボール ２３ 凹部 ２４ 通路
Claims (9)
- 【請求項１】 基板に設けられた導体と、前記基板に形
成され前記導体を露出する接合孔とからなる接合部にフ
ラックスを塗布した後、前記接合部に載置された球状の
端子部材を加熱して形成される球状接続端子を備えた半
導体装置において、 加熱する際に蒸発するフラックスの前記接合部からの逃
避経路を備えた半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記接合孔側面に凹部を形成し、該凹部を前記経路とし
た半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 前記経路は、前記基板表面、前記端子部材表面の少なく
とも一方に形成した溝である半導体装置。 - 【請求項４】 請求項１に記載の半導体装置において、 前記端子部材、前記導体の少なくとも一方に貫通孔を形
成し、該貫通孔を前記経路とした半導体装置。 - 【請求項５】 請求項１に記載の半導体装置において、 前記導体を凸状に形成し、前記端子部材表面を前記接合
孔側面上端から離間させて前記経路を形成した半導体装
置。 - 【請求項６】 請求項１に記載の半導体装置において、 前記導体上に前記端子部材表面を前記接合孔側面上端か
ら離間させる支持部材を備えた半導体装置。 - 【請求項７】 基板に設けられた導体と、前記基板に形
成され前記導体を露出する接合孔とからなる接合部にフ
ラックスを塗布した後、前記接合部に載置された球状の
端子部材を加熱して前記導体に接合される球状接続端子
を形成する半導体装置の製造方法において、 加熱時に前記基板に対して振動装置により振動を与え、
前記端子部材表面を前記接合孔側面上端から離間させる
ようにした半導体装置の製造方法。 - 【請求項８】 基板に設けられた導体と、前記基板に形
成され前記導体を露出する接合孔とからなる接合部にフ
ラックスを塗布した後、前記接合部に載置された球状の
端子部材を加熱して前記導体に接合される球状接続端子
を形成する半導体装置の製造方法において、 加熱時に所定の治具により前記端子部材表面を前記接合
孔側面上端から離間させるようにした半導体装置の製造
方法。 - 【請求項９】 基板に設けられた導体と、前記基板に形
成され前記導体を露出する接合孔とからなる接合部にフ
ラックスを塗布した後、前記接合部に載置された球状の
端子部材を加熱して前記導体に接合される球状接続端子
を形成する半導体装置の製造方法において、 前記端子部材が載置された基板を容器内に収容し、加熱
時に前記容器内を減圧して前記蒸発するフラックスを前
記接合部から吸い出すようにした半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051882A JPH10256418A (ja) | 1997-03-06 | 1997-03-06 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051882A JPH10256418A (ja) | 1997-03-06 | 1997-03-06 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256418A true JPH10256418A (ja) | 1998-09-25 |
Family
ID=12899260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051882A Withdrawn JPH10256418A (ja) | 1997-03-06 | 1997-03-06 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256418A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033417A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| US6400021B1 (en) | 1999-06-29 | 2002-06-04 | Hyundai Electronics Industries Co., Ltd. | Wafer level package and method for fabricating the same |
| KR100571752B1 (ko) * | 1999-04-06 | 2006-04-18 | 삼성전자주식회사 | 칩 스케일 패키지 |
| JP2015220455A (ja) * | 2014-05-16 | 2015-12-07 | インテル・コーポレーション | 集積回路パッケージ用のコンタクトパッド |
| US10418310B2 (en) | 2017-06-20 | 2019-09-17 | Fujitsu Limited | BGA package substrate and method of manufacturing the same |
-
1997
- 1997-03-06 JP JP9051882A patent/JPH10256418A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571752B1 (ko) * | 1999-04-06 | 2006-04-18 | 삼성전자주식회사 | 칩 스케일 패키지 |
| US6400021B1 (en) | 1999-06-29 | 2002-06-04 | Hyundai Electronics Industries Co., Ltd. | Wafer level package and method for fabricating the same |
| JP2002033417A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| JP2015220455A (ja) * | 2014-05-16 | 2015-12-07 | インテル・コーポレーション | 集積回路パッケージ用のコンタクトパッド |
| US10418310B2 (en) | 2017-06-20 | 2019-09-17 | Fujitsu Limited | BGA package substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353263B1 (en) | Semiconductor device and manufacturing method thereof | |
| US9437573B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP3446825B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001223297A (ja) | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2001308141A (ja) | 電子回路装置の製造方法 | |
| JP4339309B2 (ja) | 半導体装置 | |
| JP2007042762A (ja) | 半導体装置およびその実装体 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH10256418A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP3690147B2 (ja) | 半導体発光素子の実装方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2682496B2 (ja) | フレキシブルフィルム及び半導体装置 | |
| JP2007115789A (ja) | 積層型半導体装置および積層型半導体装置の製造方法 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |