JP2000252314A

JP2000252314A - 半導体パッケージとその製造方法

Info

Publication number: JP2000252314A
Application number: JP11049934A
Authority: JP
Inventors: Hiroki Hirasawa; 宏希平沢
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2000-09-14
Anticipated expiration: 2019-02-26
Also published as: JP3235587B2

Abstract

(57)【要約】【課題】製造工程が複雑化することがなく、しかも短
時間での製造が可能な半導体パッケージとその製造方法
を提供する。【解決手段】半導体素子チップ１０１と、半導体素子
チップの電極パッド１０７上に立設された導電ワイヤ１
０８と、前記導電ワイヤ１０８のテール部１０８ｂ以外
を覆った状態で半導体素子チップの表面を被覆する絶縁
膜１１０を備えており、導電ワイヤ１０８の球状に形成
されたテール部１０８ｂを取り出し電極１０９として構
成する。電極パッド１０７に対して導電ワイヤ１０８を
立設するためのワイヤボンディング工程と、前記導電ワ
イヤのテール部を露呈した状態で半導体素子チップの表
面を被覆するための絶縁膜１１０の形成工程のみで取り
出し電極が形成でき、製造工程を低減し、かつ汎用の設
備のみで製造が可能となり、しかも短時間での製造が実
現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体パッケージに
関し、特にＣＳＰ（チップ・サイズ・パッケージ）に関
する。

【０００２】

【従来の技術】従来、半導体装置のパッケージ構造は、
半導体素子チップをリードフレームやＴＡＢテープ等に
搭載し、半導体素子チップの電極パッドに対してリード
フレームやＴＡＢテープを電気接続した上で、樹脂等に
より封止する構成がとられている。しかしながら、近年
における半導体集積回路等の半導体装置の小型化、薄型
化の要求に伴い、半導体装置のパッケージ構造として、
半導体集積回路が形成された半導体素子チップと同等な
サイズにパッケージサイズを抑えたＣＳＰが提案されて
いる。このＣＳＰでは、前記したリードフレームやＴＡ
Ｂテープ等が用いられていないため、半導体素子チップ
に設けられる取り出し電極を直接的に外部回路に電気接
続する必要があり、そのために取り出し電極は微細化を
図る一方で、外部回路に対して好適な電気接続を行うた
めの構造とする必要がある。このような取り出し電極を
実現するものとして、例えば特開平１０−５０７７２号
公報に記載の技術がある。この技術は、図１５（ａ）に
示すように、半導体素子チップ２０１に絶縁膜２０３で
分離された電極パッド２０２上に金属ワイヤをボールボ
ンディング（金属ワイヤの先端部をボール状とした上で
電極パッドに圧着して接続する技術）した後、金属ワイ
ヤをボール部分から引きちぎってボール部２０４のみを
電極パッド上に残す。次いで、半導体素子チップの表面
に前記ボール部２０４を埋設する膜厚の絶縁膜２０５を
形成した後、図１５（ｂ）のように、その表面を研磨し
てボール部２０４の一部を露呈させている。さらに、こ
のＣＳＰをフリップチップ法によって実装するためのバ
ンプを形成する場合には、同様に金属ワイヤをボールボ
ンディングし、そのボール部分のみを残すことで、前記
絶縁膜の表面上に突出したバンプとして形成することが
可能となる。

【０００３】また、前記したボールを使用する代わり
に、半導体素子チップの表面に絶縁膜を形成した後、必
要な箇所にスルーホールを開口して半導体素子チップ表
面の導電膜を露呈し、この露呈した開口内にメッキ法に
より金属を成長して開口内に埋設することで、前記導電
膜に電気接続されるメッキ層を絶縁膜の表面から露呈さ
せ、このメッキ層により取り出し電極を形成する技術も
提案されている。これらの従来技術によるＣＳＰでは、
いずれも取り出し電極をＣＳＰの電極パッド上に一体的
に形成することができるため、半導体素子チップに対し
てリードフレームやＴＡＢテープ等が不要であり、取り
出し電極の寸法が縮小化でき、半導体素子チップのサイ
ズでのパッケージが実現可能となる。

【０００４】

【発明が解決しようとする課題】しかしながら、前記し
た従来技術のうち、前者の技術では、半導体素子チップ
の電極パッドにボールボンディングを施し、かつ絶縁膜
で被覆した後に、表面を平坦に研磨する工程が必要であ
るため、その製造設備としては、ボールボンディングを
行うためのワイヤボンディング装置、絶縁膜を塗布する
ための塗布装置、さらにこれに加えて研磨装置が必要と
なる。これら装置のうち、ワイヤボンディング装置や塗
布装置は従来の半導体パッケージを製造する際に用いら
れていた装置をそのまま利用することが可能であるが、
研磨装置はこのＣＳＰを製造するためには新たに配備す
る必要があり、製造設備が大規模なものになる。また、
研磨工程では、樹脂等の絶縁膜と、金属のボールとを同
時に研磨する必要があり、好ましい研磨を実現するため
には適切な研磨剤の選定や、研磨作業管理が要求される
ことになり、かつ研磨作業に熟練が要求される等、製造
の自動化が困難になる。さらに、導電膜の厚みを厚くし
て素子面から実装面までの長さをかせぐ場合には、図１
５（ｃ）のように、ボール部２０４上にボール部２０６
をグを重ねて行う必要があり、ボールボンディングの回
数が増大し、製造コストが高くなるという問題もある。

【０００５】また、後者の技術では、メッキ法により取
り出し電極を形成するために、ワイヤボンディング装置
や研磨装置は不要であるが、絶縁膜の形成後に、開口を
形成するための処理が必要であり、かつその後にウェッ
ト処理であるメッキ工程が必要であり、製造工程が煩雑
化する。また、絶縁膜を厚く形成した場合に、取り出し
電極としてのメッキ層を絶縁膜の開口内に所要の厚さま
で成長するために極めて長いメッキ処理時間が必要であ
り、製造時間が長くなり、結果として製造コストが増加
する。また、メッキ処理でのウェット処理液による半導
体素子チップ内の素子へのダメージが問題となり、ＣＳ
Ｐの品質が問題となる。

【０００６】本発明の目的は、製造工程を低減する一方
で、製造設備が大規模になることがなく、しかも製造の
自動化を可能として短時間での製造が可能な半導体パッ
ケージとその製造方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体素子チップと、前記半導体素子チップの電
極パッド上に立設された導電ワイヤと、前記前記導電ワ
イヤのテール部以外を覆った状態で前記半導体素子チッ
プの表面を被覆する絶縁膜を備えており、前記導電ワイ
ヤのテール部を取り出し電極として構成する。ここで、
前記導電ワイヤは、先端部が前記電極パッドにボールボ
ンディングされる。また、前記導電ワイヤのテール部が
前記絶縁膜の表面において平坦化され、あるいはテール
部がボール状に形成される。また、本発明においては、
半導体素子チップは、当該半導体素子チップの主面に配
置された下層電極パッドと、前記下層電極パッドの上層
に形成されて前記下層電極パッドに電気接続され、かつ
前記下層電極パッドとは異なる位置に配置された上層電
極パッドとを備え、前記上層電極パッドに対して前記導
電ワイヤが立設される構成とすることが好ましい。

【０００８】本発明の半導体パッケージの製造方法は、
半導体ウェハに形成された１つ以上の素子の電極パッド
に所定の長さの導電ワイヤを立設する工程と、前記半導
体ウェハの表面を覆うように前記導電ワイヤの長さと同
程度の膜厚寸法の絶縁膜を形成する工程と、前記導電ワ
イヤの上端のテール部が前記絶縁膜の表面上に露呈する
ように前記絶縁膜の表面をクリーニングする工程と、前
記半導体ウェハを切断して前記半導体素子チップとして
の個片に分離する工程を含むことを特徴とする。ここ
で、前記電極パッド上に前記導電ワイヤを立設する工程
は、前記電極パッド上に導電ワイヤの先端部をボールボ
ンディングする工程と、前記導電ワイヤを前記電極パッ
ドの表面に対してほぼ垂直方向に延長し、かつ前ボール
ボンディング部位から所定の長さ位置で切断する工程と
を含む。また、前記絶縁膜の表面上に露呈した前記導電
ワイヤのテール部をプレス加工して前記絶縁膜の表面に
沿って平坦化する工程を含んでもよい。一方、前記絶縁
膜は液状樹脂を前記半導体ウェハの表面上に塗布形成す
る。

【０００９】本発明の半導体パッケージは、電極パッド
に対して導電ワイヤを立設するためのワイヤボンディン
グ工程と、前記導電ワイヤのテール部を露呈した状態で
半導体素子チップの表面を被覆するための絶縁膜形成工
程のみで取り出し電極が形成できる。これらの工程を行
うための装置は、従来の半導体装置の製造装置として汎
用的に用いられているものであり、特別な装置を新たに
設備する必要はない。また、各工程での処理において
も、従来の半導体装置の製造処理技術がそのまま利用で
き、処理が複雑化、煩雑化することはなく、かつ熟練度
が要求されることもない。さらに、ワイヤボンディング
工程は１回の処理でよく、製造工程数がいたずらに増加
することもない。また、取り出し電極を必要な高さ寸法
に形成する場合でも、ボンディングワイヤの立設長さを
調整することにより任意の高さ寸法に形成できるため、
メッキ法に比較して処理時間を大幅に短縮することが可
能となる。さらに、前記各処理はいずれもドライプロセ
スで実現でき、ウェットプロセスは不要であるため、素
子へのダメージは生じない。

【００１０】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明のＣＳＰ１００の第１
の実施形態の一部を破断した斜視図、図２はその縦断面
図である。半導体素子チップ１０１はシリコンウェハを
個片に切断して形成されており、その主面にはトランジ
スタ等の素子や、素子を含む半導体集積回路が形成され
ているが、この実施形態では、説明を簡略化するため
に、Ｎ型基板（コレクタ）Ｃに、Ｐ型ベース層Ｂ及びＮ
型エミッタ層Ｅが形成された１つのバイポーラトランジ
スタが構成されているものとする。前記半導体素子チッ
プ１０１の主面上にはシリコン酸化膜１０２の層間絶縁
膜が形成されており、この層間絶縁膜１０２に設けられ
たコンタクトホール１０３を通して前記トランジスタの
ベース、コレクタ、エミッタの各拡散層に電気接続され
る金属膜からなる下層電極パッド１０４が形成されてい
る。さらに、前記下層電極パッド１０４を覆うようにＳ
ＯＧの上層絶縁膜１０５が形成されており、この上層絶
縁膜１０５に設けられたスルーホール１０６を通して前
記電極パッド１０４に電気接続される金属膜からなる上
層電極パッド１０７が形成されている。ここで、前記上
層電極パッド１０７は半導体素子チップの主面上のスペ
ース上の余裕のある平面領域にまで拡大形成されてお
り、これにより前記上層電極パッド１０７は隣接する電
極パッド間の間隔がある程度の範囲で自由に設定するこ
とが可能にされている。そして、前記上層電極パッド１
０７上にはボールボンディングによってＡｕワイヤ１０
８が接続されており、前記Ａｕワイヤ１０８は図示上端
部のテール部１０８ｂが前記半導体素子チップ１０１の
主面に対してほぼ垂直方向に立設されている。その上
で、前記テール部１０８ｂを球状のバンプして形成した
取り出し電極１０９を残した領域を埋設して前記半導体
素子チップ１０１の表面上を封止するように、エポキシ
樹脂等の樹脂膜１１０が形成されている。

【００１１】図３ないし図６は、図１のＣＳＰ１００の
製造方法を工程順に示す図である。先ず、図３（ａ），
（ｂ）の平面図、断面図のように、シリコンウェハＷに
区画された多数個の素子チップ領域のそれぞれに不純物
の拡散工程を経て所要の素子を形成する。前記した例で
はバイポーラトランジスタを形成する。この素子の形成
工程についての説明はここでは省略する。そして、前記
シリコンウェハＷ（すなわち図１、図２の半導体素子チ
ップ１０１に相当する）の主面に形成された素子を覆う
層間絶縁膜１０２としてシリコン酸化膜をＣＶＤ法によ
り形成した後、フォトリソグラフィ技術により前記層間
絶縁膜１０２を選択的に開口し、前記素子の電極部に対
応する箇所にコンタクトホール１０３を開口する。さら
に、全面にアルミニウム等の金属膜を形成し、かつフォ
トリソグラフィ技術により所要のパターンにエッチング
し、下層電極パッド１０４を形成する。このとき、前記
下層電極パッド１０４は前記スルーホール１０３を覆う
位置に配設される。

【００１２】次いで、図４（ａ），（ｂ）の平面図、断
面図のように、前記下層電極パッド１０４を覆うように
ＳＯＧを塗布し、上層絶縁膜１０５を形成する。次い
で、フォトリソグラフィ技術により前記上層絶縁膜１０
５を選択的に開口し、前記下層電極パッド１０４にそれ
ぞれ対応する箇所にスルーホール１０６を開口する。そ
して、全面にアルミニウム等の金属膜を形成し、かつフ
ォトリソグラフィ技術により所要のパターンにエッチン
グし、上層電極パッド１０７を形成する。このとき、前
記上層電極パッド１０７は前記上層絶縁膜１０５上にお
いて、隣接する上層電極パッド１０７が相互に短絡しな
い範囲で任意のパターンとなるように形成する。この場
合、各上層電極パッド１０７のそれぞれの一部は後述す
るボンディングワイヤが規格化された状態でボンディン
グ可能なパターンに形成される。

【００１３】次いで、前記上層電極パッド１０７に対し
てＡｕワイヤ１０８のワイヤボンディングを行う。ワイ
ヤボンディング装置は既存のボールボンディング方式の
ものがそのまま利用できる。すなわち、先ず、図５
（ａ）のように、ワイヤボンディング装置のキャピラリ
Ｃ先端から突出されている直径が６０μｍφ程度の比較
的に太めのＡｕワイヤ１０８の先端を、前記キャピラリ
Ｃの両端に配置されている一対の電極Ｔ間のアーク放電
によって溶融してボンディングボール１０８ａを形成す
る。次いで、図５（ｂ）のように、キャピラリＣを上層
電極パッド１０７に押圧し、ボール１０ａを上層電極パ
ッド１０７に熱圧着により接合する。次いで、図５
（ｃ）のように、キャピラリＣを上方に所要の長さ、こ
こでは約０．１ｍｍ移動してＡｕワイヤ１０８を上層電
極パッド面に対して垂直方向に立設した状態で、図５
（ｄ）のように、再度電極Ｔによるアーク放電によりボ
ンディングワイヤ１０８を溶断する。この溶断によって
Ａｕワイヤ１０８の切断されたテール部１０８ｂは、後
述するように球状の取り出し電極１０９として形成され
ることになる。なお、このとき、キャピラリＣ側のＡｕ
ワイヤ１０８にもボール１０８ａが形成され、このボー
ルは次のボールボンディングに利用される。以上の作業
を各上層電極パッドに対して繰り返し行うことにより、
複数の上層電極パッド上にそれぞれ所要の長さのＡｕワ
イヤが、その球状のテール部１０８ｂを上方に向けて立
設されることになる。このとき、図５（ｃ）の工程での
キャピラリＣの上方への移動距離を各上層電極パッド上
において一定となるように制御することにより、各上層
電極パッド上のＡｕワイヤ１０８の長さをほぼ等しい長
さに制御することが可能となる。また、上層電極パッド
１０７はそれぞれ平面方向に拡大されているため、各Ａ
ｕワイヤ１０８は、隣接するワイヤ間の間隔が等しくな
るように、あるいは所定のパターンとなるように規格化
された位置にボンディングすることが可能となる。

【００１４】次いで、図６（ａ）の概略側面図のよう
に、シリコンウェハＷをスピンコート装置の回転テーブ
ルＲＴに載置し、かつシリコンウェハＷの上方から塗布
ノズルＮにより液状のエポキシ系樹脂を滴下し、シリコ
ンウェハＷの表面に薄く塗布形成する。この塗布した状
態では、図６（ｂ）の断面図のように、前記エポシキ系
樹脂は前記Ａｕワイヤ１０８の上端のテール部１０８ｂ
よりも下側領域を覆う膜厚の樹脂膜１１０として形成さ
れるが、エポキシ系樹脂の一部は前記Ａｕワイヤ１０８
のテール部１０８ｂを覆う状態に塗布形成される。しか
る後、前記樹脂膜１１０に対してキュア処理を行い、樹
脂を硬化させる。その後、前記樹脂膜１１０の表面に対
してＣＦ₄，ＳＦ₆等のガスを用いたプラズマによるク
リーニングを行うと、図２に示したように、Ａｕワイヤ
１０８のテール部１０８ｂを覆っていた樹脂が除去さ
れ、樹脂膜１１０の表面上にＡｕワイヤ１０８のテール
部１０８ｂが露呈され、取り出し電極１０９として構成
される。

【００１５】しかる後、図示は省略するが、図３に示し
たシリコンウェハＷをスクライブ線に沿ってダイシング
して、個々の半導体素子チップに切断分離することによ
り、図１及び図２に示したＣＳＰ１００が製造される。
このように、前記第１の実施形態のＣＳＰでは、上層電
極パッド１０７に対してワイヤボンディング工程、樹脂
膜形成工程、プラズマ処理工程を行うことによりＣＳＰ
の取り出し電極１０９の形成が可能となる。これらの装
置は、従来の半導体装置の製造装置として汎用的に用い
られているものであり、特別な装置を新たに設備する必
要はない。また、各工程での処理においても、従来の半
導体装置の製造処理技術がそのまま利用できるため、処
理が複雑化、煩雑化することはなく、かつ熟練度が要求
されることもない。さらに、半導体素子チップ１００の
主面から取り出し電極１０９までの厚みをかせぐ場合で
も、Ａｕワイヤ１０８の長さによって対応できるため、
従来技術のような複数回のワイヤボンディング工程は不
要であり、製造工程数がいたずらに増加することもな
い。また、従来の他の技術のようなメッキ法に比較して
処理時間を大幅に短縮することが可能である。さらに、
これに加えて、前記各処理はいずれもドライプロセスで
実現でき、ウェットプロセスは不要であるため、素子へ
のダメージはなく、ＣＳＰの品質を高いものに維持でき
る。

【００１６】図７は前記第１の実施形態のＣＳＰ１００
を実装基板に実装した状態を示す図である。実装基板１
０の電極ランド１１には予め半田１２のメッキ或いは半
田コーティングが施されており、ＣＳＰ１００の樹脂膜
１１０の表面から突出状態に露呈されているＡｕワイヤ
１０８のテール部からなる球状の取り出し電極１０９を
前記実装基板１０の電極ランド１１に位置決めした上で
載置し、リフローによって半田１２を溶融することで、
電極ランド１１に対して取り出し電極１０９を機械的、
電気的に接続することができ、ＣＳＰ１００の実装が行
われる。ここで、前記したようにＡｕワイヤ１０８によ
って半導体素子チップ１０１の表面から取り出し電極１
０９までの長さを稼ぐことで、実装時に取り出し電極１
０９に加えられる熱が半導体素子チップ１０１の主面に
まで影響することが抑制でき、素子の熱ストレスが防止
される。

【００１７】図８は本発明の第２の実施形態のＣＳＰ１
００Ａの一部を破断した斜視図である。前記第１の実施
形態では、Ａｕワイヤ１０８の長さが完全に一致されず
に、複数のテール部１０８ｂでの取り出し電極１０９の
高さに多少の寸法差が生じることがある。そのため、製
造されたＣＳＰでは、絶縁膜上に突出される取り出し電
極１０９の上面高さに微小な凹凸が生じ、このような凹
凸が生じると、図７に示した実装時において、高さが低
い取り出し電極１０９において電極ランド１１との間に
隙間が生じることになり、接続が不安定なものになるこ
とがある。そこで、この第２の実施形態では、樹脂膜１
１０上に形成される取り出し電極を同一平面上に平坦化
している。なお、他の構成は第１の実施形態と同様であ
り、半導体素子チップ１０１はシリコンウェハを個片に
切断して形成されており、その主面にはトランジスタ等
の素子や、素子を含む半導体集積回路が形成されてい
る。前記半導体素子チップ１０１の主面上にはシリコン
酸化膜の層間絶縁膜１０２が形成されており、この層間
絶縁膜１０２に設けられたコンタクトホール１０３を通
して前記素子や集積回路に電気接続される金属膜からな
る下層電極パッド１０４が形成されている。さらに、前
記下層電極パッド１０４を覆うようにＳＯＧの上層絶縁
膜１０５が形成されており、この上層絶縁膜１０５に設
けられたスルーホール１０６を通して前記下層電極パッ
ド１０４に電気接続される金属膜からなる上層電極パッ
ド１０７が配列形成されている。また、前記上層電極パ
ッド１０７上にはボールボンディングによってＡｕワイ
ヤ１０８が前記半導体素子チップ１０１の主面に対して
ほぼ垂直方向に向けて接続されている。さらに、前記Ａ
ｕワイヤの上端の球状のテール部１０８ｂを残した領域
を埋設して封止するように、エポキシ樹脂等の樹脂膜１
１０が形成されている。そして、この第２の実施形態で
は、前記樹脂膜１１０の表面上に露呈された前記Ａｕワ
イヤ１０８のテール部１０８ｂは、前記樹脂膜１１０の
表面に沿って偏平な板状の取り出し電極１０９Ａとして
形成されている。

【００１８】この第２の実施形態のＣＳＰ１００Ａの製
造工程は、図３〜図６に示した工程と同じ工程が採用で
きる。ただし、ここでは、図６の工程の後に、次の工程
を行っている。すなわち、図６の工程を経たシリコンウ
ェハＷに対し、図９（ａ）の断面図のように、ある程度
の柔軟性のある平坦なシート２０を介して、前記シリコ
ンウェハＷの表面をプレス板２１により加圧し、前記Ａ
ｕワイヤ１０８のテール部１０８ｂに対してワイヤ長さ
方向のプレス加工を施す。このプレス加工により、図９
（ｂ）のように、前記Ａｕワイヤ１０８の球状のテール
部１０８ｂは押し潰され、樹脂膜１１０の表面に沿って
円板状に平坦化された取り出し電極１０９Ａとして形成
される。しかる後、前記シリコンウェハＷをスクライブ
線に沿ってダイシングし、図８に示したように、個々の
半導体素子チップに切断分離する。この切断分離された
各半導体素子チップには、前記各工程によりその主面上
にＡｕワイヤ１０８による取り出し電極１０９Ａが形成
されているため、各半導体素子チップは直ちにＣＳＰ１
００Ａとして構成され、その実装が可能となる。

【００１９】図１０は前記第２の実施形態のＣＳＰ１０
０Ａを実装基板に実装した状態を示す図である。実装基
板１０の電極ランド１１には予めＡｕ１３がスクリーン
印刷されており、ＣＳＰ１００Ａの樹脂膜１１０の表面
に形成されている平坦な取り出し電極１０９Ａを前記実
装基板１０の電極ランド１１に載置し、リフローによっ
てＡｕ１３を溶融することで電極ランド１１に取り出し
電極１０９Ａを機械的、電気的に接続することができ、
ＣＳＰ１００Ａの実装が行われる。

【００２０】なお、この第２の実施形態では、図示は省
略するが、本発明の前記第２のＣＳＰを実装する際に
は、取り出し電極に半田バンプ或いは金バンプを形成
し、これらのバンプを利用して実装基板の電極ランドに
対して接続を行うことも可能である。前記バンプとして
は、取り出し電極に印刷あるいはメッキした半田や金を
リフローし、その表面張力を利用して球状に整形する方
法が採用できる。なお、従来技術で説明したボールボン
ディングによるバンプを形成する技術も適用できるが、
工程数が増加する点では好ましくない。

【００２１】図１１は本発明の第３の実施形態の一部を
破断した斜視図である。前記第１の実施形態では、複数
の取り出し電極が球状であり、第２の実施形態では平坦
状であるため、各取り出し電極の平面寸法がＡｕワイヤ
１０８の径寸法よりも大きくなり、隣接する電極間の間
隔寸法が小さくなって、ＣＳＰを微細化、多ピン化した
ときに短絡の問題が生じることもある。そこで、第３の
実施形態では、取り出し電極の径寸法を低減している。
なお、前記第１及び第２の実施形態と同一部分には同一
符号を付してあり、ここではその説明は省略する。この
第３の実施形態では、Ａｕワイヤ１０８のテール部１０
８ｂを径寸法を増大することなくＡｕワイヤをそのまま
の状態で樹脂膜１１０の表面上に露呈することで取り出
し電極１０９Ｂとして構成している。

【００２２】前記第３の実施形態の製造工程方法は前記
第１の実施形態の製造工程と同様であるが、ワイヤボン
ディング工程が若干異なっている。すなわち、図３，図
４に示した工程によって上層電極パッドを形成した後、
図１２のように、上層電極パッド１０７に対してワイヤ
ボンディングを行う。基本的には、第１の実施形態と同
様であるが、図１２（ａ）のように、ワイヤボンディン
グ装置のキャピラリＣの先端から突出されているＡｕワ
イヤ１０８の先端をアーク放電によって溶融してボンデ
ィングボール１０８ａを形成する。次いで、図１２
（ｂ）のように、キャピラリＣを上層電極パッド１０７
に押圧し、ボール１０８ａを上層電極パッド１０７に接
合する。次いで、図１２（ｃ）のように、キャピラリＣ
を上方に所要の長さ移動してＡｕワイヤ１０８を上層電
極パッド１０７面に対して垂直方向に立設する。そし
て、この状態で、図１２（ｄ）のように、再度アーク放
電によりＡｕワイヤ１０８を溶断する。このとき、アー
ク放電のエネルギを第１の実施形態の場合よりも低めに
設定することにより、溶断されたＡｕワイヤ１０８のう
ち、下層電極パッド１０７にボンディングされた側のＡ
ｕワイヤの溶断部のテール部１０８ｂは第１の実施形態
のような球状になることはなく、径寸法が小さな取り出
し電極１０９Ｂが形成される。

【００２３】これにより、上層パッド１０７上には上端
部のテール部１０８ｂが単に溶断された状態のＡｕワイ
ヤ１０８が立設されることになる。このため、その後に
図６に示した工程と同様に樹脂膜１１０を塗布形成し、
かつプラズマによるクリーニングを施すことにより、図
１３にその断面図を示すように、樹脂膜１１０上にＡｕ
ワイヤと同径の取り出し電極１０９Ｂが露呈されたＣＳ
Ｐ１００Ｂが製造される。また、この第３の実施形態の
ＣＳＰを実装する場合には、図示は省略するが、図１０
に示した第２の実施形態の場合と同様に、実装基板の電
極ランドには予めＡｕをスクリーン印刷しておき、ＣＳ
Ｐ１００Ｂの樹脂膜の表面に形成されている取り出し電
極１０９Ｂを前記実装基板の電極ランドに載置し、リフ
ローによってＡｕを溶融することで電極ランドに取り出
し電極を機械的、電気的に接続することができ、ＣＳＰ
の実装が行われる。したがって、この実施形態では、取
り出し電極がＡｕワイヤの径寸法にほぼ等しいため、隣
接する電極間の短絡を防止する上で有利であり、高集
積、高密度のＣＳＰに適用することが可能となる。

【００２４】ここで、前記各実施形態では、下層電極パ
ッド１０４の配置が規格化されていない場合に、上層配
線パッド１０７により配置を規格化した例を示したが、
取り出し電極の配置が規格化されることが要求されない
場合には、下層電極パッド１０４に対して前記したＡｕ
ワイヤ１０８による取り出し電極１０９，１０９Ａ，１
０９Ｂの形成を行ってもよい。また、取り出し電極の規
格化の要求の有無にかかわらず、下層電極パッド１０４
の配置とは異なる配置の取り出し電極を形成する場合に
は、前記した各実施形態と同様に上層電極パッド１０７
を形成し、その上層電極パッド１０７の任意の位置に取
り出し電極を配置すればよい。

【００２５】また、図１４に概略構成を示すように、Ａ
ｕワイヤ１０８が変形容易であることを利用し、ワイヤ
ボンディング工程においてＡｕワイヤ１０８を傾斜さ
せ、あるいはその一部を曲げ形成してテール部１０８ｂ
の平面位置を下層電極パッド１０４に対して変えること
により、取り出し電極１０９の配置を変更することも可
能である。この実施形態では、半導体素子チップ１０１
の主面上では離間配置される下層電極パッド１０４に対
して、それぞれ接続されるＡｕワイヤ１０８を傾斜状態
に延長し、各Ａｕワイヤ１０８のテール部１０９がほぼ
同一平面上に位置するようにそれぞれの長さに調整して
いる。そして、各Ａｕワイヤ１０８のテール部１０９の
みを露呈するように樹脂膜１１０で封止を行っている。
このため、樹脂膜１１０の表面においては、各Ａｕワイ
ヤ１０８のテール部１０９で構成される取り出し電極１
０９はその隣接間隔が縮小されることになる。あるい
は、半導体素子チップの主面では規格化されていない下
層電極パッドに対し、取り出し電極を規格化することが
可能となる。このようにすれば、上層電極パッドを形成
する必要はなく、ＣＳＰの構造をより簡略化することが
可能となる。

【００２６】ここで、前記各実施形態では、半導体素子
チップとして１つのバイポーラトランジスタで構成され
る半導体素子チップに適用した例を示しているか、複数
のトランジスタを含む半導体素子チップはもとより、Ｉ
Ｃ，ＬＳＩ等の高密度化された素子回路を含む半導体素
子チップに対して本発明が適用できることは言うまでも
ない。また、導電ワイヤはＡｕに限られるものではな
く、ボールボンディングが可能であれば他の金属材料で
あってもよい。また、絶縁膜はエポキシ系樹脂に限られ
るものではなく、塗布により成膜が可能であれば同様に
適用することが可能である。

【００２７】

【発明の効果】以上説明したように本発明は、半導体素
子チップの電極パッド上に立設された導電ワイヤのテー
ル部を封止用の絶縁膜から露呈させて取り出し電極とし
ているので、電極パッドに対して導電ワイヤを立設する
ためのワイヤボンディング工程と、前記導電ワイヤのテ
ール部を露呈した状態で半導体素子チップの表面を被覆
するための絶縁膜形成工程のみで取り出し電極が形成で
きる。したがって、従来技術における２回以上のボンデ
ィング工程や研磨工程のような特殊な装置及び処理工程
が不要となり、既存の半導体装置の製造にかかわる汎用
の設備及び汎用技術を用いるだけでＣＳＰが製造でき、
製造の容易化と、製造工程の低減が可能となる。また、
１回のワイヤボンディング工程のみでも、導電ワイヤの
立設長さを調整することにより任意の高さ寸法に形成で
きるため、メッキ法に比較して処理時間を大幅に短縮す
ることが可能となる。さらに、前記各処理はいずれもド
ライプロセスで実現でき、ウェットプロセスは不要であ
るため、素子へのダメージが抑制でき、品質の高い半導
体パッケージが得られる。

【図面の簡単な説明】

【図１】本発明の半導体パッケージの第１の実施形態の
一部を破断した斜視図である。

【図２】図１の縦断面図である。

【図３】第１の実施形態の製造工程のその１の平面図と
断面図である。

【図４】第１の実施形態の製造工程のその２の平面図と
断面図である。

【図５】ワイヤボンディング工程を説明するための模式
図である。

【図６】絶縁膜の形成工程を説明するための断面図であ
る。

【図７】第１の実施形態の実装構造を示す断面図であ
る。

【図８】第２の実施形態の一部を破断した斜視図であ
る。

【図９】第２の実施形態の製造工程の一部を示す断面図
である。

【図１０】第２の実施形態の実装構造を示す断面図であ
る。

【図１１】第３の実施形態の一部を破断した斜視図であ
る。

【図１２】第３の実施形態のワイヤボンディング工程を
説明するための模式図である。

【図１３】第３の実施形態の断面図である。

【図１４】本発明のさらに他の実施形態の断面図であ
る。

【図１５】従来の半導体パッケージの一例の断面図であ
る。

【符号の説明】

１００，１００Ａ，１００ＢＣＳＰ１０１半導体素子チップ１０２層間絶縁膜１０３コンタクトホール１０４下層電極パッド１０５上層絶縁膜１０６スルーホール１０７上層電極パッド１０８Ａｕワイヤ１０９，１０９Ａ，１０９Ｂ取り出し電極１１０樹脂膜

Claims

【特許請求の範囲】

【請求項１】半導体素子チップと、前記半導体素子チ
ップの電極パッド上に立設された導電ワイヤと、前記前
記導電ワイヤのテール部以外を覆った状態で前記半導体
素子チップの表面を被覆する絶縁膜とを備え、前記導電
ワイヤのテール部を取り出し電極とすることを特徴とす
る半導体パッケージ
【請求項２】前記導電ワイヤは、先端部が前記電極パ
ッドにボールボンディングされている請求項１に記載の
半導体パッケージ。
【請求項３】前記導電ワイヤのテール部を前記絶縁膜
の表面において平坦化してなる請求項１又は２に記載の
半導体パッケージ。
【請求項４】前記導電ワイヤのテール部がボール状に
形成されている請求項１又は２に記載の半導体パッケー
ジ。
【請求項５】前記半導体素子チップは、当該半導体素
子チップの主面に配置された下層電極パッドと、前記下
層電極パッドの上層に形成されて前記下層電極パッドに
電気接続され、かつ前記下層電極パッドとは異なる位置
に配置された上層電極パッドとを備え、前記上層電極パ
ッドに対して前記導電ワイヤが立設されている請求項１
ないし４のいずれかに記載の半導体パッケージ。
【請求項６】前記導電ワイヤは金（Ａｕ）ワイヤで構
成される請求項１ないし５のいずれかに記載の半導体パ
ッケージ。
【請求項７】半導体ウェハに形成された１つ以上の素
子の電極パッドに所定の長さの導電ワイヤを立設する工
程と、前記半導体ウェハの表面を覆うように前記導電ワ
イヤの長さと同程度の膜厚寸法の絶縁膜を形成する工程
と、前記導電ワイヤの上端のテール部が前記絶縁膜の表
面上に露呈するように前記絶縁膜の表面をクリーニング
する工程と、前記半導体ウェハを切断して前記複数の素
子を個片に分離する工程を含むことを特徴とする半導体
パッケージの製造方法。
【請求項８】前記電極パッド上に前記導電ワイヤを立
設する工程は、前記電極パッド上に導電ワイヤの先端部
をボールボンディングする工程と、前記導電ワイヤを前
記電極パッドの表面に対してほぼ垂直方向に延長し、か
つ前ボールボンディング部位から所定の長さ位置で切断
する工程とを含む請求項７に記載の半導体パッケージの
製造方法。
【請求項９】前記絶縁膜の表面上に露呈した前記導電
ワイヤのテール部をプレス加工して前記絶縁膜の表面に
沿って平坦化する工程を含む請求項７又は８に記載の半
導体パッケージの製造方法。
【請求項１０】前記絶縁膜は液状樹脂を前記半導体ウ
ェハの表面上に塗布形成する請求項７ないし９のいずれ
かに記載の半導体パッケージの製造方法。