JP2000332052A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2000332052A JP2000332052A JP13705799A JP13705799A JP2000332052A JP 2000332052 A JP2000332052 A JP 2000332052A JP 13705799 A JP13705799 A JP 13705799A JP 13705799 A JP13705799 A JP 13705799A JP 2000332052 A JP2000332052 A JP 2000332052A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- semiconductor device
- electrode
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ電極の接続信頼性を向上させることの
できる技術を提供する。 【解決手段】 半導体チップ１と凸状に反った基板４と
をバンプ電極３を介して接合するためのリフロー処理の
際に、半導体チップ１の上におもり７を載せて加重をか
け、バンプ電極３を潰す。
できる技術を提供する。 【解決手段】 半導体チップ１と凸状に反った基板４と
をバンプ電極３を介して接合するためのリフロー処理の
際に、半導体チップ１の上におもり７を載せて加重をか
け、バンプ電極３を潰す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、電極パッド上にバンプ電極
を搭載したＬＳＩ（Large Scale Integrated Circuit）
パッケージを有する半導体装置に適用して有効な技術に
関するものである。
その製造技術に関し、特に、電極パッド上にバンプ電極
を搭載したＬＳＩ（Large Scale Integrated Circuit）
パッケージを有する半導体装置に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】半導体チップ、インターポーザまたは実
装基板（以下、半導体チップ、インターポーザおよび実
装基板を総称して基材と呼ぶ）の複数の電極パッド上に
夫々バンプ電極を形成するバンプ形成技術の一つに、ボ
ール供給法がある。
装基板（以下、半導体チップ、インターポーザおよび実
装基板を総称して基材と呼ぶ）の複数の電極パッド上に
夫々バンプ電極を形成するバンプ形成技術の一つに、ボ
ール供給法がある。
【０００３】このボール供給法では、まず、半田ボール
の酸化を防いで半田ボールを溶け易くするために、予め
半田ボールにフラックスを塗布した後、この半田ボール
を基材の電極パッドの表面上に載せて、リフロー処理を
施すことによって、半田ボールからなるバンプ電極を電
極パッドに接続させている。
の酸化を防いで半田ボールを溶け易くするために、予め
半田ボールにフラックスを塗布した後、この半田ボール
を基材の電極パッドの表面上に載せて、リフロー処理を
施すことによって、半田ボールからなるバンプ電極を電
極パッドに接続させている。
【０００４】なお、例えば特開平５−１２９３７４号公
報には、予め形成された半田ボールを電極パッドの表面
上に吸着治具を用いて供給するボール供給法が記載され
ている。
報には、予め形成された半田ボールを電極パッドの表面
上に吸着治具を用いて供給するボール供給法が記載され
ている。
【０００５】また、電極パッド上に半田ボールからなる
バンプ電極が設けられた第１の基材を第２の基材に実装
する場合も、前記ボール供給法と同様に、まず、予めバ
ンプ電極にフラックスを塗布し、次いでこのバンプ電極
を第２の基材の電極パッドの表面上に載せてリフロー処
理を施すことによって、第１の基材のバンプ電極を第２
の基材の電極パッドに溶接接続させている。
バンプ電極が設けられた第１の基材を第２の基材に実装
する場合も、前記ボール供給法と同様に、まず、予めバ
ンプ電極にフラックスを塗布し、次いでこのバンプ電極
を第２の基材の電極パッドの表面上に載せてリフロー処
理を施すことによって、第１の基材のバンプ電極を第２
の基材の電極パッドに溶接接続させている。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者が検討したところによると、第２の基材の反り量が大
きいと、第１の基材のバンプ電極の全てが第２の基材の
電極パッドと接続しないという問題が生ずることが明ら
かとなった。
者が検討したところによると、第２の基材の反り量が大
きいと、第１の基材のバンプ電極の全てが第２の基材の
電極パッドと接続しないという問題が生ずることが明ら
かとなった。
【０００７】本発明の目的は、バンプ電極の接続信頼性
を向上させることのできる技術を提供することにある。
を向上させることのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体装置の製造方法は、その表面に複
数の第１の電極パッドが設けられ、さらに第１の電極パ
ッドの夫々の表面上にバンプ電極が設けられた第１の基
材と、その表面に複数の第２の電極パッドが設けられた
第２の基材とを接合する際、第１の基材を第２の基材上
に載せた後、第１の基材と第２の基材との間に加重をか
けながらリフロー処理を施して第２の基材の第２の電極
パッドの表面に第１の基材のバンプ電極を溶融接続する
ものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体装置の製造方法は、その表面に複
数の第１の電極パッドが設けられ、さらに第１の電極パ
ッドの夫々の表面上にバンプ電極が設けられた第１の基
材と、その表面に複数の第２の電極パッドが設けられた
第２の基材とを接合する際、第１の基材を第２の基材上
に載せた後、第１の基材と第２の基材との間に加重をか
けながらリフロー処理を施して第２の基材の第２の電極
パッドの表面に第１の基材のバンプ電極を溶融接続する
ものである。
【００１０】（２）本発明の半導体装置の製造方法は、
その表面に複数の第１のパッドが設けられた第１の基材
と、その表面に複数の第２の電極パッドが設けられ、さ
らに第２の電極パッドの夫々の表面上にバンプ電極が設
けられた第２の基材とを接合する際、第１の基材を第２
の基材上に載せた後、第１の基材と第２の基材との間に
加重をかけながらリフロー処理を施して第２の基材のバ
ンプ電極の表面に第１の基材の第１の電極パッドを溶融
接続するものである。
その表面に複数の第１のパッドが設けられた第１の基材
と、その表面に複数の第２の電極パッドが設けられ、さ
らに第２の電極パッドの夫々の表面上にバンプ電極が設
けられた第２の基材とを接合する際、第１の基材を第２
の基材上に載せた後、第１の基材と第２の基材との間に
加重をかけながらリフロー処理を施して第２の基材のバ
ンプ電極の表面に第１の基材の第１の電極パッドを溶融
接続するものである。
【００１１】（３）本発明の半導体装置の製造方法は、
前記（１）または（２）の半導体装置の製造方法におい
て、第１の基材上に１０〜５００ｇ程度の重さのおもり
を載せることによって、第１の基材と前記第２の基材と
の間に加重をかけるものである。
前記（１）または（２）の半導体装置の製造方法におい
て、第１の基材上に１０〜５００ｇ程度の重さのおもり
を載せることによって、第１の基材と前記第２の基材と
の間に加重をかけるものである。
【００１２】（４）本発明の半導体装置の製造方法は、
前記（１）または（２）の半導体装置の製造方法におい
て、第１の基材と前記第２の基材との間に加重をかける
前にベーク処理を施して、第１の基材と第２の基材とを
仮固定するものである。
前記（１）または（２）の半導体装置の製造方法におい
て、第１の基材と前記第２の基材との間に加重をかける
前にベーク処理を施して、第１の基材と第２の基材とを
仮固定するものである。
【００１３】（５）本発明の半導体装置の製造方法は、
前記（１）または（２）の半導体装置の製造方法におい
て、バンプ電極の先端部にフラックスを塗布した後に、
第１の基材を第２の基材上に載せるものである。
前記（１）または（２）の半導体装置の製造方法におい
て、バンプ電極の先端部にフラックスを塗布した後に、
第１の基材を第２の基材上に載せるものである。
【００１４】（６）本発明の半導体装置の製造方法は、
前記（１）または（２）の半導体装置の製造方法におい
て、第２の基材をガラスセラミック、ムライト、アルミ
ナまたはプラスチックによって構成するものである。
前記（１）または（２）の半導体装置の製造方法におい
て、第２の基材をガラスセラミック、ムライト、アルミ
ナまたはプラスチックによって構成するものである。
【００１５】（７）本発明の半導体装置の製造方法は、
前記（１）または（２）の半導体装置の製造方法におい
て、第２の基材をインターポーザ、配線基板または実装
基板とするものである。
前記（１）または（２）の半導体装置の製造方法におい
て、第２の基材をインターポーザ、配線基板または実装
基板とするものである。
【００１６】（８）本発明の半導体装置は、半田ボール
からなるバンプ電極を介在して第１の基材が第２の基材
上に接合されており、第１の基材の中央部に設けられた
バンプ電極の形状が、第１の基材の周辺部に設けられた
バンプ電極の形状と比して、相対的に潰れているもので
ある。
からなるバンプ電極を介在して第１の基材が第２の基材
上に接合されており、第１の基材の中央部に設けられた
バンプ電極の形状が、第１の基材の周辺部に設けられた
バンプ電極の形状と比して、相対的に潰れているもので
ある。
【００１７】（９）本発明の半導体装置は、前記（８）
の半導体装置において、第２の基材が凸状に反っている
ものである。
の半導体装置において、第２の基材が凸状に反っている
ものである。
【００１８】上記した手段によれば、第１の基材と第２
の基材とをバンプ電極を介して接合する工程において、
第１の基材と第２の基材との間に加重をかけながらリフ
ロー処理を施しバンプ電極を潰すことによって、基材の
反りまたはバンプ電極の高さのばらつき等によって生ず
る第１の基材と第２の基材との接合不良を防ぐことがで
きる。
の基材とをバンプ電極を介して接合する工程において、
第１の基材と第２の基材との間に加重をかけながらリフ
ロー処理を施しバンプ電極を潰すことによって、基材の
反りまたはバンプ電極の高さのばらつき等によって生ず
る第１の基材と第２の基材との接合不良を防ぐことがで
きる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００２０】本発明の一実施の形態である半導体装置の
製造方法を図１〜図５を用いて説明する。なお、実施の
形態を説明するための全図において同一機能を有するも
のは同一の符号を付し、その繰り返しの説明は省略す
る。
製造方法を図１〜図５を用いて説明する。なお、実施の
形態を説明するための全図において同一機能を有するも
のは同一の符号を付し、その繰り返しの説明は省略す
る。
【００２１】まず、図１に示すように、半導体チップ１
を準備する。この半導体チップ１の回路形成面には複数
の電極パッド２が設けられ、複数の電極パッド２の夫々
の表面上にはバンプ電極３が形成されている。
を準備する。この半導体チップ１の回路形成面には複数
の電極パッド２が設けられ、複数の電極パッド２の夫々
の表面上にはバンプ電極３が形成されている。
【００２２】パンプ電極３の形成は、まず、半導体チッ
プ１の回路形成面に設けられた電極パッド２の表面に、
フラックスを塗布する。その後、半導体チップ１の回路
形成面に設けられた電極パッド２の配列ピッチと同一の
配列ピッチで配置された複数の半田ボールを搭載した吸
着治具を用いて、この半田ボールを半導体チップ１の回
路形成面に設けられた電極パッド２上に供給し、次いで
リフロー処理を施して電極パッド２の表面に上記半田ボ
ールを溶融接続することによって行われる。ここで、フ
ラックス塗布、ボール供給およびリフロー処理の一連の
工程を自動処理化してもよい。
プ１の回路形成面に設けられた電極パッド２の表面に、
フラックスを塗布する。その後、半導体チップ１の回路
形成面に設けられた電極パッド２の配列ピッチと同一の
配列ピッチで配置された複数の半田ボールを搭載した吸
着治具を用いて、この半田ボールを半導体チップ１の回
路形成面に設けられた電極パッド２上に供給し、次いで
リフロー処理を施して電極パッド２の表面に上記半田ボ
ールを溶融接続することによって行われる。ここで、フ
ラックス塗布、ボール供給およびリフロー処理の一連の
工程を自動処理化してもよい。
【００２３】次に、凸状に反った基板４のチップ搭載面
上に前記半導体チップ１を実装する。基板４は、例えば
ホウケイ酸ガラスまたはムライト等のようなセラミッ
ク、アルミナあるいはプラスチックなどからなる。
上に前記半導体チップ１を実装する。基板４は、例えば
ホウケイ酸ガラスまたはムライト等のようなセラミッ
ク、アルミナあるいはプラスチックなどからなる。
【００２４】まず、図２（ａ）に示すように、半導体チ
ップ１の回路形成面に設けられたバンプ電極３の表面に
フラックス５を塗布した後、図２（ｂ）に示すように、
半導体チップ１を基板４に載せる。ここでは、基板４が
凸状に反っているため、半導体チップ１の中央部に配置
されたバンプ電極３は基板４の電極パッド６と接する
が、半導体チップ１の周辺部に配置されたバンプ電極３
は基板４の電極パッド６と接していない。次いで、半導
体チップ１の上におもり７を載せてリフロー処理を施
し、基板４のチップ搭載面に設けられた電極パッド６の
表面に半導体チップ１のバンプ電極３を溶融接続する。
ップ１の回路形成面に設けられたバンプ電極３の表面に
フラックス５を塗布した後、図２（ｂ）に示すように、
半導体チップ１を基板４に載せる。ここでは、基板４が
凸状に反っているため、半導体チップ１の中央部に配置
されたバンプ電極３は基板４の電極パッド６と接する
が、半導体チップ１の周辺部に配置されたバンプ電極３
は基板４の電極パッド６と接していない。次いで、半導
体チップ１の上におもり７を載せてリフロー処理を施
し、基板４のチップ搭載面に設けられた電極パッド６の
表面に半導体チップ１のバンプ電極３を溶融接続する。
【００２５】次に、洗浄処理を施し、前記半導体チップ
１のバンプ電極３に残存するフラックス５を除去するこ
とによって、図３に示すように、半導体チップ１と基板
４とがバンプ電極３を介して接合される。半導体チップ
１の上に載せたおもり７の加重でバンプ電極３が潰れ、
半導体チップ１の周辺部に配置されたバンプ電極３が凸
状に反った基板４の電極パッド６に接することが可能と
なる。
１のバンプ電極３に残存するフラックス５を除去するこ
とによって、図３に示すように、半導体チップ１と基板
４とがバンプ電極３を介して接合される。半導体チップ
１の上に載せたおもり７の加重でバンプ電極３が潰れ、
半導体チップ１の周辺部に配置されたバンプ電極３が凸
状に反った基板４の電極パッド６に接することが可能と
なる。
【００２６】例えば、半導体チップ１に搭載された高さ
が１３０〜１４０μｍのバンプ電極３の高さばらつきを
±１０μｍ、基板４の反り量を３０μｍとした場合は、
加重を加えながらバンプ電極３を４０μｍ潰せば基板４
の電極パッド６に半導体チップ１のバンプ電極３が接
し、半導体チップ１と基板４とを接合することができ
る。
が１３０〜１４０μｍのバンプ電極３の高さばらつきを
±１０μｍ、基板４の反り量を３０μｍとした場合は、
加重を加えながらバンプ電極３を４０μｍ潰せば基板４
の電極パッド６に半導体チップ１のバンプ電極３が接
し、半導体チップ１と基板４とを接合することができ
る。
【００２７】半導体チップ１の上に載せるおもり７は、
例えばタングステンからなり、その重さは、基板４のそ
り量およびバンプ電極３の数、大きさまたは形状等に依
存するため、一概には決められないが、約１０〜５００
ｇ程度に設定される。なお、図４に示すように、バンプ
電極３の潰れ量は加重が増すに従って増加するので、お
もり７の重さを調整することによって、バンプ電極３の
潰れ量を最適とすることができる。例えば、基板４の反
り量が４０μｍ、バンプ電極３の数が４０００個でその
大きさが直径約２００μｍの場合、おもり７の重さは約
３２ｇに設定される。
例えばタングステンからなり、その重さは、基板４のそ
り量およびバンプ電極３の数、大きさまたは形状等に依
存するため、一概には決められないが、約１０〜５００
ｇ程度に設定される。なお、図４に示すように、バンプ
電極３の潰れ量は加重が増すに従って増加するので、お
もり７の重さを調整することによって、バンプ電極３の
潰れ量を最適とすることができる。例えば、基板４の反
り量が４０μｍ、バンプ電極３の数が４０００個でその
大きさが直径約２００μｍの場合、おもり７の重さは約
３２ｇに設定される。
【００２８】また、リフロー処理の温度はバンプ電極３
を構成する材料によって異なるが、鉛（Ｐｂ）−錫（Ｓ
ｎ）の組成を有する半田または錫（Ｓｎ）−銀（Ａｇ）
の組成を有する半田等では１５０〜２３５℃程度であ
り、各々の半田の融点に達した後に約３分間程度のリフ
ロー処理が施される。
を構成する材料によって異なるが、鉛（Ｐｂ）−錫（Ｓ
ｎ）の組成を有する半田または錫（Ｓｎ）−銀（Ａｇ）
の組成を有する半田等では１５０〜２３５℃程度であ
り、各々の半田の融点に達した後に約３分間程度のリフ
ロー処理が施される。
【００２９】なお、おもり７を半導体チップ１の上に載
せる際に半導体チップ１の搭載位置がずれる場合は、ま
ず、半導体チップ１を基板４に載せた後にベーク処理を
行い、半導体チップ１と基板４とを仮固定し、次いで半
導体チップ１の上におもり７を載せてリフロー処理を施
して、基板４の電極パッド６の表面に半導体チップ１の
バンプ電極３を溶融接続してもよい。
せる際に半導体チップ１の搭載位置がずれる場合は、ま
ず、半導体チップ１を基板４に載せた後にベーク処理を
行い、半導体チップ１と基板４とを仮固定し、次いで半
導体チップ１の上におもり７を載せてリフロー処理を施
して、基板４の電極パッド６の表面に半導体チップ１の
バンプ電極３を溶融接続してもよい。
【００３０】なお、本実施の形態では、バンプ電極３を
搭載した半導体チップ１と基板４とを接合する半導体装
置の製造方法について説明したが、半導体チップ１とバ
ンプ電極３を搭載した基板４とを接合してもよい。
搭載した半導体チップ１と基板４とを接合する半導体装
置の製造方法について説明したが、半導体チップ１とバ
ンプ電極３を搭載した基板４とを接合してもよい。
【００３１】この場合は、図５に示すように、まず、基
板４のチップ搭載面に設けられた複数の電極パッド６の
夫々の表面上に、バンプ電極３を形成する。次に、基板
４のチップ搭載面に設けられたバンプ電極３の表面にフ
ラックス５を塗布した後、回路形成面に複数の電極パッ
ド２が設けられた半導体チップ１を基板４に載せ、次い
で半導体チップ１の上におもり７を載せてリフロー処理
を施し、基板４のバンプ電極３の表面に半導体チップ１
の電極パッド２を溶融接続する。この後、洗浄処理を施
し、残存するフラックス５を除去することによって、半
導体チップ１と基板４とがバンプ電極３を介して接合さ
れる。
板４のチップ搭載面に設けられた複数の電極パッド６の
夫々の表面上に、バンプ電極３を形成する。次に、基板
４のチップ搭載面に設けられたバンプ電極３の表面にフ
ラックス５を塗布した後、回路形成面に複数の電極パッ
ド２が設けられた半導体チップ１を基板４に載せ、次い
で半導体チップ１の上におもり７を載せてリフロー処理
を施し、基板４のバンプ電極３の表面に半導体チップ１
の電極パッド２を溶融接続する。この後、洗浄処理を施
し、残存するフラックス５を除去することによって、半
導体チップ１と基板４とがバンプ電極３を介して接合さ
れる。
【００３２】また、本実施の形態では、半導体チップ１
とこれを搭載する基板４との接合に本発明を適用した
が、パッケージとこれを搭載する基板との接合に適用し
てもよい。
とこれを搭載する基板４との接合に本発明を適用した
が、パッケージとこれを搭載する基板との接合に適用し
てもよい。
【００３３】このように、本実施の形態によれば、半導
体チップ１と基板４とをバンプ電極３を介して接合する
工程において、半導体チップ１の上におもり７を載せて
加重をかけながらリフロー処理を施しバンプ電極３を潰
すことによって、基板４の反りまたはバンプ電極３の高
さのばらつき等によって生ずる半導体チップ１の回路形
成面に設けられたバンプ電極３と基板４のチップ搭載面
に設けられた電極パッド６、または基板４のチップ搭載
面に設けられたバンプ電極３と半導体チップ１の回路形
成面に設けられた電極パッド２との接続不良を防ぐこと
ができる。
体チップ１と基板４とをバンプ電極３を介して接合する
工程において、半導体チップ１の上におもり７を載せて
加重をかけながらリフロー処理を施しバンプ電極３を潰
すことによって、基板４の反りまたはバンプ電極３の高
さのばらつき等によって生ずる半導体チップ１の回路形
成面に設けられたバンプ電極３と基板４のチップ搭載面
に設けられた電極パッド６、または基板４のチップ搭載
面に設けられたバンプ電極３と半導体チップ１の回路形
成面に設けられた電極パッド２との接続不良を防ぐこと
ができる。
【００３４】次に、本実施の形態を適用したパッケージ
の構造例を示す。
の構造例を示す。
【００３５】図６は、本実施の形態を適用したＢＧＡ
（Ball Grid Array ）構造の半導体装置である。８はＢ
ＧＡ基板、９はバンプ電極、１０は半導体チップ、１１
は絶縁樹脂、１２はバンプ電極、１３はマザーボード、
１４〜１７は電極パッドである。ＢＧＡ基板８のチップ
搭載面に上にバンプ電極９を介在してフェースダウン
（Face Down ）方式で半導体チップ１０が実装され、Ｂ
ＧＡ基板８と半導体チップ１０との間の隙間部に絶縁樹
脂１１が充填されている。さらに、ＢＧＡ基板８は約７
００μｍ程度の直径を有するバンプ電極１２を介在して
マザーボード１３に実装されている。ここで、半導体チ
ップ１０とＢＧＡ基板８との接合、およびＢＧＡ基板８
とマザーボード１３との接合に本実施の形態が適用され
る。
（Ball Grid Array ）構造の半導体装置である。８はＢ
ＧＡ基板、９はバンプ電極、１０は半導体チップ、１１
は絶縁樹脂、１２はバンプ電極、１３はマザーボード、
１４〜１７は電極パッドである。ＢＧＡ基板８のチップ
搭載面に上にバンプ電極９を介在してフェースダウン
（Face Down ）方式で半導体チップ１０が実装され、Ｂ
ＧＡ基板８と半導体チップ１０との間の隙間部に絶縁樹
脂１１が充填されている。さらに、ＢＧＡ基板８は約７
００μｍ程度の直径を有するバンプ電極１２を介在して
マザーボード１３に実装されている。ここで、半導体チ
ップ１０とＢＧＡ基板８との接合、およびＢＧＡ基板８
とマザーボード１３との接合に本実施の形態が適用され
る。
【００３６】図７は、本実施の形態を適用したＭＣＣ
（Micro Carrier for Chip）構造の半導体装置である。
１８はＭＣＣ基板、１９はバンプ電極、２０は半導体チ
ップ、２１は封止用キャップ、２２はキャビティ、２３
は熱伝導材、２４は封止材、２５はバンプ電極、２６は
配線基板、２７〜３０は電極パッドである。ＭＣＣ基板
１８のチップ搭載面上にバンプ電極１９を介在してフェ
ースダウン方式で半導体チップ２０が実装されており、
この半導体チップ２０は封止用キャップ２１で封止さ
れ、ＭＣＣ基板１８および封止用キャップ２１で形成さ
れたキャビティ２２内に機密されている。半導体チップ
２０は熱伝導材２３を介在して封止用キャップ２１と接
続されており、封止用キャップ２１はＭＣＣ基板１８の
チップ搭載面の封止部に封止材２４を介在して固着され
ている。さらに、ＭＣＣ基板１８は約１５０μｍ程度の
直径を有するバンプ電極２５を介在して配線基板２６に
実装されている。ここで、半導体チップ２０とＭＣＣ基
板１８との接合、およびＭＣＣ基板１８と配線基板２６
との接合に本実施の形態が適用される。
（Micro Carrier for Chip）構造の半導体装置である。
１８はＭＣＣ基板、１９はバンプ電極、２０は半導体チ
ップ、２１は封止用キャップ、２２はキャビティ、２３
は熱伝導材、２４は封止材、２５はバンプ電極、２６は
配線基板、２７〜３０は電極パッドである。ＭＣＣ基板
１８のチップ搭載面上にバンプ電極１９を介在してフェ
ースダウン方式で半導体チップ２０が実装されており、
この半導体チップ２０は封止用キャップ２１で封止さ
れ、ＭＣＣ基板１８および封止用キャップ２１で形成さ
れたキャビティ２２内に機密されている。半導体チップ
２０は熱伝導材２３を介在して封止用キャップ２１と接
続されており、封止用キャップ２１はＭＣＣ基板１８の
チップ搭載面の封止部に封止材２４を介在して固着され
ている。さらに、ＭＣＣ基板１８は約１５０μｍ程度の
直径を有するバンプ電極２５を介在して配線基板２６に
実装されている。ここで、半導体チップ２０とＭＣＣ基
板１８との接合、およびＭＣＣ基板１８と配線基板２６
との接合に本実施の形態が適用される。
【００３７】図８は、本実施の形態を適用したＰＧＡ
（Pin Grid Array）構造の半導体装置である。３１はＰ
ＧＡ基板、３２はバンプ電極、３３は半導体チップ、３
４は絶縁樹脂、３５はリードピン、３６〜３８は電極パ
ッドである。ＰＧＡ基板３１のチップ搭載面上にバンプ
電極３２を介在してフェースダウン方式で半導体チップ
３３が実装され、ＰＧＡ基板３１と半導体チップ３３と
の間の隙間部に絶縁樹脂３４が充填されている。さら
に、ＰＧＡ基板３１の裏面側にリードピン３５が設けら
れている。ここで、半導体チップ３３とＰＧＡ基板３１
との接合に本実施の形態が適用される。
（Pin Grid Array）構造の半導体装置である。３１はＰ
ＧＡ基板、３２はバンプ電極、３３は半導体チップ、３
４は絶縁樹脂、３５はリードピン、３６〜３８は電極パ
ッドである。ＰＧＡ基板３１のチップ搭載面上にバンプ
電極３２を介在してフェースダウン方式で半導体チップ
３３が実装され、ＰＧＡ基板３１と半導体チップ３３と
の間の隙間部に絶縁樹脂３４が充填されている。さら
に、ＰＧＡ基板３１の裏面側にリードピン３５が設けら
れている。ここで、半導体チップ３３とＰＧＡ基板３１
との接合に本実施の形態が適用される。
【００３８】図９は、本実施の形態を適用したＣＳＰ
（Chip Size Package ）を示す半導体装置である。３９
はＣＳＰ、４０はマザーボード、４１はバンプ電極、４
２および４３は電極パッドである。ＣＳＰ３９は半導体
チップ（図示せず）を内在しており、半導体チップのサ
イズと同等ないし、わずかに大きいパッケージである。
マザーボード４０のＣＳＰ搭載面上にバンプ電極４１を
介在してＣＳＰ３９が実装されている。ここで、ＣＳＰ
３９とマザーボード４０との接合に本実施の形態が適用
される。
（Chip Size Package ）を示す半導体装置である。３９
はＣＳＰ、４０はマザーボード、４１はバンプ電極、４
２および４３は電極パッドである。ＣＳＰ３９は半導体
チップ（図示せず）を内在しており、半導体チップのサ
イズと同等ないし、わずかに大きいパッケージである。
マザーボード４０のＣＳＰ搭載面上にバンプ電極４１を
介在してＣＳＰ３９が実装されている。ここで、ＣＳＰ
３９とマザーボード４０との接合に本実施の形態が適用
される。
【００３９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００４０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４１】本発明によれば、第１の基材と第２の基材
とをバンプ電極を介して接合する工程において、第１の
基材と第２の基材との間に加重をかけてリフロー処理を
施しバンプ電極を潰すことによって、基材の反りまたは
バンプ電極の高さのばらつき等によって生ずる第１の基
材と第２の基材との接合不良を防ぐことができるので、
バンプ電極による第１の基材と第２の基材との接続信頼
性が向上する。
とをバンプ電極を介して接合する工程において、第１の
基材と第２の基材との間に加重をかけてリフロー処理を
施しバンプ電極を潰すことによって、基材の反りまたは
バンプ電極の高さのばらつき等によって生ずる第１の基
材と第２の基材との接合不良を防ぐことができるので、
バンプ電極による第１の基材と第２の基材との接続信頼
性が向上する。
【図１】本発明の一実施の形態である半導体装置の製造
方法を説明するための要部断面図である。
方法を説明するための要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法を説明するための要部断面図である。
方法を説明するための要部断面図である。
【図３】本発明の一実施の形態である半導体装置の製造
方法を説明するための要部断面図である。
方法を説明するための要部断面図である。
【図４】バンプ電極の潰れ量と加重との関係の一例を示
すグラフ図である。
すグラフ図である。
【図５】本発明の一実施の形態である半導体装置の製造
方法を説明するための要部断面図である。
方法を説明するための要部断面図である。
【図６】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
【図７】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
【図８】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
【図９】本発明の一実施の形態を適用した半導体装置の
要部断面図である。
要部断面図である。
１ 半導体チップ ２ 電極パッド ３ バンプ電極 ４ 基板 ５ フラックス ６ 電極パッド ７ おもり ８ ＢＧＡ基板 ９ バンプ電極 １０ 半導体チップ １１ 絶縁樹脂 １２ バンプ電極 １３ マザーボード １４ 電極パッド １５ 電極パッド １６ 電極パッド １７ 電極パッド １８ ＭＣＣ基板 １９ バンプ電極 ２０ 半導体チップ ２１ 封止用キャップ ２２ キャビティ ２３ 熱伝導材 ２４ 封止材 ２５ バンプ電極 ２６ 配線基板 ２７ 電極パッド ２８ 電極パッド ２９ 電極パッド ３０ 電極パッド ３１ ＰＧＡ基板 ３２ バンプ電極 ３３ 半導体チップ ３４ 絶縁樹脂 ３５ リードピン ３６ 電極パッド ３７ 電極パッド ３８ 電極パッド ３９ ＣＳＰ ４０ マザーボード ４１ バンプ電極 ４２ 電極パッド ４３ 電極パッド
Claims (9)
- 【請求項１】 その表面に複数の第１の電極パッドが設
けられ、さらに前記第１の電極パッドの夫々の表面上に
バンプ電極が設けられた第１の基材と、その表面に複数
の第２の電極パッドが設けられた第２の基材とを接合す
る半導体装置の製造方法において、 前記第１の基材を前記第２の基材上に載せた後、前記第
１の基材と前記第２の基材との間に加重をかけながらリ
フロー処理を施して前記第２の基材の前記第２の電極パ
ッドの表面に前記第１の基材の前記バンプ電極を溶融接
続することを特徴とする半導体装置の製造方法。 - 【請求項２】 その表面に複数の第１のパッドが設けら
れた第１の基材と、その表面に複数の第２の電極パッド
が設けられ、さらに前記第２の電極パッドの夫々の表面
上にバンプ電極が設けられた第２の基材とを接合する半
導体装置の製造方法において、 前記第１の基材を前記第２の基材上に載せた後、前記第
１の基材と前記第２の基材との間に加重をかけながらリ
フロー処理を施して前記第２の基材の前記バンプ電極の
表面に前記第１の基材の前記第１の電極パッドを溶融接
続することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２記載の半導体装置の製
造方法において、前記第１の基材上に１０〜５００ｇ程
度の重さのおもりを載せることによって、前記第１の基
材と前記第２の基材との間に加重をかけることを特徴と
する半導体装置の製造方法。 - 【請求項４】 請求項１または２記載の半導体装置の製
造方法において、前記第１の基材と前記第２の基材との
間に加重をかける前にベーク処理を施して、前記第１の
基材と前記第２の基材とを仮固定することを特徴とする
半導体装置の製造方法。 - 【請求項５】 請求項１または２記載の半導体装置の製
造方法において、前記バンプ電極の先端部にフラックス
を塗布した後に、前記第１の基材を前記第２の基材上に
載せることを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１または２記載の半導体装置の製
造方法において、前記第２の基材は、ガラスセラミッ
ク、ムライト、アルミナまたはプラスチックによって構
成されることを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１または２記載の半導体装置の製
造方法において、前記第２の基材は、インターポーザ、
配線基板または実装基板であることを特徴とする半導体
装置の製造方法。 - 【請求項８】 第１の基材が半田ボールからなるバンプ
電極を介在して第２の基材上に接合された半導体装置に
おいて、 前記第１の基材の中央部に設けられた前記バンプ電極の
形状が、前記第１の基材の周辺部に設けられた前記バン
プ電極の形状と比して、相対的に潰れていることを特徴
とする半導体装置。 - 【請求項９】 請求項８記載の半導体装置において、前
記第２の基材が凸状に反っていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13705799A JP2000332052A (ja) | 1999-05-18 | 1999-05-18 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13705799A JP2000332052A (ja) | 1999-05-18 | 1999-05-18 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332052A true JP2000332052A (ja) | 2000-11-30 |
Family
ID=15189890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13705799A Pending JP2000332052A (ja) | 1999-05-18 | 1999-05-18 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007077688A1 (ja) | 2005-12-28 | 2007-07-12 | Kabushiki Kaisha Toyota Jidoshokki | 半田付け方法及び半導体モジュールの製造方法 |
| CN111111006A (zh) * | 2019-11-29 | 2020-05-08 | 深圳先进技术研究院 | 一种植入式医疗器件及其制造方法 |
| US10825759B2 (en) | 2018-03-05 | 2020-11-03 | Delta Electronics (Shanghai) Co., Ltd. | Power module and production method of the same |
-
1999
- 1999-05-18 JP JP13705799A patent/JP2000332052A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007077688A1 (ja) | 2005-12-28 | 2007-07-12 | Kabushiki Kaisha Toyota Jidoshokki | 半田付け方法及び半導体モジュールの製造方法 |
| US10825759B2 (en) | 2018-03-05 | 2020-11-03 | Delta Electronics (Shanghai) Co., Ltd. | Power module and production method of the same |
| CN111111006A (zh) * | 2019-11-29 | 2020-05-08 | 深圳先进技术研究院 | 一种植入式医疗器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| JP2002118201A (ja) | 半導体装置およびその製造方法 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| KR19990023296A (ko) | 반도체 소자의 장착 구조 | |
| TW201426928A (zh) | 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ） | |
| US20120098126A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007294560A (ja) | 半導体装置およびその製造方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| JPH09213743A (ja) | 電子部品およびその製造方法 | |
| JP2004079685A (ja) | 半導体装置の製造方法 | |
| US6953711B2 (en) | Flip chip on lead frame | |
| JPH10256418A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080290509A1 (en) | Chip Scale Package and Method of Assembling the Same | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
| KR100709129B1 (ko) | 플립 칩 패키지 제조 방법 | |
| JP3645444B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100401017B1 (ko) | 히트블럭 및 이를 이용한 반도체패키지의 제조방법 |