JP2001267717A - 電子部品の実装用基板及び実装構造 - Google Patents

電子部品の実装用基板及び実装構造

Info

Publication number
JP2001267717A
JP2001267717A JP2000070536A JP2000070536A JP2001267717A JP 2001267717 A JP2001267717 A JP 2001267717A JP 2000070536 A JP2000070536 A JP 2000070536A JP 2000070536 A JP2000070536 A JP 2000070536A JP 2001267717 A JP2001267717 A JP 2001267717A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
substrate
printed wiring
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000070536A
Other languages
English (en)
Inventor
Shoji Takito
昭二 瀧嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP2000070536A priority Critical patent/JP2001267717A/ja
Publication of JP2001267717A publication Critical patent/JP2001267717A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 格子状に配設されたはんだバンプを介して、
電子部品を実装する場合に、四隅のはんだバンプの根元
部に集中する応力やひずみを緩和することによって、接
合強度を高めた電子部品の実装用基板及びその実装構造
を提供する。 【解決手段】 プリント配線板10に、LSIパッケー
ジ1のはんだバンプ2が接合される円形の電極部20
を、格子状に配設する。電極部20の最外周の四隅にお
けるプリント配線板10の樹脂層に、平面方向から見て
円形であるが、縦断面が台形状となるように孔部10a
を形成する。孔部10a上に銅箔層及び電極めっき層か
ら成る電極21を形成する。このように形成された電極
21は、その径が上方に従って広がっていて、内側面が
滑らかな傾斜曲面であるテーパ形状の窪み部21aを有
している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、はんだバンプを介
して電子部品を実装するための電極が、格子状に配設さ
れた電子部品の実装用基板及びその実装構造に関する。
【0002】
【従来の技術】電子機器に対する小形化、軽量化に伴
い、LSIの高密度実装の要請が高まっている。一般
に、半導体素子を基板に高密度で接合する方法として
は、はんだ(ソルダ)で形成された突起電極であるはん
だバンプを用いる方法がある。このはんだバンプによる
接合は、従来から、LSIの内部構造において、ワイヤ
レスボンディングによる高密度実装を可能とするため
に、LSIチップのパッド部にボール状のはんだバンプ
を形成し、このチップを裏返して、はんだバンプを介し
て基板に直接取り付けるフリップチップの技術において
用いられてきたものである。
【0003】しかし、近年では、CSP(Chip S
ize Package)やBGA(Ball Gri
d Array)などのように、多電極化とともにチッ
プに近似した小形化を実現したLSIパッケージが開発
され、現在の主流となっている。そして、これらのLS
Iは、プリント配線板へ直接実装するために、上記のは
んだバンプを利用することによって高密度実装を実現し
ている。
【0004】このようなはんだバンプによる電子部品の
実装構造の一例を、図面を参照して以下に説明する。す
なわち、図3に示すように、LSIパッケージ1の裏面
には、チップ(図示せず)に接続された微小なはんだバ
ンプ2が、格子状に配設されている。このようなLSI
パッケージ1は、プリント配線板3の対応する電極3a
にはんだバンプ2が接するように、プリント配線板3上
に載せられる。
【0005】そして、図4及び図5に示すように、リフ
ローソルダリングによって、はんだバンプ2と電極3a
とを接合させる。このリフローソルダリングは、リフロ
ー炉等の外部の熱源を用いて加熱し、はんだバンプ2を
溶融させた後、冷却する接合方法である。さらに、図4
に示すように、LSIパッケージ1とプリント配線板3
との間には、接合部を樹脂で封止するアンダーコート4
が施されている。
【0006】
【発明が解決しようとする課題】ところで、LSIのプ
リント配線板への実装においては、熱的なストレスばか
りでなく、機械的なストレスの影響も受けることから、
信頼性確保が不可欠である。特に、実装後におけるはん
だバンプ接合部の強度を高めることは、信頼性確保のた
めに非常に重要な課題となっている。
【0007】このような信頼性に影響を与える要素とし
て、LSI側と基板側との材料の熱膨張係数差による問
題がある。この点、フリップチップの場合には、基板を
低熱膨張のセラミック基板にすることによって対処して
いたが、CSPやBGAのようにLSIパッケージをプ
リント配線板に直接実装する場合には、CSPやBGA
とプリント配線板とに用いられている材料の熱膨張係数
差が大きくなるため、熱疲労や反り変形によって、はん
だバンプ接合部の強度劣化が生じる可能性がある。さら
に、繰り返し応力により、はんだバンプ接合部にひずみ
が集中して、疲労破壊によりクラックが入ると、電気的
な導通不良につながる。
【0008】ここで、コンピュータシミュレーションに
よる構造解析から、プリント配線板の電極とはんだバン
プとの接合部の大きさや形状が、接合強度に与える影響
が大きいことが判明している。特に、図5に示すような
通常の樽形のはんだバンプ2は、接合部の根元部分の径
が小さくなっているので、この箇所に応力やひずみが集
中しやすい。そして、格子状に配設されたはんだバンプ
2のうちで、最外周の四隅のはんだバンプ2は、反り変
形等の影響を大きく受けるので、クラックの発生による
破断は、これら四隅のはんだバンプ2に発生しやすい。
【0009】これに対処するため、上記の従来技術で
は、図4に示すように、接合部を樹脂で封止するアンダ
ーコート4が施されている。しかし、LSIのパッケー
ジ構造と樹脂材料とは相性が存在するため、それぞれに
適した樹脂材料を選択しなければならないという手間が
かかる。特に、LSIパッケージの形態や材質はLSI
メーカーの独自仕様であって標準化されていないが、そ
の一方で、実装メーカー側ではLSIパッケージの構造
の改良を行うことはできないため、例えば、同一基板上
に異なるLSIメーカーの製品を混載実装した場合に
は、材料の選択がより一層煩雑となる。
【0010】また、アンダーコート4が必要ということ
になると、接着性を確保するために、洗浄システムを導
入しなければならず、コストアップになる。さらに、ア
ンダーコート4の樹脂を硬化させてしまうと、最終テス
トで不良チップをリペアする必要が生じてもこれに対処
し難く、基板を破棄しなければならない場合があるた
め、量産性に問題がある。
【0011】本発明は、以上のような従来技術の問題点
を解決するために提案されたものであり、その目的は、
格子状に配設されたはんだバンプを介して、電子部品を
実装する場合に、四隅のはんだバンプの根元部に集中す
る応力やひずみを緩和することによって、接合強度を高
めた電子部品の実装用基板及びその実装構造に関する。
【0012】
【課題を解決するための手段】上記の目的を達成するた
め、請求項1記載の発明は、はんだバンプを介して電子
部品が実装される複数の電極が、格子状に配設された電
子部品の実装用基板において、前記複数の電極のうちで
最外周の四隅の電極は、前記はんだバンプの根元部が埋
まる窪み部を有することを特徴とする。以上のような請
求項1記載の発明では、最外周の四隅のはんだバンプの
根元部が、電極の窪み部に埋まることによって、はんだ
バンプの根元部における電極との接合面積が拡大するの
で、応力集中やひずみ集中が緩和され、破断を防止でき
る。
【0013】請求項2記載の発明は、請求項1記載の電
子部品の実装用基板において、前記窪み部は、平面方向
から見て円形であり、上方に従って径が広がるテーパ形
状であることを特徴とする。以上のような請求項2記載
の発明では、加熱による接合時に、はんだバンプの根元
部が窪み内に均一に流れ込むので、隙間等が生じにく
く、より確実に強度が高まる。
【0014】請求項3記載の発明は、基板上に格子状に
配設された複数の電極に、はんだバンプを介して電子部
品が実装された電子部品の実装構造において、前記複数
の電極のうちで最外周の四隅の電極は、前記はんだバン
プの根元部が前記基板の深さ方向に埋まる窪み部を有す
ることを特徴とする。以上のような請求項3記載の発明
では、アンダーコートを必要とせずに、最外周の四隅の
はんだバンプと電極との接合部の強度を高めることがで
きるので、実装基板の生産性が向上し、コストを低減す
ることができる。
【0015】
【発明の実施の形態】本発明の実施の形態を、図1及び
図2を参照して以下に説明する。なお、図3〜5に示し
た従来技術と同様の部材は同一の符号を付して、説明を
省略する。
【0016】(1)実施の形態の構成 本実施の形態は、図1及び図2に示すように、プリント
配線板10上に設けられた電極部20の一部を、特殊形
状としたものである。すなわち、プリント配線板10上
には、LSIパッケージ1のはんだバンプ2が接合され
る電極部20が、格子状に配設されている。これらの電
極部20のうち、最外周の四隅の電極21以外の電極2
2は、全て円形平面状に形成されている。
【0017】一方、最外周の四隅の電極21は、図2に
示すように、窪み部21aを有する構成となっている。
この窪み部21aは、次のように形成されている。ま
ず、プリント配線板10の樹脂層に、平面方向から見て
円形であるが、縦断面が台形状の孔部10aを形成す
る。この孔部10aは、例えば、一般に多層基板の内層
間を接続するためのビア形成に用いられるフォトエッチ
ング法、レーザ加工法、ドリル法、プレス法などの周知
の方法により形成することができる。
【0018】そして、この孔部10a上に、銅箔層及び
電極めっき層から成る電極21を形成する。この電極2
1は、周知の方法によって形成することができる。例え
ば、プリント配線板10の樹脂層に孔部10aを形成し
た後、エッチングによって銅箔層の導体パターンを形成
し、さらにその上に、電解若しくは無電解めっきによっ
て電極めっき層を形成することによって構成できる。こ
のように形成される電極21の窪み部21aは、底部が
平面であり、上方に従って径が広がっているとともに、
内側面が滑らかな傾斜曲面であるテーパ形状となってい
る。
【0019】(2)実施の形態の作用 以上のような本実施の形態において、LSIを実装する
手順を以下に説明する。すなわち、LSIパッケージ1
の裏面に構成された微小なはんだバンプ2が、プリント
配線板10上の電極部20に接するように、LSIパッ
ケージ1をプリント配線板10上に載せる。そして、リ
フローソルダリングによって、はんだバンプ2と電極部
20とを接合させる。
【0020】このとき、図2に示すように、最外周の四
隅の電極21にも、対応する位置のはんだバンプ2が接
合されるが、当該箇所のはんだバンプ2の根元部は、電
極21の窪み部21a内に隙間無く流れ込むので、窪み
部21aの内底面及び内側面に対する広い接着面を有す
ることになる。
【0021】(3)実施の形態の効果 以上のような本実施の形態によれば、最外周の四隅にお
けるはんだバンプ2の根元部が、窪み部21a内に埋ま
るので、はんだバンプ2がプリント配線板10の深さ方
向に食い込むことになり、接着面積が増大する。このた
め、最外周の四隅に、従来の平面形状の電極を使用する
場合に比べて、応力集中やひずみ集中が緩和され、プリ
ント配線板10に加わる熱的なストレスや、撓み、曲げ
などの機械的なストレスに対する耐性が増し、LSIパ
ッケージ1との接合の信頼性が向上する。特に、窪み部
21aが上記のような形状なので、はんだバンプ2が流
入しやすく、隙間が生じることなく埋まるため、非常に
高い強度と信頼性が得られる。
【0022】また、上記の電極21は、最外周の四隅に
のみ形成すればよいので、プリント配線板10の製造機
械の処理工数、完成時の検査工数の増大を抑えることが
でき、プリント配線板10の生産性維持、製造コストの
節約を実現できる。そして、孔部10aや電極21は、
周知の方法によって形成することができ、特殊な製法を
用いる必要がなく、はんだバンプ2と電極21との接合
も他の電極22と同時に行うことができるので、実装基
板の量産性及び経済性に優れている。
【0023】また、上記のように、はんだバンプ2の接
合部の強度が向上するので、樹脂を充填するアンダーコ
ートが不要となる。このため、樹脂選択の手間がかから
ず、充填作業を省略できるので、より一層の量産性向上
やコスト低減につながる。さらに、不良チップをリペア
する作業も容易となる。
【0024】また、本実施の形態は、プリント配線板1
0側の電極21の構造を改良することによって対処して
いるので、あらゆるメーカーのLSIパッケージ1に普
遍的に対応することができ、異なるLSIメーカーの製
品の混載実装であっても容易に行うことができる。
【0025】(4)他の実施の形態 本発明は以上のような実施の形態には限定されず、各部
材の形状、大きさ、数量、材質等は適宜変更可能であ
る。例えば、最外周の四隅に形成する電極の窪み部の形
状は、上記の実施の形態の形状には限定されない。例え
ば、上方に向かって径が広がる半球状や円錐形状の窪み
であってもよい。
【0026】また、最外周の四隅の電極形状を、他の箇
所の電極に適用してもよい。例えば、最外周の電極のみ
若しくは全ての電極に窪み部を形成すれば、さらに接合
強度を強化することができる。なお、格子状の電極配設
には、方形状や円形状に全て配設した場合ばかりでな
く、中抜きの枠状(略ロの字状)やリング状に配設した
場合も含まれる。さらに、本発明は、複数のはんだバン
プを備えたあらゆる電子部品に適用可能である。
【0027】また、電極やプリント配線板の材料につい
ては、周知のあらゆるものが適用できる。そして、電極
の形成方法やはんだ付け方法は、上記の実施の形態で示
したものには限定されず、周知のあらゆる方法によって
形成することができる。さらに、はんだ付けを行う前
に、プラズマ処理によって窪み部内を洗浄すれば、さら
に接合強度が強く、信頼性の高い製品を構成することが
できる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
格子状に配設されたはんだバンプを介して、電子部品を
実装する場合に、四隅のはんだバンプの根元部に集中す
る応力やひずみを緩和することによって、接合強度を高
めた電子部品の実装用基板及びその実装構造を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の電子部品の実装構造の第1の実施の形
態におけるプリント配線板を示す平面図である。
【図2】図1の実施の形態におけるはんだバンプと電極
との接合部を示す縦断面図である。
【図3】はんだバンプを電極とするLSIパッケージの
一例を示す下面図である。
【図4】従来の電子部品の実装構造の一例を示す側面図
である。
【図5】図4の従来技術におけるはんだバンプと電極と
の接合部を示す縦断面図である。
【符号の説明】
1…LSIパッケージ 2…はんだバンプ 3,10…プリント配線板 3a,21,22…電極 10a…孔部 4…アンダーコート 20…電極部 21a…窪み部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 はんだバンプを介して電子部品が実装さ
    れる複数の電極が、格子状に配設された電子部品の実装
    用基板において、 前記複数の電極のうちで最外周の四隅の電極は、前記は
    んだバンプの根元部が埋まる窪み部を有することを特徴
    とする電子部品の実装用基板。
  2. 【請求項2】 前記窪み部は、平面方向から見て円形で
    あり、上方に従って径が広がるテーパ形状であることを
    特徴とする請求項1記載の電子部品の実装用基板。
  3. 【請求項3】 基板上に格子状に配設された複数の電極
    に、はんだバンプを介して電子部品が実装された電子部
    品の実装構造において、 前記複数の電極のうちで最外周の四隅の電極は、前記は
    んだバンプの根元部が前記基板の深さ方向に埋まる窪み
    部を有することを特徴とする電子部品の実装構造。
JP2000070536A 2000-03-14 2000-03-14 電子部品の実装用基板及び実装構造 Pending JP2001267717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000070536A JP2001267717A (ja) 2000-03-14 2000-03-14 電子部品の実装用基板及び実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000070536A JP2001267717A (ja) 2000-03-14 2000-03-14 電子部品の実装用基板及び実装構造

Publications (1)

Publication Number Publication Date
JP2001267717A true JP2001267717A (ja) 2001-09-28

Family

ID=18589255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000070536A Pending JP2001267717A (ja) 2000-03-14 2000-03-14 電子部品の実装用基板及び実装構造

Country Status (1)

Country Link
JP (1) JP2001267717A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191436A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド 基板、電子基板および電子基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191436A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド 基板、電子基板および電子基板の製造方法
US11094658B2 (en) 2019-05-22 2021-08-17 Lenovo (Singapore) Pte. Ltd. Substrate, electronic substrate, and method for producing electronic substrate

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
JP2004260138A (ja) 半導体装置及びその製造方法
JP2000260912A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP4720438B2 (ja) フリップチップ接続方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2005129663A (ja) 多層配線基板
JP4494249B2 (ja) 半導体装置
JP2011171427A (ja) 積層型半導体装置
JP2007294560A (ja) 半導体装置およびその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JPH0437148A (ja) Lsiモジュールの製造方法
JP2001267717A (ja) 電子部品の実装用基板及び実装構造
TWI496250B (zh) 封裝基板及其製法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2001320145A (ja) 電子部品の実装構造および実装方法
JP3563170B2 (ja) 半導体装置の製造方法
JP2001339151A (ja) バンプによる電子部品の実装方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JP2004087922A (ja) 半導体パッケージ用基板とその製造方法