JP2005129663A

JP2005129663A - 多層配線基板

Info

Publication number: JP2005129663A
Application number: JP2003362361A
Authority: JP
Inventors: Kazuhiro Umemoto; 一寛梅本
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2003-10-22
Filing date: 2003-10-22
Publication date: 2005-05-19
Also published as: US20050087364A1; US7078629B2

Abstract

【課題】導体チップがフリップチップボンディングされる多層基板において、半導体チップと多層基板の間の熱膨張係数の差に起因して、パッド電極部分の基板中に発生するクラックを防止する。
【解決手段】本発明の多層配線基板は、半導体チップの外周２９に近い位置の電極に対応する電極パッド２２が、横長の形状を有し、さらにソルダーレジスト２３の開口３５が横長の形状よりも小さく、かつ開口の中心Ｂが横長の形状の中心Ａよりも半導体チップの中心の方向３０にずれて位置する（Ｌ４）という特徴を有する。したがって、本発明の多層配線基板は、実装される半導体チップの周辺部に近い基板上の電極パッド部分（Ｌ３）に加わる熱応力（ストレス）が緩和される。その結果、本発明の多層配線基板は、半導体チップと多層基板の間の熱膨張係数の差に起因して、半導体チップの周辺部に近い電極パッド２２部分の基板２１中に発生するクラックを防止することができる。
【選択図】図４

Description

本発明は、一般的には、プリント配線板に関し、より詳細には、フリップチップボンディングにより半導体チップが搭載（マウント）される多層配線基板に関する。

フリップチップボンディング（FCB:Flip Chip Bonding、以下FCBと略す。）は、半導体チップを半田を用いて基板上の電極に接合する技術である。FCBはＣ４ボンディングとも呼ばれる。図１は、従来のFCBによる接合後の半導体チップと多層配線基板の状態を示す図である。多層配線基板は配線層と絶縁層が交互に積層された基板である。多層配線基板は多層基板あるいはビルドアップ基板とも呼ばれる。基板１の最上層である絶縁層２の表面にパッド電極３がある。パッド電極３は半導体チップ５の電極の位置に対応して設けられる。パッド電極３のFCB接合４の部分を除いて、基板１はソルダーレジスト６で覆われる。パッド電極３の表面上のソルダーレジスト５の開口において、半田接合であるFCB接合４により、半導体チップ５の電極と基板上のパッド電極３が電気的に接合される。半導体チップ５と基板の接合を補強するために、アンダーフィルと呼ばれる樹脂７が半導体チップ５と基板の間に充填される。

半導体チップがFCB接合された多層配線基板は、温度変化に対する信頼性を検査するために、温度サイクル試験にかけられる。温度サイクル試験において、図１の符号１０で示すクラックがパッド電極３部分の基板中に発生する。クラック１０は半導体チップ５と基板１の間の熱膨張係数の差に起因して発生する。クラック１０は特に半導体チップ５の端面１１に近いパッド電極３で発生する。クラック１０は半導体チップ５の中心方向１２においては発生しない。半導体チップ５の端面１１に近いパッド電極３でクラック１０が発生する理由は、温度サイクルの冷却時に大きい応力（ストレス）が半導体チップ５の端面１１付近に集中して加わるからである。この応力は、半導体チップ５と多層基板１の間の熱膨張の差に起因する。一旦発生したクラック１０は基板内で伝播し、パッド電極３の下の多層基板中の配線層を切断する。その結果、多層配線基板中の回路の動作不良（断線）が起こる。

半導体素子とプリント基板の熱膨張の差により半田バンプに発生するクラックを防止するための技術が、日本国の公開特許公報、特開平9-102517に開示されている。この公報では、半田バンプが載る半導体素子の電極の形状を、半導体素子の膨張方向に合わせるように長い楕円形状にしている。その結果、半導体素子の膨張方向における半田バンプの接合面積が大きくなり、半田バンプの根元への応力の集中が緩和される。

しかし、この公報は、半田バンプに発生するクラックを防止するための技術を開示するものであり、パッド電極部分の基板中に発生するクラック１０（図１）を防止するための技術を開示するものではない。
特開平9-102517

本発明の目的は、半導体チップがフリップチップボンディングされる多層基板において、半導体チップと多層基板の間の熱膨張係数の差に起因して、パッド電極部分の基板中に発生するクラックを防止することである。

本発明の目的は、半導体チップがフリップチップボンディングされる多層基板において、温度変化によって発生する回路の動作不良（断線）を減少させることにより、多層基板の温度変化に対する信頼性を向上させることである。

本発明は、半導体チップが半田接合される多層配線基板であって、絶縁層と、絶縁層上に、接合される半導体チップの複数の半田バンプの各々に対応するように設けられた複数の電極パッドと、絶縁層と複数の電極パッドを覆うソルダーレジスト層と、各電極パッドを覆うソルダーレジストに設けられた、電極パッドの表面に至る開口と、ソルダーレジストの開口に充填された半田とを含み、半田接合される半導体チップの外周に近い位置の半田バンプに対応する電極パッドは、横長の形状を有し、さらにソルダーレジストの開口は横長の形状よりも小さく、かつ開口の中心は横長の形状の中心よりも接合される半導体チップの中心の方向にずれて位置することを特徴とする多層配線基板である。

本発明は、絶縁層と、絶縁層上の複数の電極パッドと、絶縁層と複数の電極パッドを覆うソルダーレジスト層と、各電極パッドを覆うソルダーレジストに設けられた、電極パッドの表面に至る開口と、複数の電極パッドの各々に対応するように設けられた複数の電極を有する半導体チップと、各開口を充填するとともに、各電極パッドとその電極パッドに対応する半導体チップの各電極を接続する半田接合とを含み、半導体チップの外周に近い位置の電極に対応する電極パッドは、横長の形状を有し、さらにソルダーレジストの開口は横長の形状よりも小さく、かつ開口の中心は横長の形状の中心よりも半導体チップの中心の方向にずれて位置することを特徴とする、半導体チップが実装された多層配線基板である。

本発明の多層配線基板において、電極パッドは楕円形状を有し、ソルダーレジストの開口は円形状を有する。

本発明の多層配線基板は、半導体チップの外周に近い位置の電極に対応する電極パッドが、横長の形状を有し、さらにソルダーレジストの開口が横長の形状よりも小さく、かつ開口の中心が横長の形状の中央よりも半導体チップの中心の方向にずれて位置するという特徴を有する。したがって、本発明の多層配線基板は、実装される半導体チップの周辺部に近い基板上の電極パッド部分に加わる熱応力（ストレス）が緩和される。その結果、本発明の多層配線基板は、半導体チップと多層基板の間の熱膨張係数の差に起因して、半導体チップの周辺部に近い電極パッド部分の基板中に発生するクラックを防止することができる。

本発明の多層配線基板は、熱膨張差に起因するクラックによって発生する回路の断線不良が低く、温度変化に対する信頼性が高い。

図２は、本発明のFCBによる接合前の半導体チップと多層配線基板の状態を示す図である。多層配線基板は配線層と絶縁層が交互に積層された基板である。多層配線基板は多層基板あるいはビルドアップ基板とも呼ばれる。基板２０の最上層である絶縁層２１の表面にパッド電極２２がある。パッド電極２２は半導体チップ２５の半田バンプ２６の位置に対応して設けられる。パッド電極２２は、通常の工程、例えば銅メッキ後のパターン化（フォトリソグラフィ）により形成する。パッド電極２２のFCB接合部分を除いて、基板２０はソルダーレジスト２３で覆われる。ソルダーレジスト２３の開口は、通常の工程、例えばソルダーレジスト塗布後のパターン化（フォトリソグラフィ）により形成する。パッド電極２２の表面のソルダーレジスト２３の開口に、錆びを防ぐための保護膜（ＯＳＰ）及び半田２４が設けられる。半田バンプ２６および半田２４で用いられる半田の種類はＰｂ−Ｓｎ系、Ｐｂフリー系等、いかなる種類であってもよい。

図３はFCB接合後の半導体チップと多層配線基板の状態を示す図である。リフロー工程において、図２の基板上の半田２４と半導体チップ２５の半田バンプ２６を溶融させて、図３の半田接合２７を形成する。この半田接合２７は、半導体チップ２５と基板２０上のパッド電極２２とを電気的に接続する。半導体チップ２５と基板の接合を補強するために、アンダーフィルと呼ばれる樹脂２８が半導体チップ２５と基板の間に形成される。

図４は半導体チップの外周（端面）２９（図３）に近い位置の電極に対応する電極パッド２２の様子を示す図である。上面の図からわかるように、電極パッド２２は、半導体チップの外周の方向２９へ伸びる横長の形状を有する。図４の例では、電極パッド２２は楕円形状を有するが、これに限られたわけではなく、横長な形状であれば、長方形などの他の形状であってもよい。符号３５はパッド上のソルダーレジスト２３の開口を示す。図４の例では、開口３５は円形状を有するが、これに限られたわけではなく、正方形、楕円形などの他の形状であってもよい。

開口３５は電極パッド２２の形状よりも小さい。開口３５の中心Ｂは電極パッド２２の中心Ａよりも半導体チップの中心の方向３０にずれて位置する。その結果、開口３５よりも半導体チップの外周（端面）方向２９での電極パッド２２の面積が大きくなる。すなわち、半田接合されない電極パッド２２の部分（Ｌ３）が、開口３５よりも半導体チップの外周（端面）方向２９で確保される。

半導体チップの外周方向２９での半田接合されない電極パッド２２の面積の増加により、電極パッド部分に加わる熱応力が緩和（分散）される。その結果、半導体チップと多層基板の間の熱膨張係数の差に起因して、電極パッド部分の基板中に発生するクラック（図１の符号１０）を防止することができる。なお、開口３５の中心Ｂの位置は、電極パッド２２のサイズ、開口のサイズ、熱応力の大きさなどのパラメータから決まるが、少なくとも電極パッド２２の中心Ａよりも半導体チップの中心の方向３０にずれて位置することが必要となる。

実際に図４の形状を持つ電極パッドを有するFCB接合後の多層配線基板を試作した。試作した電極パッド２２の寸法（図４のL1〜L6）は以下のとおりである。寸法の単位はマイクロメータである。
・パッド22の横の長さ：L1=160〜220
・パッド22の縦の長さ：L2=140〜160
・開口35の直径：L5=100マイクロメータ
・パッド22の中心Aと開口中心Bの間隔：L4=10〜40
・開口35端部とパッド22端部の間隔：L6=20〜30
試作した多層配線基板を温度サイクル試験（−55度と125度の間で1250サイクル）にかけた結果、図１のクラック１０に相当するクラックはまったく発生しないことを確認した。

従来のFCB接合後の半導体チップと多層配線基板の状態を示す図である。本発明のFCB接合前の半導体チップと多層配線基板の状態を示す図である。本発明の本発明のFCB接合後の半導体チップと多層配線基板の状態を示す図である。本発明の半導体チップの外周に近い位置の電極に対応する電極パッドの様子を示す図である。

符号の説明

１、２０基板
２、２１絶縁層
３、２２電極パッド
４、２７半田接合
５、２５半導体チップ
６、２３ソルダーレジスト
７、２８アンダーフィル
１０クラック
１１、２９半導体チップの端面（外周）
１２、３０半導体チップの中心方向
２４半田
２６半田バンプ
３５ソルダーレジストの開口

Claims

半導体チップが半田接合される多層配線基板であって、
絶縁層と、
前記絶縁層上に、接合される半導体チップの複数の半田バンプの各々に対応するように設けられた複数の電極パッドと、
前記絶縁層と前記複数の電極パッドを覆うソルダーレジスト層と、
前記各電極パッドを覆うソルダーレジストに設けられた、電極パッドの表面に至る開口と、
前記ソルダーレジストの開口に充填された半田とを含み、
前記半田接合される半導体チップの外周に近い位置の半田バンプに対応する電極パッドは横長の形状を有し、さらに前記ソルダーレジストの開口は前記横長の形状よりも小さく、かつ前記開口の中心は前記横長の形状の中心よりも前記接合される半導体チップの中心の方向にずれて位置することを特徴とする、多層配線基板。
前記電極パッドは楕円形状を有し、前記ソルダーレジストの開口は円形状を有する、請求項１の多層配線基板。
絶縁層と、
前記絶縁層上の複数の電極パッドと、
前記絶縁層と前記複数の電極パッドを覆うソルダーレジスト層と、
前記各電極パッドを覆うソルダーレジストに設けられた、電極パッドの表面に至る開口と、
前記複数の電極パッドの各々に対応するように設けられた複数の電極を有する半導体チップと、
前記各開口を充填するとともに、前記各電極パッドとその電極パッドに対応する前記半導体チップの各電極を接続する半田接合とを含み、
前記半導体チップの外周に近い位置の電極に対応する電極パッドは横長の形状を有し、さらに前記ソルダーレジストの開口は前記横長の形状よりも小さく、かつ前記開口の中心は前記横長の形状の中心よりも前記半導体チップの中心の方向にずれて位置することを特徴とする、半導体チップが実装された多層配線基板。
前記電極パッドは楕円形状を有し、前記ソルダーレジストの開口は円形状を有する、請求項３の多層配線基板。