JP3829609B2 - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造 Download PDFInfo
- Publication number
- JP3829609B2 JP3829609B2 JP2000292153A JP2000292153A JP3829609B2 JP 3829609 B2 JP3829609 B2 JP 3829609B2 JP 2000292153 A JP2000292153 A JP 2000292153A JP 2000292153 A JP2000292153 A JP 2000292153A JP 3829609 B2 JP3829609 B2 JP 3829609B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- underfill
- pads
- wiring board
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体チップの実装構造に関する。
【０００２】
【従来の技術】
例えば、携帯型の電話機や腕時計などの電子機器においては、小型化、軽量化、および高密度化が要望されている。これに伴って、電子機器に組み込まれる半導体素子においては、その集積度がますます増大し、多ピン、狭ピッチ化が進み、その実装においては、半導体素子をベアチップのまま配線基板上に搭載する傾向にある。また、配線基板においては、高密度化に伴って多層化する傾向にあり、これにより多層配線基板が用いられている。この多層配線基板としては、例えば、配線が形成された基板材を複数積層し、各基板材に非貫通の接続穴部（インターステシャルビアホール；以下ＩＶＨと略記する）を形成し、これらＩＶＨにより上下に対応して接続を必要とする配線同士を電気的に接続した構造のものである。
【０００３】
このような多層配線基板の上面に半導体チップを搭載する場合には、ＣＳＰ（チップサイズパッケージ）やＢＧＡ（ボールグリッドアレイ）などの半導体チップの裏面に設けられた複数のバンプ電極を、多層配線基板の上面に設けられた複数のパッドに接続した後、半導体チップと多層配線基板との間にアンダーフィルを充填させ、これにより半導体チップを多層配線基板上に固定している。
図１８〜図２０は、従来の半導体チップの実装構造の一例を示した図である。多層配線基板１は、図１９に示すように、上から順に、第１〜第３基板材２〜４を積層した構造になっている。
【０００４】
各基板材２〜４は、耐熱性繊維とエポキシ樹脂などを組み合わせた絶縁性を有する複合材料からなり、各基板材２〜４の表面には、銅箔を所定形状にパターニングしてなる第１〜第４配線５〜８がそれぞれ上から順に形成されている。また、各基板材２〜４には、それぞれＩＶＨ９が形成されている。これらＩＶＨ９は、図１９に示すように、各基板材２〜４に微細な貫通穴加工を施し、その内部に導電ペーストなどの導電材を設けた構造で、各基板材２〜４の上下に対応して接続を必要とする各配線５〜８を電気的に接続している。
【０００５】
また、この多層配線基板１の上面、つまり最上面の第１基板材２の上面には、図１８および図１９に示すように、複数のパッド１０が縦横にマトリクス状に配列されて形成されている。これらパッド１０は、それぞれ四角形状に形成されており、これらパッド１０のうち、最外周に位置する各パッド１０は、最上面の第１基板材２上に形成された各第１配線５とそれぞれ接続されている。また、これら最外周に位置する各パッド１０よりも内側に位置する各パッド１０は、図１９に示すように、それぞれＩＶＨ９によって第１〜第４配線５〜８のいずれかに接続されている。なお、多層配線基板１の最上面の第１基板材２の上面には、各パッド１０および各第１配線５を覆ってレジスト膜１１が形成されている。このレジスト膜１１はソルダーレジストであり、各パッド１０の中央部分に位置する箇所に開口部１２が形成されている。また、多層配線基板１の最下面の第３基板材５の下面にも、レジスト膜１３が各第４配線８を覆って設けられている。
【０００６】
一方、多層配線基板１上に搭載される半導体チップ１４は、ＣＳＰなどであり、その裏面（図１９では下面）に複数のバンプ電極１５が、多層配線基板１の各パッド１０と同様、縦横にマトリクス状に配列されて形成されている。これらバンプ電極１５は、それぞれ半田ボールであり、半導体チップ１４の下面から所定の厚み（高さ）で下方に突出している。
この半導体チップ１４を多層配線基板１上に搭載する場合には、半導体チップ１４の下面の各バンプ電極１５をレジスト膜１１の各開口部１２に挿入させて多層配線基板１の各パッド１０に対応させ、この状態で各バンプ電極１５を各パッド１０に接合する。このときには、各バンプ電極１５の厚みによって、半導体チップ１４の下面と多層配線基板１の最上面のレジスト膜１１との間に隙間ができる。この状態で、半導体チップ１４と多層配線基板１との隙間にエポキシ樹脂などのアンダーフィル１６を流入させて充填させることにより、半導体チップ１４を多層配線基板１上に固定している。
【０００７】
【発明が解決しようとする課題】
このような半導体チップ１４の実装構造では、多層配線基板１のパッド１０が衝撃などのストレスによって第１基板材２から剥離するのを防ぐために、第１基板材２に対するパッド１０の接合面積を大きくして、第１基板材２に対するパッド１０の接合強度を高めている。
しかしながら、このような実装構造では、第１基板材２に対する各パッド１０の接合面積を大きくすると、各パッド１０間の隙間が狭くなるため、半導体チップ１４の下面と多層配線基板１の最上面との間にアンダーフィル１６を充填させるときに、パッド１０間の隙間にアンダーフィル１６が進入しにくく、確実にアンダーフィル１６を充填させることができず、このため多層配線基板１に対する半導体チップ１４の固定強度が低下し、固定状態が不安定になるという問題がある。
【０００８】
この発明の課題は、半導体チップと配線基板との間にアンダーフィルを円滑に進入させて、確実に半導体チップを配線基板上に固定させることである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体チップの裏面に設けられた複数のバンプ電極を、配線基板の上面に設けられた複数のパッドに接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填させてなる半導体チップの実装構造において、
前記配線基板の前記複数のパッドをそれぞれ四角形状に形成して各辺部を縦横に揃えた状態で配列し、この配列された前記複数のパッドのうち、最外周に位置するパッドの外側の各辺部に対応する前記半導体チップの４辺部のうち、少なくとも１辺部側から前記アンダーフィルを前記半導体チップと前記配線基板との間に充填すると共に、前記複数のパッドの各コーナ部のうち、少なくとも前記アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したことを特徴とする。
【００１０】
請求項１に記載の発明によれば、配線基板に対する各パッドの接合強度を確保するために、各パッドを大きく形成し、これにより各パッド間の隙間が狭くなっても、アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したので、半導体チップと配線基板との間にアンダーフィルを充填するときに、アンダーフィルを各パッド間に円滑に進入させることができ、これにより確実にアンダーフィルを充填させることができ、半導体チップを配線基板上に確実に固定させることができる。特に、複数のパッドの各コーナ部が対応する交差点部分では、各コーナ部に形成された傾斜形状の隅切り部によって、各パッド間の隙間を広く形成することができ、これにより各交差点部分にアンダーフィルが進入しやすく、しかも各交差点部分に進入したアンダーフィルを進行方向に円滑に分岐させることができる。
【００１１】
この場合、請求項２に記載のごとく、複数のパッドのうち、最外周の隅部に位置するパッドの最外部のコーナ部を除いて、すべてのパッドのコーナ部に隅切り部を形成したことことにより、半導体チップと配線基板との間にアンダーフィルを充填するときに、半導体チップの４辺部のうち、そのすべての辺部またはそのいずれかの辺部からでもアンダーフィルを円滑に充填することができる。また、請求項３に記載のごとく、複数のパッドのうち、少なくとも最外周の隅部に位置するパッドを、その外側縁が半導体チップの外形とほぼ一致する大きさに形成すれば、最外周の隅部に位置するパッドによって半導体チップを位置合わせすることができ、これにより半導体チップのバンプ電極と配線基板のパッドとを正確に位置合わせすることができる。
【００１２】
また、請求項４に記載のごとく、複数のパッドのうち、最外周に位置するパッドを、その外側縁がアンダーフィルの塗布範囲の外周とほぼ一致する大きさに形成し、かつ最外周の隅部に位置するパッドに半導体チップの位置合わせ部を設ければ、最外周の隅部に位置するパッドに設けられた半導体チップの位置合わせ部によって、半導体チップを容易に位置合わせすることができ、また最外周に位置するパッドによって、アンダーフィルの塗布範囲を確認することができ、これによりアンダーフィルを必要以上に塗布しないようにすることができる。
【００１３】
また、請求項５に記載のごとく、複数のパッドの外周側に位置する配線基板の上面に半導体チップの位置合わせ部を設けると共に、アンダーフィルの塗布範囲の外周に位置する配線基板の上面にアンダーフィルの流れ止め部を設ければ、配線基板上の半導体チップの位置合わせ部により半導体チップを容易に位置合わせすることができると共に、配線基板上のアンダーフィルの流れ止め部により、アンダーフィルの塗布範囲外にアンダーフィルが流出するのを防ぐことができ、これによりアンダーフィルの不必要な塗布を防ぐことができる。
【００１４】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図４を参照して、この発明の半導体チップの実装構造の第１実施形態について説明する。なお、図１８〜図２０に示された従来例と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、所定箇所の各パッド２０のコーナ部に傾斜形状の隅切り部２１を形成した構造で、これ以外は従来例とほぼ同じ構造になっている。
この場合、アンダーフィル１６は、図１および図２に示すように、多層配線基板１上に半導体チップ１４が配置された状態で、半導体チップ１４の左辺側の一方向のみから半導体チップ１４と多層配線基板１との間に流入して充填される。
【００１５】
そして、多層配線基板１の第１基板材２上の各パッド２０のうち、図２において最外周部に位置するパッド２０は、その内側の各コーナ部に傾斜形状の隅切り部２１が形成されていると共に、アンダーフィル１６が充填される半導体チップ１４の左辺側に位置するパッド２０の外側の各コーナ部にも傾斜形状の隅切り部２１が形成されている。また、最外周部よりも内側に位置してＩＶＨ９が接続するパッド２０は、図２および図４に示すように、そのすべてのコーナ部に傾斜形状の隅切り部２１が形成されている。
【００１６】
これにより、各パッド２０のコーナ部のうち、少なくともアンダーフィル１６の進入方向における上流側に位置する各コーナ部に隅切り部２１が形成されることになる。また、各パッド２０の各コーナ部の隅切り部２１が対応する交差点部分では、図２に示すように、各パッド２０間の隙間が広く形成されている。
さらに、最外周部に位置するパッド２０のうち、四隅のパッド２０よりも外周側に位置する箇所の多層配線基板１の第１基板材２上には、図３に示すように、半導体チップ１４の位置合わせ凸部２２が第１配線５と同じ銅箔によって形成され、レジスト膜１１によって覆われている。
【００１７】
このような半導体チップ１４の実装構造では、半導体チップ１４の各バンプ電極１５と多層配線基板１の各パッド２０とを接合させた状態で、半導体チップ１４と多層配線基板１との間にアンダーフィル１６を半導体チップ１４の左辺側から充填するときに、多層配線基板１に対する各パッド２０の接合強度を確保するために、各パッド２０の接合面積を大きく形成し、これにより各パッド２０間の隙間が狭くなっても、アンダーフィル１６の進入方向における上流側の各コーナ部に傾斜形状の隅切り部２１が形成されているので、アンダーフィル１６を各パッド２０間に円滑に進入させることができる。
【００１８】
すなわち、アンダーフィル１６が進入する半導体チップ１４の左辺側では、これに対応する左辺側のパッド２０の外側の各コーナ部に傾斜形状の隅切り部２１が形成されているので、これら隅切り部２１によってアンダーフィル１６を各パッド２０間に円滑に進入させることができる。また、各パッド２０の各コーナ部の隅切り部２１が対応する交差点部分では、図２に示すように、各パッド２０間の隙間が広く形成されているので、各交差点部分にアンダーフィル１６が進入しやすく、しかも各交差点部分に進入したアンダーフィル１６を進行方向である右方向、および進行方向と直交する上下方向の３方向に円滑に分岐させることができる。
【００１９】
このように、この半導体チップ１４の実装構造によれば、アンダーフィル１６を各パッド２０間に円滑に進入させることにより、半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができる。また、多層配線基板１の第１基板材２上に半導体チップ１４の位置合わせ凸部２２が設けられているので、この位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができ、これにより半導体チップ１４の各バンプ電極１５と多層配線基板１の各パッド２０とを正確に位置合わせすることができる。
【００２０】
なお、上記第１実施形態では、アンダーフィル１６を半導体チップ１４の左辺側の一方向のみから流入させて充填する場合について述べたが、これに限らず、例えば図５〜図１０に示すように、アンダーフィル１６を半導体チップ１４の複数方向から流入させて充填するように構成しても良い。
すなわち、図５および図６に示された第１変形例では、アンダーフィル１６を半導体チップ１４の左辺側と右辺側の２方向から充填する場合であり、最外周部に位置するパッド２０のうち、半導体チップ１４の左辺側および右辺側に位置する各パッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の左辺側と右辺側の２方向からアンダーフィル１６を円滑に流入させて充填させることができる。
【００２１】
また、図７および図８に示された第２変形例では、アンダーフィル１６を半導体チップ１４の左辺側、右辺側、下辺側の３方向から充填する場合であり、最外周部に位置するパッド２０のうち、半導体チップ１４の左辺側、右辺側、および下辺側に位置する各パッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の左辺側、右辺側、下辺側の３方向からアンダーフィル１６を円滑に流入させて充填させることができる。
【００２２】
さらに、図９および図１０に示された第３変形例では、アンダーフィル１６を半導体チップ１４の左右上下の４辺側の４方向から充填する場合であり、最外周部に位置するパッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の４辺側の４方向からアンダーフィル１６を円滑に流入させて充填させることができる。なお、この場合には、必ずしも４方向から流入させる必要はなく、いずれかの方向からアンダーフィル１６を流入させても良い。
【００２３】
［第２実施形態］
次に、図１１および図１２を参照して、この発明の半導体チップの実装構造の第２実施形態について説明する。この場合には、図１〜図４に示された第１実施形態と同一部分に同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、最外周部における四隅の各パッド２３の形状が第１実施形態と異なり、これ以外は第１実施形態とほぼ同じ構造になっている。
【００２４】
すなわち、多層配線基板１の第１基板材２上の各パッド２０のうち、図１１に示すように、最外周部における四隅の各パッド２３は、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成されている。つまり、四隅の各パッド２３は、これ以外の最外周部の各パッド２０よりも外側に突出して大きく形成されている。
この場合、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０、２３の各コーナ部は、最外周部における四隅の各パッド２３の最も外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００２５】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０および２３間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができるほか、特に最外周部における四隅の各パッド２３を、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成したので、第１実施形態のように位置合わせ凸部２２を別に設けなくても、最外周部における四隅の各パッド２３によって半導体チップ１４を多層配線基板１上に位置合わせすることができると共に、四隅の各パッド２３を大きく形成したので、多層配線基板１に対する四隅の各パッド２０の接合強度をも高めることができる。
【００２６】
なお、上記第２実施形態では、多層配線基板１上の最外周部における四隅の各パッド２３を大きく形成した場合について述べたが、これに限らず、例えば図１３に示すように構成しても良い。すなわち、この図１３に示された変形例は、最外周部に位置するすべての各パッド２４を、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成した構造になっている。このようにすれば、最外周部に位置するすべての各パッド２４によって半導体チップ１４を多層配線基板１上に位置合わせすることができると共に、多層配線基板１に対する最外周部の各パッド２４の接合強度をも高めることができる。
【００２７】
［第３実施形態］
次に、図１４を参照して、この発明の半導体チップの実装構造の第３実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上に半導体チップ１４の位置合わせ凸部２２を設けると共に、この位置合わせ凸部２２よりも外側に位置する箇所の多層配線基板１上に、アンダーフィル１６の塗布範囲を規制するためのアンダーフィル１６の流れ止め部２５を設けた構造で、これ以外は第１実施形態とほぼ同じ構造になっている。
【００２８】
すなわち、アンダーフィル１６の流れ止め部２５は、多層配線基板１上におけるアンダーフィル１６の塗布範囲の外周に位置する四隅および各辺部にそれぞれ設けられている。この場合、各辺部に位置する各流れ止め部２５は、各辺部のほぼ中間部分に位置して設けられている。このため、第１基板材２の上面に形成された第１配線５は、各辺部の流れ止め部２５を避けて形成されている。
また、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０の各コーナ部は、最外周部における四隅の各パッド２０の最も外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００２９】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができると共に、多層配線基板１上に設けられた位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができるほか、特にアンダーフィル１６の塗布範囲の外周に位置する箇所の多層配線基板１上に設けられたアンダーフィル１６の流れ止め部２５により、アンダーフィル１６の塗布範囲外にアンダーフィル１６が流出するのを規制することができ、これによりアンダーフィル１６の不必要な塗布を防ぐことができる。
【００３０】
［第４実施形態］
次に、図１５を参照して、この発明の半導体チップの実装構造の第４実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、最外周部に位置する各パッド２６をアンダーフィル１６の塗布範囲程度に大きく形成した構造で、これ以外は第１実施形態とほぼ同じ構造になっている。
【００３１】
すなわち、多層配線基板１の第１基板材２上の各パッド２０のうち、図１５に示すように、最外周部に位置する各パッド２６は、その外側縁がアンダーフィル１６の塗布範囲の外周とほぼ一致する大きさに形成されている。この場合、アンダーフィル１６の塗布範囲は、半導体チップ１４の外形よりも十分に大きく設定されている。また、これら最外周部に位置する各パッド２６のうち、四隅に位置するパッド２６には、半導体チップ１４の外形の四隅にほぼ一致する位置合わせ凹部２７が設けられている。また、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０、２６の各コーナ部は、最外周部の各パッド２６の外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００３２】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０、２６間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができるほか、最外周部に位置するパッド２６を、その外側縁がアンダーフィル１６の塗布範囲の外周とほぼ一致する大きさに形成したので、これら最外周部に位置するパッド２６によって、アンダーフィル１６の塗布範囲を確認することができ、これによりアンダーフィル１６を必要以上に塗布しないようにすることができる。また、最外周部の四隅に位置するパッド２６がアンダーフィル１６の塗布範囲程度に大きく形成されているので、これら四隅の各パッド２６の接合強度を十分に高めることができるほか、これら四隅の各パッド２６に半導体チップ１４の位置合わせ凹部２７を設けることができ、これら位置合わせ凹部２７によって半導体チップ１４を容易に位置合わせすることができる。
【００３３】
［第５実施形態］
次に、図１６および図１７を参照して、この発明の半導体チップの実装構造の第５実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板２８の配線状態を変え、この多層配線基板２８上にアンダーフィル１６の塗布範囲を規制するためのアンダーフィル１６の流れ止め部２９を枠状に設けた構造で、これ以外は第１実施形態とほぼ同じ構造になっている。すなわち、多層配線基板２８は、最上部の第１基板材２の上面に設けられた各パッド２０がＩＶＨ９により第２基板材３の第２配線６に接続されていることにより、最上部の第１基板材２の上面に第１配線５が設けられていない構造になっている。
【００３４】
アンダーフィル１６の流れ止め部２９は、多層配線基板２８の第１基板材２上におけるアンダーフィル１６の塗布範囲の外周とほぼ一致する箇所に各パッド２０と同じ銅箔によって形成されている。また、この多層配線基板２８の第１基板材２上には、半導体チップ１４の位置合わせ凸部２２が各パッド２０と同じ銅箔によって形成されている。これら位置合わせ凸部２２および流れ止め部２９は、レジスト膜１１によって覆われている。なお、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０の各コーナ部は、最外周部の各パッド２０の外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００３５】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板２８との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板２８上に確実かつ強固に固定させることができると共に、多層配線基板２８上に設けられた位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができるほか、特にアンダーフィル１６の塗布範囲の外周に位置する多層配線基板２８上に設けられたアンダーフィル１６の流れ止め部２９により、アンダーフィル１６の塗布範囲外にアンダーフィル１６が流出するのを防ぐことができ、これによりアンダーフィル１６の不必要な塗布を防ぐことができる。
【００３６】
なお、上記第１〜第５実施形態では、各パッド２０、２３、２４、２６のコーナ部に傾斜形状の隅切り部２１を形成した場合について述べたが、これに限らず、各パッド２０、２３、２４、２６のコーナ部に円弧形状の隅切り部を形成した構造であっても良い。
また、上記第１〜第５実施形態では、配線基板として、多層配線基板１または２８を用いた場合について述べたが、これに限らず、両面配線基板などの配線基板を用いても良い。
【００３７】
以上説明したように、この発明によれば、半導体チップの裏面に設けられた複数のバンプ電極を、配線基板の上面に設けられた複数のパッドに接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填させてなる半導体チップの実装構造において、
前記配線基板の前記複数のパッドをそれぞれ四角形状に形成して各辺部を縦横に揃えた状態で配列し、この配列された前記複数のパッドのうち、最外周に位置するパッドの外側の各辺部に対応する前記半導体チップの４辺部のうち、少なくとも１辺部側から前記アンダーフィルを前記半導体チップと前記配線基板との間に充填すると共に、前記複数のパッドの各コーナ部のうち、少なくとも前記アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したので、半導体チップと配線基板との間にアンダーフィルを充填するときに、配線基板に対する各パッドの接合強度を確保するために、各パッドを大きく形成し、これにより各パッド間の隙間が狭くなっても、アンダーフィルの進入方向における上流側に位置する各コーナ部に形成された傾斜形状の隅切り部によって、アンダーフィルを各パッド間に円滑に進入させることができ、これにより確実にアンダーフィルを充填させることができ、半導体チップを配線基板上に確実に固定させることができる。特に、複数のパッドの各コーナ部が対応する交差点部分では、各コーナ部に形成された傾斜形状の隅切り部によって、各パッド間の隙間を広く形成することができ、これにより各交差点部分にアンダーフィルが進入しやすく、しかも各交差点部分に進入したアンダーフィルを進行方向に円滑に分岐させることができる。
【００３８】
この場合、複数のパッドのうち、最外周の隅部に位置するパッドの最外部のコーナ部を除いて、すべてのパッドのコーナ部に隅切り部を形成すれば、半導体チップと配線基板との間にアンダーフィルを充填するときに、半導体チップの４辺部のうち、そのすべての辺部またはそのいずれかの辺部からでもアンダーフィルを円滑に充填することができる。また、複数のパッドのうち、少なくとも最外周の隅部に位置するパッドを、その外側縁が半導体チップの外形とほぼ一致する大きさに形成すれば、最外周の隅部に位置するパッドによって半導体チップを位置合わせすることができ、これにより半導体チップのバンプ電極と配線基板のパッドとを性格に位置合わせすることができる。
【００３９】
また、複数のパッドのうち、最外周に位置するパッドを、その外側縁がアンダーフィルの塗布範囲の外周とほぼ一致する大きさに形成し、かつ最外周の隅部に位置するパッドに半導体チップの位置合わせ凹部を設ければ、最外周の隅部に位置するパッドに設けられた半導体チップの位置合わせ凹部によって、半導体チップを容易に位置合わせすることができ、また最外周に位置するパッドによって、アンダーフィルの塗布範囲を確認することができ、これによりアンダーフィルを必要以上に塗布しないようにすることができる。
【００４０】
また、複数のパッドの外周側に位置する配線基板の上面に半導体チップの位置合わせ部を設けると共に、アンダーフィルの塗布範囲の外周に位置する配線基板の上面にアンダーフィルの流れ止め部を設ければ、配線基板上の半導体チップの位置合わせ部により半導体チップを容易に位置合わせすることができると共に、配線基板上のアンダーフィルの流れ止め部により、アンダーフィルの塗布範囲外にアンダーフィルが流出するのを防ぐことができ、これによりアンダーフィルの不必要な塗布を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の半導体チップの実装構造の第１実施形態を示した全体の平面図。
【図２】図１の半導体チップを取り除いた状態の拡大平面図。
【図３】図２の断面図。
【図４】図２の１つのパッドを示した拡大図。
【図５】第１実施形態の第１変形例を示した全体の平面図。
【図６】図５の半導体チップを取り除いた状態の拡大平面図。
【図７】第１実施形態の第２変形例を示した全体の平面図。
【図８】図７の半導体チップを取り除いた状態の拡大平面図。
【図９】第１実施形態の第３変形例を示した全体の平面図。
【図１０】図９の半導体チップを取り除いた状態の拡大平面図。
【図１１】この発明の半導体チップの実装構造の第２実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１２】図１１の断面図。
【図１３】第２実施形態の変形例を示した拡大平面図。
【図１４】この発明の半導体チップの実装構造の第３実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１５】この発明の半導体チップの実装構造の第４実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１６】この発明の半導体チップの実装構造の第５実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１７】図１６の断面図。
【図１８】従来の半導体チップの実装構造において半導体チップを取り除いた状態の拡大平面図。
【図１９】図１８の断面図。
【図２０】図１８の１つのパッドを示した拡大図。
【符号の説明】
１、２８ 多層配線基板
１４ 半導体チップ
１５ バンプ電極
１６ アンダーフィル
２０、２３、２４、２６ パッド
２１ 隅切り部
２２ 位置合わせ凸部
２５、２９ 流れ止め部
２７ 位置合わせ凹部
【発明の属する技術分野】
この発明は半導体チップの実装構造に関する。
【０００２】
【従来の技術】
例えば、携帯型の電話機や腕時計などの電子機器においては、小型化、軽量化、および高密度化が要望されている。これに伴って、電子機器に組み込まれる半導体素子においては、その集積度がますます増大し、多ピン、狭ピッチ化が進み、その実装においては、半導体素子をベアチップのまま配線基板上に搭載する傾向にある。また、配線基板においては、高密度化に伴って多層化する傾向にあり、これにより多層配線基板が用いられている。この多層配線基板としては、例えば、配線が形成された基板材を複数積層し、各基板材に非貫通の接続穴部（インターステシャルビアホール；以下ＩＶＨと略記する）を形成し、これらＩＶＨにより上下に対応して接続を必要とする配線同士を電気的に接続した構造のものである。
【０００３】
このような多層配線基板の上面に半導体チップを搭載する場合には、ＣＳＰ（チップサイズパッケージ）やＢＧＡ（ボールグリッドアレイ）などの半導体チップの裏面に設けられた複数のバンプ電極を、多層配線基板の上面に設けられた複数のパッドに接続した後、半導体チップと多層配線基板との間にアンダーフィルを充填させ、これにより半導体チップを多層配線基板上に固定している。
図１８〜図２０は、従来の半導体チップの実装構造の一例を示した図である。多層配線基板１は、図１９に示すように、上から順に、第１〜第３基板材２〜４を積層した構造になっている。
【０００４】
各基板材２〜４は、耐熱性繊維とエポキシ樹脂などを組み合わせた絶縁性を有する複合材料からなり、各基板材２〜４の表面には、銅箔を所定形状にパターニングしてなる第１〜第４配線５〜８がそれぞれ上から順に形成されている。また、各基板材２〜４には、それぞれＩＶＨ９が形成されている。これらＩＶＨ９は、図１９に示すように、各基板材２〜４に微細な貫通穴加工を施し、その内部に導電ペーストなどの導電材を設けた構造で、各基板材２〜４の上下に対応して接続を必要とする各配線５〜８を電気的に接続している。
【０００５】
また、この多層配線基板１の上面、つまり最上面の第１基板材２の上面には、図１８および図１９に示すように、複数のパッド１０が縦横にマトリクス状に配列されて形成されている。これらパッド１０は、それぞれ四角形状に形成されており、これらパッド１０のうち、最外周に位置する各パッド１０は、最上面の第１基板材２上に形成された各第１配線５とそれぞれ接続されている。また、これら最外周に位置する各パッド１０よりも内側に位置する各パッド１０は、図１９に示すように、それぞれＩＶＨ９によって第１〜第４配線５〜８のいずれかに接続されている。なお、多層配線基板１の最上面の第１基板材２の上面には、各パッド１０および各第１配線５を覆ってレジスト膜１１が形成されている。このレジスト膜１１はソルダーレジストであり、各パッド１０の中央部分に位置する箇所に開口部１２が形成されている。また、多層配線基板１の最下面の第３基板材５の下面にも、レジスト膜１３が各第４配線８を覆って設けられている。
【０００６】
一方、多層配線基板１上に搭載される半導体チップ１４は、ＣＳＰなどであり、その裏面（図１９では下面）に複数のバンプ電極１５が、多層配線基板１の各パッド１０と同様、縦横にマトリクス状に配列されて形成されている。これらバンプ電極１５は、それぞれ半田ボールであり、半導体チップ１４の下面から所定の厚み（高さ）で下方に突出している。
この半導体チップ１４を多層配線基板１上に搭載する場合には、半導体チップ１４の下面の各バンプ電極１５をレジスト膜１１の各開口部１２に挿入させて多層配線基板１の各パッド１０に対応させ、この状態で各バンプ電極１５を各パッド１０に接合する。このときには、各バンプ電極１５の厚みによって、半導体チップ１４の下面と多層配線基板１の最上面のレジスト膜１１との間に隙間ができる。この状態で、半導体チップ１４と多層配線基板１との隙間にエポキシ樹脂などのアンダーフィル１６を流入させて充填させることにより、半導体チップ１４を多層配線基板１上に固定している。
【０００７】
【発明が解決しようとする課題】
このような半導体チップ１４の実装構造では、多層配線基板１のパッド１０が衝撃などのストレスによって第１基板材２から剥離するのを防ぐために、第１基板材２に対するパッド１０の接合面積を大きくして、第１基板材２に対するパッド１０の接合強度を高めている。
しかしながら、このような実装構造では、第１基板材２に対する各パッド１０の接合面積を大きくすると、各パッド１０間の隙間が狭くなるため、半導体チップ１４の下面と多層配線基板１の最上面との間にアンダーフィル１６を充填させるときに、パッド１０間の隙間にアンダーフィル１６が進入しにくく、確実にアンダーフィル１６を充填させることができず、このため多層配線基板１に対する半導体チップ１４の固定強度が低下し、固定状態が不安定になるという問題がある。
【０００８】
この発明の課題は、半導体チップと配線基板との間にアンダーフィルを円滑に進入させて、確実に半導体チップを配線基板上に固定させることである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体チップの裏面に設けられた複数のバンプ電極を、配線基板の上面に設けられた複数のパッドに接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填させてなる半導体チップの実装構造において、
前記配線基板の前記複数のパッドをそれぞれ四角形状に形成して各辺部を縦横に揃えた状態で配列し、この配列された前記複数のパッドのうち、最外周に位置するパッドの外側の各辺部に対応する前記半導体チップの４辺部のうち、少なくとも１辺部側から前記アンダーフィルを前記半導体チップと前記配線基板との間に充填すると共に、前記複数のパッドの各コーナ部のうち、少なくとも前記アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したことを特徴とする。
【００１０】
請求項１に記載の発明によれば、配線基板に対する各パッドの接合強度を確保するために、各パッドを大きく形成し、これにより各パッド間の隙間が狭くなっても、アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したので、半導体チップと配線基板との間にアンダーフィルを充填するときに、アンダーフィルを各パッド間に円滑に進入させることができ、これにより確実にアンダーフィルを充填させることができ、半導体チップを配線基板上に確実に固定させることができる。特に、複数のパッドの各コーナ部が対応する交差点部分では、各コーナ部に形成された傾斜形状の隅切り部によって、各パッド間の隙間を広く形成することができ、これにより各交差点部分にアンダーフィルが進入しやすく、しかも各交差点部分に進入したアンダーフィルを進行方向に円滑に分岐させることができる。
【００１１】
この場合、請求項２に記載のごとく、複数のパッドのうち、最外周の隅部に位置するパッドの最外部のコーナ部を除いて、すべてのパッドのコーナ部に隅切り部を形成したことことにより、半導体チップと配線基板との間にアンダーフィルを充填するときに、半導体チップの４辺部のうち、そのすべての辺部またはそのいずれかの辺部からでもアンダーフィルを円滑に充填することができる。また、請求項３に記載のごとく、複数のパッドのうち、少なくとも最外周の隅部に位置するパッドを、その外側縁が半導体チップの外形とほぼ一致する大きさに形成すれば、最外周の隅部に位置するパッドによって半導体チップを位置合わせすることができ、これにより半導体チップのバンプ電極と配線基板のパッドとを正確に位置合わせすることができる。
【００１２】
また、請求項４に記載のごとく、複数のパッドのうち、最外周に位置するパッドを、その外側縁がアンダーフィルの塗布範囲の外周とほぼ一致する大きさに形成し、かつ最外周の隅部に位置するパッドに半導体チップの位置合わせ部を設ければ、最外周の隅部に位置するパッドに設けられた半導体チップの位置合わせ部によって、半導体チップを容易に位置合わせすることができ、また最外周に位置するパッドによって、アンダーフィルの塗布範囲を確認することができ、これによりアンダーフィルを必要以上に塗布しないようにすることができる。
【００１３】
また、請求項５に記載のごとく、複数のパッドの外周側に位置する配線基板の上面に半導体チップの位置合わせ部を設けると共に、アンダーフィルの塗布範囲の外周に位置する配線基板の上面にアンダーフィルの流れ止め部を設ければ、配線基板上の半導体チップの位置合わせ部により半導体チップを容易に位置合わせすることができると共に、配線基板上のアンダーフィルの流れ止め部により、アンダーフィルの塗布範囲外にアンダーフィルが流出するのを防ぐことができ、これによりアンダーフィルの不必要な塗布を防ぐことができる。
【００１４】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図４を参照して、この発明の半導体チップの実装構造の第１実施形態について説明する。なお、図１８〜図２０に示された従来例と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、所定箇所の各パッド２０のコーナ部に傾斜形状の隅切り部２１を形成した構造で、これ以外は従来例とほぼ同じ構造になっている。
この場合、アンダーフィル１６は、図１および図２に示すように、多層配線基板１上に半導体チップ１４が配置された状態で、半導体チップ１４の左辺側の一方向のみから半導体チップ１４と多層配線基板１との間に流入して充填される。
【００１５】
そして、多層配線基板１の第１基板材２上の各パッド２０のうち、図２において最外周部に位置するパッド２０は、その内側の各コーナ部に傾斜形状の隅切り部２１が形成されていると共に、アンダーフィル１６が充填される半導体チップ１４の左辺側に位置するパッド２０の外側の各コーナ部にも傾斜形状の隅切り部２１が形成されている。また、最外周部よりも内側に位置してＩＶＨ９が接続するパッド２０は、図２および図４に示すように、そのすべてのコーナ部に傾斜形状の隅切り部２１が形成されている。
【００１６】
これにより、各パッド２０のコーナ部のうち、少なくともアンダーフィル１６の進入方向における上流側に位置する各コーナ部に隅切り部２１が形成されることになる。また、各パッド２０の各コーナ部の隅切り部２１が対応する交差点部分では、図２に示すように、各パッド２０間の隙間が広く形成されている。
さらに、最外周部に位置するパッド２０のうち、四隅のパッド２０よりも外周側に位置する箇所の多層配線基板１の第１基板材２上には、図３に示すように、半導体チップ１４の位置合わせ凸部２２が第１配線５と同じ銅箔によって形成され、レジスト膜１１によって覆われている。
【００１７】
このような半導体チップ１４の実装構造では、半導体チップ１４の各バンプ電極１５と多層配線基板１の各パッド２０とを接合させた状態で、半導体チップ１４と多層配線基板１との間にアンダーフィル１６を半導体チップ１４の左辺側から充填するときに、多層配線基板１に対する各パッド２０の接合強度を確保するために、各パッド２０の接合面積を大きく形成し、これにより各パッド２０間の隙間が狭くなっても、アンダーフィル１６の進入方向における上流側の各コーナ部に傾斜形状の隅切り部２１が形成されているので、アンダーフィル１６を各パッド２０間に円滑に進入させることができる。
【００１８】
すなわち、アンダーフィル１６が進入する半導体チップ１４の左辺側では、これに対応する左辺側のパッド２０の外側の各コーナ部に傾斜形状の隅切り部２１が形成されているので、これら隅切り部２１によってアンダーフィル１６を各パッド２０間に円滑に進入させることができる。また、各パッド２０の各コーナ部の隅切り部２１が対応する交差点部分では、図２に示すように、各パッド２０間の隙間が広く形成されているので、各交差点部分にアンダーフィル１６が進入しやすく、しかも各交差点部分に進入したアンダーフィル１６を進行方向である右方向、および進行方向と直交する上下方向の３方向に円滑に分岐させることができる。
【００１９】
このように、この半導体チップ１４の実装構造によれば、アンダーフィル１６を各パッド２０間に円滑に進入させることにより、半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができる。また、多層配線基板１の第１基板材２上に半導体チップ１４の位置合わせ凸部２２が設けられているので、この位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができ、これにより半導体チップ１４の各バンプ電極１５と多層配線基板１の各パッド２０とを正確に位置合わせすることができる。
【００２０】
なお、上記第１実施形態では、アンダーフィル１６を半導体チップ１４の左辺側の一方向のみから流入させて充填する場合について述べたが、これに限らず、例えば図５〜図１０に示すように、アンダーフィル１６を半導体チップ１４の複数方向から流入させて充填するように構成しても良い。
すなわち、図５および図６に示された第１変形例では、アンダーフィル１６を半導体チップ１４の左辺側と右辺側の２方向から充填する場合であり、最外周部に位置するパッド２０のうち、半導体チップ１４の左辺側および右辺側に位置する各パッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の左辺側と右辺側の２方向からアンダーフィル１６を円滑に流入させて充填させることができる。
【００２１】
また、図７および図８に示された第２変形例では、アンダーフィル１６を半導体チップ１４の左辺側、右辺側、下辺側の３方向から充填する場合であり、最外周部に位置するパッド２０のうち、半導体チップ１４の左辺側、右辺側、および下辺側に位置する各パッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の左辺側、右辺側、下辺側の３方向からアンダーフィル１６を円滑に流入させて充填させることができる。
【００２２】
さらに、図９および図１０に示された第３変形例では、アンダーフィル１６を半導体チップ１４の左右上下の４辺側の４方向から充填する場合であり、最外周部に位置するパッド２０の外側および内側の各コーナ部に傾斜形状の隅切り部２１を形成し、これ以外のパッド２０を第１実施形態と同じ構造にすれば良い。このようにすれば、半導体チップ１４の４辺側の４方向からアンダーフィル１６を円滑に流入させて充填させることができる。なお、この場合には、必ずしも４方向から流入させる必要はなく、いずれかの方向からアンダーフィル１６を流入させても良い。
【００２３】
［第２実施形態］
次に、図１１および図１２を参照して、この発明の半導体チップの実装構造の第２実施形態について説明する。この場合には、図１〜図４に示された第１実施形態と同一部分に同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、最外周部における四隅の各パッド２３の形状が第１実施形態と異なり、これ以外は第１実施形態とほぼ同じ構造になっている。
【００２４】
すなわち、多層配線基板１の第１基板材２上の各パッド２０のうち、図１１に示すように、最外周部における四隅の各パッド２３は、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成されている。つまり、四隅の各パッド２３は、これ以外の最外周部の各パッド２０よりも外側に突出して大きく形成されている。
この場合、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０、２３の各コーナ部は、最外周部における四隅の各パッド２３の最も外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００２５】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０および２３間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができるほか、特に最外周部における四隅の各パッド２３を、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成したので、第１実施形態のように位置合わせ凸部２２を別に設けなくても、最外周部における四隅の各パッド２３によって半導体チップ１４を多層配線基板１上に位置合わせすることができると共に、四隅の各パッド２３を大きく形成したので、多層配線基板１に対する四隅の各パッド２０の接合強度をも高めることができる。
【００２６】
なお、上記第２実施形態では、多層配線基板１上の最外周部における四隅の各パッド２３を大きく形成した場合について述べたが、これに限らず、例えば図１３に示すように構成しても良い。すなわち、この図１３に示された変形例は、最外周部に位置するすべての各パッド２４を、その外側縁が半導体チップ１４の外形とほぼ一致する大きさに形成した構造になっている。このようにすれば、最外周部に位置するすべての各パッド２４によって半導体チップ１４を多層配線基板１上に位置合わせすることができると共に、多層配線基板１に対する最外周部の各パッド２４の接合強度をも高めることができる。
【００２７】
［第３実施形態］
次に、図１４を参照して、この発明の半導体チップの実装構造の第３実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上に半導体チップ１４の位置合わせ凸部２２を設けると共に、この位置合わせ凸部２２よりも外側に位置する箇所の多層配線基板１上に、アンダーフィル１６の塗布範囲を規制するためのアンダーフィル１６の流れ止め部２５を設けた構造で、これ以外は第１実施形態とほぼ同じ構造になっている。
【００２８】
すなわち、アンダーフィル１６の流れ止め部２５は、多層配線基板１上におけるアンダーフィル１６の塗布範囲の外周に位置する四隅および各辺部にそれぞれ設けられている。この場合、各辺部に位置する各流れ止め部２５は、各辺部のほぼ中間部分に位置して設けられている。このため、第１基板材２の上面に形成された第１配線５は、各辺部の流れ止め部２５を避けて形成されている。
また、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０の各コーナ部は、最外周部における四隅の各パッド２０の最も外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００２９】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができると共に、多層配線基板１上に設けられた位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができるほか、特にアンダーフィル１６の塗布範囲の外周に位置する箇所の多層配線基板１上に設けられたアンダーフィル１６の流れ止め部２５により、アンダーフィル１６の塗布範囲外にアンダーフィル１６が流出するのを規制することができ、これによりアンダーフィル１６の不必要な塗布を防ぐことができる。
【００３０】
［第４実施形態］
次に、図１５を参照して、この発明の半導体チップの実装構造の第４実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板１上の各パッド２０のうち、最外周部に位置する各パッド２６をアンダーフィル１６の塗布範囲程度に大きく形成した構造で、これ以外は第１実施形態とほぼ同じ構造になっている。
【００３１】
すなわち、多層配線基板１の第１基板材２上の各パッド２０のうち、図１５に示すように、最外周部に位置する各パッド２６は、その外側縁がアンダーフィル１６の塗布範囲の外周とほぼ一致する大きさに形成されている。この場合、アンダーフィル１６の塗布範囲は、半導体チップ１４の外形よりも十分に大きく設定されている。また、これら最外周部に位置する各パッド２６のうち、四隅に位置するパッド２６には、半導体チップ１４の外形の四隅にほぼ一致する位置合わせ凹部２７が設けられている。また、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０、２６の各コーナ部は、最外周部の各パッド２６の外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００３２】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０、２６間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板１との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板１上に確実かつ強固に固定させることができるほか、最外周部に位置するパッド２６を、その外側縁がアンダーフィル１６の塗布範囲の外周とほぼ一致する大きさに形成したので、これら最外周部に位置するパッド２６によって、アンダーフィル１６の塗布範囲を確認することができ、これによりアンダーフィル１６を必要以上に塗布しないようにすることができる。また、最外周部の四隅に位置するパッド２６がアンダーフィル１６の塗布範囲程度に大きく形成されているので、これら四隅の各パッド２６の接合強度を十分に高めることができるほか、これら四隅の各パッド２６に半導体チップ１４の位置合わせ凹部２７を設けることができ、これら位置合わせ凹部２７によって半導体チップ１４を容易に位置合わせすることができる。
【００３３】
［第５実施形態］
次に、図１６および図１７を参照して、この発明の半導体チップの実装構造の第５実施形態について説明する。この場合にも、図１〜図４に示された第１実施形態と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、多層配線基板２８の配線状態を変え、この多層配線基板２８上にアンダーフィル１６の塗布範囲を規制するためのアンダーフィル１６の流れ止め部２９を枠状に設けた構造で、これ以外は第１実施形態とほぼ同じ構造になっている。すなわち、多層配線基板２８は、最上部の第１基板材２の上面に設けられた各パッド２０がＩＶＨ９により第２基板材３の第２配線６に接続されていることにより、最上部の第１基板材２の上面に第１配線５が設けられていない構造になっている。
【００３４】
アンダーフィル１６の流れ止め部２９は、多層配線基板２８の第１基板材２上におけるアンダーフィル１６の塗布範囲の外周とほぼ一致する箇所に各パッド２０と同じ銅箔によって形成されている。また、この多層配線基板２８の第１基板材２上には、半導体チップ１４の位置合わせ凸部２２が各パッド２０と同じ銅箔によって形成されている。これら位置合わせ凸部２２および流れ止め部２９は、レジスト膜１１によって覆われている。なお、アンダーフィル１６は、多層配線基板１上に配置された半導体チップ１４の４辺側の４方向から充填される。このため、多層配線基板１上のすべてのパッド２０の各コーナ部は、最外周部の各パッド２０の外側に位置するコーナ部を除いて、傾斜形状の隅切り部２１が形成されている。
【００３５】
このような半導体チップ１４の実装構造では、第１実施形態と同様、各パッド２０間にアンダーフィル１６を円滑に流入させることができ、これにより半導体チップ１４と多層配線基板２８との間にアンダーフィル１６を確実に充填させることができ、半導体チップ１４を多層配線基板２８上に確実かつ強固に固定させることができると共に、多層配線基板２８上に設けられた位置合わせ凸部２２により半導体チップ１４を容易に位置合わせすることができるほか、特にアンダーフィル１６の塗布範囲の外周に位置する多層配線基板２８上に設けられたアンダーフィル１６の流れ止め部２９により、アンダーフィル１６の塗布範囲外にアンダーフィル１６が流出するのを防ぐことができ、これによりアンダーフィル１６の不必要な塗布を防ぐことができる。
【００３６】
なお、上記第１〜第５実施形態では、各パッド２０、２３、２４、２６のコーナ部に傾斜形状の隅切り部２１を形成した場合について述べたが、これに限らず、各パッド２０、２３、２４、２６のコーナ部に円弧形状の隅切り部を形成した構造であっても良い。
また、上記第１〜第５実施形態では、配線基板として、多層配線基板１または２８を用いた場合について述べたが、これに限らず、両面配線基板などの配線基板を用いても良い。
【００３７】
以上説明したように、この発明によれば、半導体チップの裏面に設けられた複数のバンプ電極を、配線基板の上面に設けられた複数のパッドに接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填させてなる半導体チップの実装構造において、
前記配線基板の前記複数のパッドをそれぞれ四角形状に形成して各辺部を縦横に揃えた状態で配列し、この配列された前記複数のパッドのうち、最外周に位置するパッドの外側の各辺部に対応する前記半導体チップの４辺部のうち、少なくとも１辺部側から前記アンダーフィルを前記半導体チップと前記配線基板との間に充填すると共に、前記複数のパッドの各コーナ部のうち、少なくとも前記アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したので、半導体チップと配線基板との間にアンダーフィルを充填するときに、配線基板に対する各パッドの接合強度を確保するために、各パッドを大きく形成し、これにより各パッド間の隙間が狭くなっても、アンダーフィルの進入方向における上流側に位置する各コーナ部に形成された傾斜形状の隅切り部によって、アンダーフィルを各パッド間に円滑に進入させることができ、これにより確実にアンダーフィルを充填させることができ、半導体チップを配線基板上に確実に固定させることができる。特に、複数のパッドの各コーナ部が対応する交差点部分では、各コーナ部に形成された傾斜形状の隅切り部によって、各パッド間の隙間を広く形成することができ、これにより各交差点部分にアンダーフィルが進入しやすく、しかも各交差点部分に進入したアンダーフィルを進行方向に円滑に分岐させることができる。
【００３８】
この場合、複数のパッドのうち、最外周の隅部に位置するパッドの最外部のコーナ部を除いて、すべてのパッドのコーナ部に隅切り部を形成すれば、半導体チップと配線基板との間にアンダーフィルを充填するときに、半導体チップの４辺部のうち、そのすべての辺部またはそのいずれかの辺部からでもアンダーフィルを円滑に充填することができる。また、複数のパッドのうち、少なくとも最外周の隅部に位置するパッドを、その外側縁が半導体チップの外形とほぼ一致する大きさに形成すれば、最外周の隅部に位置するパッドによって半導体チップを位置合わせすることができ、これにより半導体チップのバンプ電極と配線基板のパッドとを性格に位置合わせすることができる。
【００３９】
また、複数のパッドのうち、最外周に位置するパッドを、その外側縁がアンダーフィルの塗布範囲の外周とほぼ一致する大きさに形成し、かつ最外周の隅部に位置するパッドに半導体チップの位置合わせ凹部を設ければ、最外周の隅部に位置するパッドに設けられた半導体チップの位置合わせ凹部によって、半導体チップを容易に位置合わせすることができ、また最外周に位置するパッドによって、アンダーフィルの塗布範囲を確認することができ、これによりアンダーフィルを必要以上に塗布しないようにすることができる。
【００４０】
また、複数のパッドの外周側に位置する配線基板の上面に半導体チップの位置合わせ部を設けると共に、アンダーフィルの塗布範囲の外周に位置する配線基板の上面にアンダーフィルの流れ止め部を設ければ、配線基板上の半導体チップの位置合わせ部により半導体チップを容易に位置合わせすることができると共に、配線基板上のアンダーフィルの流れ止め部により、アンダーフィルの塗布範囲外にアンダーフィルが流出するのを防ぐことができ、これによりアンダーフィルの不必要な塗布を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の半導体チップの実装構造の第１実施形態を示した全体の平面図。
【図２】図１の半導体チップを取り除いた状態の拡大平面図。
【図３】図２の断面図。
【図４】図２の１つのパッドを示した拡大図。
【図５】第１実施形態の第１変形例を示した全体の平面図。
【図６】図５の半導体チップを取り除いた状態の拡大平面図。
【図７】第１実施形態の第２変形例を示した全体の平面図。
【図８】図７の半導体チップを取り除いた状態の拡大平面図。
【図９】第１実施形態の第３変形例を示した全体の平面図。
【図１０】図９の半導体チップを取り除いた状態の拡大平面図。
【図１１】この発明の半導体チップの実装構造の第２実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１２】図１１の断面図。
【図１３】第２実施形態の変形例を示した拡大平面図。
【図１４】この発明の半導体チップの実装構造の第３実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１５】この発明の半導体チップの実装構造の第４実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１６】この発明の半導体チップの実装構造の第５実施形態において半導体チップを取り除いた状態の拡大平面図。
【図１７】図１６の断面図。
【図１８】従来の半導体チップの実装構造において半導体チップを取り除いた状態の拡大平面図。
【図１９】図１８の断面図。
【図２０】図１８の１つのパッドを示した拡大図。
【符号の説明】
１、２８ 多層配線基板
１４ 半導体チップ
１５ バンプ電極
１６ アンダーフィル
２０、２３、２４、２６ パッド
２１ 隅切り部
２２ 位置合わせ凸部
２５、２９ 流れ止め部
２７ 位置合わせ凹部
Claims (5)
- 半導体チップの裏面に設けられた複数のバンプ電極を、配線基板の上面に設けられた複数のパッドに接続した後、前記半導体チップと前記配線基板との間にアンダーフィルを充填させてなる半導体チップの実装構造において、
前記配線基板の前記複数のパッドをそれぞれ四角形状に形成して各辺部を縦横に揃えた状態で配列し、この配列された前記複数のパッドのうち、最外周に位置するパッドの外側の各辺部に対応する前記半導体チップの４辺部のうち、少なくとも１辺部側から前記アンダーフィルを前記半導体チップと前記配線基板との間に充填すると共に、前記複数のパッドの各コーナ部のうち、少なくとも前記アンダーフィルの進入方向における上流側の各コーナ部に傾斜形状の隅切り部を形成したことを特徴とする半導体チップの実装構造。 - 前記複数のパッドのうち、最外周の隅部に位置するパッドの最外部のコーナ部を除いて、すべてのパッドのコーナ部に前記隅切り部を形成したことを特徴する請求項１に記載の半導体チップの実装構造。
- 前記複数のパッドのうち、少なくとも最外周の隅部に位置するパッドを、その外側縁が前記半導体チップの外形とほぼ一致する大きさに形成したことを特徴とする請求項１または２に記載の半導体チップの実装構造。
- 前記複数のパッドのうち、最外周に位置するパッドを、その外側縁が前記アンダーフィルの塗布範囲の外周とほぼ一致する大きさに形成し、かつ最外周の隅部に位置するパッドに前記半導体チップの位置合わせ部を設けたことを特徴とする請求項１または２に記載の半導体チップの実装構造。
- 前記複数のパッドの外周側に位置する前記配線基板の上面に前記半導体チップの位置合わせ部を設けると共に、前記アンダーフィルの塗布範囲の外周に位置する前記配線基板の上面に前記アンダーフィルの流れ止め部を設けたことを特徴とする請求項１または２に記載の半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292153A JP3829609B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292153A JP3829609B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体チップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110712A JP2002110712A (ja) | 2002-04-12 |
| JP3829609B2 true JP3829609B2 (ja) | 2006-10-04 |
Family
ID=18775129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292153A Expired - Fee Related JP3829609B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829609B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129663A (ja) | 2003-10-22 | 2005-05-19 | Internatl Business Mach Corp <Ibm> | 多層配線基板 |
| JP2006041239A (ja) | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び磁気ディスク装置 |
-
2000
- 2000-09-26 JP JP2000292153A patent/JP3829609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110712A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102491103B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| US7624501B2 (en) | Method of manufacturing multilayer wiring board | |
| US20090140415A1 (en) | Combination substrate | |
| KR102679995B1 (ko) | 인쇄회로기판 및 이를 포함하는 패키지 구조물 | |
| US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US8378482B2 (en) | Wiring board | |
| KR20030029743A (ko) | 플랙서블한 이중 배선기판을 이용한 적층 패키지 | |
| JPH08298269A (ja) | 半導体装置及びその製造方法 | |
| JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| CN111933590B (zh) | 封装结构和封装结构制作方法 | |
| US11742329B2 (en) | Semiconductor package | |
| US7812265B2 (en) | Semiconductor package, printed circuit board, and electronic device | |
| JP7209743B2 (ja) | フレキシブル回路基板およびそれを含む電子装置 | |
| KR101336572B1 (ko) | 반도체 패키지 | |
| KR102306719B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
| JP3897749B2 (ja) | 半導体装置 | |
| JP3829609B2 (ja) | 半導体チップの実装構造 | |
| JP4362165B2 (ja) | 電子部品搭載装置 | |
| JP4355313B2 (ja) | 半導体装置 | |
| JP2008159911A (ja) | 実装基板及び電子装置 | |
| KR102703788B1 (ko) | 패키지기판 및 그 제조 방법 | |
| KR101001638B1 (ko) | 반도체 패키지 | |
| JPH0322588A (ja) | ピンレスグリッドアレイ型多層混成集積回路 | |
| JPH02150042A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3829609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |