JP7209743B2 - フレキシブル回路基板およびそれを含む電子装置 - Google Patents

フレキシブル回路基板およびそれを含む電子装置 Download PDF

Info

Publication number
JP7209743B2
JP7209743B2 JP2020565243A JP2020565243A JP7209743B2 JP 7209743 B2 JP7209743 B2 JP 7209743B2 JP 2020565243 A JP2020565243 A JP 2020565243A JP 2020565243 A JP2020565243 A JP 2020565243A JP 7209743 B2 JP7209743 B2 JP 7209743B2
Authority
JP
Japan
Prior art keywords
wiring pattern
lead region
base film
flexible circuit
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020565243A
Other languages
English (en)
Other versions
JP2021513752A (ja
Inventor
ハン イ,ジン
ビン パク,ソン
宙夫 清水
ウン ソン,ドン
Original Assignee
ステムコ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ステムコ カンパニー リミテッド filed Critical ステムコ カンパニー リミテッド
Publication of JP2021513752A publication Critical patent/JP2021513752A/ja
Application granted granted Critical
Publication of JP7209743B2 publication Critical patent/JP7209743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136254Checking; Testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09445Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display

Description

本発明は、フレキシブル回路基板およびそれを含む電子装置に関する。
最近、電子機器の小型化の傾向に伴いフレキシブル回路基板を利用したチップオンフィルム(Chip On Film:COF)パッケージ技術が使われている。フレキシブル回路基板およびそれを用いたCOFパッケージ技術は、例えば、液晶表示装置(Liquid Crystal Display;LCD)、有機発光ダイオード(Organic Light Emitting Diode)ディスプレイ装置などのようなフラットパネルディスプレイ(Flat Panel Display;FPD)に用いられる。
COFパッケージ技術を用いたフレキシブル回路基板は、基材として含まれるベースフィルムと、ベースフィルム上に形成された導電性の配線パターン、配線パターン上に形成された少なくとも一つ以上のメッキ層およびメッキ層が形成された配線パターンを覆う保護層を含み得る。
図1ないし図2は従来技術によるフレキシブル回路基板を説明するための図である。図1は従来技術のフレキシブル回路基板の底面図であり、図2は図1のA-A’に沿って切断して示す断面図である。
図1および図2を参照すると、従来技術によるフレキシブル回路基板は、インナーリード領域130とアウターリード領域140が定義されたベースフィルム100、第1配線パターン110、第2配線パターン120、第1配線パターン110と第2配線パターン120を接続する第1ビア135および第2ビア145などを含む。
インナーリード領域130にはインナーリード131,132と接続される素子500が実装される。フレキシブル回路基板と接続される外部機器、例えば平板ディスプレイは、アウターリード領域140のアウターリード141,142と接続され得る。
第2ビア145は、ベースフィルム100の一面上でビアパッド146と接続される。図1に示すように、ビアパッド146は第1配線パターン110の幅が拡張された形状を有するので、複数のビアパッド146はアウターリード領域140上で一定の方向に配置され得、一例として対角線方向に並んで配置されることができる。
フレキシブル回路基板と平板ディスプレイが接合されるアウターリード領域140で、ビアパッド146が配置される領域は平板ディスプレイのベゼル領域と対応する。したがって、図1のようにビアパッド146がアウターリード領域140内で多くの面積を占めるほど平板ディスプレイのベゼル面積を減少させるのに困難性を有する。
本発明が解決しようとする技術的課題は、ベースフィルム上に形成されたビアの配置を異にしてアウターリード領域の面積が減少したフレキシブル回路基板を提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は、以下の記載から当業者に明確に理解されるであろう。
上述した課題を解決するための本発明のいくつかの実施形態によるフレキシブル回路基板は、一面と他面のうちいずれか一つにアウターリード領域が定義されたベースフィルムと、前記アウターリード領域内に備えられて電子装置と接続されるアウターリードを含み、前記アウターリードは、前記アウターリード領域内に互いに対向するように離隔して形成される複数の第1アウターリードと複数の第2アウターリードを含み、前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より大きくてもよい
本発明のいくつかの実施形態において、前記ベースフィルムの一面上に形成された第1配線パターン、前記ベースフィルムの他面上に形成された第2配線パターンおよび前記ベースフィルムを貫いて第1配線パターンと第2配線パターンを電気的に接続する第nビア(nは自然数)をさらに含み得る。
本発明のいくつかの実施形態において、前記ベースフィルムは、前記一面と他面のうちいずれか一つにインナーリード領域が定義され、前記インナーリード領域内に素子と接続されるインナーリードをさらに含み得る。
本発明のいくつかの実施形態において、前記第nビアのうち少なくとも一つは前記インナーリード領域と前記アウターリード領域との間に配置され得る。
本発明のいくつかの実施形態において、前記第2アウターリードと前記第2配線パターンを電気的に接続し、前記ベースフィルムを貫く第2ビアをさらに含み得る。
本発明のいくつかの実施形態において、前記複数の第1アウターリードのうち少なくともいずれか一つ以上は、前記第1ビアを介して前記第2配線パターンと電気的に接続され、前記複数の第1アウターリードのうち第1ビアと電気的に接続されていない第1アウターリードは前記アウターリード領域から前記インナーリード領域に延び得る。
本発明のいくつかの実施形態において、前記第2ビアは、前記アウターリード領域内に配置され得る。
本発明のいくつかの実施形態において、前記インナーリード領域に含まれる前記第1配線パターンと前記第2配線パターンを電気的に接続し、前記ベースフィルムを貫く第3ビアをさらに含み得る。
本発明のいくつかの実施形態において、前記ベースフィルム上に形成されるテストパッドをさらに含み、前記テストパッドは、前記アウターリード領域と前記ベースフィルムの端部との間に完成後切断されるように前記ベースフィルムに定義された切断線と、前記ベースフィルムの端部との間に形成され、前記第2配線パターンは、前記ベースフィルムを貫く第4ビアを介して前記テストパッドと接続され得る。
本発明のいくつかの実施形態において、前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数を超えて10倍以下で形成され得る。
上述した課題を解決するための本発明のいくつかの実施形態によるフレキシブル回路基板は、一面と他面のうちいずれか一つにアウターリード領域が定義されたベースフィルムと、前記一面上に形成された第1配線パターン、前記他面上に形成された第2配線パターン、前記ベースフィルムを貫いて、前記第1配線パターンと前記第2配線パターンを電気的にそれぞれ接続する第1ビアおよび第2ビア、および前記アウターリード領域内に形成され、外部機器と接続されるアウターリードを含み、前記アウターリードは、前記アウターリード領域内に互いに対向するように互いに離隔される複数の第1アウターリードと複数の第2アウターリードを含み、前記複数の第1アウターリードのうち少なくとも一部は、前記第1ビアを介して前記第2配線パターンと電気的に接続され、前記複数の第1アウターリードのうち残りは、前記第1配線パターンから前記アウターリード領域に延び、前記複数の第2アウターリードは前記第2ビアを介して前記第2配線パターンと電気的に接続される。
本発明のいくつかの実施形態において、前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より多くてもよい。
上述した課題を解決するための本発明のいくつかの実施形態による電子装置は、フレキシブル回路基板、および前記フレキシブル回路基板と接合された外部機器を含み、前記フレキシブル回路基板は、一面と他面を含むベースフィルムで、前記ベースフィルムは、前記一面と他面のうちいずれか一つにインナーリード領域が定義され、前記一面と他面のうちいずれか一つにアウターリード領域が定義されたベースフィルム、前記一面上に形成された第1配線パターン、前記他面上に形成された第2配線パターン、前記ベースフィルムを貫いて、前記第1配線パターンと前記第2配線パターンを電気的に接続するビア、前記アウターリード領域内に形成され、前記外部機器と接続されるアウターリード、および前記インナーリード領域内に形成され、素子と接続されるインナーリードを含み、前記アウターリードは、前記アウターリード領域内に互いに対向するように互いに離隔される複数の第1アウターリードと複数の第2アウターリードを含み、前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より大きい
本発明のいくつかの実施形態において、前記外部機器は、平板ディスプレイを含み得る。
本発明のいくつかの実施形態において、前記第2アウターリードと前記第2配線パターンを電気的に接続し、前記アウターリード領域内に配置されるビアをさらに含み得る。
本発明のいくつかの実施形態において、前記外部機器は、平板ディスプレイを含み、前記平板ディスプレイのベゼル面積に対応するように前記アウターリード領域のうち前記ビアが配置される領域の面積が形成され得る。
本発明のいくつかの実施形態によるフレキシブル回路基板は、アウターリード領域に配置される複数のアウターリードが第1ビアと第2ビアでそれぞれ接続される。この際、アウターリード領域に配置される第2ビアの個数はアウターリード領域の一側に形成される第1アウターリードの個数より小さいように配置されるので、アウターリード領域の面積減少およびフレキシブル回路基板と接続される平板ディスプレイのベゼル面積の減少効果を得ることができる。
従来技術によるフレキシブル回路基板の一面を示す底面図である。 図1のA-A’に沿って切断して示す断面図である。 本発明のいくつかの実施形態によるフレキシブル回路基板の一面を示す上面図である。 図3のB-B’に沿って切断して示す断面図である。
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態に実現され、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。明細書全体にわたって同一参照符号は同一構成要素を称する。
一つの構成要素が他の構成要素と「接続された(connected to)」または「カップリングされた(coupled to)」と称される場合は、他の構成要素と直接接続またはカップリングされた場合または中間に他の構成要素を介在する場合をすべて含む。反面、一つの構成要素が他の構成要素と「直接接続された(directly connected to)」または「直接カップリングされた(directly coupled to)」と称されるのは中間に他の構成要素を介在しない場合を示す。「および/または」は言及されたアイテムのそれぞれおよび一つ以上のすべての組み合わせを含む。
構成要素が他の構成要素「上(on)」または「の上(on)」と称する場合、他の構成要素の真上だけでなく中間に他の構成要素を介在した場合をすべて含む。反面、構成要素が他の構成要素の「直接上(directly on)」または「真上」と称する場合、中間に他の構成要素を介在しない場合を示す。
空間的に相対的な用語である「下方(below)」、「下(beneath)」、「下部(lower)」、「上方(above)」、「上部(upper)」などは図面に図示されているように一つの構成要素と他の構成要素との相関関係を容易に記述するために使われる。空間的に相対的な用語は図面に図示されている方向に加えて使用時または動作時素子の互いに異なる方向を含む用語として理解しなければならない。例えば、図面に図示されている素子をひっくり返す場合、他の素子の「下方(below)」または「下(beneath)」と記述された構成要素は他の構成要素の「上方(above)」に置かれられ得る。したがって、例示的な用語である「下」は下と上の方向をすべて含み得る。構成要素は他の方向にも配向されることができ、そのため空間的に相対的な用語は配向によって解釈され得る。
本明細書において使われた用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書において、単数形は文面で特記しない限り複数形も含む。明細書で使われる「含む(comprises)」および/または「含み(comprising)」は、言及された構成要素、段階、動作および/または素子は一つ以上の他の構成要素、段階、動作および/または素子の存在または追加を排除しない。
たとえば、「第1」、「第2」などが多様な構成要素を叙述するために使われるが、これら構成要素はこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使う。したがって、以下で言及される第1構成要素は本発明の技術的思想内で第2構成要素であり得ることはもちろんである。
他に定義のない限り、本明細書で使われるすべての用語(技術的および科学的用語を含む)は、本発明が属する技術分野における通常の知識を有する者に共通して理解される意味で使われる。また、一般的に使われる辞典に定義されている用語は明白に特に定義されていない限り理想的にまたは過度に解釈されない。
以下、図3ないし図4を参照して本発明のいくつかの実施形態によるフレキシブル回路基板について説明する。
本発明のいくつかの実施形態によるフレキシブル回路基板は、ベースフィルム100、第1配線パターン210、第2配線パターン220、第1ビア250、第2ビア260および第3ビア270などを含み得る。
ベースフィルム100は、例えば、柔軟性を有してフレキシブル回路基板の基材として含まれ得る。ベースフィルム100は、例えば、ポリイミドフィルム、PET(Polyethylene Terephthalate)フィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルムなどの絶縁フィルムまたは酸化アルミニウム箔などの金属箔を含み得る。以下ではベースフィルム100は例示的にポリイミドフィルムである場合を説明する。
ベースフィルム100の一面上に第1配線パターン210が形成され得る。第1配線パターン210は、ベースフィルム100上に実装される素子、または、フレキシブル回路基板が接続させる外部の電子装置間を電気的に接続することによって信号を転送することができる。
ベースフィルム100上にはインナーリード領域230とアウターリード領域240が定義され得る。インナーリード領域230は、フレキシブル回路基板に実装される素子500が実装される領域である。インナーリード領域230で素子500はソルダーボールまたはバンプ510などを介してインナーリード231,232と接合され得る。
アウターリード領域240は、外部の電子装置と電気的に接続されるアウターリード241,242が配置され得る。
図3および図4ではインナーリード領域230とアウターリード領域240がベースフィルム100の一面と他面にそれぞれ定義されている場合を示したが、本発明がこれに制限されるものではない。インナーリード領域230とアウターリード領域240は、ベースフィルム100の同一面上に定義されることもできる。すなわち、インナーリード231,232とアウターリード241,242はベースフィルム100の同一面上に配置されることもできる。
第1配線パターン210は導電性物質を含み得、例えば、銅を含み得るが、本発明がこれに制限されるものではない。具体的には、第1配線パターン210は、金、アルミニウムなどの導電性物質を含むこともできる。本発明のいくつかの実施形態によるフレキシブル回路基板において、第1配線パターン210は銅を含むものと説明する。
第2配線パターン220もまた第1配線パターン210と同じ物質を含むように形成されることができる。
第1配線パターン210と第2配線パターン220は、図3および図4に図示されたようにベースフィルム100の両面にそれぞれ形成され得る。すなわち、第1配線パターン210がベースフィルム100の一面に形成されると第2配線パターン220はベースフィルム100の他面に形成され得る。また、前記配線パターンは後述するビアパッドを含み得る。
第1配線パターン210と第2配線パターン220を接続するように第1ビア250、第2ビア260、第3ビア270が形成され得る。第1ビア250、第2ビア260および第3ビア270は、ベースフィルム100を貫くビア内に導電性物質が単一層または2層以上の多層構造で埋められて形成されることができる。
第1ビア250は、インナーリード領域230とアウターリード領域240との間に配置され得る。ここで、第1ビア250がインナーリード領域230とアウターリード領域240との間に配置されることは、ベースフィルム100のそれぞれ反対面上に定義されるインナーリード領域230とアウターリード領域240との間のベースフィルム100を貫くように第1ビア250が形成されることを意味する。
第1ビア250上には第1ビア250と第1配線パターン210または第2配線パターン220を接続するように第1ビアパッド251が形成され得る。第1ビアパッド251は、第1配線パターン210の幅が拡張された形状にベースフィルム100の一面上に形成され得る。
第1ビア250と第1ビアパッド251は、アウターリード領域240の外部に配置され得る。同様に第1ビア250と第1ビアパッド251は、インナーリード領域230の外部に配置され得る。
第1ビアパッド251は、アウターリード領域240内の第1アウターリード241の一部と接続され得る。したがって、第1ビアパッド251は、第1アウターリード241の一部と第2配線パターン220との間を電気的に接続することができる。
インナーリード231,232は、インナーリード領域230に配置され得る。インナーリード231,232は、ソルダーボールまたはバンプ510などを介して素子500と接続され得る。
第3ビア270上には第3ビアパッド233をさらに形成することができる。前記第3ビアパッド233は、第2配線パターンと接続され得、第2配線パターン220の幅が拡張された形状にベースフィルム100の一面上に形成され得る。
インナーリード231,232は、第2配線パターン220と接続され得る。また、インナーリード231,232は、第3ビア270を介して第1配線パターン210と接続され得る。
インナーリード231,232は、第1インナーリード231と第2インナーリード232を含み得る。第1インナーリード231と第2インナーリード232はインナーリード領域230の両側に互いに対向して配置され得る。すなわち、第1インナーリード231がインナーリード領域230の一側に配置されると、第2インナーリード232はインナーリード領域230の他側に配置され得る。
インナーリード231,232は、第1配線パターン210が延びて形成された形状を有することができる。第1配線パターン210または第2配線パターン220がソルダレジストのような絶縁体で保護されることに対し、素子500との接続のためにインナーリード231,232は絶縁体で覆われず外部に露出した形態を有することができる。
インナーリード231,232をなす導電体を保護して素子500との接合性向上のためにインナーリード231,232は少なくとも一つ以上のメッキ層を含み得る。
アウターリード241,242はアウターリード領域240内に形成され得る。アウターリード領域240には複数の第1アウターリード241と複数の第2アウターリード242が互いに対向して配置され得る。すなわち、アウターリード領域240の一側には複数の第1アウターリード241が配置されてアウターリード領域240の他側には複数の第2アウターリード242が配置され得る。
複数の第1アウターリード241と複数の第2アウターリード242は、アウターリード領域240内で互いに対向するように接続されず互いに離隔されることができる。
図3および図4に示すように、複数の第1アウターリード241は、複数の第2アウターリード242よりベースフィルム100に定義されたインナーリード領域230と近く配置されることができる。複数の第1アウターリード241と複数の第2アウターリード242の構成と関連して詳細に後述する。
アウターリード241,242は、インナーリード231,232と同様に絶縁体によって覆われず外部に露出した形状を有することができる。アウターリード241,242をなす導電体を保護してこれらと接合される電子装置との接合性向上のためにアウターリード241,242は少なくとも一つ以上のメッキ層を含み得る。
ベースフィルム100には切断線290が定義されることができる。ベースフィルム100は、切断線290を基準に一側にインナーリード領域230とアウターリード領域240が配置され、他側に第4ビア280とテストパッド300が配置され得る。切断線290は、ベースフィルム100の端部とアウターリード領域240との間に位置することができる。
切断線290は、フレキシブル回路基板の製造が完成された後切断されるラインである。第4ビア280とテストパッド300が形成された切断線290の一側のベースフィルム100部分は、フレキシブル回路基板の製造完了後に切断されて廃棄され得る。
テストパッド300は、本発明のフレキシブル回路基板の正常動作の有無を検査するためにテスト信号を印加するためのパッドである。このようなテストパッド300と類似のテストパッド310がベースフィルム100上にさらに形成されることができる。テストパッド310は、第3ビア270を介してインナーリード231,232と電気的に接続され得る。
テストパッド300は、ベースフィルム100の端部と切断線290との間に配置され得る。
複数の第1アウターリード241と複数の第2アウターリード242は、その数が互いに異なってもよい。本発明のいくつかの実施形態において、複数の第1アウターリード241の数は、複数の第2アウターリード242の数より多くてもよい。図3には第1アウターリード241が16個、第2アウターリード242が8個配置される場合を示しているが、これは例示的なものであり、本発明がこれに制限されるものではない。複数の第1アウターリード241の数は、複数の第2アウターリード242の数を超え、10倍以下で形成されることができる。好ましくは複数の第1アウターリード241の数は、複数の第2アウターリード242の1.2倍以上5倍以下で形成される。
すなわち、アウターリード領域240の一側に配置されるアウターリードの数が他の一側に配置されるアウターリードの数を超え、10倍以下になり、好ましくは1.2倍ないし5倍になり得る。
複数の第1アウターリード241は、二種類に分類される。複数の第1アウターリード241のうち少なくとも一つ以上のアウターリード246は、第1ビア250を介して第2配線パターン220と接続されるアウターリードである。すなわち、前記アウターリード246は、第2配線パターン220と電気的に接続され得る。
複数の第1アウターリード241のうち第1ビア250と接続されていない残りのアウターリード245は、第1配線パターン210と接続されるアウターリードである。すなわち、前記アウターリード245は、第1配線パターン210がアウターリード領域240に延びて形成されたアウターリードである。したがって、アウターリード246は第1配線パターン210と電気的に接続され得る。
一方、複数の第2アウターリード242は、すべて第2ビア260と接続され得る。第2ビア260が第2配線パターン220と接続されるので、第2アウターリード242は第2配線パターン220と電気的に接続され得る。
すなわち、先立って図1と図2を参照して説明した従来技術によるフレキシブル回路基板の場合、第2配線パターン120と第2ビア145を介して接続されるアウターリード142は、すべて第1配線パターン110と接続されるアウターリード141と対向する位置に配置が限定された。したがって、アウターリード141がアウターリード領域140の一側に配置され、アウターリード142がアウターリード領域140の他側に配置される。
従来のようにアウターリード141,142が配置される場合、アウターリード142と接続される第2ビア145およびビアパッド146がアウターリード領域140内に配置されることによりアウターリード領域140の大きさがそれだけ増加することになる。第2ビア145およびビアパッド146によって増加したアウターリード領域140はフレキシブル回路基板と接続された平板ディスプレイのベゼル領域に対応してベゼルの面積減少を妨げる要因になる。
反面、本発明の実施形態によるフレキシブル回路基板は、アウターリード領域240の一側に配置される第1アウターリード241のうち第1配線パターン210と接続されるアウターリード245と第1ビア250を介して第2配線パターン220と接続されるアウターリード246が混在され得る。
すなわち、第2配線パターン220と接続されるアウターリードがアウターリード領域240の一側にすべて配置されず、アウターリード領域240の両側に分散して配置される。また、第2配線パターン220とアウターリード242,246をそれぞれ接続するビアのうち一部に該当する第2ビア260と第2ビアパッド261のみがアウターリード領域240内に配置されることによってアウターリード領域240の大きさをそれだけ減少させることができる。したがって、アウターリード領域240に接合される平板ディスプレイのベゼルの大きさもそれだけ減少し得る。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造され得、本発明が属する技術分野における通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
例えば、本発明は、フレキシブル回路基板とそれを用いる電子装置に適用することができる。

Claims (12)

  1. 一面と他面のうちいずれか一つにアウターリード領域が定義され、前記一面と他面のうちいずれか一つにインナーリード領域が定義されたベースフィルムと、
    前記アウターリード領域内に備えられて電子装置と接続されるアウターリードを含み、
    前記アウターリードは、
    前記アウターリード領域内に互いに対向するように離隔して形成される複数の第1アウターリードと複数の第2アウターリードを含み、
    前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より多く、
    前記複数の第1アウターリードは、前記複数の第2アウターリードよりも前記インナーリード領域の近くに配置され、
    前記ベースフィルムの一面上に形成された第1配線パターン、前記ベースフィルムの他面上に形成された第2配線パターンおよび前記ベースフィルムを貫いて第1配線パターンと第2配線パターンを電気的に接続する第nビア(nは自然数)をさらに含み、
    前記第nビアのうち少なくとも一つは、インナーリード領域と前記アウターリード領域との間に配置される、フレキシブル回路基板。
  2. 前記インナーリード領域内に素子と接続されるインナーリードをさらに含む、請求項1に記載のフレキシブル回路基板。
  3. 前記第2アウターリードと前記第2配線パターンを電気的に接続し、前記ベースフィルムを貫く第2ビアをさらに含む、請求項1に記載のフレキシブル回路基板。
  4. 前記複数の第1アウターリードのうち少なくともいずれか一つ以上は、第1ビアを介して前記第2配線パターンと電気的に接続され、
    前記複数の第1アウターリードのうち前記第1ビアと電気的に接続されていない第1アウターリードは前記アウターリード領域からインナーリード領域に延びる、請求項に記載のフレキシブル回路基板。
  5. 第2ビアは、前記アウターリード領域内に配置される、請求項に記載のフレキシブル回路基板。
  6. 前記インナーリード領域に含まれる前記第1配線パターンと前記第2配線パターンを電気的に接続し、前記ベースフィルムを貫く第3ビアをさらに含む、請求項2に記載のフレキシブル回路基板。
  7. 前記ベースフィルム上に形成されるテストパッドをさらに含み、
    前記テストパッドは、前記アウターリード領域と前記ベースフィルムの端部との間に完成後切断されるように前記ベースフィルムに定義された切断線と、前記ベースフィルムの端部との間に形成され、
    前記第2配線パターンは、前記ベースフィルムを貫く第4ビアを介して前記テストパッドと接続される、請求項に記載のフレキシブル回路基板。
  8. 前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数を超えて10倍以下である、請求項に記載のフレキシブル回路基板。
  9. 一面と他面のうちいずれか一つにアウターリード領域が定義されたベースフィルムと、
    前記一面上に形成された第1配線パターンと、
    前記他面上に形成された第2配線パターンと、
    前記ベースフィルムを貫いて、前記第1配線パターンと前記第2配線パターンを電気的にそれぞれ接続する第1ビアおよび第2ビアと、
    前記アウターリード領域内に形成され、外部機器と接続されるアウターリードとを含み、
    前記アウターリードは、
    前記アウターリード領域内に互いに対向するように離隔して形成される複数の第1アウターリードと複数の第2アウターリードを含み、
    前記複数の第1アウターリードのうち少なくとも一部は、前記第1ビアを介して前記第2配線パターンと電気的に接続され、
    前記複数の第1アウターリードのうち残りは、前記第1配線パターンから前記アウターリード領域に延び、
    前記複数の第2アウターリードは、前記第2ビアを介して前記第2配線パターンと電気的に接続される、フレキシブル回路基板。
  10. 前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より多い、請求項に記載のフレキシブル回路基板。
  11. フレキシブル回路基板と、
    前記フレキシブル回路基板と接合された外部機器を含み、
    前記フレキシブル回路基板は、
    一面と他面のうちいずれか一つにアウターリード領域が定義され、前記一面と他面のうちいずれか一つにインナーリード領域が定義されたベースフィルムと、
    前記アウターリード領域内に形成され、前記外部機器と接続されるアウターリードを含み、
    前記アウターリードは、
    前記アウターリード領域内に互いに対向するように離隔して形成される複数の第1アウターリードと複数の第2アウターリードを含み、
    前記複数の第1アウターリードの個数は、前記複数の第2アウターリードの個数より多く、
    前記複数の第1アウターリードは、前記複数の第2アウターリードよりも前記インナーリード領域の近くに配置され、
    前記ベースフィルムの一面上に形成された第1配線パターン、前記ベースフィルムの他面上に形成された第2配線パターンおよび前記ベースフィルムを貫いて第1配線パターンと第2配線パターンを電気的に接続する第nビア(nは自然数)をさらに含み、
    前記第nビアのうち少なくとも一つは、インナーリード領域と前記アウターリード領域との間に配置される、電子装置。
  12. 前記外部機器は、平板ディスプレイを含み、
    前記平板ディスプレイのベゼル面積に対応するように前記アウターリード領域のうちビアが配置される領域の面積が形成される、請求項11に記載の電子装置。
JP2020565243A 2018-02-14 2019-01-03 フレキシブル回路基板およびそれを含む電子装置 Active JP7209743B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180018797A KR102096765B1 (ko) 2018-02-14 2018-02-14 연성 회로 기판 및 이를 포함하는 전자 장치
KR10-2018-0018797 2018-02-14
PCT/KR2019/000072 WO2019160240A1 (ko) 2018-02-14 2019-01-03 연성 회로 기판 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
JP2021513752A JP2021513752A (ja) 2021-05-27
JP7209743B2 true JP7209743B2 (ja) 2023-01-20

Family

ID=67619491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020565243A Active JP7209743B2 (ja) 2018-02-14 2019-01-03 フレキシブル回路基板およびそれを含む電子装置

Country Status (6)

Country Link
US (1) US11497116B2 (ja)
JP (1) JP7209743B2 (ja)
KR (1) KR102096765B1 (ja)
CN (1) CN111699759B (ja)
TW (1) TWI699147B (ja)
WO (1) WO2019160240A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112954888B (zh) * 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置
TWI767817B (zh) * 2021-08-09 2022-06-11 頎邦科技股份有限公司 雙面銅之軟性電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073994A (ja) 2004-08-05 2006-03-16 Seiko Epson Corp 接続用基板、接続構造、接続方法並びに電子機器
JP2008187174A (ja) 2007-01-26 2008-08-14 Samsung Electronics Co Ltd 印刷回路基板、及びそれを有する表示パネルアセンブリ
US20140246687A1 (en) 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Chip on film package and display device including the same
US20140327148A1 (en) 2013-05-06 2014-11-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645172B2 (ja) * 2000-10-27 2005-05-11 シャープ株式会社 半導体集積回路装置搭載用基板
JP4693224B2 (ja) * 2000-11-01 2011-06-01 キヤノン株式会社 Tabテープ及び放射線撮像装置
JP2010272759A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
KR101112175B1 (ko) * 2009-11-24 2012-02-24 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR102409704B1 (ko) * 2015-09-24 2022-06-16 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR102426753B1 (ko) * 2015-12-04 2022-07-29 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073994A (ja) 2004-08-05 2006-03-16 Seiko Epson Corp 接続用基板、接続構造、接続方法並びに電子機器
JP2008187174A (ja) 2007-01-26 2008-08-14 Samsung Electronics Co Ltd 印刷回路基板、及びそれを有する表示パネルアセンブリ
US20140246687A1 (en) 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Chip on film package and display device including the same
US20140327148A1 (en) 2013-05-06 2014-11-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs

Also Published As

Publication number Publication date
TWI699147B (zh) 2020-07-11
US20200375028A1 (en) 2020-11-26
CN111699759B (zh) 2023-09-15
TW201936029A (zh) 2019-09-01
JP2021513752A (ja) 2021-05-27
KR20190098631A (ko) 2019-08-22
CN111699759A (zh) 2020-09-22
US11497116B2 (en) 2022-11-08
KR102096765B1 (ko) 2020-05-27
WO2019160240A1 (ko) 2019-08-22

Similar Documents

Publication Publication Date Title
US8853694B2 (en) Chip on film package including test pads and semiconductor devices including the same
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US10903127B2 (en) Film for a package substrate
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
KR101896224B1 (ko) 연성 회로 기판
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
KR101112175B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
JP2008283187A (ja) 印刷回路基板及びこれを有する半導体パッケージ
US20060081968A1 (en) Semiconductor package
KR102123813B1 (ko) 연성 회로 기판 및 그 제조 방법
KR102059478B1 (ko) 회로 기판 및 그 제조 방법
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
KR102059477B1 (ko) 연성 회로 기판
KR101753685B1 (ko) 연성 회로 기판
KR101923637B1 (ko) 비아 패드를 갖는 연성 회로 기판
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP2006140512A (ja) 半導体装置
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR100658648B1 (ko) 칩 패키지
US11189597B2 (en) Chip on film package
KR20070078591A (ko) 다층 배선기판을 갖는 테이프 패키지
JPH11111882A (ja) Bga型半導体装置用配線基板およびbga型半導体装置
US20100176516A1 (en) Substrate having optional circuits and structure of flip chip bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230110

R150 Certificate of patent or registration of utility model

Ref document number: 7209743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150