WO2019160240A1 - 연성 회로 기판 및 이를 포함하는 전자 장치 - Google Patents

연성 회로 기판 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2019160240A1
WO2019160240A1 PCT/KR2019/000072 KR2019000072W WO2019160240A1 WO 2019160240 A1 WO2019160240 A1 WO 2019160240A1 KR 2019000072 W KR2019000072 W KR 2019000072W WO 2019160240 A1 WO2019160240 A1 WO 2019160240A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
base film
outer lead
leads
outer leads
Prior art date
Application number
PCT/KR2019/000072
Other languages
English (en)
French (fr)
Inventor
이진한
박성빈
시미즈히로오
손동은
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to JP2020565243A priority Critical patent/JP7209743B2/ja
Priority to CN201980012804.4A priority patent/CN111699759B/zh
Publication of WO2019160240A1 publication Critical patent/WO2019160240A1/ko
Priority to US16/990,341 priority patent/US11497116B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Definitions

  • the present invention relates to a flexible circuit board and an electronic device including the same.
  • FPDs flat panel displays
  • LCDs liquid crystal displays
  • OLED organic light emitting diode
  • the flexible circuit board using the COF package technology may include a base film included as a substrate, a conductive wiring pattern formed on the base film, at least one plating layer formed on the wiring pattern, and a protective layer covering the wiring pattern on which the plating layer is formed. have.
  • FIGS. 1 to 2 are diagrams for explaining a flexible circuit board according to the prior art.
  • 1 is a bottom view of a flexible circuit board of the prior art
  • FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
  • a flexible circuit board includes a base film 100, a first wiring pattern 110, and a second wiring in which an inner lead region 130 and an outer lead region 140 are defined.
  • the pattern 120 includes a first via 135 and a second via 145 connecting the first wiring pattern 110 and the second wiring pattern 120 to each other.
  • An element 500 connected to the inner leads 131 and 132 is mounted in the inner lead region 130.
  • An external device connected to the flexible circuit board for example, a flat panel display, may be connected to the outer leads 141 and 142 of the outer lead area 140.
  • the second via 145 is connected to the via pad 146 on one surface of the base film 100.
  • the via pad 146 since the via pad 146 has an expanded shape of the first wiring via pattern 110, the plurality of via pads 146 may be in a predetermined direction on the outer lead region 140. It may be arranged as, for example may be arranged side by side in a diagonal direction.
  • the area where the via pads 146 are disposed corresponds to the bezel area of the flat panel display. Therefore, as shown in FIG. 1, as the via pads 146 occupy a large area in the outer lead area 140, it may be difficult to reduce the bezel area of the flat panel display.
  • the technical problem to be solved by the present invention is to provide a flexible circuit board having a reduced area of the outer lead region by different arrangement of vias formed on the base film.
  • a flexible printed circuit board may include a base film having an outer lead region defined on one of one surface and another surface thereof, and an outer lead provided in the outer lead region and connected to an electronic device.
  • the outer lead may include a plurality of first outer leads and a plurality of second outer leads formed to be spaced apart from each other in the outer lead area, and the number of the plurality of first outer leads may include the plurality of first outer leads. May be greater than the number of second outer leads.
  • the first wiring pattern formed on one surface of the base film, the second wiring pattern formed on the other surface of the base film, and the base film penetrate the first wiring pattern and the second wiring pattern.
  • the n th via (n is a natural number) electrically connected may be further included.
  • the base film may further include an inner lead in which an inner lead region is defined on one of the one surface and the other surface, and connected to an element in the inner lead region.
  • At least one of the n th vias may be disposed between the inner lead region and the outer lead region.
  • the second outer lead may further include a second via electrically connecting the second wiring pattern and penetrating the base film.
  • At least one of the plurality of first outer leads may be electrically connected to the second wiring pattern through the first via, and at least one of the plurality of first outer leads may be connected to a first via.
  • the first outer lead which is not electrically connected, may extend from the outer lead area to the inner lead area.
  • the second via may be disposed in the outer lead region.
  • the first wiring pattern and the second wiring pattern included in the inner lead region may further include a third via electrically passing through the base film.
  • the method may further include a test pad formed on the base film, wherein the test pad includes a cut line defined in the base film to be cut after completion between the outer lead area and an end of the base film.
  • the second wiring pattern may be formed between end portions of the base film, and the second wiring pattern may be connected to the test pattern through a fourth via passing through the base film.
  • the number of the plurality of first outer leads may be greater than the number of the plurality of second outer leads and may be formed to be 10 times or less.
  • a flexible printed circuit board may include a base film having an outer lead region defined on one of one surface and another surface, a first wiring pattern formed on the one surface, and the other surface.
  • An external device formed in the second wiring pattern formed through the base film, the first via and the second via electrically connecting the first wiring pattern and the second wiring pattern, respectively, and the outer lead region;
  • a part is electrically connected to the second wiring pattern through the first via, and the other of the plurality of first outer leads is connected to the first via It extends in the outer lead-in area from the line pattern, and the second outer lead of the plurality are electrically connected to the second wiring pattern via the second via.
  • the number of the plurality of first outer leads may be greater than the number of the plurality of second outer leads.
  • An electronic device for solving the above problems includes a flexible circuit board, and an external device bonded to the flexible circuit board, wherein the flexible circuit board includes a base film including one surface and the other surface.
  • the base film may include an inner lead region defined on one of the one surface and the other surface, and an outer lead region defined on one of the one surface and the other surface, a first wiring pattern formed on the one surface, and the other surface.
  • the external device may include a flat panel display.
  • the second outer lead and the second wiring pattern may be electrically connected to each other, and may further include a via disposed in the outer lead area.
  • the external device may include a flat panel display, and an area of an area of the outer lead area in which the via is disposed may be formed to correspond to the bezel area of the flat panel display.
  • a plurality of outer leads disposed in the outer lead area are connected to the first via and the second via, respectively.
  • the number of the second vias disposed in the outer lead area is smaller than the number of the first outer leads formed on one side of the outer lead area, the area of the outer lead area is reduced and the flat panel display connected to the flexible circuit board. The effect of reducing the bezel area can be obtained.
  • FIG. 1 is a bottom view illustrating one surface of a flexible circuit board according to the prior art.
  • FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
  • FIG 3 is a top view illustrating one surface of a flexible circuit board according to some embodiments of the present disclosure.
  • FIG. 4 is a cross-sectional view taken along the line AA ′ of FIG. 3.
  • spatially relative terms below “, “ beneath “, “ lower”, “ above “, “ upper” It may be used to easily describe the correlation of components with other components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figures, components described as “below” or “beneath” of other devices may be placed “above” of other components. . Thus, the exemplary term “below” can encompass both an orientation of above and below. The components can be oriented in other directions as well, so that spatially relative terms can be interpreted according to the orientation.
  • a flexible circuit board may include a base film 100, a first wiring pattern 210, a second wiring pattern 220, a first via 250, a second via 260, and a third. Vias 270, and the like.
  • the base film 100 may be included as a substrate of the flexible circuit board, for example, with flexibility.
  • the base film 100 may include, for example, an insulating film such as a polyimide film, a polyethylene terephthalate (PET) film, a polyethylene naphthalate film, a polycarbonate film, or a metal foil such as aluminum oxide foil.
  • PET polyethylene terephthalate
  • PET polyethylene naphthalate
  • a metal foil such as aluminum oxide foil.
  • the base film 100 will be described as an example polyimide film.
  • the first wiring pattern 210 may be formed on one surface of the base film 100.
  • the first wiring pattern 210 may transmit a signal by electrically connecting elements mounted on the base film 100 or external electronic devices connected by the flexible circuit board.
  • the inner lead region 230 and the outer lead region 240 may be defined on the base film 100.
  • the inner lead region 230 is a region in which the element 500 mounted on the flexible circuit board is mounted.
  • the device 500 may be bonded to the inner leads 231 and 232 through solder balls or bumps 510.
  • the outer lead area 240 may include outer leads 241 and 242 electrically connected to an external electronic device.
  • the inner lead region 230 and the outer lead region 240 are respectively defined on one side and the other side of the base film 100, but the present invention is not limited thereto.
  • the inner lead region 230 and the outer lead region 240 may be defined on the same surface of the base film 100. That is, the inner leads 231 and 232 and the outer leads 241 and 242 may be disposed on the same surface of the base film 100.
  • the first wiring pattern 210 may include a conductive material, for example, copper, but the present invention is not limited thereto.
  • the first wiring pattern 210 may include a conductive material such as gold or aluminum.
  • the first wiring pattern 210 is described as including copper.
  • the second wiring pattern 220 may also be formed to include the same material as the first wiring pattern 210.
  • the first wiring pattern 210 and the second wiring pattern 220 may be formed on both surfaces of the base film 100 as shown in FIGS. 3 and 4, respectively. That is, when the first wiring pattern 210 is formed on one surface of the base film 100, the second wiring pattern 220 may be formed on the other surface of the base film 100.
  • the wiring patterns may include via pads to be described later.
  • the first via 250, the second via 260, and the third via 270 may be formed to connect the first wiring pattern 210 and the second wiring pattern 220.
  • the first via 250, the second via 260, and the third via 270 may be formed by filling the via penetrating the base film 100 with a single layer or a multilayer structure having two or more layers.
  • the first via 250 may be disposed between the inner lead region 230 and the outer lead region 240.
  • the first via 250 is disposed between the inner lead region 230 and the outer lead region 240, which means that the inner lead region 230 and the outer lead region are defined on opposite surfaces of the base film 100, respectively. That is, the first via 250 is formed to penetrate the base film 100 between the 240.
  • the first via pad 251 may be formed on the first via 250 to connect the first via 250 to the first wiring pattern 210 or the second wiring pattern 220.
  • the first via pad 251 may be formed on one surface of the base film 100 in an expanded shape of the first wiring pattern 210.
  • the first via 250 and the first via pad 251 may be disposed outside the outer lead region 240. Similarly, the first via 250 and the first via pad 251 may be disposed outside the inner lead region 230.
  • the first via pad 251 may be connected to a portion of the first outer lead 241 in the outer lead area 240. Accordingly, the first via pad 251 may electrically connect a portion of the first outer lead 241 and the second wiring pattern 220.
  • Inner leads 231 and 232 may be disposed in the inner lead region 320.
  • the inner leads 231 and 232 may be connected to the device 500 through solder balls or bumps 510.
  • a third via pad 233 may be further formed on the third via 270.
  • the third via pad 233 may be connected to a second wiring pattern and may be formed on one surface of the base film 100 in a shape in which the width of the second wiring pattern 220 is extended.
  • the inner leads 231 and 232 may be connected to the second wiring pattern 220. In addition, the inner leads 231 and 232 may be connected to the first wiring pattern 210 through the third via 270.
  • the inner leads 231 and 232 may include a first inner lead 231 and a second inner lead 232.
  • the first inner lead 231 and the second inner lead 232 may be disposed on both sides of the inner lead region 230 to face each other. That is, when the first inner lead 231 is disposed on one side of the inner lead region 230, the second inner lead 232 may be disposed on the other side of the inner lead region 230.
  • the inner leads 231 and 232 may have a shape in which the first wiring pattern 210 is extended. Whereas the first wiring pattern 210 or the second wiring pattern 220 is protected by an insulator such as solder resist, the inner leads 231 and 232 are not covered with the insulator for the connection with the element 500 and are not covered with the insulator. It may have an exposed form.
  • an insulator such as solder resist
  • the inner leads 231 and 232 may include at least one plating layer to protect the conductors constituting the inner leads 231 and 232 and to improve bonding with the device 500.
  • the outer leads 241 and 242 may be formed in the outer lead area 240.
  • a plurality of first outer leads 241 and a plurality of second outer leads 242 may be disposed to face each other. That is, a plurality of first outer leads 241 may be disposed on one side of the outer lead region 240, and a plurality of second outer leads 242 may be disposed on the other side of the outer lead region 240.
  • the plurality of first outer leads 241 and the plurality of second outer leads 242 may be spaced apart from each other without being connected to face each other in the outer lead region 240.
  • the plurality of first outer leads 241 may be disposed closer to the inner lead region 230 defined in the base film 100 than the plurality of second outer leads 242. have.
  • the configuration of the plurality of first outer leads 241 and the plurality of second outer leads 242 will be described later in more detail.
  • the outer leads 241 and 242 may be exposed to the outside without being covered by an insulator.
  • the outer leads 241 and 242 may include at least one plating layer in order to protect the conductors constituting the outer leads 241 and 242 and to improve adhesion to the electronic device bonded thereto.
  • the cutting line 290 may be defined in the base film 100.
  • the inner lead region 230 and the outer lead region 240 are disposed on one side of the cutting line 290, and the fourth via 280 and the test pad 300 are disposed on the other side of the base film 100.
  • the cutting line 290 may be positioned between the end of the base film 100 and the outer lead region 240.
  • the cutting line 290 is a line that is cut after the manufacture of the flexible circuit board is completed. A portion of the base film 100 on one side of the cutting line 290 on which the fourth via 280 and the test pad 300 are formed may be cut and discarded after manufacturing of the flexible circuit board.
  • the test pad 300 is a pad for applying a test signal to check whether the flexible circuit board of the present invention operates normally. Similar to the test pad 300, a test pad 310 may be further formed on the base film 100. The test pad 310 may be electrically connected to the inner leads 231 and 232 through the third via 270.
  • the test pad 300 may be disposed between the end of the base film 100 and the cutting line 290.
  • the plurality of first outer leads 241 and the plurality of second outer leads 242 may have different numbers. In some embodiments of the present invention, the number of the plurality of first outer leads 241 may be greater than the number of the plurality of second outer leads 242. In FIG. 3, sixteen first outer leads 241 and eight second outer leads 242 are illustrated, but the exemplary embodiments are not limited thereto.
  • the number of the plurality of first outer leads 241 exceeds the number of the plurality of second outer leads 242 and may be formed to be 10 times or less. Preferably, the number of the plurality of first outer leads 241 may be formed to be 1.2 times or more and 5 times or less than the plurality of second outer leads 242.
  • the number of outer leads arranged on one side of the outer lead region 240 may exceed 10 times and the number of outer leads arranged on the other side may be 10 times or less, preferably 1.2 times to 5 times.
  • the plurality of first outer leads 241 may be classified into two types. At least one or more outer leads 246 of the plurality of first outer leads 241 are outer leads connected to the second wiring patterns 220 through the first via 250. That is, the outer leads 246 may be electrically connected to the second wiring pattern 220.
  • the remaining outer leads 245 that are not connected to the first via 250 among the plurality of first outer leads 241 are outer leads connected to the first wiring pattern 210. That is, the outer leads 245 are outer leads formed by extending the first wiring pattern 210 to the outer lead area 240. Therefore, the outer leads 246 may be electrically connected to the first wiring pattern 210.
  • the plurality of second outer leads 242 may be connected to the second via 260. Since the second via 260 is connected to the second wiring pattern 220, the second outer lead 242 may be electrically connected to the second wiring pattern 220.
  • all of the outer leads 142 connected through the second wiring pattern 120 and the second via 145 are first
  • the arrangement is limited to a position opposite to the outer leads 141 connected to the wiring pattern 110. Accordingly, the outer leads 141 are disposed on one side of the outer lead region 140 and the outer leads 142 are disposed on the other side of the outer lead region 140.
  • the second lead 145 and the via pads 146 connected to the outer lead 142 are disposed in the outer lead area 140 while being disposed in the outer lead area 140.
  • the size of 140 is increased by that amount.
  • the increased outer lead area 140 due to the second via 145 and the via pads 146 corresponds to the bezel area of the flat panel display connected to the flexible circuit board, thereby preventing the area of the bezel from decreasing.
  • the flexible circuit board may include the outer lead 245 and the first connected to the first wiring pattern 210 of the first outer lead 241 disposed on one side of the outer lead area 240.
  • the outer lead 246 connected to the second wiring pattern 220 through the via 250 may be mixed.
  • the outer leads connected to the second wiring pattern 220 are not all disposed on one side of the outer lead region 240, but are distributed on both sides of the outer lead region 240.
  • the outer leads connected to the second wiring pattern 220 are not all disposed on one side of the outer lead region 240, but are distributed on both sides of the outer lead region 240.
  • the inner lead region 240 may be reduced in size by being disposed therein. Therefore, the size of the bezel of the flat panel display bonded to the outer lead area 240 may be reduced accordingly.
  • the present invention can be applied to a flexible circuit board and an electronic device using the same.

Abstract

연성 회로 기판이 제공된다. 연성 회로 기판은 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과, 상기 아우터 리드 영역 내에 구비되어 전자 장치와 연결되는 아우터 리드를 포함하고, 상기 아우터 리드는, 상기 아우터 리드 영역 내에 서로 대향하도록 이격되어 형성되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하고, 상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 크다.

Description

연성 회로 기판 및 이를 포함하는 전자 장치
본 발명은 연성 회로 기판 및 이를 포함하는 전자 장치에 관한 것이다.
최근 전자 기기의 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.
COF 패키지 기술을 이용한 연성 회로 기판은 기재로서 포함되는 베이스 필름과, 베이스 필름 상에 형성된 도전성의 배선 패턴, 배선 패턴 상에 형성된 적어도 하나 이상의 도금층 및 도금층이 형성된 배선 패턴을 덮는 보호층을 포함할 수 있다.
도 1 내지 도 2는 종래 기술에 따른 연성 회로 기판을 설명하기 위한 도면들이다. 도 1은 종래 기술의 연성 회로 기판의 저면도이고, 도 2는 도 1의 A-A'를 따라 절단하여 도시한 단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 연성 회로 기판은 이너 리드 영역(130)과 아우터 리드 영역(140)이 정의된 베이스 필름(100), 제1 배선 패턴(110), 제2 배선 패턴(120), 제1 배선 패턴(110)과 제2 배선 패턴(120)을 연결하는 제1 비아(135) 및 제2 비아(145) 등을 포함한다.
이너 리드 영역(130)에는 이너 리드들(131, 132)과 연결되는 소자(500)가 실장된다. 연성 회로 기판과 접속되는 외부 기기, 예를 들어 평판 디스플레이는 아우터 리드 영역(140)의 아우터 리드들(141, 142)과 연결될 수 있다.
제2 비아(145)는 베이스 필름(100)의 일면 상에서 비아 패드(146)와 연결된다. 도 1에 도시된 것과 같이, 비아 패드(146)는 제1 배선 비아 패턴(110)의 폭이 확장된 형상을 가지므로, 복수의 비아 패드들(146)은 아우터 리드 영역(140) 상에서 일정한 방향으로 배치될 수 있으며, 일예로서 대각선 방향으로 나란히 배치될 수 있다.
연성 회로 기판과 평판 디스플레이가 접합되는 아우터 리드 영역(140)에서, 비아 패드들(146)이 배치되는 영역은 평판 디스플레이의 베젤 영역과 대응된다. 따라서 도 1에서와 같이 비아 패드들(146)이 아우터 리드 영역(140) 내에서 많은 면적을 차지할수록 평판 디스플레이의 베젤 면적을 감소시키는데 어려움을 가질 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 베이스 필름 상에 형성된 비아 의 배치를 달리하여 아우터 리드 영역의 면적이 감소된 연성 회로 기판을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 연성 회로 기판은 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과, 상기 아우터 리드 영역 내에 구비되어 전자 장치와 연결되는 아우터 리드를 포함하고, 상기 아우터 리드는, 상기 아우터 리드 영역 내에 서로 대향하도록 이격되어 형성되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하고, 상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 클 수 있다.
본 발명의 몇몇 실시예에서, 상기 베이스 필름의 일면 상에 형성된 제1 배선 패턴, 상기 베이스 필름의 타면 상에 형성된 제2 배선 패턴 및 상기 베이스 필름을 관통하고 제1 배선 패턴과 제2 배선 패턴을 전기적으로 연결하는 제n 비아(n은 자연수)를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 베이스 필름은 상기 일면과 타면 중 어느 하나에 이너 리드 영역이 정의되고, 상기 이너 리드 영역 내에 소자와 연결되는 이너 리드를 더 포함할 수 잇다.
본 발명의 몇몇 실시예에서, 상기 제n 비아 중 적어도 하나는 상기 이너 리드 영역과 상기 아우터 리드 영역 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 아우터 리드와 상기 제2 배선 패턴을 전기적으로 연결하고, 상기 베이스 필름을 관통하는 제2 비아를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 복수의 제1 아우터 리드 중 적어도 어느 하나 이상은 상기 제1 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 복수의 제1 아우터 리드 중 제1 비아와 전기적으로 연결되지 않는 제1 아우터 리드는 상기 아우터 리드 영역으로부터 상기 이너 리드 영역으로 연장될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 비아는 상기 아우터 리드 영역 내에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 이너 리드 영역에 포함되는 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 연결하고, 상기 베이스 필름을 관통하는 제3 비아를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 베이스 필름 상에 형성되는 테스트 패드를 더 포함하되, 상기 테스트 패드는 상기 아우터 리드 영역과 상기 베이스 필름의 단부 사이에 완성 후 절단되도록 상기 베이스 필름에 정의된 절단선과, 상기 베이스 필름의 단부 사이에 형성되고, 상기 제2 배선 패턴은 상기 베이스 필름을 관통하는 제4 비아를 통해 상기 테스트 패턴과 연결될 수 있다.
본 발명의 몇몇 실시예에서, 상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수를 초과하고 10배 이하로 형성될 수 있다.
상술한 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 연성 회로 기판은 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과, 상기 일면 상에 형성된 제1 배선 패턴, 상기 타면 상에 형성된 제2 배선 패턴, 상기 베이스 필름을 관통하고, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 각각 연결하는 제1 비아 및 제2 비아, 및 상기 아우터 리드 영역 내에 형성되고, 외부 기기와 연결되는 아우터 리드를 포함하되, 상기 아우터 리드는, 상기 아우터 리드 영역 내에 서로 대향하도록 서로 이격되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하고, 상기 복수의 제1 아우터 리드 중 적어도 일부는 상기 제1 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 복수의 제1 아우터 리드 중 나머지는 상기 제1 배선 패턴으로부터 상기 아우터 리드 영역으로 연장되고, 상기 복수의 제2 아우터 리드는 상기 제2 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결된다.
본 발명의 몇몇 실시예에서, 상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 많을 수 있다.
상술한 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 전자 장치는 연성 회로 기판, 및 상기 연성 회로 기판과 접합된 외부 기기를 포함하되, 상기 연성 회로 기판은, 일면과 타면을 포함하는 베이스 필름으로, 상기 베이스 필름은 상기 일면과 타면 중 어느 하나에 이너 리드 영역이 정의되고, 상기 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름, 상기 일면 상에 형성된 제1 배선 패턴, 상기 타면 상에 형성된 제2 배선 패턴, 상기 베이스 필름을 관통하고, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 연결하는 비아, 상기 아우터 리드 영역 내에 형성되고, 상기 외부 기기와 연결되는 아우터 리드, 및 상기 이너 리드 영역 내에 형성되고, 소자와 연결되는 이너 리드를 포함하고, 상기 아우터 리드는, 상기 아우터 리드 영역 내에 서로 대향하도록 서로 이격되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하되, 상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 크다.
본 발명의 몇몇 실시예에서, 상기 외부 기기는 평판 디스플레이를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 아우터 리드와 상기 제2 배선 패턴을 전기적으로 연결하고, 상기 아우터 리드 영역 내에 배치되는 비아를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 외부 기기는 평판 디스플레이를 포함하고, 상기 평판 디스플레이의 베젤 면적에 대응하도록 상기 아우터 리드 영역 중 상기 비아가 배치되는 영역의 면적이 형성될 수 있다.
본 발명의 몇몇 실시예에 따른 연성 회로 기판은 아우터 리드 영역에 배치되는 복수의 아우터 리드가 제1 비아와 제2 비아로 각각 연결된다. 이 때, 아우터 리드 영역에 배치되는 제2 비아의 개수는 아우터 리드 영역의 일측에 형성되는 제1 아우터 리드의 개수보다 작도록 배치되므로, 아우터 리드 영역의 면적 감소 및 연성 회로 기판과 연결되는 평판 디스플레이의 베젤 면적의 감소 효과를 얻을 수 있다.
도 1은 종래 기술에 따른 연성 회로 기판의 일면을 도시한 저면도이다.
도 2는 도 1의 A-A'를 따라 절단하여 도시한 단면도이다.
도 3은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 일면을 도시한 상면도이다.
도 4는 도 3의 A-A'를 따라 절단하여 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 구성 요소가 다른 구성 요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
구성 요소가 다른 구성 요소의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성 요소의 바로 위뿐만 아니라 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 구성 요소가 다른 구성 요소의 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소들과 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성 요소는 다른 구성 요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성 요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 도 3 내지 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 대하여 설명한다.
본 발명의 몇몇 실시예에 따른 연성 회로 기판은 베이스 필름(100), 제1 배선 패턴(210), 제2 배선 패턴(220), 제1 비아(250), 제2 비아(260) 및 제3 비아(270) 등을 포함할 수 있다.
베이스 필름(100)은 예를 들어 유연성을 가져 연성 회로 기판의 기재로 포함될 수 있다. 베이스 필름(100)은 예를 들어 폴리이미드 필름, PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일을 포함할 수 있다. 이하에서 베이스 필름(100)은 예시적으로 폴리이미드 필름인 것으로 설명한다.
베이스 필름(100)의 일면 상에 제1 배선 패턴(210)이 형성될 수 있다. 제1 배선 패턴(210)은 베이스 필름(100) 상에 실장되는 소자, 또는 연성 회로 기판이 접속시키는 외부의 전자 장치 간을 전기적으로 연결함으로써 신호를 전송할 수 있다.
베이스 필름(100) 상에는 이너 리드 영역(230)과 아우터 리드 영역(240)이 정의될 수 있다. 이너 리드 영역(230)은 연성 회로 기판에 실장되는 소자(500)가 실장되는 영역이다. 이너 리드 영역(230)에서 소자(500)는 솔더볼 또는 범프(510) 등을 통해 이너 리드(231, 232)와 접합될 수 있다.
아우터 리드 영역(240)은 외부의 전자 장치와 전기적으로 연결되는 아우터 리드들(241, 242)이 배치될 수 있다.
도 3 및 도 4에서 이너 리드 영역(230)과 아우터 리드 영역(240)이 베이스 필름(100)의 일면과 타면에 각각 정의되어 있는 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 이너 리드 영역(230)과 아우터 리드 영역(240)은 베이스 필름(100)의 동일면 상에 정의될 수도 있다. 즉, 이너 리드(231, 232)와 아우터 리드(241, 242)는 베이스 필름(100)의 동일면 상에 배치될 수도 있다.
제1 배선 패턴(210)은 도전성 물질을 포함할 수 있으며, 예를 들어 구리를 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구체적으로, 제1 배선 패턴(210)은 금, 알루미늄 등의 도전성 물질을 포함할 수도 있다. 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 제1 배선 패턴(210)은 구리를 포함하는 것으로 설명한다.
제2 배선 패턴(220) 또한 제1 배선 패턴(210)과 동일한 물질을 포함하도록 형성될 수 있다.
제1 배선 패턴(210)과 제2 배선 패턴(220)은 도 3 및 도 4에 도시된 것과 같이 베이스 필름(100)의 양면에 각각 형성될 수 있다. 즉 제1 배선 패턴(210)이 베이스 필름(100)의 일면에 형성되면 제2 배선 패턴(220)은 베이스 필름(100)의 타면에 형성될 수 있다. 또, 상기 배선 패턴들은 후술하는 비아 패드를 포함할 수 있다.
제1 배선 패턴(210)과 제2 배선 패턴(220)을 연결하도록 제1 비아(250), 제2 비아(260), 제3 비아(270)가 형성될 수 있다. 제1 비아(250), 제2 비아(260) 및 제3 비아(270)는 베이스 필름(100)을 관통하는 비아 내에 도전성 물질이 단일층 또는 이층 이상의 다층 구조로 채워져서 형성될 수 있다.
제1 비아(250)는 이너 리드 영역(230)과 아우터 리드 영역(240) 사이에 배치될 수 있다. 여기서 제1 비아(250)가 이너 리드 영역(230)과 아우터 리드 영역(240) 사이에 배치된다는 것은, 베이스 필름(100)의 각각 반대면 상에 정의되는 이너 리드 영역(230)과 아우터 리드 영역(240) 사이의 베이스 필름(100)을 관통하도록 제1 비아(250)가 형성되는 것을 의미한다.
제1 비아(250) 상에는 제1 비아(250)와 제1 배선 패턴(210) 또는 제2 배선 패턴(220)을 연결하도록 제1 비아 패드(251)가 형성될 수 있다. 제1 비아 패드(251)는 제1 배선 패턴(210)의 폭이 확장된 형상으로 베이스 필름(100)의 일면 상에 형성될 수 있다.
제1 비아(250)와 제1 비아 패드(251)는 아우터 리드 영역(240) 외부에 배치될 수 있다. 마찬가지로 제1 비아(250)와 제1 비아 패드(251)는 이너 리드 영역(230) 외부에 배치될 수 있다.
제1 비아 패드(251)는 아우터 리드 영역(240) 내의 제1 아우터 리드(241)의 일부와 연결될 수 있다. 따라서 제1 비아 패드(251)는 제1 아우터 리드(241)의 일부와 제2 배선 패턴(220) 사이를 전기적으로 연결할 수 있다.
이너 리드들(231, 232)은 이너 리드 영역(320)에 배치될 수 있다. 이너 리드들(231, 232)은 솔더볼 또는 범프(510) 등을 통해 소자(500)와 연결될 수 있다.
제3 비아(270) 상에는 제3 비아 패드(233)를 더 형성할 수 있다. 상기 제3 비아 패드(233)는 제2 배선패턴과 연결될 수 있으며, 제2 배선 패턴(220)의 폭이 확장된 형상으로 베이스 필름(100)의 일면 상에 형성될 수 있다.
이너 리드들(231, 232)은 제2 배선 패턴(220)과 연결될 수 있다. 또한 이너 리드들(231, 232)은 제3 비아(270)를 통해 제1 배선 패턴(210)과 연결될 수 있다.
이너 리드들(231, 232)은 제1 이너 리드(231)와 제2 이너 리드(232)를 포함할 수 있다. 제1 이너 리드(231)와 제2 이너 리드(232)는 이너 리드 영역(230)의 양측에 서로 대향하여 배치될 수 있다. 즉 제1 이너 리드(231)가 이너 리드 영역(230)의 일측에 배치되면, 제2 이너 리드(232)는 이너 리드 영역(230)의 타측에 배치될 수 있다.
이너 리드들(231, 232)은 제1 배선 패턴(210)이 연장되어 형성된 형상을 가질 수 있다. 제1 배선 패턴(210) 또는 제2 배선 패턴(220)이 솔더 레지스트와 같은 절연체로 보호되는 것에 반하여, 소자(500)와의 접속을 위해 이너 리드들(231, 232)은 절연체로 덮이지 않고 외부로 노출된 형태를 가질 수 있다.
이너 리드(231, 232)를 이루는 도전체를 보호하고 소자(500)와의 접합성 향상을 위해 이너 리드들(231, 232)은 적어도 하나 이상의 도금층을 포함할 수 있다.
아우터 리드들(241, 242)은 아우터 리드 영역(240) 내에 형성될 수 있다. 아우터 리드 영역(240)에는 복수의 제1 아우터 리드(241)와 복수의 제2 아우터 리드(242)가 서로 대향하여 배치될 수 있다. 즉 아우터 리드 영역(240)의 일측에는 복수의 제1 아우터 리드(241)가 배치되고 아우터 리드 영역(240)의 타측에는 복수의 제2 아우터 리드(242)가 배치될 수 있다.
복수의 제1 아우터 리드(241)와 복수의 제2 아우터 리드(242)는 아우터 리드 영역(240) 내에서 서로 대향하도록 연결되지 않고 서로 이격될 수 있다.
도 3 및 도 4에 도시된 것과 같이, 복수의 제1 아우터 리드(241)는 복수의 제2 아우터 리드(242)보다 베이스 필름(100)에 정의된 이너 리드 영역(230)과 가까이 배치될 수 있다. 복수의 제1 아우터 리드(241)와 복수의 제2 아우터 리드(242)의 구성과 관련하여 이후에 더욱 자세하게 설명한다.
아우터 리드들(241, 242)은 이너 리드들(231, 232)과 마찬가지로 절연체에 의해 덮이지 않고 외부로 노출된 형태를 가질 수 있다. 아우터 리드들(241, 242)를 이루는 도전체를 보호하고 이들과 접합되는 전자 장치와의 접합성 향상을 위해 아우터 리드들(241, 242)은 적어도 하나 이상의 도금층을 포함할 수 있다.
베이스 필름(100)에는 절단선(290)이 정의될 수 있다. 베이스 필름(100)은 절단선(290)을 기준으로 일측에 이너 리드 영역(230)과 아우터 리드 영역(240)이 배치되고, 타측에 제4 비아(280)와 테스트 패드(300)가 배치될 수 있다. 절단선(290)은 베이스 필름(100)의 단부와 아우터 리드 영역(240) 사이에 위치할 수 있다.
절단선(290)은 연성 회로 기판의 제조가 완성된 이후 절단되는 라인이다. 제4 비아(280)와 테스트 패드(300)가 형성된 절단선(290) 일측의 베이스 필름(100) 부분은 연성 회로 기판의 제조 완료 후 절단되어 폐기될 수 있다.
테스트 패드(300)는 본 발명의 연성 회로 기판의 정상 동작 여부를 검사하기 위해 테스트 신호를 인가하기 위한 패드이다. 이러한 테스트 패드(300)와 유사하게 테스트 패드(310)가 베이스 필름(100) 상에 더 형성될 수 있다. 테스트 패드(310)는 제3 비아(270)를 통해 이너 리드들(231, 232)과 전기적으로 연결될 수 있다.
테스트 패드(300)는 베이스 필름(100)의 단부와 절단선(290) 사이에 배치될 수 있다.
복수의 제1 아우터 리드(241)와 복수의 제2 아우터 리드(242)는 그 수가 서로 다를 수 있다. 본 발명의 몇몇 실시예에서, 복수의 제1 아우터 리드(241)의 수는 복수의 제2 아우터 리드(242)의 수보다 많을 수 있다. 도 3에는 제1 아우터 리드(241)가 16개, 제2 아우터 리드(242)가 8개 배치되는 것으로 도시되어 있으나 이는 예시적인 것이며 본 발명이 이에 제한되는 것은 아니다. 복수의 제1 아우터 리드(241)의 수는 복수의 제2 아우터 리드(242)의 수를 초과하고, 10배이하로 형성될 수 있다. 바람직하게는 의 복수의 제1 아우터 리드(241)의 수는 복수의 제2 아우터 리드(242)의 1.2배 이상 5배 이하로 형성될 수 있다.
즉 아우터 리드 영역(240)의 일측에 배치되는 아우터 리드의 수가 다른 일측에 배치되는 아우터 리드의 수를 초과하고, 10배 이하로 될 수 있으며, 바람직하게는 1.2배 내지 5배가 될 수 있다.
복수의 제1 아우터 리드(241)는 두 가지 종류로 분류될 수 있다. 복수의 제1 아우터 리드(241) 중 적어도 하나 이상의 아우터 리드들(246)은 제1 비아(250)를 통해 제2 배선 패턴(220)과 연결되는 아우터 리드들이다. 즉 상기 아우터 리드들(246)은 제2 배선 패턴(220)과 전기적으로 연결될 수 있다.
복수의 제1 아우터 리드(241) 중 제1 비아(250)와 연결되지 않는 나머지 아우터 리드들(245)은 제1 배선 패턴(210)과 연결되는 아우터 리드들이다. 즉 상기 아우터 리드들(245)은 제1 배선 패턴(210)이 아우터 리드 영역(240)으로 연장되어 형성된 아우터 리드들이다. 따라서 아우터 리드들(246)은 제1 배선 패턴(210)과 전기적으로 연결될 수 있다.
한편, 복수의 제2 아우터 리드들(242)은 모두 제2 비아(260)와 연결될 수 있다. 제2 비아(260)가 제2 배선 패턴(220)과 연결되므로, 제2 아우터 리드(242)는 제2 배선 패턴(220)과 전기적으로 연결될 수 있다.
즉, 앞서 도 1과 도 2를 이용하여 설명한 종래 기술에 따른 연성 회로 기판의 경우, 제2 배선 패턴(120)과 제2 비아(145)를 통해 연결되는 아우터 리드들(142)은 모두 제1 배선 패턴(110)과 연결되는 아우터 리드들(141)과 대향되는 위치에 배치가 한정되었다. 따라서 아우터 리드들(141)이 아우터 리드 영역(140)의 일측에 배치되고 아우터 리드들(142)이 아우터 리드 영역(140)의 타측에 배치된다.
종래와 같이 아우터 리드들(141, 142)이 배치되는 경우, 아우터 리드(142)와 연결되는 제2 비아(145) 및 비아 패드들(146)이 아우터 리드 영역(140) 내에 배치되면서 아우터 리드 영역(140)의 크기가 그만큼 증가하게 된다. 제2 비아(145) 및 비아 패드들(146)로 인해 증가한 아우터 리드 영역(140) 은 연성 회로 기판과 연결된 평판 디스플레이의 베젤 영역에 대응하여, 베젤의 면적 감소를 방해하는 요인이 된다.
반면에 본 발명의 실시예에 따른 연성 회로 기판은 아우터 리드 영역(240)의 일측에 배치되는 제1 아우터 리드(241) 중 제1 배선 패턴(210)과 연결되는 아우터 리드(245)와 제1 비아(250)를 통해 제2 배선 패턴(220)과 연결되는 아우터 리드(246)가 혼재될 수 있다.
즉 제2 배선 패턴(220)과 연결되는 아우터 리드들이 아우터 리드 영역(240)의 일측에 전부 배치되지 않고, 아우터 리드 영역(240)의 양측에 분산되어 배치된다. 또한 제2 배선 패턴(220)과 아우터 리드들(242, 246)을 각각 연결하는 비아들 중 일부에 해당하는 제2 비아(260)와 제2 비아 패드들(261) 만이 아우터 리드 영역(240) 내에 배치됨으로써 아우터 리드 영역(240)의 크기를 그만큼 감소시킬 수 있다. 따라서 아우터 리드 영역(240)에 접합되는 평판 디스플레이의 베젤의 크기 또한 그만큼 감소될 수 있는 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명은 연성 회로 기판과 이를 이용하는 전자 장치에 적용될 수 있다.

Claims (14)

  1. 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과,
    상기 아우터 리드 영역 내에 구비되어 전자 장치와 연결되는 아우터 리드를 포함하고,
    상기 아우터 리드는,
    상기 아우터 리드 영역 내에 서로 대향하도록 이격되어 형성되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하고,
    상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 큰 연성 회로 기판.
  2. 제 1 항에 있어서,
    상기 베이스 필름의 일면 상에 형성된 제1 배선 패턴, 상기 베이스 필름의 타면 상에 형성된 제2 배선 패턴 및 상기 베이스 필름을 관통하고 제1 배선 패턴과 제2 배선 패턴을 전기적으로 연결하는 제n 비아(n은 자연수)를 더 포함하는 연성 회로 기판.
  3. 제 1 항에 있어서,
    상기 베이스 필름은 상기 일면과 타면 중 어느 하나에 이너 리드 영역이 정의되고,
    상기 이너 리드 영역 내에 소자와 연결되는 이너 리드를 더 포함하는 연성 회로 기판.
  4. 제 2 항에 있어서,
    상기 제n 비아 중 적어도 하나는 상기 이너 리드 영역과 상기 아우터 리드 영역 사이에 배치되는 연성 회로 기판.
  5. 제 2 항에 있어서,
    상기 제2 아우터 리드와 상기 제2 배선 패턴을 전기적으로 연결하고, 상기 베이스 필름을 관통하는 제2 비아를 더 포함하는 연성 회로 기판.
  6. 제 2 항에 있어서,
    상기 복수의 제1 아우터 리드 중 적어도 어느 하나 이상은 상기 제1 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결되고,
    상기 복수의 제1 아우터 리드 중 제1 비아와 전기적으로 연결되지 않는 제1 아우터 리드는 상기 아우터 리드 영역으로부터 상기 이너 리드 영역으로 연장되는 연성 회로 기판.
  7. 제 6 항에 있어서,
    상기 제2 비아는 상기 아우터 리드 영역 내에 배치되는 연성 회로 기판.
  8. 제 3 항에 있어서,
    상기 이너 리드 영역에 포함되는 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 연결하고, 상기 베이스 필름을 관통하는 제3 비아를 더 포함하는 연성 회로 기판.
  9. 제 1 항에 있어서,
    상기 베이스 필름 상에 형성되는 테스트 패드를 더 포함하되,
    상기 테스트 패드는 상기 아우터 리드 영역과 상기 베이스 필름의 단부 사이에 완성 후 절단되도록 상기 베이스 필름에 정의된 절단선과, 상기 베이스 필름의 단부 사이에 형성되고,
    상기 제2 배선 패턴은 상기 베이스 필름을 관통하는 제4 비아를 통해 상기 테스트 패턴과 연결되는 연성 회로 기판.
  10. 제 1 항에 있어서,
    상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수를 초과하고 10배 이하로 형성되는 연성 회로 기판.
  11. 일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과,
    상기 일면 상에 형성된 제1 배선 패턴;
    상기 타면 상에 형성된 제2 배선 패턴;
    상기 베이스 필름을 관통하고, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 각각 연결하는 제1 비아 및 제2 비아; 및
    상기 아우터 리드 영역 내에 형성되고, 외부 기기와 연결되는 아우터 리드를 포함하되,
    상기 아우터 리드는,
    상기 아우터 리드 영역 내에 서로 대향하도록 이격되어 형성되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하고,
    상기 복수의 제1 아우터 리드 중 적어도 일부는 상기 제1 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결되고,
    상기 복수의 제1 아우터 리드 중 나머지는 상기 제1 배선 패턴으로부터 상기 아우터 리드 영역으로 연장되고,
    상기 복수의 제2 아우터 리드는 상기 제2 비아를 통해 상기 제2 배선 패턴과 전기적으로 연결되는 연성 회로 기판.
  12. 제 11 항에 있어서,
    상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 많은 연성 회로 기판.
  13. 연성 회로 기판; 및
    상기 연성 회로 기판과 접합된 외부 기기를 포함하되,
    상기 연성 회로 기판은,
    일면과 타면 중 어느 하나에 아우터 리드 영역이 정의된 베이스 필름과,
    상기 아우터 리드 영역 내에 형성되고, 상기 외부 기기와 연결되는 아우터 리드를 포함하고,
    상기 아우터 리드는,
    상기 아우터 리드 영역 내에 서로 대향하도록 이격되어 형성되는 복수의 제1 아우터 리드와 복수의 제2 아우터 리드를 포함하되,
    상기 복수의 제1 아우터 리드의 개수는 상기 복수의 제2 아우터 리드의 개수보다 큰 전자 장치.
  14. 제 13 항에 있어서,
    상기 외부 기기는 평판 디스플레이를 포함하고,
    상기 평판 디스플레이의 베젤 면적에 대응하도록 상기 아우터 리드 영역 중 상기 비아가 배치되는 영역의 면적이 형성되는 전자 장치.
PCT/KR2019/000072 2018-02-14 2019-01-03 연성 회로 기판 및 이를 포함하는 전자 장치 WO2019160240A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020565243A JP7209743B2 (ja) 2018-02-14 2019-01-03 フレキシブル回路基板およびそれを含む電子装置
CN201980012804.4A CN111699759B (zh) 2018-02-14 2019-01-03 柔性电路板及包括其的电子装置
US16/990,341 US11497116B2 (en) 2018-02-14 2020-08-11 Flexible circuit board and electronic device comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180018797A KR102096765B1 (ko) 2018-02-14 2018-02-14 연성 회로 기판 및 이를 포함하는 전자 장치
KR10-2018-0018797 2018-02-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/990,341 Continuation US11497116B2 (en) 2018-02-14 2020-08-11 Flexible circuit board and electronic device comprising same

Publications (1)

Publication Number Publication Date
WO2019160240A1 true WO2019160240A1 (ko) 2019-08-22

Family

ID=67619491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/000072 WO2019160240A1 (ko) 2018-02-14 2019-01-03 연성 회로 기판 및 이를 포함하는 전자 장치

Country Status (6)

Country Link
US (1) US11497116B2 (ko)
JP (1) JP7209743B2 (ko)
KR (1) KR102096765B1 (ko)
CN (1) CN111699759B (ko)
TW (1) TWI699147B (ko)
WO (1) WO2019160240A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112954888B (zh) * 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置
TWI767817B (zh) * 2021-08-09 2022-06-11 頎邦科技股份有限公司 雙面銅之軟性電路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140108845A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR20140131813A (ko) * 2013-05-06 2014-11-14 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR20160091595A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR20170066762A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645172B2 (ja) * 2000-10-27 2005-05-11 シャープ株式会社 半導体集積回路装置搭載用基板
JP4693224B2 (ja) * 2000-11-01 2011-06-01 キヤノン株式会社 Ｔａｂテープ及び放射線撮像装置
JP2006073994A (ja) * 2004-08-05 2006-03-16 Seiko Epson Corp 接続用基板、接続構造、接続方法並びに電子機器
KR20080070420A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 인쇄회로기판 및 이를 갖는 표시 패널 어셈블리
JP2010272759A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
KR101112175B1 (ko) * 2009-11-24 2012-02-24 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140108845A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR20140131813A (ko) * 2013-05-06 2014-11-14 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR20160091595A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20170036942A (ko) * 2015-09-24 2017-04-04 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR20170066762A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR102096765B1 (ko) 2020-05-27
CN111699759A (zh) 2020-09-22
US11497116B2 (en) 2022-11-08
TWI699147B (zh) 2020-07-11
CN111699759B (zh) 2023-09-15
JP7209743B2 (ja) 2023-01-20
KR20190098631A (ko) 2019-08-22
US20200375028A1 (en) 2020-11-26
JP2021513752A (ja) 2021-05-27
TW201936029A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
WO2018034525A1 (ko) 연성 회로 기판
WO2017061715A1 (ko) 연성 회로기판
WO2021010769A1 (ko) 안테나와 결합된 전극 구조체 및 이를 포함하는 디스플레이 장치
WO2019160240A1 (ko) 연성 회로 기판 및 이를 포함하는 전자 장치
KR20190095684A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
WO2019039847A1 (ko) 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
WO2014069734A1 (en) Printed circuit board
WO2018016829A1 (ko) 연성 회로 기판 및 그 제조 방법
WO2012105740A1 (en) Tap tape for electronic devices with reinforced lead crack and method of manufacturing the same
WO2019054668A1 (ko) 회로 기판 및 그 제조 방법
WO2011087319A2 (ko) 발광 장치
WO2016122053A1 (ko) 투명 전광 장치
WO2019039867A1 (ko) 연성 회로 기판 및 그 제조 방법
WO2018056594A1 (ko) 비아 패드를 갖는 연성 회로 기판
CN114242909B (zh) 一种显示屏及其制作方法、显示终端
WO2018235971A1 (ko) 연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
WO2020149558A1 (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
KR102059477B1 (ko) 연성 회로 기판
WO2019164118A1 (ko) 회로기판
WO2021033951A1 (ko) 회로 기판 및 그 제조 방법
WO2019045462A1 (ko) 연성 회로 기판의 제조 방법 및 이를 이용하여 제조된 연성 회로 기판
WO2014003477A1 (ko) 중첩 모듈 패키지 및 그 제조 방법
WO2018080185A1 (ko) 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
WO2021261955A1 (ko) 캐비티 내에 실장된 칩을 구비하는 적층 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19754138

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020565243

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19754138

Country of ref document: EP

Kind code of ref document: A1